EP2347434A1 - Verbundsubstrat für einen halbleiterchip - Google Patents

Verbundsubstrat für einen halbleiterchip

Info

Publication number
EP2347434A1
EP2347434A1 EP09767931A EP09767931A EP2347434A1 EP 2347434 A1 EP2347434 A1 EP 2347434A1 EP 09767931 A EP09767931 A EP 09767931A EP 09767931 A EP09767931 A EP 09767931A EP 2347434 A1 EP2347434 A1 EP 2347434A1
Authority
EP
European Patent Office
Prior art keywords
composite substrate
cover layer
layer
thermal expansion
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09767931A
Other languages
English (en)
French (fr)
Inventor
Jürgen Moosburger
Peter Stauss
Andreas PLÖSSL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2347434A1 publication Critical patent/EP2347434A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Definitions

  • a composite substrate is specified which is suitable as a growth or carrier substrate for applying a semiconductor layer sequence of a semiconductor chip.
  • a silicon substrate can be used as a growth substrate.
  • a silicon substrate can be used as a growth substrate.
  • the buffer structure can be formed, for example, from a layer sequence of AlN / AlGaN / GaN.
  • disadvantages of a semiconductor layer sequence with such a buffer structure include the reduced vertical and lateral current conduction in the finished semiconductor chip.
  • an object to be solved herein is to provide a composite substrate that enables a semiconductor chip with improved electrical properties.
  • an object to be solved is to specify an optoelectronic semiconductor chip with improved electrical properties.
  • the composite substrate comprises a first cover layer containing a semiconductor material, a second cover layer and a core layer disposed between the first cover layer and the second cover layer, wherein the core layer has a larger thermal expansion coefficient than the cover layers.
  • the layers of the composite substrate are connected to one another with material fit and positive fit.
  • the invention is based on the idea that in a composite substrate having a core layer with a different coefficient of thermal expansion than the cover layers, in sum, a coefficient of thermal expansion can be achieved, the coefficient of thermal expansion of a
  • Semiconductor layer sequence is better adapted than a substrate made of the material of the first cover layer.
  • the semiconductor layer sequence has a larger coefficient of thermal expansion than a conventionally used growth substrate or carrier substrate, it is advantageous to provide the substrate with a core layer which has a greater coefficient of thermal expansion than the conventional growth substrate or carrier substrate so as to achieve a composite substrate that adheres to the
  • Thermal expansion coefficient of the semiconductor layer sequence is better adapted than the conventional growth substrate or carrier substrate.
  • the semiconductor layer sequence has a smaller thermal expansion coefficient than a growth substrate or carrier substrate conventionally used.
  • the growth substrate or carrier substrate is advantageously provided with a core layer having a smaller coefficient of thermal expansion than the conventional growth substrate or carrier substrate, so as to also obtain a composite substrate that matches the thermal expansion coefficient of the Semiconductor layer sequence is better adapted than the conventional growth substrate or carrier substrate.
  • the cover layers and the core layer are held together by a eutectic compound.
  • the eutectic compound provides a stable temperature behavior of the composite substrate, so that damage to the composite substrate is not to be feared either during growth or bonding of the semiconductor layer sequence or upon cooling to room temperature.
  • the eutectic compound has a eutectic temperature which is greater than the temperatures which occur during the growth or bonding of the semiconductor layer sequence.
  • the eutectic compound has a eutectic temperature which is greater than 1100 0 C. This is particularly advantageous in view of the growth temperatures prevailing in the growth of the semiconductor layer sequence, which may be up to 1200 0 C.
  • the first cover layer containing a semiconductor material, a growth layer for growing the
  • the necessary long-range order in the semiconductor layer sequence can be mediated by the first cover layer.
  • the expansion behavior is not automatically determined by the choice of a first cover layer suitable for growing the semiconductor layer sequence. Rather, by a suitable choice of the core layer, the expansion behavior of the composite substrate can be improved.
  • a suitable material for the first cover layer is in particular silicon.
  • a GaN-based semiconductor layer sequence can advantageously be grown on such a cover layer. Due to the electrical and thermal properties of silicon, this material is also suitable as a replacement substrate for a thin-film semiconductor chip.
  • the core layer preferably contains a metal or a metal compound.
  • a metal or a metal compound has a higher thermal expansion coefficient than a semiconductor material.
  • Thermal expansion coefficient can be achieved, which is greater than the coefficient of thermal expansion of the first cover layer.
  • a metal from the group of transition metals in particular a refractory metal, is used for the core layer.
  • the core layer may contain zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, ruthenium, rhenium, osmium, iridium, titanium, iron, cobalt, scandium, yttrium, erbium, thulium, lutetium, terbium, dysprosium or holmium , On the one hand, these materials can meet the requirements for high temperature stability of the eutectic compound.
  • the second cover layer has a thermal expansion coefficient corresponding to the first cover layer. In this way, bending of the composite substrate can be prevented. Because only the first cover layer and the core layer would be used, the different
  • the second cover layer preferably contains a
  • the second cover layer contains silicon, silicon carbide or aluminum nitride.
  • Composite substrate a greater coefficient of thermal expansion than the outer layers. This is particularly advantageous if the first cover layer provided for growing the semiconductor layer sequence has a smaller thermal expansion coefficient than the one
  • the composite substrate is then thermally better matched to the semiconductor layer sequence than a growth substrate that is formed solely from the material of the first cover layer.
  • the composite substrate has a smaller thermal expansion coefficient than the cover layers. This is particularly advantageous if the first cover layer provided for growing the semiconductor layer sequence has a greater coefficient of thermal expansion than the semiconductor layer sequence.
  • the composite substrate is then thermally better overall on the semiconductor layer sequence adapted as a growth substrate formed solely of the material of the first cover layer.
  • the composite substrate is not limited to a certain number of cover layers or core layers.
  • the second cover layer may be arranged downstream of at least one further core layer and at least one further cover layer on a side facing away from the core layer.
  • the composite substrate preferably comprises a core layer whose thermal expansion coefficient is larger than that
  • Thermal expansion coefficient of the first cover layer, the composite substrate has a larger overall
  • Thermal expansion coefficient than the first cover layer and is thus thermally better adapted to the semiconductor layer sequence than a substrate which is formed solely of the material of the first cover layer, when the semiconductor layer sequence has a greater coefficient of thermal expansion than the first cover layer.
  • such an optoelectronic semiconductor chip comprises a composite substrate according to the above-mentioned embodiments and a semiconductor layer sequence which is arranged on the first cover layer of the composite substrate and has a smaller thermal expansion coefficient than the first cover layer.
  • the thermal expansion coefficients of the semiconductor layer sequence and the composite substrate differ less than the thermal expansion coefficients of the semiconductor layer sequence and the first cover layer.
  • the semiconductor layer sequence can be grown on the first cover layer of the composite substrate.
  • the semiconductor layer sequence may be grown on a growth substrate different from the composite substrate.
  • the used growth substrate is preferably removed from the semiconductor layer sequence or at least heavily thinned.
  • the semiconductor layer sequence is alternatively disposed on the composite substrate.
  • a semiconductor chip produced in this way is called a thin-film semiconductor chip.
  • a thin-film semiconductor chip is, to a good approximation, a Lambertian surface emitter and is therefore particularly well suited for use in a headlight.
  • the semiconductor layer sequence of the semiconductor chip preferably contains a nitride-based semiconductor material.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may comprise one or more dopants as well as additional constituents which do not substantially alter the characteristic physical properties of the Al ⁇ Ga m Ini -n - m N material.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these may be partially replaced by small amounts of other substances.
  • the optoelectronic semiconductor chip is a radiation-emitting semiconductor chip.
  • the semiconductor chip has an active zone with a pn junction.
  • this pn junction can be formed by means of a p-type and an n-type semiconductor layer, which adjoin one another directly.
  • the actual radiation-generating structure for example in the form of a doped or undoped one, is preferably between the p-type and the n-type layer
  • Quantum structure formed.
  • the quantum structure can be configured as single quantum well structure (SQW, single quantum well) or multiple quantum well structure (MQW, multiple quantum well) or else as quantum wire or quantum dot structure.
  • the active zone comprises in particular a heterostructure.
  • FIG. 1 shows a perspective view of a composite substrate according to the invention
  • FIGS. 2 to 4 are phase diagrams of different material systems
  • FIGS. 5 to 7 are graphs showing the temperature dependency of
  • FIG. 8 shows a schematic cross section of an optoelectronic semiconductor chip according to the invention.
  • FIG. 1 shows a preferred embodiment of a
  • the composite substrate 1 has a first cover layer 2, a core layer 3, and a second cover layer 4.
  • the core layer 3 is arranged between the two cover layers 2, 4.
  • the first cover layer preferably contains a semiconductor material. Furthermore, the
  • Core layer 3 have a greater coefficient of thermal expansion than the cover layers 2, 4.
  • the cover layers 2, 4 contain silicon, while the core layer 3 contains a metal.
  • the cover layers 2, 4 may be formed of silicon wafers.
  • a metal sheet can be used for the core layer 3.
  • Tantalum or molybdenum sheets are in particular a variant.
  • these materials form a stable bond with the silicon wafers.
  • the sheet is placed between the two silicon wafers and pressed with these.
  • the pressing is preferably carried out at a pressure in the range between 0.1 MPa and 1 MPa.
  • Advantageous injection times are at the final temperature between 1 s and 5 min.
  • the joining temperature is preferably at the highest growth temperature or bonding temperature which occurs when the semiconductor layer sequence is grown or bonded.
  • the joining pressures are preferably selected to be higher than in the case of joining temperatures above the eutectic temperature.
  • the joining pressures are in particular in the range of 1 MPa to 100 MPa.
  • the joining times are preferably extended and amount to between 5 minutes and 500 minutes.
  • the pressing operation is carried out in an inert gas atmosphere of argon, nitrogen or other noble gas.
  • the atmospheric pressure can be lowered below 20 mbar.
  • the surfaces of the silicon wafers and the metal sheet are cleaned prior to compression.
  • the cleaning can be carried out before the compression of the composite by wet-chemical or dry-chemical methods. Silicon wafers and sheet metal can be treated together or separately.
  • the cleaning may take place during the joining process.
  • an atmosphere can be created which promotes reduction of the surfaces. It is important to ensure that no hydrogen embrittlement occurs.
  • solubility of residual oxides in the silicon can be significantly increased by the choice of zone melting silicon instead of Czochralski silicon.
  • the phase diagram shown in FIG. 2 shows this
  • the compound is liquid.
  • this compound with a eutectic temperature of 1400 0 C is stable to conventional growth and bonding temperatures.
  • a similar temperature behavior as the binary system Si-Mo explained in connection with Figure 2 shows the binary system Si-Ta (see Figure 3).
  • the compound has a eutectic temperature of 1400 0 C.
  • the binary systems Si-Mo, Si-Ta and Si-Ti are suitable for use in a composite substrate according to the present invention because of their high eutectic temperatures, which are above the usual growth and bonding temperatures.
  • the composite substrate may accordingly First and second cover layer of silicon and a core layer of molybdenum, tantalum or titanium.
  • the composite substrate is formed from first and second cover layers made of Si, each having a thickness of 500 ⁇ m.
  • the core layer contains Mo, the thickness being 50 ⁇ m, 100 ⁇ m, 200 ⁇ m or 300 ⁇ m.
  • different thermal expansion coefficients ⁇ result for the composite substrate.
  • the thermal expansion coefficient ⁇ increases with increasing temperature T.
  • the coefficient of thermal expansion ⁇ of the composite substrate increases with increasing thickness of the core layer
  • Thermal expansion coefficient ⁇ of GaN approximates. This can be explained by the fact that the expansion behavior of the composite substrate with increasing thickness of the core layer is determined more and more by the core layer and less by the cover layers. Since the temperature behavior of Mo is relatively close to the temperature behavior of GaN, as already explained in connection with the graph of FIG. 5, a temperature behavior which is relatively close to the temperature behavior of GaN can also be achieved in a composite substrate having a core layer of Mo.
  • the composite substrate on which the FIG. 7 is based has a first and second cover layer made of Si, each having a thickness of 500 ⁇ m, and a core layer of Ta, the thickness of which is 50 ⁇ m, 100 ⁇ m, 200 ⁇ m or 300 ⁇ m. It can also be seen in FIG.
  • the thermal expansion coefficient ⁇ of the composite substrate approaches the coefficient of thermal expansion ⁇ of GaN with increasing thickness of the core layer, which can be explained by the fact that the expansion behavior of the composite substrate increases more and more as the core layer thickness increases is determined by the core layer and less by the cover layers.
  • FIG. 8 shows an optoelectronic semiconductor chip 6 which has a composite substrate 1 as shown in FIG. 1 and a semiconductor layer sequence 5 which is arranged on the first cover layer 2 of the composite substrate 1.
  • the semiconductor layer sequence 5 can be grown on the first cover layer 2 or alternatively in a thin-film process the first cover layer 2 of the composite substrate 1 may be applied.
  • the semiconductor layer sequence 5 has a region 5A of a first conductivity type and a region 5B of a second conductivity type, wherein an active zone 5C is formed between the two regions 5A, 5B. Radiation is preferably generated in the active zone 5C.
  • the semiconductor layer sequence 5 contains a nitride-based semiconductor material.
  • the composite substrate 1 advantageously has a coefficient of thermal expansion which is better matched to the coefficient of thermal expansion of the semiconductor layer sequence 5 than in the case of one alone
  • Material of the first cover layer 2 formed substrate would be the case.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verbundsubstrat (1) für einen Halbleiterchip (6) angegeben. Das Verbundsubstrat (1) umfasst eine erste Deckschicht (2), die ein Halbleitermaterial enthält, eine zweite Deckschicht (4), und eine Kernschicht (3), die zwischen der ersten Deckschicht (2) und der zweiten Deckschicht (4) angeordnet ist, wobei die Kernschicht (3) einen größeren Wärmeausdehnungskoeffizienten aufweist als die Deckschichten (2, 4). Ferner wird ein optoelektronischer Halbleiterchip (6) mit einem derartigen Verbundsubstrat (1) angegeben.

Description

Beschreibung
Verbundsubstrat für einen Halbleiterchip
Es wird ein Verbundsubstrat angegeben, das als Aufwachs- oder Trägersubstrat zum Aufbringen einer Halbleiterschichtenfolge eines Halbleiterchips geeignet ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldungen 102008057348.5 und 102009007625.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Für das Wachstum von Galliumnitrid-basierenden Halbleiterschichtenfolgen kann beispielsweise ein Siliziumsubstrat als Aufwachssubstrat verwendet werden. Hierbei können die unterschiedlichen
Wärmeausdehnungskoeffizienten von Silizium (2.6*10"6/K bei Raumtemperatur) und GaN (4.2*10'6/K bei Raumtemperatur) während und nach dem Wachstum zu einem Verbiegen der Halbleiterschichtenfolge und des Aufwachssubstrats führen. Die Folgen davon sind eine inhomogene Kristallqualität der Halbleiterschichtenfolge und eine erhöhte Gefahr von Rissbildungen in der Halbleiterschichtenfolge. Das gleiche Problem kann beim Umbonden der Halbleiterschichtenfolge auf ein Ersatzsubstrat aus Silizium auftreten.
Maßnahmen zur Vermeidung dieser Probleme erstrecken sich auf die Verwendung von Pufferstrukturen, die bei Wachstumstemperatur ein kompressiv verspanntes Wachstum der Halbleiterschichtenfolge ermöglichen, so dass beim Abkühlen auf Raumtemperatur durch die verschiedenen Wärmeausdehnungskoeffizienten die kompressive Verspannung kompensiert werden kann und nur eine geringe tensile Verspannung der Halbleiterschichtenfolge aufgebaut wird. Die Pufferstruktur kann beispielsweise aus einer Schichtenfolge von AlN/AlGaN/GaN gebildet sein. Nachteile einer Halbleiterschichtenfolge mit einer derartigen Pufferstruktur sind jedoch unter anderem die verringerte vertikale und laterale Stromleitfähigkeit im fertiggestellten Halbleiterchip.
Daher besteht eine zu lösende Aufgabe vorliegend darin, ein Verbundsubstrat anzugeben, das einen Halbleiterchip mit verbesserten elektrischen Eigenschaften ermöglicht.
Diese Aufgabe wird durch ein Verbundsubstrat gemäß Patentanspruch 1 oder gemäß Patentanspruch 2 gelöst.
Ferner besteht eine zu lösende Aufgabe darin, einen optoelektronischen Halbleiterchip mit verbesserten elektrischen Eigenschaften anzugeben.
Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip gemäß Patentanspruch 13 oder gemäß Patentanspruch 14 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen des Verbundsubstrats sowie des optoelektronischen Halbleiterchips sind in den jeweiligen abhängigen Ansprüchen angegeben.
Gemäß einer bevorzugten Ausführungsform umfasst das Verbundsubstrat eine erste Deckschicht, die ein Halbleitermaterial enthält, eine zweite Deckschicht und eine Kernschicht, die zwischen der ersten Deckschicht und der zweiten Deckschicht angeordnet ist, wobei die Kernschicht einen größeren Wärmeausdehnungskoeffizienten aufweist als die Deckschichten.
Die Schichten des Verbundsubstrats sind mit Vorteil stoffschlüssig und formschlüssig miteinander verbunden.
Die Erfindung beruht auf dem Grundgedanken, dass bei einem Verbundsubstrat, das eine Kernschicht aufweist mit einem anderen Wärmeausdehnungskoeffizienten als die Deckschichten, in Summe ein Wärmeausdehnungskoeffizient erzielt werden kann, der an den Wärmeausdehnungskoeffizienten einer
Halbleiterschichtenfolge besser angepasst ist als ein Substrat aus dem Material der ersten Deckschicht.
Weist die Halbleiterschichtenfolge einen größeren Wärmeausdehnungskoeffizienten auf als ein herkömmlicherweise verwendetes Aufwachssubstrat oder Trägersubstrat, so ist es vorteilhaft, das Substrat mit einer Kernschicht zu versehen, die einen größeren Wärmeausdehnungskoeffizienten aufweist als das herkömmliche Aufwachssubstrat oder Trägersubstrat, um so ein Verbundsubstrat zu erzielen, das an den
Wärmeausdehnungskoeffizienten der Halbleiterschichtenfolge besser angepasst ist als das herkömmliche Aufwachssubstrat oder Trägersubstrat .
Es ist jedoch auch denkbar, dass die Halbleiterschichtenfolge einen kleineren Wärmeausdehnungskoeffizienten aufweist als ein herkömmlicherweise verwendetes Aufwachssubstrat oder Trägersubstrat. In diesem Fall wird das Aufwachssubstrat oder Trägersubstrat vorteilhafterweise mit einer Kernschicht versehen, die einen kleineren Wärmeausdehnungskoeffizienten aufweist als das herkömmliche Aufwachssubstrat oder Trägersubstrat, um so ebenfalls ein Verbundsubstrat zu erzielen, das an den Wärmeausdehnungskoeffizienten der Halbleiterschichtenfolge besser angepasst ist als das herkömmliche Aufwachssubstrat oder Trägersubstrat.
Gemäß einer bevorzugten Ausgestaltung des Verbundsubstrats werden die Deckschichten und die Kernschicht durch eine eutektische Verbindung zusammengehalten. Vorteilhafterweise gewährt die eutektische Verbindung ein stabiles Temperaturverhalten des Verbundsubstrats, so dass weder beim Wachstum oder Umbonden der Halbleiterschichtenfolge noch beim Abkühlen auf Raumtemperatur Beschädigungen des Verbundsubstrats zu befürchten sind.
Insbesondere weist die eutektische Verbindung eine Eutektikumstemperatur auf, die größer ist als die beim Wachstum oder Umbonden der Halbleitschichtenfolge auftretenden Temperaturen. Vorzugweise weist die eutektische Verbindung eine Eutektikumstemperatur auf, die größer ist als 11000C. Dies ist insbesondere im Hinblick auf die beim Wachstum der Halbleiterschichtenfolge vorherrschenden Wachstumstemperaturen vorteilhaft, die bis zu 12000C betragen können.
Bei einer bevorzugten Weiterbildung des Verbundsubstrats ist die erste Deckschicht, die ein Halbleitermaterial enthält, eine Aufwachsschicht zum Aufwachsen der
Halbleiterschichtenfolge des Halbleiterchips. Somit kann durch die erste Deckschicht die nötige Fernordnung in der Halbleiterschichtenfolge vermittelt werden. Vorteilhafterweise ist durch die Wahl einer zum Aufwachsen der Halbleiterschichtenfolge geeigneten ersten Deckschicht nicht automatisch das Ausdehnungsverhalten festgelegt. Vielmehr kann durch eine geeignete Wahl der Kernschicht das Ausdehnungsverhalten des Verbundsubstrats verbessert werden. Ein für die erste Deckschicht geeignetes Material ist insbesondere Silizium. Auf eine derartige Deckschicht kann mit Vorteil eine GaN-basierende Halbleiterschichtenfolge aufgewachsen werden. Aufgrund der elektrischen und thermischen Eigenschaften von Silizium eignet sich dieses Material auch als Ersatzsubstrat für einen Dünnfilm- Halbleiterchip .
Die Kernschicht enthält vorzugsweise ein Metall oder eine MetallVerbindung. In der Regel weist ein Metall oder eine Metallverbindung einen höheren Wärmeausdehungskoeffizienten auf als ein Halbleitermaterial. Somit kann in einem Verbundsubstrat mit einer Kernschicht, die ein Metall oder eine Metallverbindung enthält, und einer Deckschicht, die ein Halbleitermaterial enthält, in Summe ein
Wärmeausdehnungskoeffizient erzielt werden, der größer ist als der Wärmeausdehnungskoeffizient der ersten Deckschicht.
Gemäß einer vorteilhaften Variante wird für die Kernschicht ein Metall aus der Gruppe der Übergangsmetalle, insbesondere ein Refraktärmetall , verwendet. Beispielsweise kann die Kernschicht Zirkonium, Hafnium, Vanadium, Niob, Tantal, Chrom, Molybdän, Wolfram, Ruthenium, Rhenium, Osmium, Iridium, Titan, Eisen, Kobalt, Scandium, Yttrium, Erbium, Thulium, Lutetium, Terbium, Dysprosium oder Holmium enthalten. Diese Materialien können zum einen die Anforderungen hinsichtlich einer hohen Temperaturstabilität der eutektischen Verbindung erfüllen. Zum anderen weisen diese Materialien relativ geringe Dampfdrücke auf, so dass ungewollte Dotierungen der Halbleiterschichtenfolge vermieden werden können. Mit Vorteil weist die zweite Deckschicht einen der ersten Deckschicht entsprechenden Wärmeausdehnungskoeffizienten auf. Auf diese Weise kann ein Verbiegen des Verbundsubstrats verhindert werden. Denn würden nur die erste Deckschicht und die Kernschicht verwendet, die unterschiedliche
Wärmeausdehnungskoeffizienten aufweisen, so käme dies einem Bimetall gleich und würde zur Verbiegung des Verbundsubstrats führen.
Die zweite Deckschicht enthält vorzugsweise ein
Halbleitermaterial oder ein Keramikmaterial . Besonders bevorzugt enthält die zweite Deckschicht Silizium, Siliziumkarbid oder Aluminiumnitrid.
-> Gemäß einer bevorzugten Ausführungsform weist das
Verbundsubstrat einen größeren Wärmeausdehnungskoeffizienten auf als die Deckschichten. Dies ist insbesondere vorteilhaft, wenn die zum Aufwachsen der Halbleiterschichtenfolge vorgesehene erste Deckschicht einen kleineren Wärmeausdehnungskoeffizienten aufweist als die
Halbleiterschichtenfolge. Das Verbundsubstrat ist dann insgesamt an die Halbleiterschichtenfolge thermisch besser angepasst als ein Aufwachssubstrat, das allein aus dem Material der ersten Deckschicht gebildet ist.
Gemäß einer alternativen Ausführungsform weist das Verbundsubstrat einen kleineren Wärmeausdehnungskoeffizienten auf als die Deckschichten. Dies ist insbesondere vorteilhaft, wenn die zum Aufwachsen der Halbleiterschichtenfolge vorgesehene erste Deckschicht einen größeren Wärmeausdehnungskoeffizienten aufweist als die Halbleiterschichtenfolge. Das Verbundsubstrat ist dann insgesamt an die Halbleiterschichtenfolge thermisch besser angepasst als ein Aufwachssubstrat, das allein aus dem Material der ersten Deckschicht gebildet ist.
Das Verbundsubstrat ist nicht auf eine bestimmte Anzahl von Deckschichten oder Kernschichten festgelegt. Insbesondere kann der zweiten Deckschicht auf einer der Kernschicht abgewandten Seite mindestens eine weitere Kernschicht und mindestens eine weitere Deckschicht nachgeordnet sein.
Eine bevorzugte Ausführungsform eines optoelektronischen Halbleiterchips umfasst ein Verbundsubstrat entsprechend oben genannter Ausgestaltungen sowie eine Halbleiterschichtenfolge, die auf der ersten Deckschicht des Verbundsubstrats angeordnet ist und einen größeren
Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht .
Da das Verbundsubstrat vorzugsweise eine Kernschicht umfasst, deren Wärmeausdehnungskoeffizient größer ist als der
Wärmeausdehnungskoeffizient der ersten Deckschicht, weist das Verbundsubstrat in Summe einen größeren
Wärmeausdehnungskoeffizienten auf als die erste Deckschicht und ist somit an die Halbleiterschichtenfolge thermisch besser angepasst als ein Substrat das allein aus dem Material der ersten Deckschicht gebildet ist, wenn die Halbleiterschichtenfolge einen größeren Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht .
Weist jedoch die Halbleiterschichtenfolge einen kleineren Wärmeausdehnungskoeffizienten auf als die erste Deckschicht, so wird mit Vorteil ein Verbundsubstrat verwendet, das einen kleineren Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht. Insbesondere umfasst ein derartiger optoelektronischer Halbleiterchip ein Verbundsubstrat entsprechend oben genannter Ausgestaltungen sowie eine Halbleiterschichtenfolge, die auf der ersten Deckschicht des Verbundsubstrats angeordnet ist und einen kleineren Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht .
Gemäß einer bevorzugten Ausgestaltung des Halbleiterchips unterscheiden sich die Wärmeausdehnungskoeffizienten von Halbleiterschichtenfolge und Verbundsubstrat weniger stark als die Wärmeausdehnungskoeffizienten von Halbleiterschichtenfolge und erster Deckschicht.
Die Halbleiterschichtenfolge kann auf der ersten Deckschicht des Verbundsubstrats aufgewachsen werden. Alternativ kann die Halbleiterschichtenfolge auf einem Aufwachssubstrat aufgewachsen werden, das sich von dem Verbundsubstrat unterscheidet. Das benutzte Aufwachssubstrat wird vorzugsweise von der Halbleiterschichtenfolge entfernt oder zumindest stark gedünnt . Die Halbleiterschichtenfolge wird ersatzweise auf dem Verbundsubstrat angeordnet. Ein auf diese Weise hergestellter Halbleiterchip wird als Dünnfilm-Halbleiterchip bezeichnet. Ein Dünnfilm- Halbleiterchip ist in guter Näherung ein Lambert 'scher Oberflächenstrahler und eignet sich von daher besonders gut für die Anwendung in einem Scheinwerfer.
Die Halbleiterschichtenfolge des Halbleiterchips enthält vorzugsweise ein auf Nitrid basierendes Halbleitermaterial. Dies bedeutet, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon insbesondere AlnGa1nIn1-n-mN umfasst, wobei O ≤ n ≤ l, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlπGamIni-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Gemäß einer bevorzugten Variante ist der optoelektronische Halbleiterchip ein Strahlung emittierender Halbleiterchip. Zur Strahlungserzeugung weist der Halbleiterchip eine aktive Zone mit einem pn-Übergang auf. Dieser pn-Übergang kann im einfachsten Fall mittels einer p- leitenden und einer n- leitenden Halbleiterschicht gebildet sein, die unmittelbar aneinandergrenzen. Bevorzugt ist zwischen der p-leitenden und der n-leitenden Schicht die eigentliche Strahlung erzeugende Struktur, etwa in Form einer dotierten oder undotierten
Quantenstruktur, ausgebildet. Die Quantenstruktur kann als Einfachquantentopfstuktur (SQW, Single Quantum Well) oder MehrfachquantentopfStruktur (MQW, Multiple Quantum Well) oder auch als Quantendraht oder Quantenpunktstruktur ausgebildet sein. Die aktive Zone umfasst insbesondere eine Heterostruktur .
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus den folgenden Erläuterungen in Verbindung mit den Figuren 1 bis 8.
Es zeigen: Figur 1 eine perspektivische Darstellung eines Verbundsubstrats gemäß der Erfindung,
Figuren 2 bis 4 Phasendiagramme von verschiedenen Materialsystemen,
Figuren 5 bis 7 Schaubilder darstellend die Temperaturabhängigkeit des
Wärmeausdehnungskoeffizienten von verschiedenen Materialsystemen,
Figur 8 einen schematischen Querschnitt eines optoelektronischen Halbleiterchips gemäß der Erfindung.
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile mit den gleichen Bezugszeichen versehen.
Figur 1 zeigt eine bevorzugte Ausführungsform eines
Verbundsubstrats 1. Das Verbundsubstrat 1 weist eine erste Deckschicht 2, eine Kernschicht 3 und eine zweite Deckschicht 4 auf . Die Kernschicht 3 ist zwischen den beiden Deckschichten 2, 4 angeordnet. Vorzugsweise enthält die erste Deckschicht ein Halbleitermaterial. Weiterhin kann die
Kernschicht 3 einen größeren Wärmeausdehnungskoeffizienten aufweisen als die Deckschichten 2, 4. Insbesondere enthalten die Deckschichten 2, 4 Silizium, während die Kernschicht 3 ein Metall enthält.
Beispielsweise können die Deckschichten 2, 4 aus Siliziumscheiben gebildet werden. Für die Kernschicht 3 kann ein Metallblech verwendet werden. Eine kostengünstige Variante stellen insbesondere Bleche aus Tantal oder Molybdän dar. Außerdem gehen diese Materialien eine stabile Verbindung mit den Siliziumscheiben ein.
Zur Herstellung des Verbundsubstrats 1 wird das Blech zwischen die beiden Siliziumscheiben gelegt und mit diesen verpresst. Das Verpressen erfolgt vorzugsweise bei einem Druck im Bereich zwischen 0.1 MPa und 1 MPa. Vorteilhafte Verpresszeiten liegen bei der Endtemperatur zwischen 1 s und 5 min. Ferner herrscht beim Verpressen insbesondere eine Temperatur oberhalb der Eutektikumstemperatur .
Es ist jedoch nicht notwendig, die Eutektikumstemperatur mit der damit einhergehenden Schmelzebildung zu erreichen, um den Verbund zu fügen. Vielmehr können Diffusionsprozesse und
Silicidbildung auch bei geringeren Temperaturen die erstrebte dauerhafte Verbindung bewirken. Die Fügetemperatur liegt hierbei vorzugsweise bei der höchsten Wachsturnstemperatur oder Bondtemperatur, die beim Aufwachsen oder Umbonden der Halbleiterschichtenfolge auftritt. Dadurch kann die Gefahr einer Beschädigung der Siliziumscheiben durch das Auftreten von tensilen Spannungen verringert werden. Ferner werden die Fügedrücke vorzugsweise höher gewählt als im Falle von Fügetemperaturen oberhalb der Eutektikumstemperatur. Die Fügedrücke liegen insbesondere im Bereich von 1 MPa bis 100 MPa. Weiterhin werden die Fügezeiten vorzugsweise verlängert und betragen zwischen 5 min und 500 min.
Vorzugsweise wird der VerpressVorgang in einer Inertgasatmosphäre aus Argon, Stickstoff oder einem anderen Edelgas durchgeführt. Vor dem Verpressen kann der Atmosphärendruck unter 20 mbar abgesenkt werden. Mit Vorteil werden die Oberflächen der Siliziumscheiben und des Metallblechs vor dem Verpressen gereinigt. Hierbei werden die Oberflächen von Belägen, insbesondere von Oxidschichten, befreit.
Die Reinigung kann vor dem Verpressen des Verbunds durch nasschemische oder trockenchemische Verfahren erfolgen. Siliziumscheiben und Metallblech können gemeinsam oder separat behandelt werden.
Alternativ kann die Reinigung während des Fügeprozesses stattfinden. Beispielsweise kann durch Zugabe von Wasserstoff eine Atmosphäre geschaffen werden, welche eine Reduktion der Oberflächen fördert. Es ist hierbei darauf zu achten, dass keine Wasserstoffversprödung auftritt. Ferner kann durch die Wahl von Zonenschmelz-Silizium anstelle von Czochralski- Silizium die Lösbarkeit von Restoxiden im Silizium deutlich erhöht werden .
Das in Figur 2 dargestellte Phasendiagramm zeigt das
Temperaturverhalten des ZweistoffSystems Si-Mo. Auf der Ordinatenachse ist die Temperatur T [0C] aufgetragen. Auf der unteren Abszissenachse ist der Stoffmengenanteil A [%] von Molybdän und Silizium im ZweistoffSystem Si-Mo in Abhängigkeit vom Siliziumanteil aufgetragen. Auf der oberen Abszissenachse ist der Massenanteil W [%] von Molybdän und Silizium im ZweistoffSystem Si-Mo in Abhängigkeit vom Siliziumanteil aufgetragen.
In dem durch L gekennzeichnten Bereich ist die Verbindung flüssig. Eine feste eutektische Verbindung kann erzielt werden, wenn das Silizium auf 14000C erhitzt wird (vgl. A = 98.3 %) . Hierbei bildet sich unter Druck festes MoSi2. Vorteilhafterweise ist diese Verbindung mit einer Eutektikumstemperatur von 14000C stabil gegenüber gebräuchlichen Wachstums- und Bondtemperaturen.
Ein ähnliches Temperaturverhalten wie das im Zusammenhang mit Figur 2 erläuterte ZweistoffSystem Si-Mo zeigt das ZweistoffSystem Si-Ta (vgl. Figur 3) . Auch hier kann eine feste eutektische Verbindung erzielt werden, wenn das Silizium auf 14000C erhitzt wird (vgl. A = 99 %) . Es bildet sich unter Druck festes TaSi2. Die Verbindung weist eine Eutektikumstemperatur von 14000C auf.
Sowohl im Falle von Si-Mo als auch im Falle von Si-Ta ist das Verunreinigungsrisiko durch das jeweilige Metall relativ gering. Denn der Dampfdruck von Mo beträgt bei 1592°C nur 10"8 Torr, der Dampfdruck von Ta bei 1957°C ebenfalls nur 10~8 Torr.
Anders verhält es sich im Falle des in Figur 4 dargestellten ZweistoffSystems Si-Ti. Hierbei muss das Silizium zwar nur auf 13300C erhitzt werden, um festes TiSi2 auszubilden. Allerdings beträgt der Dampfdruck bereits bei 1227°C 10"6 Torr. Somit ist das Verunreinigungsrisiko bei diesem ZweistoffSystem größer als im Falle von Si-Mo oder Si-Ta.
Zusammenfassend kann gesagt werden, dass die ZweistoffSysteme Si-Mo, Si-Ta und Si-Ti aufgrund ihrer hohen Eutektikumstemperaturen, die oberhalb der gebräuchlichen Wachstums- und Bondtemperaturen liegen, zur Verwendung in einem Verbundsubstrat gemäß der vorliegenden Erfindung geeignet sind. Das Verbundsubstrat kann entsprechend eine erste und zweite Deckschicht aus Silizium und eine Kernschicht aus Molybdän, Tantal oder Titan aufweisen.
Aus dem Schaubild der Figur 5 geht die Temperaturabhängigkeit des Wärmeausdehnungskoeffizienten a. [10~6/K] für die
Materialien GaN, Si, Ta und Mo hervor. Im dargestellten Temperaturbereich 3000C ≤ T ≤ 15000C weist GaN einen wesentlich größeren Wärmeausdehnungskoeffizienten α als Si auf. Ta wiederum weist einen wesentlich größeren Wärmeausdehnungskoeffizienten α als GaN auf. Hingegen nähert sich der Wärmeausdehnungskoeffizient α von Mo dem Wärmeausdehnungskoeffizienten α von GaN zumindest bereichsweise an, das heißt das Ausdehnungsverhalten von Mo ist dem Ausdehnungsverhalten von GaN ähnlicher als das Ausdehnungsverhalten von Ta.
Diese Erkenntnis schlägt sich in den Schaubildern der Figuren 6 bis 8 nieder. In diesen Schaubildern sind die Wärmeausdehungskoeffizienten α für verschiedene Verbundsubstrate dargestellt, wobei die dargestellten Kurven Ergebnisse von Simulationen sind.
Im Falle der Figur 6 ist das Verbundsubstrat aus einer ersten und zweiten Deckschicht aus Si gebildet, die jeweils eine Dicke von 500 μm aufweisen. Die Kernschicht enthält Mo, wobei die Dicke 50 μm, 100 μm, 200 μm oder 300 μm beträgt. In Abhängigkeit von der Dicke der Kernschicht ergeben sich für das Verbundsubstrat verschiedene Wärmeausdehungskoeffizienten α. Allgemein gilt, dass der Wärmeausdehungskoeffizient α mit ansteigender Temperatur T zunimmt. Ferner ist in Figur 6 zu erkennen, dass sich bei höheren Temperaturen der Wärmeausdehungskoeffizient α des Verbundsubstrats mit zunehmender Dicke der Kernschicht immer mehr dem Wärmeausdehungskoeffizienten α von GaN annähert. Dies ist damit zu erklären, dass das Ausdehnungsverhalten des Verbundsubstrats bei zunehmender Dicke der Kernschicht immer mehr durch die Kernschicht und weniger durch die Deckschichten bestimmt wird. Da das Temperaturverhalten von Mo dem Temperaturverhalten von GaN relativ nahe kommt, wie in Verbindung mit dem Schaubild der Figur 5 bereits erläutert wurde, kann auch bei einem Verbundsubstrat mit einer Kernschicht aus Mo ein Temperaturverhalten erzielt werden, das dem Temperaturverhalten von GaN relativ nahe kommt.
Im Vergleich zu einem Verbundsubstrat mit einer Kernschicht aus Mo unterscheidet sich das Temperaturverhalten eines Verbundsubstrats mit einer Kernschicht aus Ta stärker von dem Temperaturverhalten von GaN (vgl. Figur 7) . Das der Figur 7 zugrunde liegende Verbundsubstrat weist eine erste und zweite Deckschicht aus Si mit jeweils einer Dicke von 500 μm und eine Kernschicht aus Ta auf, deren Dicke 50 μm, 100 μm, 200 μm oder 300 μm beträgt. Auch in Figur 7 ist zu erkennen, dass sich bei höheren Temperaturen der Wärmeausdehungskoeffizient α des Verbundsubstrats mit zunehmender Dicke der Kernschicht immer mehr dem Wärmeausdehungskoeffizienten α von GaN annähert, was damit zu erklären ist, dass das Ausdehnungsverhalten des Verbundsubstrats bei zunehmender Dicke der Kernschicht immer mehr durch die Kernschicht und weniger durch die Deckschichten bestimmt wird.
Figur 8 zeigt einen optoelektronischen Halbleiterchip 6, der ein wie in Figur 1 dargestelltes Verbundsubstrat 1 und eine Halbleiterschichtenfolge 5 aufweist, die auf der ersten Deckschicht 2 des Verbundsubstrats 1 angeordnet ist. Die Halbleiterschichtenfolge 5 kann auf die erste Deckschicht 2 aufgewachsen oder in einem Dünnfilmprozess ersatzweise auf die erste Deckschicht 2 des Verbundsubstrats 1 aufgebracht sein.
Die Halbleiterschichtenfolge 5 weist einen Bereich 5A eines ersten Leitfähigkeitstyps und einen Bereich 5B eines zweiten Leitfähigkeitstyps auf, wobei zwischen den beiden Bereichen 5A, 5B eine aktive Zone 5C ausgebildet ist. In der aktiven Zone 5C wird vorzugsweise Strahlung erzeugt. Mit Vorteil enthält die Halbleiterschichtenfolge 5 ein auf Nitrid basierendes Halbleitermaterial.
Das Verbundsubstrat 1 weist vorteilhafterweise einen Wärmeausdehnungskoeffizienten auf, der an den Wärmeausdehnungskoeffizienten der Halbleiterschichtenfolge 5 besser angepasst ist als dies bei einem allein aus dem
Material der ersten Deckschicht 2 gebildeten Substrat der Fall wäre.
Aufgrund des verbesserten Ausdehnungsverhaltens des Verbundsubstrats 1 kann eine homogenere Kristallqualität der Halbleiterschichtenfolge 5 erzielt werden. Ferner kann die Gefahr von Rissbildungen in der Halbleiterschichtenfolge 5 verringert werden. Infolge kann auf eine Pufferstruktur verzichtet werden, was sich wiederum auf die vertikale und laterale Stromleitfähigkeit im Halbleiterchip 6 positiv auswirkt .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verbundsubstrat (1) für einen Halbleiterchip (6) aufweisend - eine erste Deckschicht (2) , die ein Halbleitermaterial enthält,
- eine zweite Deckschicht (4), und
- eine Kernschicht (3) , die zwischen der ersten Deckschicht (2) und der zweiten Deckschicht (4) angeordnet ist, wobei die Kernschicht (3) einen größeren
Wärmeausdehnungskoeffizienten aufweist als die Deckschichten (2, 4) .
2. Verbundsubstrat (1) für einen Halbleiterchip (6) aufweisend
- eine erste Deckschicht (2) , die ein Halbleitermaterial enthält,
- eine zweite Deckschicht (4) , und
- eine Kernschicht (3) , die zwischen der ersten Deckschicht (2) und der zweiten Deckschicht (4) angeordnet ist, wobei die Kernschicht (3) einen kleineren
Wärmeausdehnungskoeffizienten aufweist als die Deckschichten (2, 4) .
3. Verbundsubstrat (1) nach einem der vorhergehenden Ansprüche, wobei die zweite Deckschicht (4) ein Halbleitermaterial oder ein Keramikmaterial enthält.
4. Verbundsubstrat (1) nach einem der vorhergehenden Ansprüche, wobei die zweite Deckschicht (4) Si, SiC oder AlN enthält .
5. Verbundsubstrat (1) nach einem der vorhergehenden Ansprüche, wobei der zweiten Deckschicht (4) auf einer der Kernschicht (3) abgewandten Seite mindestens eine weitere Kernschicht und mindestens eine weitere Deckschicht nachgeordnet sind.
6. Verbundsubstrat (1) nach einem der vorhergehenden Ansprüche, wobei die Deckschichten (2, 4) und die Kernschicht (3) durch eine eutektische Verbindung zusammengehalten werden.
7. Verbundsubstrat (1) nach Anspruch 6, wobei die eutektische Verbindung eine Eutektikumstemperatur aufweist, die größer ist als 11000C.
8. Verbundsubstrat (1) nach einem der Ansprüche 2 bis 7, das einen kleineren Wärmeausdehnungskoeffizienten aufweist als die Deckschichten (2, 4).
9. Verbundsubstrat (1) nach Anspruch 1 oder einem der auf
Anspruch 1 rückbezogenen vorhergehenden Ansprüche, wobei die Kernschicht (3) ein Metall oder eine Metallverbindung enthält .
10. Verbundsubstrat (1) nach Anspruch 1 oder einem der auf
Anspruch 1 rückbezogenen vorhergehenden Ansprüche, wobei die erste Deckschicht (2) Silizium enthält.
11. Verbundsubstrat (1) nach Anspruch 1 oder einem der auf Anspruch 1 rückbezogenen vorhergehenden Ansprüche, wobei die Kernschicht (3) mindestens eines der folgenden Materialien enthält: Zirkonium, Hafnium, Vanadium, Niob, Tantal, Chrom, Molybdän, Wolfram, Ruthenium, Rhenium, Osmium, Iridium, Titan, Eisen, Kobalt, Scandium, Yttrium, Erbium, Thulium, Lutetium, Terbium, Dysprosium, Holmium.
12. Verbundsubstrat (1) nach Anspruch 1 oder einem der auf Anspruch 1 rückbezogenen vorhergehenden Ansprüche, das einen größeren Wärmeausdehnungskoeffizienten aufweist als die Deckschichten (2, 4) .
13. Optoelektronischer Halbleiterchip (6) aufweisend: - ein Verbundsubstrat (1) gemäß Anspruch 1 oder einem der Ansprüche 9 bis 12,
- eine Halbleiterschichtenfolge (5) , die auf der ersten Deckschicht (2) des Verbundsubstrats (1) angeordnet ist und einen größeren Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht (2) .
14. Optoelektronischer Halbleiterchip (6) aufweisend:
- ein Verbundsubstrat (1) gemäß einem der Ansprüche 2 bis 8,
- eine Halbleiterschichtenfolge (5) , die auf der ersten Deckschicht (2) des Verbundsubstrats (1) angeordnet ist und einen kleineren Wärmeausdehnungskoeffizienten aufweist als die erste Deckschicht (2).15. Optoelektronischer Halbleiterchip (6) nach Anspruch 13 oder 14, wobei sich die Wärmeausdehnungskoeffizienten von Halbleiterschichtenfolge (5) und Verbundsubstrat (1) weniger stark unterscheiden als die Wärmeausdehnungskoeffizienten von Halbleiterschichtenfolge (5) und erster Deckschicht (2) .
EP09767931A 2008-11-14 2009-11-09 Verbundsubstrat für einen halbleiterchip Withdrawn EP2347434A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008057348 2008-11-14
DE200910007625 DE102009007625A1 (de) 2008-11-14 2009-02-05 Verbundsubstrat für einen Halbleiterchip
PCT/DE2009/001500 WO2010054618A1 (de) 2008-11-14 2009-11-09 Verbundsubstrat für einen halbleiterchip

Publications (1)

Publication Number Publication Date
EP2347434A1 true EP2347434A1 (de) 2011-07-27

Family

ID=42105274

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09767931A Withdrawn EP2347434A1 (de) 2008-11-14 2009-11-09 Verbundsubstrat für einen halbleiterchip

Country Status (7)

Country Link
US (1) US8598705B2 (de)
EP (1) EP2347434A1 (de)
KR (1) KR101773619B1 (de)
CN (1) CN102217035B (de)
DE (1) DE102009007625A1 (de)
TW (1) TWI440213B (de)
WO (1) WO2010054618A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
DE102011011378B4 (de) * 2011-02-16 2025-10-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
FR2985852B1 (fr) * 2012-01-16 2014-11-28 Soitec Silicon On Insulator Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes
CN106299068B (zh) * 2015-06-05 2018-11-09 中国科学院苏州纳米技术与纳米仿生研究所 基于Os衬底的外延结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766634A (en) * 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
JPH0766922B2 (ja) * 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
JPH01189909A (ja) * 1988-01-26 1989-07-31 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板
DD297734A5 (de) 1990-09-21 1992-01-16 Institut Fuer Halbleiterphysik Der Adw Der Ddr,De Verfahren zur herstellung von verbundsubstraten
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2003282439A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp デバイス用基板およびデバイス用基板の製造方法
DE10224160A1 (de) * 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
US6884645B2 (en) 2003-04-18 2005-04-26 Raytheon Company Method for preparing a device structure having a wafer structure deposited on a composite substrate having a matched coefficient of thermal expansion
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
DE102006023685A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR100946808B1 (ko) 2007-11-21 2010-03-11 주식회사 엔씰텍 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
DE102008030346A1 (de) 2008-06-26 2009-12-31 Osram Opto Semiconductors Gmbh Anordnung und Verfahren zum Reduzieren von Wärmeausdehnungseffekten

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2010054618A1 *

Also Published As

Publication number Publication date
KR20110086148A (ko) 2011-07-27
US8598705B2 (en) 2013-12-03
CN102217035B (zh) 2016-04-20
CN102217035A (zh) 2011-10-12
WO2010054618A1 (de) 2010-05-20
KR101773619B1 (ko) 2017-08-31
US20110233784A1 (en) 2011-09-29
TW201029231A (en) 2010-08-01
TWI440213B (zh) 2014-06-01
DE102009007625A1 (de) 2010-05-20

Similar Documents

Publication Publication Date Title
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
WO2010054618A1 (de) Verbundsubstrat für einen halbleiterchip
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102010047708B4 (de) Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102008047159B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102008050573A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2007025499A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE112019005876T5 (de) Lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102004062290A1 (de) Verfahren zur Herstellung eines Halbleiterchips
EP1425784A1 (de) Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
EP1873879B1 (de) Kantenemittierender Halbleiterlaser
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
WO2013041424A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements
WO2012022442A1 (de) Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates
EP1314191B1 (de) Kompositstruktur für elektronische mikrosysteme sowie verfahren zur herstellung der kompositstruktur
DE102016116425A1 (de) Optoelektronisches Bauelement
DE102013200507A1 (de) Optoelektronisches Halbleiterbauelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110414

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20121218

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20181214

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM OPTO SEMICONDUCTORS GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190425