EP2191501A1 - Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante - Google Patents

Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante

Info

Publication number
EP2191501A1
EP2191501A1 EP08840579A EP08840579A EP2191501A1 EP 2191501 A1 EP2191501 A1 EP 2191501A1 EP 08840579 A EP08840579 A EP 08840579A EP 08840579 A EP08840579 A EP 08840579A EP 2191501 A1 EP2191501 A1 EP 2191501A1
Authority
EP
European Patent Office
Prior art keywords
silicon
layer
germanium
pads
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08840579A
Other languages
German (de)
English (en)
Inventor
Aomar Halimaoui
Daniel Bensahel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of EP2191501A1 publication Critical patent/EP2191501A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention provides structures include an ⁇ ing semiconductor substrate formed in localized manner on a semiconductor wafer with interposition of an insulating layer and, more particularly, a method of manufacturing such a structure.
  • the semiconductor components are formed either in a solid semiconductor wafer, or in a semiconductor layer formed on an insulating layer, the latter substrates being generally called SOI substrates.
  • the substrates formed on a semiconductor medium with the interposition of an insulating layer have the advantage of allowing the components formed in and on these substrates to be isolated from the support, which avoids the polarization thereof and avoids interference between the components. through the support.
  • a disadvantage of the known methods of manufacturing such substrates is that these substrates are formed on an entire face of the support. Summary of the invention
  • An embodiment of the present invention is directed to a method of manufacturing, on a semiconductor wafer, a localized structure consisting of a semiconductor layer portion formed on an insulating layer portion.
  • an embodiment provides a method of manufacturing a silicon layer extending over an insulating layer, comprising the steps of: forming a silicon-germanium layer on at least a portion of a silicon wafer; transforming portions of the silicon-germanium layer into porous silicon pads; growing a monocrystalline silicon layer on the silicon-germanium layer and on the porous silicon pads; eliminate the silicon-germanium layer; oxidize the porous silicon pads; and depositing an insulating material under the silicon layer.
  • the transformation of the portions of the silicon-germanium layer into porous silicon pads comprises the steps of: forming, on the silicon-germanium layer, a mask having openings; electrolyze the silicon-germanium layer; and remove the mask.
  • the transformation of the portions of the silicon-germanium layer into porous silicon pads comprises the steps of: forming, on the silicon-germanium layer, a mask having openings; etching the silicon-germanium layer to the silicon wafer at the openings; epitaxially growing por ⁇ tions of silicon on the wafer in the etched portions of the silicon-germanium layer; perform an electrolysis of the silicon portions; and remove the mask.
  • the thickness of the silicon layer and the thickness of the insulating layer are between 10 and 20 nm.
  • the porous silicon pads have dimensions less than 1 ⁇ m and are spaced from each other by 10 ⁇ m.
  • An embodiment further provides a structure comprising a silicon layer suspended over a silicon wafer by porous silicon pads.
  • FIGS. 1A and 1C to 1H are sectional views illustrating steps of a method according to an embodiment of the present invention, Fig. 1B being a top view corresponding to the sectional view of Fig. 1A.
  • a silicon wafer 1 on which is formed a localized silicon-germanium layer 3.
  • the silicon-germanium layer 3 may be formed by epitaxial growth under a stream of gas, for example silane and germane. Also by way of example, this layer 3 may have a thickness of between 10 and 20 nm.
  • a mask 5 is then formed above the silicon-germanium layer 3.
  • the mask 5 has apertures 7 almost point and preferably evenly spaced. In the example of FIG. 1B, these openings 7 are, in plan view, small squares.
  • the openings 7 may have dimensions envi ⁇ ron 1 micron and be spaced apart by a distance of about 10 .mu.m.
  • the mask 5 can be produced by the deposition of an insulating layer on the silicon-germanium layer followed by the deposition of a photosensitive resin which is insolated through a pattern having suitable openings. The insulated resin is etched and the insulating layer is then etched at the OPEN ⁇ tures of the photoresist. The resin layer is then removed. This method makes it possible to form a mask 5 made of an insulating material, commonly called a "hard mask".
  • an electrolysis was carried out. This electrolysis converts the portions of the silicon-germanium layer 3 situated opposite the apertures 7 of the porous silicon mask 9. It will be noted that, generally, during electrolysis, the germanium atoms in the transformed portions of the layer of silicon-germanium 3 migrate into the electrolytic liquid, whereby the porous material 9 is essentially silicon.
  • this variant has the advantage of allowing greater flexibility in the choice of technologies used.
  • the mask 5 has been removed, for example by etching.
  • a monocrystalline silicon layer 11 has been grown by epitaxy on the entire silicon-germanium layer 3 and porous silicon portions 9.
  • the silicon layer 11 constitutes the substrate in and on which electronic components will be formed.
  • Epitaxial growth of the single crystalline silicon layer ⁇ 11 is possible since the porous silicon portions 9 maintain the initial crystalline structure of the silicon-germanium layer 3.
  • the silicon layer 11 may have a thickness between 10 and 20 nm.
  • the silicon-germanium layer 3 is eliminated by a selective etching with respect to the porous silicon 9 and the monocrystalline silicon of the wafer 1 and the layer 11.
  • This etching can be an etching plasma and it can be made from the sides of the silicon-germanium layer 3 or through openings, not shown, arranged in the silicon layer 11.
  • a structure is thus obtained comprising a layer of silicon 11 suspended above the silicon wafer 1 by porous silicon pillars or pads 9.
  • the pads 9 is thus transformed into silicon oxide 13.
  • the oxidation pads may consist of a first oxidation step at a low temperature (300-400 0 C) for a period of about one hour under a flow of oxygen, then in a second oxidation step at higher temperature (700-800 0 C). These two steps make it possible to stabilize the structure of the oxidized porous silicon and to prevent its degradation.
  • FIG. 1H represents the structure obtained after filling the empty space under the silicon layer 11 of a insulation 15. This filling of the space under the layer 11 between the pads 13 can be achieved under a gas flow.
  • the insulator deposited during this step may be silicon oxide (SiC> 2). This gives a structure comprising a monocrystalline silicon layer portion 11 formed on an insulating layer portion 13. Which itself extends on the monocrystalline silicon wafer 1.
  • etching is performed from one side of the silicon-germanium layer or from a hole formed in the silicon layer to remove a portion of the silicon-germanium layer.
  • the silicon layer is then maintained above the semiconductor wafer by the remaining portion of the silicon-germanium layer.
  • An insulator is then deposited, in the same way as in the step of Figure IH, below the silicon layer and the silicon-germanium res ⁇ is etched.
  • the openings 7 formed in the mask 5 have been defined as having a shape, seen from above, square.
  • any other form of openings then making it possible to obtain holding studs may be envisaged, for example rounded or hexagonal shapes.
  • the openings 7 may also be, in top view, strips. In all cases, it is necessary that the pads 9 are close enough to avoid the collapse of the silicon layer 11 during the etching step of FIG IF, and they do not prevent the etching of the entire of the silicon-germanium layer 3.
  • the insulating material of the layer 15 may be any insulating material other than silicon oxide, for example a nitride or a metal oxide having a high dielectric constant (so-called "high-k” material) such as the hafnium dioxide (HfO2) or zirconium dioxide (ZrO 2 ).
  • high-k high dielectric constant
  • An advantage of the present invention is to allow the formation, on the same silicon wafer, of components formed directly in this wafer of silicon, commonly referred to in the art as “bulk components” and components formed in a thin layer of silicon on insulator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une couche de silicium (11) s'étendant sur une couche isolante, comprenant les étapes suivantes: former une couche de silicium-germanium sur au moins une portion d'une tranche de silicium (1); transformer des parties de la couche de silicium-germanium en plots (9) de silicium poreux; faire croître une couche de silicium monocristallin (11) sur la couche de silicium-germanium et sur les plots de silicium poreux (9); éliminer la couche de silicium-germanium; oxyder les plots de silicium poreux (9); et déposer un matériau isolant sous la couche de silicium (11).

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR LOCALISE SUR
UNE COUCHE ISOLANTE
Domaine de l'invention
La présente invention concerne des structures compre¬ nant un substrat semiconducteur formé de façon localisée sur une tranche semiconductrice avec interposition d'une couche isolante et, plus particulièrement, un procédé de fabrication d'une telle structure.
Exposé de l'art antérieur
Actuellement, les composants semiconducteurs sont formés soit dans une tranche semiconductrice massive, soit dans une couche semiconductrice formée sur une couche isolante, ces derniers substrats étant généralement appelés substrats SOI
(acronyme anglais pour "Silicon On Insulator") .
Les substrats formés sur un support semiconducteur avec interposition d'une couche isolante ont l'avantage de permettre que les composants formés dans et sur ces substrats soient isolés du support, ce qui évite la polarisation de celui-ci et évite les interférences entre les composants par l ' intermédiaire du support. Un inconvénient des procédés connus de fabrication de tels substrats est que ces substrats sont formés sur une face entière du support . Résumé de l'invention
Un mode de réalisation de la présente invention vise un procédé de fabrication, sur une tranche semiconductrice, d'une structure localisée constituée d'une portion de couche semi- conductrice formée sur une portion de couche isolante.
Ainsi, un mode de réalisation prévoit un procédé de fabrication d'une couche de silicium s 'étendant sur une couche isolante, comprenant les étapes suivantes : former une couche de silicium-germanium sur au moins une portion d'une tranche de silicium ; transformer des parties de la couche de silicium- germanium en plots de silicium poreux ; faire croître une couche de silicium monocristallin sur la couche de silicium-germanium et sur les plots de silicium poreux ; éliminer la couche de silicium-germanium ; oxyder les plots de silicium poreux ; et déposer un matériau isolant sous la couche de silicium.
Selon un mode de réalisation, la transformation des parties de la couche de silicium-germanium en plots de silicium poreux comprend les étapes suivantes : former, sur la couche de silicium-germanium, un masque comportant des ouvertures ; réaliser une électrolyse de la couche de silicium-germanium ; et enlever le masque.
Selon un mode de réalisation, la transformation des parties de la couche de silicium-germanium en plots de silicium poreux comprend les étapes suivantes : former, sur la couche de silicium-germanium, un masque comportant des ouvertures ; graver la couche de silicium-germanium jusqu'à la tranche de silicium au niveau des ouvertures ; faire croître par épitaxie des por¬ tions de silicium sur la tranche dans les parties gravées de la couche de silicium-germanium ; réaliser une électrolyse des portions de silicium ; et enlever le masque.
Selon un mode de réalisation, l'épaisseur de la couche de silicium et l'épaisseur de la couche isolante sont comprises entre 10 et 20 nm. Selon un mode de réalisation, les plots de silicium poreux ont des dimensions inférieures à 1 μm et sont espacés les uns des autres de 10 μm.
Un mode de réalisation prévoit en outre une structure comprenant une couche de silicium suspendue au-dessus d'une tranche de silicium par des plots de silicium poreux.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures IA et IC à IH sont des vues en coupe illustrant des étapes d'un procédé selon un mode de réalisation de la présente invention, la figure IB étant une vue de dessus correspondant à la vue en coupe de la figure IA.
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des structures semiconductrices, les diverses figures ne sont pas tracées à 1 'échelle.
Description détaillée
On va décrire ci-après, en relation avec les figures IA à IH, des étapes successives d'un procédé d'obtention d'une couche de silicium monocristallin sur une couche isolante repo¬ sant sur une tranche de silicium selon un mode de réalisation.
Comme l'illustrent les figures IA et IB, respecti¬ vement en vue en coupe et en vue de dessus, on part d'une tranche de silicium 1 sur laquelle est formée une couche de silicium-germanium localisée 3. A titre d'exemple, la couche de silicium-germanium 3 peut être formée par croissance par épi- taxie sous flux de gaz, par exemple de silane et de germane. Egalement à titre d'exemple, cette couche 3 peut avoir une épaisseur comprise entre 10 et 20 nm. On forme ensuite un masque 5 au-dessus de la couche de silicium-germanium 3. Le masque 5 comporte des ouvertures 7 quasi ponctuelles et, de préférence, régulièrement espacées. Dans l'exemple de la figure IB, ces ouvertures 7 sont, en vue de dessus, des petits carrés. A titre d'exemple, les ouvertures 7 peuvent avoir des dimensions d'envi¬ ron 1 μm et être espacées entre elles d'une distance d'environ 10 μm. Le masque 5 peut être réalisé par le dépôt d'une couche isolante sur la couche de silicium-germanium suivi du dépôt d'une résine photosensible qui est insolée au travers d'un motif comportant des ouvertures adaptées . La résine insolée est gravée et la couche isolante est ensuite gravée au niveau des ouver¬ tures de la résine photosensible. On enlève ensuite la couche de résine. Ce procédé permet de former un masque 5 en un matériau isolant, couramment appelé "masque dur" .
A l'étape illustrée en figure IC, on a procédé à une électrolyse. Cette électrolyse transforme les portions de la couche de silicium-germanium 3 situées en regard des ouvertures 7 du masque 5 en silicium poreux 9. On notera que, généralement, lors de l 'électrolyse, les atomes de germanium dans les parties transformées de la couche de silicium-germanium 3 migrent dans le liquide électrolytique, d'où il résulte que le matériau poreux 9 est essentiellement du silicium.
A titre de variante, pour obtenir la structure de la figure IC à partir de la structure des figures IA et IB, il est possible de réaliser les étapes successives suivantes : graver la couche de silicium-germanium 3 au niveau des ouvertures 7 jusqu'à la tranche de silicium 1 (par exemple par une gravure sous plasma) ; faire croître, par une épitaxie sélective, des portions de silicium sur la tranche de silicium 1 dans les ouvertures formées précédemment ; et réaliser une électrolyse des portions de silicium ainsi formées pour les transformer en silicium poreux 9.
Par rapport aux étapes du procédé décrit précédemment dans lequel on transforme directement la couche de silicium- germanium 3 en silicium poreux 9 au niveau des ouvertures 7 du masque 5, cette variante a l'avantage de permettre une plus grande flexibilité dans le choix des technologies utilisées.
A l'étape illustrée en figure ID, le masque 5 a été enlevé, par exemple par gravure.
A l'étape illustrée en figure IE, on a fait croître, par épitaxie, une couche de silicium monocristallin 11 sur l'ensemble de la couche de silicium-germanium 3 et des portions de silicium poreux 9. La couche de silicium 11 constitue le substrat dans et sur lequel des composants électroniques seront formés. La croissance par épitaxie de cette couche mono¬ cristalline de silicium 11 est possible puisque les portions de silicium poreux 9 conservent la structure cristalline initiale du silicium-germanium de la couche 3. A titre d'exemple, la couche de silicium 11 peut avoir une épaisseur comprise entre 10 et 20 nm.
A l'étape de la figure IF, on a éliminé la couche de silicium-germanium 3 par une gravure sélective par rapport au silicium poreux 9 et au silicium monocristallin de la tranche 1 et de la couche 11. Cette gravure peut être une gravure sous plasma et elle peut être réalisée à partir des côtés de la couche de silicium-germanium 3 ou par l'intermédiaire d'ouvertures, non représentées, aménagées dans la couche de silicium 11. On obtient ainsi une structure comprenant une couche de silicium 11 suspendue au-dessus de la tranche de silicium 1 par des piliers ou plots de silicium poreux 9.
A l'étape de la figure IG, une oxydation du silicium poreux des plots 9 a été réalisée. On transforme ainsi les plots 9 en plots d'oxyde de silicium 13. L'oxydation peut consister en une première étape d'oxydation à faible température (300-4000C) pendant une durée d'environ une heure sous un flux d'oxygène, puis en une seconde étape d'oxydation à plus forte température (700-8000C) . Ces deux étapes permettent de stabiliser la structure du silicium poreux oxydé et d'empêcher sa dégradation.
La figure IH représente la structure obtenue après avoir rempli l'espace vide sous la couche de silicium 11 d'un isolant 15. Ce remplissage de l'espace sous la couche 11 entre les plots 13 peut être réalisé sous un flux de gaz. A titre d'exemple, l'isolant déposé lors de cette étape peut être de l'oxyde de silicium (SiC>2) • On obtient ainsi une structure comprenant une partie de couche de silicium monocristallin 11 formée sur une partie de couche isolante 13, 15 qui s'étend elle-même sur la tranche de silicium monocristallin 1.
Pour obtenir une structure identique à celle proposée ici, on aurait pu utiliser un procédé consistant à faire croître, sur une tranche semiconductrice, une portion d'une couche de silicium-germanium surmontée d'une portion d'une couche de sili¬ cium. Ensuite, une gravure est effectuée, à partir d'un côté de la couche de silicium-germanium ou à partir d'un trou formé dans la couche de silicium, pour enlever une partie de la couche de silicium-germanium. La couche de silicium est alors maintenue au-dessus de la tranche semiconductrice par la partie restante de la couche de silicium-germanium. Un isolant est ensuite déposé, de la même façon qu'à l'étape de la figure IH, en dessous de la couche de silicium et le silicium-germanium res¬ tant est gravé. Cependant, si on désire former l'empilement de la portion de couche isolante et de la portion de couche de silicium sur une surface relativement grande de la tranche, un risque existe que la couche de silicium s'effondre, du fait de son poids, une fois la gravure d'une partie de la couche de silicium-germanium effectuée. Le procédé selon un mode de réa¬ lisation de la présente invention permet d'éviter ce phénomène d'effondrement, puisque, lorsque la couche de silicium-germanium 3 est gravée à l'étape de la figure IF, la couche de silicium 11 est maintenue en plusieurs points par les plots de silicium poreux 9. Pour éviter l'effondrement, la distance séparant les plots 9 doit être convenablement spécifiée. Ceci permet de former, sur une surface importante de la tranche 1, une struc¬ ture comprenant l'empilement de la portion de couche isolante 15 et de la portion de couche de silicium 11. On a décrit précédemment une structure composée d'une couche de silicium 11 s 'étendant sur une couche isolante 15 formée sur une partie seulement d'une tranche semiconductrice 1. Cependant, cette structure peut également être formée sur la surface entière de la tranche semiconductrice.
Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les ouvertures 7 formées dans le masque 5 ont été définies comme ayant une forme, en vue de dessus, carrée. Cependant, toute autre forme d'ouvertures permettant ensuite d'obtenir des plots de maintien peut être envisagée, par exemple des formes arrondies ou hexagonales. A titre de variante, les ouvertures 7 peuvent également être, en vue de dessus, des bandes. Dans tous les cas, il faut que les plots 9 soient assez rapprochés pour éviter l'effondrement de la couche de silicium 11 lors de l'étape de gravure de la figure IF, et qu'ils n'empêchent pas la gravure de la totalité de la couche de silicium-germanium 3.
A titre de variante, le matériau isolant de la couche 15 peut être tout matériau isolant autre que l'oxyde de silicium, par exemple un nitrure ou un oxyde métallique ayant une constante diélectrique élevée (matériau dit "high-k") tel que le dioxyde d'hafnium (HfO2) ou le dioxyde de zirconium (ZrO2) .
Un avantage de la présente invention est de permettre la formation, sur une même tranche de silicium, de composants formés directement dans cette tranche de silicium, couramment désignés dans la technique par le terme "bulk components" (composants massifs) et de composants formés dans une couche mince de silicium sur isolant.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une couche de silicium (11) s'étendant sur une couche isolante (15), comprenant les étapes suivantes : former une couche de silicium-germanium (3) sur au moins une portion d'une tranche de silicium (1) ; transformer des parties de la couche de silicium- germanium (3) en plots (9) de silicium poreux ; faire croître une couche de silicium monocristallin (11) sur la couche de silicium-germanium (3) et sur les plots de silicium poreux (9) ; éliminer la couche de silicium-germanium (3) ; oxyder les plots de silicium poreux (9) ; et déposer un matériau isolant (15) sous la couche de silicium (11) .
2. Procédé selon la revendication 1, dans lequel la transformation des parties de la couche de silicium-germanium (3) en plots (9) de silicium poreux comprend les étapes sui¬ vantes : former, sur la couche de silicium-germanium (3) , un masque (5) comportant des ouvertures (7) ; réaliser une électrolyse de la couche de silicium- germanium (3) ; et enlever le masque (5) .
3. Procédé selon la revendication 1, dans lequel la transformation des parties de la couche de silicium-germanium (3) en plots (9) de silicium poreux comprend les étapes sui¬ vantes : former, sur la couche de silicium-germanium (3) , un masque (5) comportant des ouvertures (7) ; graver la couche de silicium-germanium (3) jusqu'à la tranche de silicium (1) au niveau des ouvertures (7) ; faire croître par épitaxie des portions de silicium sur la tranche (1) dans les parties gravées de la couche de silicium-germanium (3) ; réaliser une électrolyse des portions de silicium ; et enlever le masque (5) .
4. Procédé selon la revendication 1 ou 2, dans lequel l'épaisseur de la couche de silicium (11) et l'épaisseur de la couche isolante (15) sont comprises entre 10 et 20 nm.
5. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel les plots de silicium poreux (9) ont des dimensions inférieures à 1 μm et sont espacés les uns des autres de 10 μm.
6. Structure comprenant une couche de silicium (1) suspendue au-dessus d'une tranche de silicium (1) par des plots de silicium poreux (9) .
EP08840579A 2007-09-28 2008-09-26 Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante Withdrawn EP2191501A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0757916A FR2921754B1 (fr) 2007-09-28 2007-09-28 Procede de fabrication d'un subtrat semiconducteur localise sur une couche isolante
PCT/FR2008/051717 WO2009050379A1 (fr) 2007-09-28 2008-09-26 Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante

Publications (1)

Publication Number Publication Date
EP2191501A1 true EP2191501A1 (fr) 2010-06-02

Family

ID=39678860

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08840579A Withdrawn EP2191501A1 (fr) 2007-09-28 2008-09-26 Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante

Country Status (4)

Country Link
US (2) US8536027B2 (fr)
EP (1) EP2191501A1 (fr)
FR (1) FR2921754B1 (fr)
WO (1) WO2009050379A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension
DE102019108754A1 (de) * 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
JP2005183845A (ja) * 2003-12-22 2005-07-07 Canon Inc 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法
FR2887370B1 (fr) * 2005-06-17 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un transistor isole a canal contraint
JP2007235056A (ja) * 2006-03-03 2007-09-13 Toshiba Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009050379A1 *

Also Published As

Publication number Publication date
US20130264678A1 (en) 2013-10-10
US9356094B2 (en) 2016-05-31
US20100289123A1 (en) 2010-11-18
FR2921754A1 (fr) 2009-04-03
US8536027B2 (en) 2013-09-17
FR2921754B1 (fr) 2009-11-27
WO2009050379A1 (fr) 2009-04-23

Similar Documents

Publication Publication Date Title
EP2453470B1 (fr) Procédé de formation d'une structure multicouches
EP2342744B1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
WO2004090201A2 (fr) Procede de fabrication de cristaux monocristallins
FR2857983A1 (fr) Procede de fabrication d'une couche epitaxiee
EP0763849A1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
FR2857982A1 (fr) Procede de fabrication d'une couche epitaxiee
FR2860248A1 (fr) Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR2871172A1 (fr) Support d'epitaxie hybride et son procede de fabrication
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2969664A1 (fr) Procede de clivage d'un substrat
FR2936356A1 (fr) Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
EP1332517A1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
EP2191501A1 (fr) Procede de fabrication d'un substrat semiconducteur localise sur une couche isolante
EP2767504B1 (fr) Procédé de fabrication d'une structure micromécanique et/ou nanomécanique comportant une surface poreuse
FR2572219A1 (fr) Procede de fabrication de circuits integres sur substrat isolant
EP1959490A1 (fr) Procédé de fabrication d'une structure de type semiconducteur sur isolant
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
FR3118304A1 (fr) Procédé de réalisation d’une couche à base de matériaux III-N
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
EP1633911B1 (fr) PROCEDE DE FORMATION D’UNE COUCHE DE CARBURE DE SILICIUM SUR UNE TRANCHE DE SILICIUM
EP4268269A1 (fr) Procédé de réalisation de composant verticaux à base de matériaux iii-n
EP1670053B1 (fr) Procédé d'isolation de motifs formés dans un film mince en matériau semiconducteur oxydable
EP3440012A1 (fr) Procédé de fabrication d'une structure micromécanique en carbure de silicium comportant au moins une cavité
FR2812451A1 (fr) Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant
FR2886457A1 (fr) Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100315

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20140416