FR2886457A1 - Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige - Google Patents

Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige Download PDF

Info

Publication number
FR2886457A1
FR2886457A1 FR0505358A FR0505358A FR2886457A1 FR 2886457 A1 FR2886457 A1 FR 2886457A1 FR 0505358 A FR0505358 A FR 0505358A FR 0505358 A FR0505358 A FR 0505358A FR 2886457 A1 FR2886457 A1 FR 2886457A1
Authority
FR
France
Prior art keywords
layer
thin
oxidizable
substrate
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0505358A
Other languages
English (en)
Other versions
FR2886457B1 (fr
Inventor
Nicolas Daval
Vaillant Yves Matthieu Le
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0505358A priority Critical patent/FR2886457B1/fr
Priority to US11/207,069 priority patent/US20060270244A1/en
Publication of FR2886457A1 publication Critical patent/FR2886457A1/fr
Application granted granted Critical
Publication of FR2886457B1 publication Critical patent/FR2886457B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

La présente invention concerne un procédé de constitution d'une structure (50) réalisée à partir de matériaux semiconducteurs et comportant une couche de substrat (10) et une couche isolante (40), le procédé comprenant une étape de création de ladite couche isolante (40) faisant intervenir la constitution d'une couche oxydable sur la couche de substrat et l'oxydation de ladite couche oxydable, caractérisé en ce que ladite étape de création de couche isolante comprend :(a) la constitution d'une fine couche d'isolant élémentaire (20) sur la couche de substrat de sorte à avoir une épaisseur finale n'excédant pas 20 nm en moyenne,(b) la constitution d'une couche oxydable (30') en recouvrement de ladite fine couche d'isolant élémentaire,(c) une oxydation thermique de ladite couche oxydable (30'), de sorte que la réunion des couches ainsi formées lors des étapes (a) et (c) constitue ladite couche isolante (40) de la structure (50), ladite couche isolante (40) de la structure (50) ayant une épaisseur désirée.

Description

2886457 1
La présente invention concerne de manière générale la fabrication de structures de matériaux choisis parmi les matériaux semiconducteurs, pour des applications en microélectronique, optique, optronique.
Plus précisément, l'invention concerne un procédé de constitution d'une structure réalisée à partir de matériaux semiconducteurs et comportant une couche de substrat et une couche d'oxyde, le procédé comprenant une étape de création de ladite couche d'oxyde faisant intervenir la constitution d'une couche oxydable sur la couche de substrat et l'oxydation de ladite couche oxydable.
On connaît déjà des procédés pour constituer une structure comportant une couche de substrat et une couche d'oxyde.
Il est ainsi connu d'oxyder directement une couche de substrat en silicium, pour former dans la région superficielle de cette couche de substrat une couche d'oxyde.
Une telle oxydation directe consiste à faire subir à la couche de substrat un traitement thermique permettant d'oxyder la région superficielle de cette couche de substrat.
Mais une telle oxydation directe, si elle est possible dans le cas du silicium, ne constitue pas une solution satisfaisante dans le cas d'une 20 couche de substrat réalisée en un matériau tel que par exemple le Ge, ou encore le SiGe.
En effet, pour de tels matériaux l'oxydation directe génère en surface de la couche de substrat une couche d'oxyde dont la surface libre n'est pas régulière.
Ceci constitue un inconvénient, que la couche d'oxyde soit ensuite destinée à être recouverte par une couche de recouvrement pour être enterrée dans la structure, ou qu'elle soit destinée à demeurer en surface de la structure.
En outre, l'oxydation thermique provoque une ségrégation du Ge 30 de la couche d'oxyde en formation, formant ainsi, entre le SiGe resté intact et le SiO2, une couche intermédiaire progressivement appauvrie en Si et 2886457 2 dont l'épaisseur s'accrott tout au long de l'oxydation, ce qui ralentit alors la formation de la couche de SiO2 et la limite en épaisseur.
En outre, cette couche intermédiaire fait apparaltre des dislocations en raison des contraintes internes qu'elle subit.
II est par ailleurs connu de déposer la couche d'oxyde en recouvrement de la couche de substrat.
Un tel dépôt met généralement en oeuvre des techniques du type CVD ( Chemical Vapor Deposition signifiant Dépôt chimique en phase vapeur ) , PECVD ( Plasma Enhanced Chemical Vapor Deposition signifiant Dépôt chimique en phase vapeur assisté par plasma ), LPCVD ( Low Pressure Chemical Vapor Deposition signifiant Dépôt chimique en phase vapeur sous pression réduite ).
Cependant, on peut s'attendre à ce que la qualité électrique d'un oxyde déposé soit moindre que celle d'un oxyde thermique. Ainsi: É les précurseurs et les radicaux utilisés peuvent se trouver dans la couche d'oxyde du 15 fait d'une décomposition incomplète, É on constate une accumulation de charges électriques dans le volume et à l'interface entre la couche de substrat et la couche d'oxyde, ce qui peut perturber le fonctionnement électrique de la structure, É l'adhérence entre la couche de substrat et la couche d'oxyde peut être 20 problématique.
Enfin, ces problèmes sont d'autant plus importants que la température de dépôt est basse. Or, un dépôt d'oxyde sur du SiGe fortement concentré en Ge (> 20 %) est justement limité en température pour des problèmes d'instabilité du matériau. Ainsi, pour du Ge pur, la température de dépôt sera typiquement limitée à environ 650 C, alors qu'elle pourra atteindre 1200 C pour des alliages SiGe à faible concentration de Ge.
Ce type de dépôt n'est donc pas une solution satisfaisante, et en particulier pour les matériaux instables à haute température.
On connaît par ailleurs du document US 6 352 942 un procédé permettant de constituer une couche de SiO2 d'une épaisseur de l'ordre de 30 35 nm sur une couche de substrat en Ge.
2886457 3 Ce procédé met en oeuvre le recouvrement d'une couche de substrat en Ge par une couche de Si, puis l'oxydation de ladite couche de Si.
On aboutit ainsi à une structure comportant une couche de SiO2 sur 5 une couche de Ge.
Mais un tel procédé est en pratique limité à la constitution de couches d'oxyde dont l'épaisseur est très limitée.
En effet, la formation d'une couche trop épaisse en Si ferait apparaître une forte densité de dislocations, diminuant fortement les propriétés diélectriques de la couche d'oxyde.
En pratique, il ne permet pas alors de réaliser industriellement des couches d'oxyde dont l'épaisseur soit de l'ordre d'une ou plusieurs centaines de nm.
Or, il peut être désiré de constituer de telles couches d'oxyde relativement épaisses notamment pour constituer dans une structure une couche d'oxyde enterrée suffisamment isolante.
En outre, les contraintes industrielles imposent la nécessité de minimiser les temps d'oxydation. Or, la formation de couches épaisses d'oxyde thermique peut prendre beaucoup de temps, d'autant que la vitesse d'oxydation diminue fortement à partir d'une certaine profondeur d'oxydation.
En effet, la vitesse d'oxydation varie différemment selon que le front d'oxydation se situe en deçà ou au-delà d'une épaisseur limite d'oxydation: en deçà, la vitesse d'oxydation est sensiblement constante, le régime d'oxydation est alors linéaire; au-delà, la vitesse d'oxydation décroît de plus en plus, le régime d'oxydation est alors asymptotique, et le temps d'oxydation devient extrêmement long à partir d'une épaisseur importante.
D'un point de vue industriel, on doit donc limiter l'épaisseur de SiO2 30 pour diminuer les coûts économiques, alors qu'une couche d'oxyde épaisse serait préférée pour garantir des produits électriquement plus fiables.
Dans le document US 4 604 304, il est proposé de réaliser une couche d'oxyde épaisse (1200 nanomètres) sur une couche de substrat en Si en faisant alterner des opérations de dépôt de silicium, cristallin ou amorphe, et d'oxydation. Chaque couche de Si déposée a une épaisseur inférieure à ladite épaisseur limite en deçà de laquelle l'oxydation se fait selon ledit régime linéaire.
La durée d'oxydation est alors sensiblement diminuée par rapport au cas où on aurait oxydé une seule couche de Si d'épaisseur identique à l'ensemble des couches oxydées. La formation d'une telle couche de SiO2 épaisse peut alors devenir industriellement acceptable.
Cependant, ces oxydations de couches d'épaisseurs importantes, entraînent des inhomogénéités d'oxydation qui font que des parties de fronts d'oxydation atteignent la couche de substrat avant d'autres parties. En conséquence, l'épaisseur d'oxyde finalement formée est inhomogène, l'interface oxyde semiconducteur n'est pas plane, et les propriétés électriques à l'interface sont dégradées.
Cette technique ne produit donc pas une qualité d'interface suffisamment bonne.
Il apparaît ainsi que les procédés connus comportent des 20 limitations.
Le but général de l'invention est de permettre de s'affranchir de ces limitations.
Un autre but est de former une couche d'oxyde épaisse dans une structure déterminée, ayant une bonne qualité d'interface avec la couche de 25 substrat sous-jacente.
Un but particulier de l'invention est ainsi de permettre de réaliser des couches d'oxyde sur une couche de substrat en un matériau tel que le Ge ou le SiGe.
Un autre but particulier de l'invention est de permettre de réaliser 30 une telle couche d'oxyde avec une épaisseur de l'ordre de une ou plusieurs centaines de nm, notamment pour constituer des structures dans lesquelles la couche d'oxyde sera enterrée. Et au-delà, l'invention vise à permettre de réaliser des couches d'oxyde ayant toute épaisseur désirée.
Et un autre but particulier de l'invention est de permettre de réaliser des couches d'oxyde telles que mentionnées ci-dessus, avec une vitesse de réalisation compatible avec les exigences de production industrielle.
L'invention propose un procédé de constitution d'une structure réalisée à partir de matériaux semiconducteurs et comportant une couche de substrat et une couche isolante, le procédé comprenant une étape de création de ladite couche isolante faisant intervenir la constitution d'une couche oxydable sur la couche de substrat et l'oxydation de ladite couche oxydable, caractérisé en ce que ladite étape de création de couche isolante comprend: (a) la constitution d'une fine couche d'isolant élémentaire sur la couche de substrat de sorte à avoir une épaisseur finale 15 n'excédant pas 20 nm en moyenne, (b) la constitution d'une couche oxydable en recouvrement de ladite fine couche d'isolant élémentaire, (c) une oxydation thermique de ladite couche oxydable, de sorte que la réunion des couches ainsi formées constitue ladite couche 20 isolante de la structure, ladite couche isolante de la structure ayant une épaisseur désirée.
D'autres caractéristiques de ce procédé sont les suivantes: - la constitution de ladite fine couche d'isolant élémentaire est réalisée par dépôt d'un matériau isolant, - la fine couche d'isolant élémentaire déposée n'excède pas en épaisseur 10 % l'épaisseur totale de la couche isolante formée à l'issue de l'étape (c) ; - la couche de substrat est recouverte d'une fine couche oxydable élémentaire, et la constitution de ladite fine couche d'isolant élémentaire est réalisée par oxydation thermique d'au moins une partie de la fine couche oxydable élémentaire, à une température d'oxydation suffisamment basse pour ne pas altérer sensiblement les propriétés intrinsèques du matériau constituant la couche de substrat, d'isolant élémentaire- la température d'oxydation de la fine couche oxydable est de l'ordre de 500 à 700 C, - la température d'oxydation de la fine couche oxydable est comprise entre environ 700 C et environ 900 C, - l'oxydation de la fine couche oxydable élémentaire utilise de l'oxyde d'azote gazeux en plus de l'oxygène, - l'oxydation de la fine couche oxydable élémentaire est mise en oeuvre de sorte à incorporer 1,5% à 2 % d'azote, - ladite fine couche oxydable élémentaire est plus fine que ladite couche oxydable constituée lors de l'étape (b), le procédé comprend en outre une épitaxie de ladite fine couche oxydable élémentaire en recouvrement de la couche de substrat, éventuellement réalisée in situ suite à I'épitaxie de la couche superficielle de la couche de substrat, - ladite couche de substrat comprend une partie superficielle en Si1_XGex, x étant compris entre 0 inclus et 1 inclus, ladite couche de substrat est en Si1_XGex, x étant compris entre 0 inclus et 1 inclus, - ladite fine couche oxydable élémentaire est constituée du même matériau que celui constituant la partie superficielle de la couche de substrat, - la fine couche oxydable élémentaire est en silicium, - la fine couche oxydable élémentaire est en silicium amorphe, - ladite couche oxydable constituée lors de l'étape (b) est en silicium, - la couche oxydable constituée lors de l'étape (b) est en silicium amorphe, - la constitution de ladite couche oxydable est constituée lors de l'étape (b) de telle sorte à avoir au final une épaisseur comprise entre environ 50 nm et environ 100 nm, - la constitution de la couche oxydable lors de l'étape (b) est réalisée par dépôt LPCVD entre environ 550 C et environ 580 C, on répète successivement les opérations des étapes (b) et (c) un nombre désiré de fois, - après l'étape de création de la couche isolante de la structure, le procédé comprend une étape permettant le recouvrement de ladite couche isolante par une couche de recouvrement, ladite couche isolante devenant alors enterrée.
D'autres caractéristiques, buts et avantages de l'invention seront décrits ci-après en référence aux figures suivantes: Les figures 1 à 5 représentent les différentes étapes d'un procédé selon l'invention de réalisation d'une structure incluant une couche d'oxyde épaisse.
Le procédé selon l'invention comprend la formation d'une épaisse couche d'oxyde dans une structure comprenant un ou des matériau(x) semiconducteur(s). On entend par couche d'oxyde épaisse , une couche 15 d'oxyde d'une épaisseur supérieure à environ 100 nanomètres, par exemple une couche d'oxyde de 200, 500 ou 1000 nanomètres. Cette épaisse couche d'oxyde est réalisée en deux phases successives: - Phase 1: formation d'une fine couche d'isolant; par fine couche , on entend une couche de quelques nanomètres d'épaisseur, n'excédant pas environ 20 nm en moyenne.
- Phase 2: formation d'au moins une épaisse couche d'oxyde sur la fine couche d'isolant.
En référence à la figure 1, est présentée une couche de substrat 10, qu'on appellera par la suite plus simplement substrat 10 , à partir de laquelle on forme lesdites couches.
Ce substrat 10 peut être en matériau cristallin massif, par exemple en germanium obtenu par tirage Czochralski. Ce substrat 10 peut aussi présenter une structure cristalline multicouches, obtenue par exemple par épitaxie, telle qu'une structure SiGe relaxé / couche tampon SiGe / substrat Si, où la couche tampon peut être une couche à concentration graduelle en germanium. Il peut aussi s'agir d'une structure cristalline multicouche obtenue par des étapes de collage et de report de couches, éventuellement suivies par des procédés de traitement chimique, mécanique (polissage), ou thermique.
La description détaillée qui suit exposera le cas non limitatif d'un substrat 10 comprenant une partie au moins superficielle en Si1_,Ge, (0 < x 1). La surface de cette structure a éventuellement été traitée afin de diminuer les rugosités de surface, et de réduire la densité de dislocations dues aux relaxations de contraintes, par exemple en mettant en oeuvre un polissage.
Ensuite, conformément à ladite phase 1 de la formation d'un oxyde, est constituée une fine couche d'isolant élémentaire au niveau de la surface du substrat 10.
Selon une première alternative de l'invention, cette fine couche d'isolant élémentaire est réalisée par dépôt de SiO2 ou de Si3N4, à une température inférieure à la température limite au-delà de laquelle un matériau contenu dans le substrat 10 deviendrait instable.
Ainsi, si le substrat 10 contient une couche de germanium, le dépôt 20 d'oxyde ou de Si3N4 se fera avantageusement à une température inférieure à environ 650 C.
En particulier, le Si3N4 ainsi déposé, par exemple par une technique de dépôt telle que LPCVD ou PECVD, permettra de bloquer la diffusion d'oxygène à partir de l'épaisse couche d'oxyde qui sera ensuite formée (en phase 2), et permettra ainsi de protéger la couche de substrat 10 sous-jacente.
Les précurseurs utilisés pour le dépôt d'oxyde peuvent être du silane/oxygène, du dichlorosilane/oxygène ou du Tetra Ethyl Oxysilane (TEOS).
Le dépôt de cette fine couche d'oxyde est mise en oeuvre de sorte à réaliser au final une simple pellicule de quelques nanomètres de SiO2 à la surface du substrat 10, n'excédant pas environ 20 nm en moyenne.
Cette épaisseur est choisie suffisamment faible pour ne pas rencontrer le problème classique lié au dépôt d'oxyde sur des matériaux de SiGe à forte concentration de germanium (tel que précédemment discuté). A cet effet, on choisira une épaisseur n'excédant pas 10 % de l'épaisseur totale de la couche d'oxyde complète que l'on souhaite former.
Selon une deuxième variante, cette première phase de formation d'oxyde est réalisée selon deux opérations successives, telles qu'illustrées par les figures 2 et 3.
Ainsi, selon une première opération, une fine couche oxydable élémentaire 20' constituée d'un matériau semiconducteur est formée sur le substrat 10.
Préférentiellement, la technique de dépôt est une épitaxie. Elle est éventuellement réalisée in situ sur le substrat 10 immédiatement après la formation de la partie superficielle cristalline du substrat 10, afin de minimiser la densité de charge à l'interface.
Avant cette épitaxie, il peut aussi être choisi de nettoyer la surface du 20 substrat 10 par des moyens de nettoyage connus. On pourra ainsi choisir en particulier d'enlever toute trace d'oxyde natif à la surface du substrat 10.
Le dépôt de la fine couche 20' peut être réalisé par des techniques CVD. Les paramètres de l'épitaxie sont choisis de sorte à constituer une fine couche 20' de quelques nanomètres d'épaisseur, n'excédant pas 20 nm en moyenne, de manière à obtenir après oxydation une couche ayant une épaisseur n'excédant pas 20 nm.
La fine couche oxydable élémentaire 20' peut être en silicium cristallin ou amorphe, ou en Sii_yGey (y étant compris entre 0 et 1) ou en un autre matériau compatible avec une croissance cristalline de qualité en considération du paramètre de maille de la couche superficielle du substrat 10. On peut en particulier choisir de constituer une fine couche oxydable élémentaire 20' en Sii_XGex, formée en même temps ou en continuité de la couche superficielle de Si1_xGex du substrat 10 sousjacent.
En référence à la figure 3, une seconde opération consiste à oxyder au moins partiellement cette fine couche oxydable élémentaire 20' afin de constituer une fine couche d'oxyde 20 de quelques nanomètres d'épaisseur, n'excédant pas environ 20 nanomètres en moyenne.
L'oxydation peut être sèche ou humide.
Cette oxydation est mise en oeuvre de sorte à maîtriser suffisamment l'avancée du front d'oxydation, afin que celui-ci ne devienne pas trop inhomogène et donc susceptible de diminuer la qualité de l'interface avec le substrat 10.
Ainsi, les paramètres d'oxydation, et en particulier la température, sont avantageusement choisis tels que l'oxydation se fasse à une vitesse permettant un bon contrôle de la durée de cette étape. Ainsi, il est préférable d'utiliser une oxydation à basse température, c'est-à-dire entre environ 700 C et environ 900 C (notamment dans le cas d'une oxydation sèche). On peut ainsi contrôler de façon plus précise la durée d'oxydation et donc l'épaisseur oxydée qui peut alors être comprise entre quelques mn et quelques heures.
Bien entendu, cette oxydation doit prendre en compte aussi l'instabilité potentielle de matériaux que peut contenir le substrat 10 aux températures choisies. Notamment, l'oxydation doit être menée de sorte que le(s) matériau(x) du substrat 10 reste(nt) stable(s) aux températures choisies pour l'oxydation.
Pour un meilleur contrôle du procédé et toujours dans un souci de réduction de la vitesse d'oxydation, on peut également choisir de diluer l'oxygène dans une atmosphère neutre (Ar, N) (par exemple 1%02 dans 99% Ar).
Enfin, du fait du choix de la très faible épaisseur de la couche oxydable 20', l'oxydation est effectuée sur une très faible épaisseur, et le risque d'inhomogénéité du front d'oxydation est dans tous les cas diminué.
Optionnellement, cette oxydation peut rester partielle afin de conserver une partie non oxydée de la couche oxydable 20'. En effet, les traitements thermiques ultérieurs mis en ceuvre notamment lors de la phase 2 vont avoir tendance à prolonger la diffusion de l'oxygène de la fine couche oxydée 20 vers l'interface avec le substrat 10. Ce phénomène de diffusion de l'oxygène, postérieur à la phase 1, peut ainsi être intégré dans le choix que l'on fait du budget thermique d'oxydation de la fine couche 20' de la phase 1, en conservant une épaisseur non oxydée.
Pour améliorer l'effet de barrière de diffusion d'oxygène que procurera la fine couche d'oxyde 20 lors de la seconde oxydation thermique (de la phase 2), on peut éventuellement compléter le gaz oxydant par un oxyde d'azote gazeux (NO ou N2O) de sorte à incorporer de l'azote dans la fine couche d'isolant élémentaire 20. Cette technique permet un degré d'incorporation dans l'oxyde limité (de 1,5 à 2 %) mais homogène, tel que le décrit S. Wolf et al dans Silicon processing for the VLSI era (vol. 1 Process Technology, Lattice Press (USA), tnd Edition (2000)).
En référence aux figures 4 et 5, une couche d'oxyde (plus épaisse) est alors constituée sur cette fine couche d'isolant élémentaire 20.
Une première opération consiste à constituer une couche oxydable 30' en matériau semiconducteur sur la fine couche d'oxyde 20. Antérieurement à cette formation de couche oxydable 30', on mettra avantageusement en oeuvre un nettoyage adapté et/ou un traitement de surface adapté pour préparer la surface de la couche 20.
La couche oxydable 30' peut être constituée de silicium, cristallin ou amorphe, et est déposée par des techniques d'épitaxie connues en soi, telles que les techniques CVD. La température choisie pour réaliser cette couche oxydable 30' est avantageusement choisie inférieure à une température au-delà de laquelle un matériau du substrat 10 deviendrait instable. Par exemple, si le substrat 10 contient du Ge, la température ne doit pas excéder 650 C environ.
L'épaisseur choisie pour cette couche oxydable 30' peut être choisie inférieure à l'épaisseur limite au-delà de laquelle l'oxydation quitterait un régime linéaire (discuté plus haut). Dans le cas du silicium, on pourra ainsi par exemple réaliser une couche ayant une épaisseur comprise entre environ 20 et environ 50 nm selon notamment la température d'oxydation envisagée.
Ainsi, par exemple, on peut former environ 20 nm de Si afin de constituer environ 40 nm d'oxyde à une température d'oxydation d'environ 800 C pendant une dizaine d'heures.
Ainsi, par exemple, on peut former environ 50 nm de Si afin de constituer environ 100 nm d'oxyde à une température d'oxydation d'environ 15 900 C pendant la même durée de temps.
Dans le cas particulier où on formerait une couche oxydable 30' en silicium amorphe, on pourra utiliser une technique de dépôt LPCVD (à partir de précurseurs de type TEOS ou silane/oxygène) pour une température de substrat comprise entre environ 500 et environ 600 C, et en particulier entre environ 550 C et environ 580 C. Il est préféré ne pas dépasser la température de 600 C, afin d'éviter toute cristallisation de la phase amorphe.
Il est à noter que le fait que la surface sous-jacente (i.e. la fine couche d'oxyde 20) soit amorphe favorise le caractère amorphe de la phase du dépôt, et diminue aussi les chances de cristallisation partielle lors de traitements thermiques ultérieurs.
Il sera ainsi préféré une phase amorphe à une phase polycristalline dans le contexte de l'invention, la phase amorphe permettant une meilleure homogénéité de surface et de volume de la couche déposée qui rendra le front d'oxydation plus homogène. A titre d'exemple, le taux d'oxydation thermique humide sur substrat monocristallin a été mesuré à 5 A/h sur substrat orienté (100) et entre 7 et 8 A/h si le substrat est orienté selon (111) ( Semiconductor Devices de S. M. Sze, John Wiley and Sons (NY), Inc. 2nd Edition (2002)) : l'oxydation d'une couche polycristalline sera ainsi très inhomogène.
En référence à la figure 5, une deuxième opération est mise en oeuvre pour oxyder la couche oxydable 20' selon l'invention, afin de constituer une deuxième couche d'oxyde 30. On pourra éventuellement polir la surface avant oxydation pour améliorer encore l'homogénéité du front d'oxydation.
L'oxydation se fait sous traitement thermique en atmosphère sèche ou humide. La température d'oxydation peut ainsi être choisie entre environ 700 C et environ 800 C, à condition de ne pas dépasser des limites thermiques de certains matériaux du substrat 10.
Cette oxydation thermique peut être mise en oeuvre rapidement, étant donné qu'on peut perdre en précision sur le contrôle de l'avancée du front d'oxydation du fait de la présence de la fine couche d'oxyde 20 interfacée entre la couche oxydable 30' et le substrat 10, qui protège ainsi la surface de ce dernier contre une diffusion d'oxygène trop grande.
Comme discuté précédemment, le front d'oxydation de la fine couche d'oxyde 20 peut toutefois progresser lors de cette deuxième oxydation thermique, et venir perturber la couche cristalline sous-jacente. Mais cette oxydation enterrée depuis la fine couche d'oxyde 20 est lente comparée à celle accompagnant l'oxydation de la couche oxydable 30' qui est nourrie par la surface. Afin d'anticiper cette oxydation enterrée de la phase 2, l'oxydation selon la phase 1 a été préalablement mise en oeuvre de sorte à ne pas oxyder entièrement la fine couche oxydable élémentaire 20', et à laisser une épaisseur sensiblement égale à l'épaisseur qui est oxydée lors de l'oxydation selon la phase 2. Cette épaisseur peut être d'environ 5 nm, pour une épaisse pour la couche oxydable 30' de 150 nm environ.
Au final, la structure 50 obtenue est alors constituée du substrat 10 de départ et d'une couche d'oxyde 40, qui peut être épaisse, constituée de la fine couche d'isolant élémentaire 20 et de la couche d'oxyde 30 plus épaisse, les formations des deux dernières couches ayant été mises en oeuvre de sorte à ce que la couche d'oxyde finale 40 ait une épaisseur préalablement déterminée.
Selon une variante de l'invention, on répète plusieurs fois ladite phase 2 de sorte à former un empilement de couches d'oxyde successives, dont l'épaisseur de chacune d'elles est inférieure ou égale à l'épaisseur limite au- delà de laquelle une oxydation sortirait du régime linéaire. Ainsi, les oxydations successives des couches oxydables successivement formées appartiennent à un régime linéaire. On obtiendra donc au final une couche d'oxyde 40 de façon sensiblement plus rapide que si on l'avait obtenue à partir d'une seule couche oxydable 30' (qui aurait alors été oxydée selon un régime non linéaire).
On obtient ainsi une épaisseur d'oxyde 40 plus importante dans un temps de réalisation industriellement acceptable.
Une fois la couche d'oxyde 40 formée, une étape supplémentaire de planarisation par polissage mécano-chimique peut éventuellement être mise en oeuvre afin d'améliorer la qualité de surface.
La structure 50 selon l'invention peut alors être utilisée pour être collée à un substrat rapporté, afin de réaliser une structure finale déterminée.
Le collage peut en premier lieu se faire par liaison moléculaire, éventuellement aidé par une étape préalable d'hydrophylisation d'au moins une des deux surfaces au moyen d'agents chimiques et/ou d'un traitement plasma. En second lieu, les liaisons de collage peuvent être renforcées par traitement(s) thermique(s) adapté(s).
Après collage, on pourra par exemple réduire le substrat rapporté et/ou le substrat 10 de la structure 50 afin de réaliser une structure finale semiconducteur-sur-isolant, la partie isolante étant la couche d'oxyde 40 formée selon l'invention. L'épaisseur importante de cette couche d'oxyde 40 va conférer à cette couche de très bonnes propriétés diélectriques, ce qui va permettre d'améliorer le fonctionnement des composants électroniques, optiques ou optroniques qui seront prévues dans la partie semiconductrice de cette structure semiconducteur-sur-isolant.
Ladite réduction d'un des deux substrats ou des deux substrats peut être réalisée par rodage puis polissage, par gravure chimique, par la technique Smart-Cut connue en soi de l'homme du métier, ou par toute autre technique connue de réduction de plaquette.
Dans le cas de la mise en oeuvre de la technique Smart-Cut , il est nécessaire que l'un des deux substrats (ou les deux substrats) ai(en) tété, avant collage, implanté(s) par des espèces atomiques (telles que de l'hydrogène, de l'hélium ou une combinaison des deux, ou d'autres espèces atomiques) ayant une énergie et un dosage choisis pour réaliser dans l'épaisseur de celui-ci une zone de fragilisation à une profondeur voisine de l'épaisseur de la couche que l'on souhaite conserver. Dans le cas d'une implantation dans le substrat 10, l'implantation peut être réalisée avant la formation de la fine couche d'oxyde 20, ou entre la formation de la fine couche d'oxyde 20 et la formation de la couche d'oxyde 30, ou postérieurement à la formation de la couche d'oxyde 30. Enfin, une fois le collage réalisé, un apport d'énergie thermique ou mécanique adapté permet de rompre les liens au niveau de la zone de fragilisation de sorte à détacher une couche du substrat considéré, et obtenir alors la structure semiconducteur-sur-isolant souhaitée.
La technique utilisée selon l'invention permet donc de réaliser de telles structures, comportant une couche épaisse d'oxyde thermique 40 sur un matériau supportant mal une oxydation thermique, tel que le SiGe ou le Ge.
Les propriétés diélectriques de la structure s'en trouvent donc d'autant plus améliorées que la qualité d'un oxyde thermique est meilleure que celle d'un oxyde déposé. En effet, d'un point de vue morphologique, un oxyde thermique est plus homogène, plus dense, et moins poreux. D'un point de vue électrique, les tensions de claquage sont plus élevées, les charges d'interface et de volume sont généralement plus faibles.
Dans le substrat 10, dans la fine couche 20' et/ou dans la couche 30', d'autres constituants peuvent y être ajoutés, tel que des dopants, ou du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou plus particulièrement avec une concentration inférieure ou égale à 5 %.
Enfin, la présente invention ne se limite pas à un substrat 10, une fine couche 20' et/ou une couche 30', en matériaux IV ou IV-IV présentés cidessus, mais s'étend aussi à d'autres types de matériaux appartenant aux familles atomiques II, Ill, IV, V ou VI et à des alliages appartenant aux familles atomiques IV-IV, III-V, Il-VI. En outre le substrat 10 peut comprendre des couches intermédiaires en matériaux non conducteurs ou non semiconducteurs, tels que des matériaux diélectriques.
Il est à préciser que dans le cas de matériaux en alliage, les alliages choisis peuvent être binaires, ternaires, quaternaires ou de degré supérieur.

Claims (23)

REVENDICATIONS
1. Procédé de constitution d'une structure (50) réalisée à partir de matériaux semiconducteurs et comportant une couche de substrat (10) et une couche isolante (40), le procédé comprenant une étape de création de ladite couche isolante (40) faisant intervenir la constitution d'une couche oxydable sur la couche de substrat (10) et l'oxydation de ladite couche oxydable, caractérisé en ce que ladite étape de création de couche isolante comprend: (a) la constitution d'une fine couche d'isolant élémentaire (20) sur la couche de substrat de sorte à avoir une épaisseur finale n'excédant pas 20 nm en moyenne, (b) la constitution d'une couche oxydable (30') en recouvrement de ladite fine couche d'isolant élémentaire (20), (c) une oxydation thermique de ladite couche oxydable (30'), de sorte que la réunion des couches ainsi formées constitue ladite couche isolante (40) de la structure (50), ladite couche isolante (40) de la structure (50) ayant une épaisseur désirée.
2. Procédé selon la revendication 1, caractérisé en ce que la constitution de ladite fine couche d'isolant élémentaire (20) est réalisée par dépôt d'oxyde ou de nitrure de silicium.
3. Procédé selon la revendication précédente, caractérisé en ce que la fine couche d'isolant élémentaire déposée n'excède pas en épaisseur 10 % l'épaisseur totale de la couche isolante formée à l'issue de l'étape (c).
4. Procédé selon la revendication 1, caractérisé en ce que la couche de substrat (10) est recouverte d'une fine couche oxydable élémentaire (20'), et en ce que la constitution de ladite fine couche d'isolant élémentaire (20) est réalisée par oxydation thermique de la fine couche oxydable élémentaire (20'), à une température d'oxydation suffisamment basse pour ne pas altérer sensiblement les propriétés intrinsèques du matériau constituant la couche de substrat (10).
5. Procédé selon la revendication 1, caractérisé en ce que la couche de substrat (10) est recouverte d'une fine couche oxydable élémentaire (20'), et en ce que la constitution de ladite fine couche d'isolant élémentaire est réalisée par oxydation thermique d'une partie de la fine couche oxydable élémentaire (20), à une température d'oxydation suffisamment basse pour ne pas altérer sensiblement les propriétés intrinsèques du matériau constituant la couche de substrat (10) .
6. Procédé selon la revendication 4 ou 5, caractérisé en ce que la température d'oxydation de la fine couche oxydable (20') est comprise entre environ 700 C et environ 900 C.
7. Procédé selon une des revendications 4 à 6, caractérisé en ce que l'oxydation de la fine couche oxydable élémentaire (20') utilise de l'oxyde d'azote gazeux en plus de l'oxygène.
8. Procédé selon la revendication précédente, caractérisé en ce que l'oxydation de la fine couche oxydable élémentaire (20') est mise en oeuvre de sorte à incorporer 1,5% à 2 % d'azote.
9. Procédé selon l'une des revendications 4 à 8, caractérisé en ce que ladite fine couche oxydable élémentaire (20') est plus fine que ladite couche oxydable (30') constituée lors de l'étape (b).
10. Procédé selon une des revendications 4 à 9, caractérisé en ce qu'il comprend en outre une épitaxie de ladite fine couche oxydable élémentaire (20') en recouvrement de la couche de substrat.
11. Procédé selon la revendication précédente, caractérisé en ce que l'épitaxie de ladite fine couche oxydable élémentaire (20') est réalisée in situ suite à l'épitaxie de la couche superficielle de la couche de substrat (10).
12. Procédé selon une des revendications 4 à 11, caractérisé en ce que ladite fine couche oxydable élémentaire (20') est constituée du même matériau que celui constituant la partie superficielle de la couche de substrat (10).
13. Procédé selon une des revendications 4 à 11, caractérisé en ce que 20 la fine couche oxydable élémentaire (20') est en silicium.
14. Procédé selon la revendication précédente, caractérisé en ce que la fine couche oxydable élémentaire (20') est en silicium amorphe.
15. Procédé selon une des revendications précédentes, caractérisé en ce que ladite couche de substrat (10) comprend une partie superficielle en Si1_xGex, x étant compris entre 0 inclus et 1 inclus.
16. Procédé selon la revendication précédente, caractérisé en ce que 30 ladite couche de substrat (10) est en Sii_xGex, x étant compris entre 0 inclus et 1 inclus.
17. Procédé selon une des revendications précédentes, caractérisé en ce que ladite couche oxydable (30') constituée lors de l'étape (b) est en silicium.
18. Procédé selon la revendication précédente, caractérisé en ce que la couche oxydable (30') constituée lors de l'étape (b) est en silicium amorphe.
19. Procédé selon la revendication précédente, caractérisé en ce que la constitution de ladite couche oxydable (30') est constituée lors de l'étape (b) de telle sorte à avoir au final une épaisseur comprise entre environ 20 nm et environ 100 nm.
20. Procédé selon la revendication précédente, caractérisé en ce que la constitution de la couche oxydable (30') lors de l'étape (b) est réalisée par dépôt LPCVD entre environ 550 C et environ 580 C.
21. Procédé selon une des revendications précédentes, caractérisé en 20 ce que ladite température d'oxydation de l'étape (c) est de l'ordre de 700 à 800 C.
22. Procédé selon une des revendications précédentes, caractérisé en ce qu'on répète successivement les opérations des étapes (b) et (c) 25 un nombre désiré de fois.
23. Procédé selon une des revendications précédentes, caractérisé en ce que, après l'étape de création de la couche isolante (40) de la structure (50), il comprend une étape permettant le recouvrement de ladite couche isolante (40) par une couche de recouvrement, ladite couche isolante (40) devenant alors enterrée.
FR0505358A 2005-05-27 2005-05-27 Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige Expired - Fee Related FR2886457B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0505358A FR2886457B1 (fr) 2005-05-27 2005-05-27 Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige
US11/207,069 US20060270244A1 (en) 2005-05-27 2005-08-17 Method of fabricating a structure with an oxide layer of a desired thickness on a Ge or SiGe substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0505358A FR2886457B1 (fr) 2005-05-27 2005-05-27 Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige

Publications (2)

Publication Number Publication Date
FR2886457A1 true FR2886457A1 (fr) 2006-12-01
FR2886457B1 FR2886457B1 (fr) 2007-12-07

Family

ID=35601792

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0505358A Expired - Fee Related FR2886457B1 (fr) 2005-05-27 2005-05-27 Procede de fabrication d'une structure a couche d'oxyde d'epaisseur desiree,notammentt sur substrat de ge ou sige

Country Status (2)

Country Link
US (1) US20060270244A1 (fr)
FR (1) FR2886457B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
JPH06318588A (ja) * 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
WO2004009861A2 (fr) * 2002-07-19 2004-01-29 Asm America, Inc. Procede de formation de couches de compose au silicium de qualite ultra-haute

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
JPH10189527A (ja) * 1996-12-20 1998-07-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
DE60039875D1 (de) * 1999-06-25 2008-09-25 Massachusetts Inst Technology Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen
DE10234165B4 (de) * 2002-07-26 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Füllen eines Grabens, der in einem Substrat gebildet ist, mit einem isolierenden Material
US6765259B2 (en) * 2002-08-28 2004-07-20 Tower Semiconductor Ltd. Non-volatile memory transistor array implementing “H” shaped source/drain regions and method for fabricating same
US7008878B2 (en) * 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment and etching process for ultra-thin dielectric films
US7166522B2 (en) * 2004-01-23 2007-01-23 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
JPH06318588A (ja) * 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
WO2004009861A2 (fr) * 2002-07-19 2004-01-29 Asm America, Inc. Procede de formation de couches de compose au silicium de qualite ultra-haute

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 02 31 March 1995 (1995-03-31) *

Also Published As

Publication number Publication date
FR2886457B1 (fr) 2007-12-07
US20060270244A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
EP2342744B1 (fr) Procede de formation d&#39;une couche monocristalline dans le domaine micro-electronique
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
FR2867310A1 (fr) Technique d&#39;amelioration de la qualite d&#39;une couche mince prelevee
FR2817394A1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP1938362A1 (fr) Procede de fabrication d&#39;un element en couches minces
FR2881573A1 (fr) Procede de transfert d&#39;une couche mince formee dans un substrat presentant des amas de lacunes
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2931293A1 (fr) Procede de fabrication d&#39;une heterostructure support d&#39;epitaxie et heterostructure correspondante
FR2864970A1 (fr) Substrat a support a coefficient de dilatation thermique determine
EP4128329B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3036844A1 (fr) Procede de fabrication de semi-conducteur sur isolant
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
FR2977075A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur, et substrat semi-conducteur
EP1337683B1 (fr) Procede d&#39;auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
FR3104322A1 (fr) Procédé de formation d&#39;un substrat de manipulation pour une structure composite ciblant des applications rf
EP1786025B1 (fr) Procédé de formation de couches non-contraintes
EP1186024B1 (fr) Procede de fabrication d&#39;un substrat de silicium comportant une mince couche d&#39;oxyde de silicium ensevelie
FR2851847A1 (fr) Relaxation d&#39;une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d&#39;une couche mince apres transfert
EP4066275B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2886457A1 (fr) Procede de fabrication d&#39;une structure a couche d&#39;oxyde d&#39;epaisseur desiree,notammentt sur substrat de ge ou sige
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
WO2023186498A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
EP1839332A2 (fr) Formation et traitement d&#39;une structure en sige
FR2858460A1 (fr) Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20110131