EP1966786A1 - Verfahren zur ansteuerung von matrixanzeigen - Google Patents

Verfahren zur ansteuerung von matrixanzeigen

Info

Publication number
EP1966786A1
EP1966786A1 EP06841084A EP06841084A EP1966786A1 EP 1966786 A1 EP1966786 A1 EP 1966786A1 EP 06841084 A EP06841084 A EP 06841084A EP 06841084 A EP06841084 A EP 06841084A EP 1966786 A1 EP1966786 A1 EP 1966786A1
Authority
EP
European Patent Office
Prior art keywords
matrix
line
brightness
matrices
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP06841084A
Other languages
English (en)
French (fr)
Other versions
EP1966786B1 (de
Inventor
Chihao Xu
Jürgen Wahl
Friedrich Eisenbrand
Andreas Karrenbauer
Kian Min Soh
Christoph Hitzelberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet des Saarlandes
Kyocera Automotive and Industrial Solutions GmbH
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
X-Motive GmbH
Optrex Europe GmbH
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Motive GmbH, Optrex Europe GmbH, Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical X-Motive GmbH
Publication of EP1966786A1 publication Critical patent/EP1966786A1/de
Application granted granted Critical
Publication of EP1966786B1 publication Critical patent/EP1966786B1/de
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Definitions

  • the invention relates to a method for driving matrix displays, which are made up of a plurality of rows formed as rows and columns with individual pixels, wherein individual rows are selectively driven by activating rows for a particular Zeilenadressierzeit and the columns correlated to the activated row corresponding to the desired Brightness in the pixels with an operating current or voltage, ie an electrical signal for driving, be acted upon.
  • the horizontal rows are called rows
  • the orthogonal vertical rows are columns. This is for easier understanding.
  • the invention is not limited to this exact arrangement. In particular, it is possible to interchange the rows and columns in their function or to choose a non-orthogonal relationship between the rows and columns.
  • the image data or the desired brightness Dy of individual pixels ij are described using the matrix D shown below.
  • the indices correspond to the positions of the pixels on the display, which is given by the matrix or matrix display D.
  • Each row i of the matrix D and each column j on the matrix D correspond to the geometric line, respectively and column on the display.
  • Each controllable pixel ij of the matrix display D is assigned a pixel diode or the like element for generating a pixel of a display.
  • the time-averaged luminous intensity (corresponding to the brightness Dy) in each pixel corresponds to the corresponding element in the matrix D. All entries of the matrix D together form the image to be displayed.
  • the pixels ij on the matrix display D are activated so far line by line.
  • the OLEDs on a selected row i are activated by a switch, e.g. be connected to ground.
  • an operating current I is impressed in the columns j, which causes the pixels ij to light up at the intersection of this row i and the columns j.
  • the luminous intensity L is in the first approximation proportional to charge, which is impressed during the active phase (line address time) and radiant recombined in the OLED pixel.
  • the human eye perceives the following mean value of the intensity L of the light:
  • Tpr a m e is the total time required to build a complete image when all n lines of matrix display D are activated once.
  • the operating current IOLED or I or I 0 is impressed in each pixel.
  • the operating current over the time period Tp rame / n is active, which corresponds to the row addressing time.
  • the duration of the operating current is smaller, namely d * TFrame / n.
  • d is the pulse width modulation duty cycle and lies between zero and one:
  • the current I 0 is now constant regardless of the luminous intensity of the pixel.
  • the intensity L is set by means of the duty cycle d.
  • Such brightness control is simpler and more accurate compared to amplitude modulation because the units of time in the electronics can be set very accurately, and consequently d. Only one reference current I 0 is sufficient to drive all pixels ij. In amplitude modulation, on the other hand, the amplitude must be adjusted in accordance with the desired brightness Dy.
  • the high operating current can lead to a significant reduction in the OLED life.
  • the voltage at the OLEDs must also be increased, whereby the power consumption increases and the efficiency decreases. This increased power dissipation not only discharges the battery or the battery faster, but also makes the display warmer, which also reduces the service life.
  • the object of the invention is to propose a method for driving matrix displays according to the type mentioned, with which increases the life of OLED display or the performance of any matrix display can be improved.
  • the row addressing time tj for each row i is determined as a function of the maximum brightness D ' ma ⁇ of all columns j of the row i.
  • the row addressing time tj can be selected to be less than or equal to a constant row addressing time t ⁇ _, which results if each row of the matrix display is addressed so long that a maximum pixel brightness D max could be achieved with the impressed operating current.
  • the inventive row addressing time tj thus corresponds to the constant row addressing time t L multiplied by the ratio of the maximum brightness D ' ma ⁇ of the pixels in all columns j of the row i to the maximum possible pixel brightness D max in the entire matrix display.
  • the maximum pixel brightness D max is defined as the luminous intensity (brightness) in a pixel ij which is reached when the operating current I 0 is applied to the pixel during the constant row addressing time t ⁇ _.
  • the time sum Ts around the row addressing times tj over the number n of all rows is less than or equal to the total time T Fra m e for activating all n rows, which is given by n times the constant row addressing time t L.
  • the total time for driving the matrix display can according to the invention be reduced to the time sum Ts by ⁇ T Fr of the Line addressing times are reduced. This allows, for example, a higher refresh rate and thus increases the achievable performance of a matrix display.
  • the dependence of the line addressing time t on the maximum brightness across the columns a line can also be used to reduce the operating current.
  • the total time T Fra me for activating all rows i can be kept constant, so that the sum of the row addressing times t'j over all rows n corresponds to the total time TFrame.
  • the Zeilenadressier instruments t'i are thus extended accordingly according to this variant of the method according to the invention, so that their sum is equal to the total time T fr ame.
  • the operating current I 0 can be reduced to the operating current h by the ratio of the time sum Ts U m of the (necessarily required) line addressing times tj of all lines n to the total time (T Fra m e ) for activating all lines with constant line addressing time t L become.
  • the quantum efficiency ⁇ in the region of a lower operating current is generally greater than at a higher operating current.
  • the operating current I 1 can be additionally reduced by the ratio of the quantum efficiencies ⁇ (li) / ⁇ (lo).
  • the line addressing time t'j (normalized to TFrame) will also be referred to as tj for the sake of simplicity.
  • the adaptation according to the invention of the row addressing times tj for addressing the diode pixels means that the selective phase (row addressing time) of the individual diode pixels ij of the display D, ie the time during which the diode pixel ij is supplied with the operating current I, can be significantly increased.
  • the active operating current U can be inversely proportional to the duration of the selected phase can be reduced.
  • the efficiency of the matrix display D can be increased overall and in particular in OLED displays, the lifetime can be extended.
  • a basic idea of this invention is therefore to extend the duration of the operating current by a line-dependent shortening or adaptation of the Zeilenadressier profession. Since the charge is primarily decisive for a specific luminous intensity, more time for imprinting the operating current thus means a lower current in the amplitude.
  • the matrix display D is decomposed into several matrices S, M, which are controlled separately.
  • the superimposition of all the matrices then generates the image of the matrix display D in the desired brightness Dy of the respective pixels ij.
  • the total brightness Dy formed from the sum of the individual brightnesses Sy, My of the plurality of matrices should correspond to the overall desired brightness Dy of the matrix display D in the pixel ij.
  • the matrices can be successively nested or interleaved, preferably in each case using the method described above, in rows and columns.
  • a matrix S provides the control of a row i and a matrix M2 a simultaneous control of two rows i
  • the rows of the matrices S, M2 can be addressed alternately.
  • a source image which is described in the matrix display D
  • a source image can thus be decomposed into a plurality of image matrices.
  • Each of these matrices obtained can be implemented well for the display type, for example by the multi-line addressing described below, so that the sum of the images is better converted than when the display is driven directly on the basis of the original matrix D.
  • the pixels ij in each column j of the addressed lines i in each case the same signal and the same light intensity. So that the luminous intensity of a pixel ij of the luminous intensity when driving corresponds to only one line i, the operating current I 0 , h is increased by several times in accordance with the number of simultaneously driven lines, thus doubling in the simultaneous control of two lines.
  • the simultaneous control of several lines is also called “multi-line addressing" (MLA), in contrast to the control of only one line, which is also referred to as “single-line addressing" (SLA).
  • a simultaneous control of multiple lines preferably adjacent lines (i, i + 1) can be controlled.
  • rows i which are preferably separated by a few rows, to be controlled simultaneously, for example, every row after the second.
  • a close proximity of simultaneously driven lines is therefore particularly useful because in an image adjacent lines of the matrix display D often have a similar brightness distribution.
  • a matrix (S) in which one row (i) is controlled and one or more matrices (M2, M3 , M4), in which several lines (i) are controlled are combined with each other.
  • the desired brightness Dy can be individually adapted for each pixel ij.
  • This matrix S is also called residual single-line matrix.
  • a pulse width modulation can be used for the brightness control, ie that, for example, the connection of the operating current I during a row addressing time t only occurs for a part of the row addressing time ti. follows and the operating current I is turned off in the remaining time of the row addressing time ti.
  • amplitude modulation may also be used for brightness control, i. that the amplitude of the operating current I is adjusted according to the desired brightness Dy.
  • the pulse width modulation and the amplitude modulation for brightness control can also be combined with each other. Then, it is particularly advantageous if the brightness Dy is predetermined in quantized steps, because the amplitude of the operating current can then be reduced in quantized steps, while the pulse width duty cycle is correspondingly increased.
  • This control is also device technology particularly easy to implement.
  • This combined method can be used flexibly, in particular, if the time for switching on the operating current I in a column j after an increase in the pulse width duty cycle does not exceed the row addressing time tj.
  • the decision of a combination of the amplitude modulation with the pulse width modulation depending on the required operating current Aufschaltzeit and the intended Zeilenadressierzeit for each row i and column j of the matrix display D done individually.
  • the amplitude can be reduced with quantized steps while the pulse width modulation duty cycle is correspondingly increased.
  • the implementation of the quantization can be done with multiple transistor cells, with which the multi-line addressing can be implemented.
  • the flux matrix is mapped from the difference between two matrices, the first matrix consisting of the matrix display and a row with zero entries appended to the end of the matrix display and the second matrix of the matrix display and one of the matrix displays. switched line with zero entries.
  • the flux matrix proposed according to the invention describes the differences between the pixels in the column and provides the basis or an optimal starting point for the optimization with a combinatorial method.
  • the nodes are preferably connected by arrows designated as edges, to which an assignment is assigned, which preferably corresponds to the entries of the several, separately controlled matrices (for example S, M2, M3, M4) into which the matrix display can be decomposed as described above.
  • the result of the flux optimization, ie the edge assignments, are then directly the corresponding matrix elements of the single and multi-line matrices S, M2, M3, M4 etc.
  • the capacitance value corresponds to the maximum of the pixel values of the respective row. The sum of all capacities should then be minimized.
  • the capacity While in known min-cut methods or max-flow methods, the capacity is kept constant and the flow is maximized, the flow in this method is derived from the source matrix (matrix display D) and thus predetermined.
  • the goal of optimization is to minimize the sum of all capacities. Therefore, the capacity is inventively made variable. Capacities are increased according to a strategy described later until all rivers are balanced. Then a valid assignment of the edges is achieved and the matrix decomposition is completed. It can be assumed that the sum of the capacitance values is minimal or very small.
  • the quality of the optimization is the ratio between the theoretical minimum and the sum of the capacitance values. In order to reduce the number of necessary iterations when increasing the capacitance values, an initialization can be used to generate an assignment of the edges as start value.
  • the information of preceding min-cuts can be used as a selection criterion, wherein a weighting of the min-cuts of the last iterations can take place.
  • a weighting of the min-cuts of the last iterations can take place.
  • the matrix display can be divided into a plurality of smaller sub-matrices and the sub-matrices separated into sub-flow matrices.
  • Such optimization is considered to be local optimization, while matrix decomposition in a single optimization is considered to be global optimization. Since smaller iterations require much fewer iterations, it is also possible to pass the results of S, M2, M3, M4, etc., line by line to the registers for the output driver, without requiring any cache for these matrices. Thus, the storage cost is significantly lower.
  • a mixed local and global optimization can be carried out according to the invention, one or a few rows of multi-line matrices (M2, M3, M4) and / or residual single-line matrices (S) being selected from a sub-flow matrix. be won.
  • M2, M3, M4 and S multi-line matrices
  • S residual single-line matrices
  • Preferred applications of the method result for the control of self-luminous displays, for example. OLED displays, or non-self-luminous
  • Displays eg LCDs.
  • Another, inventive application of the method which is not directed to the control of matrix displays, but refers generally to the reading of matrices, for example sensor matrices in CCD cameras.
  • FIG. 1 schematically shows different embodiments of the control of a matrix display according to the present invention for an illustrative explanation of the single-line and the multi-line
  • Fig. 2 schematically shows timing diagrams of the operating current (or associated voltage) for driving the pixels of a column of the matrix display shown in Fig. 1;
  • Fig. 3 is a matrix display D of three columns and five lines and the to
  • Fig. 4 equivalent circuit of a matrix display with m columns (C m ) and n
  • Fig. 5 is a definition of singe and multi-line matrices
  • Fig. 6 shows a decomposition of a matrix display D according to the invention into a
  • FIG. 7 shows a decomposition according to the invention of one of the matrix displays D shown in FIG. 6 into a three-line, a two-line and a single-line matrix;
  • FIG. 8 shows voltage and current profiles for selected rows of matrices according to FIG. 6;
  • FIG. 10 is a flowchart of the flow matrix d 1 of FIG. 9; FIG.
  • FIG. 11 shows a concrete example of the matrix D converted into the flow matrix d 'according to FIG. 6;
  • FIG. 12 shows a flowchart of the flow matrix d 1 according to FIG. 11 in a first optimization step
  • FIG. 13 is a flow chart of the flow matrix d 'of FIG.
  • FIG. 15 shows an embodiment according to the invention for generating the operating current
  • FIG. 16 shows a brightness control by a pulse width modulation
  • FIG. 17 shows a brightness control by a combined amplitude and pulse width modulation and FIG. 18;
  • FIG. 18 shows an algorithm for carrying out a brightness control according to FIG. 17.
  • Fig. 1 schematically illustrates a matrix display D constructed of four rows i and four columns j. Accordingly, the matrix display D has a total of sixteen pixels ij which should have the brightness D ti .
  • Each pixel ij is represented by a rectangle in which the digital brightness value Dy is entered as a numerical value.
  • the brightness value "0" stands for a dark pixel ij
  • the brightness value "1” stands for a weak luminous pixel ij
  • the brightness value "2" stands for a bright luminous pixel.
  • the matrix display D is activated in such a way that lines one to four are activated in succession for a constant line addressing time t L , which are given in units of any value "1".
  • This conventional method for driving a matrix display D by means of a single-line addressing is modified according to the invention as shown in FIG. 1 b in such a way that the row addressing time tj for each row i depends on the maximum brightness D ' max of all pixels at the crossing points of all Columns j is set with the i line.
  • This method is also referred to below as "Improved Single-Line Addressing" (ISLA).
  • ISLA Improved Single-Line Addressing
  • the first three lines can each be activated by one third longer than in the control according to FIG. 1a. Since the luminous intensity in an OLED display depends on the charge impressed on the OLEDs, which results from the product of the applied operating current with the row addressing time, the operating current can be correspondingly reduced by a quarter in order to arrive at the same integrated brightness value Dy. ie
  • the product of t L and Io is equal to the product of tj and li.
  • FIGS. 2a and 2b The representations in FIG. 2 show that of the third column from FIG. 1 across all lines one to four applied operating current or the operating voltage proportional thereto. Plotted are the applied current (or the corresponding applied voltage) during the Zeilenadressierzeit.
  • the width of a box shown corresponds precisely to the constant row addressing time t L , which was used as the normalization quantity in the example described above.
  • a box thus corresponds to the activation time of a line.
  • the total width consisting of four boxes corresponds to the total time T F rame > within which an image of the matrix display can be completely built up.
  • Fig. 2a the current waveform is described in the known single-line addressing.
  • the current corresponding to the desired brightness value "2" is maximum.
  • the current is halved.
  • the current is maximum again to reach the brightness value "2".
  • the power is off. This type of control corresponds to an amplitude modulation.
  • FIG. 2 b shows the current profile for the improved single-line addressing according to the invention.
  • the row addressing times t have been extended accordingly by one third. This is shown by the dashed lines.
  • the fourth line is not activated at all.
  • the brightness of a pixel ij is proportional to the impressed amount of charge which is determined by the time-integrated current (operating current).
  • the area under the current curve in FIG. 2b is equal to the area under the current curve in FIG. 2a, although the current (respectively the applied voltage) could each be reduced by a quarter. This is advantageous for the life of OLEDs.
  • Fig. 1c another embodiment of the present invention will be described.
  • this method of control several lines are controlled simultaneously (multi-line addressing).
  • these are lines one and three, in each of which a pixel with the brightness "2" must be generated in the third column (see Fig. 1a). Since two lines have been combined, the line address time can be doubled. Accordingly, the operating current (or the corresponding voltage) per pixel is halved (see Fig. 2c for one pixel).
  • FIG. 1d it is particularly advantageous to use the method of multi-line addressing described with reference to FIG. Line addressing corresponding to Fig. 1 b to combine.
  • This makes it possible to generate any images in a multi-line addressing, since all activated lines are controlled identically in the multi-line addressing. Remaining differences and / or remaining lines can then be compensated by Improved Single-Line Addressing (MISLA).
  • MISLA Improved Single-Line Addressing
  • the second line according to FIG. 1 a is generated by a separate activation of a second matrix.
  • This corresponds to a decomposition of the matrix display D into a plurality of matrices, which are controlled separately and produce the desired image of the matrix display D in the sum.
  • the control takes place in such a fast time clock that the human eye can not separate the sequential controls of the respective rows and / or matrices and composed to form a complete picture. Therefore, the total time T Fr should also when driven by several matrices ame> required for the complete assembly of an image, will not be extended.
  • FIG. 2c The current distribution for the combined drive according to FIGS. 1c and 1d is shown in FIG. 2c and shows a further reduction of the maximum operating current without loss of brightness in the matrix display D.
  • FIGS. 1 and 2 The driving method described with reference to FIGS. 1 and 2 is a greatly simplified compared to the practical application and is used to explain the underlying idea. According to the invention, this process can also advantageously be combined with elements of conventional or known processes, for example in conjunction with precharge and discharge techniques or the like.
  • the starting point of the description are the properties of a matrix display D, which is shown in FIG.
  • the brightness Dy of a matrix display can be given in digital values, where the value "0" describes a switched-off pixel.
  • the maximum brightness in the matrix is D max (eg: value "255" for 8-bit).
  • the corresponding operating current is I 0 .
  • the height of I 0 is specified or set by the application. It represents the desired brightness of the display.
  • each row within a frame period (total time Tpr a m e ) is assigned an identical, fixed or constant row addressing time t ⁇ _, in which the maximum brightness D max can be generated. For exactly one bit of brightness, there is a corresponding time clock t 0 .
  • a certain brightness is converted in a brightness control by means of a pulse width modulation (PWM) in a number of clocks t 0 .
  • PWM pulse width modulation
  • the necessary selection duration of one line ie the line addressing time tj selected for this line, is determined by the maximum brightness Dy of all the pixels ij in the selected line i. If the maximum brightness in this row is less than D max , the next row can be activated earlier, ie the selected row addressing time t may be shorter than t L.
  • the total time required to build an image is thus:
  • the operating current I 1 which is adapted to the desired brightness, results from:
  • the reduced operating current I 1 is thus achieved in that the active or selected phase of a line (Zeilenadressierzeit tj) is not fixed to t ⁇ _. Instead, each row i remains active only as long as it requires the brightest pixel ij with the brightness D ' max on that row. When the required time for the brightest pixel is reached, the system switches to the next line immediately.
  • the operating current I 1 and the timing for the row addressing tj are variable according to the invention.
  • the operating current is reduced to I 1 and the timing for exactly one bit of brightness (LSB, least significant bit) increased from t 0 to ti:
  • FIG. 3a A simple example of this is illustrated in FIG.
  • the image of the matrix display in FIG. 3a is described in accordance with FIG. 1 with the matrix D which contains the brightness values Dy at the individual pixel positions ij.
  • FIGS. 3b) and 3c the time characteristic of the (Bethebs-) current impressed into the second column is shown.
  • Fig. 3b) illustrates the current profile in a conventional single-line addressing (SLA), which is compared in Fig. 3c) the time course of the inventive improved single-line addressing (ISLA).
  • the current amplitude is, for example, constant at 70 ⁇ A and each line is activated with a constant line addressing time t L of 2.8 msec, in the case of the improved single-line addressing (FIG. Fig. 3c), the current amplitude 40 ⁇ A.
  • the first, third and fifth lines are active for a time (line addressing time t) of 4.2 msec and the second and fourth lines for a time (line addressing time tj) of 0.7 msec.
  • the operating current h used for driving the entire matrix D in the same way and the timing ti for exactly one bit of brightness are now dependent on the respective image to be displayed. Since the diode current is quite high in the case of passive matrix OLEDs due to the multiplex method, the quantum efficiency or the luminous intensity per current unit is relatively low. With reduced operating current, the quantum efficiency increases, which can lead to a further reduced operating current:
  • ⁇ (l) is the quantum efficiency at the current I in the unit Cd / A.
  • the course of the quantum efficiency is stored in a gamma table and can be used for the above calculation by an inventive control electronics, which implements the described method. Since the operating current I 1 is reduced compared to a known control, the forward voltage of the OLED diodes also decreases. As a result, the efficiency increases with the unit Lm / W, since the energy consumed equals the integration of the product of current and voltage over the frame period. The achieved higher efficiency also means less self-heating of the display, which leads to an increase in the display life.
  • the implementation effort is low, because the operating current I 1 for the display must be set only once and a time ti is easy to implement.
  • the sum D Su m of the maximum brightnesses D ' max of a line is a predetermined variable which can not be changed. If several lines are combined and controlled in one matrix at the same time, there is the possibility to minimize or reduce D Su m. During a line addressing time tj, several lines are then selected at the same time, so that the total time required to drive the entire picture matrix can be reduced as a whole. Thus, the operating current can be further reduced.
  • Fig. 4 is shown in circuit technology, as two lines Ri and Ri + 1 are addressed simultaneously.
  • the impressed column current is now 2 * ⁇ ⁇ and is equally distributed between the two diodes of the individual lines Ri and Ri + 1.
  • the diodes on the remaining lines are passive and are only shown with the parasitic capacitance C p .
  • the luminous intensities are the same at the respective diodes of a column in the simultaneously driven lines because they are each acted upon by the same current. Therefore, compared to single-line addressing, only one row addressing time tj is required for the two lines in order to generate the same brightness in the driven pixels. This approach is also true if more than two lines are addressed simultaneously. The time savings are greater, the more rows are summarized. This is then a multi-line addressing.
  • M2 is the matrix for two-line addressing.
  • the matrix S is also called a residual single-line matrix.
  • the basic structure is the matrices Fig. 5 can be seen.
  • the source data for the individual pixel brightnesses Dy of the matrix display D, which are assembled into the desired image, are decomposed into two matrices S and M2.
  • S is the single-line matrix, which is controlled by the Improved single-line addressing.
  • M2 is the multi-line matrix, for the control of which two lines are combined and addressed or activated together.
  • the representation of M2 in n-1 matrices, where n is the number of rows of the matrix display D shows that for each of these matrices M, two rows are combined since the entries in the two rows are identical.
  • the merging of two lines is preferably done for two consecutive lines, because it is assumed that successive lines of an image have the greatest similarities and the distribution of the two-fold operating currents in two pixels is most homogeneous in successive lines of a real display.
  • mathematical decomposition is easier for this constraint than when two arbitrary rows are combined. The implementation of the algorithms is then of less effort and will be described in more detail below in an implementation according to the invention.
  • non-adjacent lines can also be combined.
  • checkerboard patterns can be mapped very well with the multi-line addressing.
  • the line addressing time tj which receives every "two-line" for the activation, depends on the maximum brightness Mij of a pixel in this two-line analogous to the above-described realization
  • max (S, i, ... S im ) and max (M2, i, ..., M2 im ) respectively indicate the maximum brightness of a line which is proportional to the respective row addressing time t i.
  • the goal of the decomposition into several matrices is a further reduction of the operating current U, ie a minimization of D Sum .
  • This is achieved by dividing each brightness M2 ⁇ of the multi-line matrix M2 into two elements in the single-line matrix, namely S g and S 1 + I0 reduced by the amount M2 y from the original data D ⁇ and D 1 + Ij .
  • only one row addressing time t 1 is needed, namely the time for addressing M2 g .
  • the effect is correspondingly higher.
  • M3 describes a simultaneous control of three lines (see Fig. 5). A simultaneous addressing of even more lines happens accordingly.
  • the single-line addressing can also be interpreted so that all elements of the multi-line matrices Mx are assigned zero.
  • a 4X9 matrix D is decomposed into two matrices M2 and S.
  • D max should have the brightness value "15" (4 bit).
  • the first matrix in FIG. 6 indicates the desired brightnesses Dy of the matrix display D.
  • the second matrix is two-line matrix M2 and the third is the residual single-line matrix S. M2 is again shown separately, the summation being shown as the brightness distributed to two adjacent lines with simultaneous addressing become.
  • D Sum can be further reduced.
  • the first matrix according to FIG. 7 is identical to the source matrix from FIG. 6 and reproduces the desired brightnesses Dy of the matrix display D.
  • the second matrix is the three-line matrix M3
  • the third matrix is the two-line matrix M2
  • the fourth is the residual single-line matrix S.
  • Opposite * D max 135 a reduction of the operating current amplitude by 57% is achieved.
  • the operating current I 0 for conventional single-line addressing is 100 ⁇ A.
  • the forward voltage of the OLED at 53 ⁇ A is 6 V.
  • the threshold voltage of the OLED is 3 V.
  • a frame period, ie the total time TFr a m e . is 13.5 msec.
  • t ⁇ 0.1875 msec.
  • the S matrix and M2 matrix are activated alternately. First the first row of the S matrix is addressed, then the first two row of the M2 matrix (ie its rows 1 and 2), then the second row of the S matrix, then the second two row of the M2 matrix (ie their rows 2 and 3), etc ..
  • Fig. 8a the voltage waveform of the eighth row is shown.
  • a corresponding line switch (see corresponding to Fig. 4) is closed when this line is addressed, so that a current can flow. The voltage is then zero. Otherwise the line switch is open. Since a column current always flows, there is at least one column voltage of 6 V.
  • the row voltage of 3 V results from the 6V column voltage minus a threshold voltage of eg 3 V in the case of an OLED.
  • the eighth line is addressed for 2.625 msec (from 9.375 msec to 12 msec).
  • Fig. 8b the operating current is shown in the second column.
  • the current waveform there are three stages, zero, when no pixel diode is active, 53 ⁇ A when only one pixel diode is active, and 106 ⁇ A when two pixel diodes (in the context of two-line addressing) are active.
  • the current amplitude at each diode is also 53 ⁇ A, because the total current distributes equally to both of the simultaneously driven pixel diodes.
  • the time span (line addressing time t) in which the eighth line is activated consists of three phases. During the first four bars (from 9.375 msec to 10.125 msec) row 7 and row 8 are addressed together. The current is therefore also 2 * 53 ⁇ A. This corresponds to the row addressing of M2 72 .
  • line 8 is addressed by S 82 .
  • the total of five bars of the row addressing time tj are due to the fact that the maximum of the brightness Sij of the eighth row of the matrix S has the value 5 (see 1st column, 8th row).
  • a current of 53 ⁇ A flows for a time of 0.1875 msec (one clock). Then the current for four more clocks is zero, since the maximum of the eighth row of the S-matrix (S 8 O 5 and the brightness control is performed by a pulse width modulation.
  • the last phase lasts 5 bars, in which the eighth and ninth rows of the matrix M2 are addressed.
  • the current is again 106 ⁇ A. However, the current only flows for 4 cycles, since M2 82 is 4.
  • the current drops back to zero for one cycle.
  • the voltage in the second column is shown in Fig. 8c over time. It is 6 volts when an operating current is flowing and is independent of whether the operating current is 53 ⁇ A or 106 ⁇ A since at 106 ⁇ A the operating current is divided by two diodes. If no current flows, the voltage drops to 3 volts. This corresponds to the threshold voltage below which no diode current can flow.
  • the voltage is 6 volts when an operating current of 53 ⁇ A flows through this diode.
  • no current flows for 4 clocks.
  • the voltage at the pixel is 3V (threshold voltage). If there is no current in the second column, the voltage at the return and column switches is 3V, so the voltage at that pixel will be zero.
  • the column voltage is 6V and pulls the potential of this non-addressed row 8 to 3V (6V minus threshold voltage).
  • each line has a switch and each column is provided with a current source which has three current levels (such as 0, 1 and 2) for two-line addressing, while for a two-line one conventional single-line addressing method gives only two stages (such as 0 and 1). This is because with the simultaneous addressing of several lines, the correspondingly increased current must be available.
  • a general rule if n lines are addressed at the same time, grading with n + 1 levels is required. However, this can be realized with little effort.
  • a concrete circuit for a mixed amplitude-pulse width modulation for brightness control will be described later in more detail.
  • Optimized means minimizing the sum of the maximum magnitudes D Sum and efficiently means a low hardware overhead and fast turnaround.
  • the extraction or determination of the matrices M and S is basically feasible with known methods such as linear programming and standard software.
  • complex arithmetic operations such as multiplication and division have to be applied so that this method is very computationally intensive and slow.
  • the matrices are formed d ', S 1 and M2', M3 1 as shown in FIGS. 9.
  • the matrix S ' is formed analogously to the matrix d ' The sum of each column of the matrices is zero.
  • each node represented as a circle represents an entry in the transformed matrix d ' .
  • D ' i j in the circle represents the corresponding element of the matrix d ⁇ which is shown in FIG.
  • the value of these nodes is thus equal to the value of the matrix element d ' i j .
  • the edges between the matrix elements d ' y are the arrows leading from one node or circle to another node or circle. Each of these edges has a direction indicated by the arrow and numbered. This occupancy (number) of edges (from edge set A) reflects the value that the corresponding variable has in the decomposition of the source data matrix display. Edges that extend from one line to the next belong to the matrix S.
  • Edges that skip one line, ie have the length "2" are to be assigned to the matrix M2. Edges of length three are assigned according to the matrix M3, and the matrices M4, M5, etc. have an analogous assignment.
  • the indices of the edges are denoted by ij, where "i" is the line number for the starting node (circle) and "j" is the number for the column.
  • the 4X9 matrix D of FIG. 6 is transformed into a 4X10 flow matrix d 1 transformed, which is shown in Fig. 11.
  • This matrix d 1 is shown in FIG. 12 as a flow to be balanced.
  • Each element of the d'matrix corresponds to a node in the corresponding position.
  • the edges are still all zeroed, since this is the start of the matrix decomposition.
  • a valid decomposition is achieved if and only if the sum of the occupations (numbers) of the outgoing edges (arrows outgoing from the circle) minus the sum of the assignments (numbers) of the incoming edges (arrows arriving at the circle) of each node (circle) are equal of its respective value (need) of the node. All edge assignments are not negative.
  • Two edges (arrows) in Fig. 13 are supposed to be of the same type if start and end nodes of both edges are on the same line, respectively.
  • the goal is to find a valid occupancy of the edges so that the sum of the maximum edges of each edge type is minimized.
  • G (V, A)
  • p is the number of rows of the multi-line matrices M and the remainder of the single-line matrix S.
  • V ⁇ Z which assigns each node its need.
  • Z is an integer.
  • a k 1 D * '' " ' ⁇ assign a nonnegative number (a so-called capacitance) so that the sum of these capacitances is minimal and there is a valid occupancy of the edges that does not exceed the capacitances.
  • the special feature of this new method is that the capacity is valid for all edges of a certain length of a line. The flow on each of these edges is less than or equal to this capacity.
  • the capacities themselves are variable and in some way represent the costs and the effort for the optimization. The sum of all capacities must be minimized. In contrast to a known max-flow / min-cut method, where the flow is maximized at given capacities, the capacity is minimized for a given flow.
  • the capacities are a function " 1 I1 p ' ⁇ Zat , so that for all k ⁇ v > - > Pl and ae A " the following applies: / ( ⁇ ) ⁇ «(*).
  • the above-described minimization can basically also be modeled and solved as a linear program, which however, as already mentioned, is very computationally intensive. As shown below, the above-described method according to the invention can be mathematically implemented as follows, with only little effort.
  • the capacities are successively, i. gradually increased from zero until a valid decomposition is possible. This also ensures that the capacity is greater than or equal to zero.
  • the amount of edges is determined whose occupancy is equal to the capacity and thus represents a bottleneck that prevents a valid solution.
  • This edge set also called minimum cut, separates the nodes with positive demand from those with negative need.
  • the capacities of the edges are increased from the minimum cut. However, this is preferably done only for the capacity that allows most edges to leave the bottleneck.
  • the assignments are now increased until either a valid solution is found or a new bottleneck occurs, after which the steps described are repeated.
  • the program modules "MaxFIow” and “MinCut” are the standard methods known from the literature.
  • the set H describes the history of the calculated MinCuts. With C a A, the outgoing edges of the current MinCut or with C 1 . c A is the outgoing edge of MinCut's
  • the parameter Au determines the step size with which the individual capacities are increased. Preferably, only a few capa- it increases only for the k, for the ⁇ A k r ⁇ C ⁇ or the weighted sum ⁇ W 1 nC,
  • W describes the weighting of the history.
  • the method of this invention can also be used for a subarea of an image matrix.
  • an image can be divided into several segments and each optimized for itself, which corresponds to a local optimization.
  • a mixed global and local optimization can be performed by moving a segment of a particular size line by line or by several lines.
  • the submatrix is formed from a certain number of lines. It is first formed from the top rows of the source matrix. In each optimization, the matrix entries (S, M2, M3, etc.) are obtained for the topmost line or a few topmost lines. The next submatrix is accordingly shifted down one or more lines. The influence of the previously obtained multi-line matrix row on this new submatrix must be deducted. Then one or more rows of S, M2, M3, etc. are recovered. The submatrix runs to the end of the source matrix and is then completely decomposed. Thus one receives all entries of S, M2, M3 etc ..
  • the decomposition of a smaller matrix requires less memory and less iterations.
  • the result of the matrix decomposition must be placed in a cache, such as SRAM or the like. Only immediately before activation, the information is then read line by line in register for the output driver.
  • the Capacities first obtained by the sub-matrix decomposition, hence their sum, or t
  • the hardware overhead can be reduced by the segmented / local or mixed optimization, while the quality of the optimization can decrease somewhat in this case.
  • the diodes must be driven accordingly.
  • the individual line addressing times t can vary from line to line and in each case depend on the maximum brightness value of these lines.
  • the brightness control can then be achieved by a pulse width modulation or an amplitude modulation of the current.
  • an amplitude modulation can also be used for brightness control, so that all pixels ij in the active phase, ie during the respective row addressing time tj, are switched on 100% of the time and the operating current for pixels ij is reduced correspondingly with lower brightness.
  • amplitude modulation is harder to implement in terms of hardware. This is especially true for a high color depth or many gray levels, while a pulse width modulation is comparatively simple and accurate to implement without a high cost of the hardware used is required. It is particularly advantageous to combine a pulse width modulation with an amplitude modulation in order to reduce the operating current for pixels ij with lower brightness. This mixed amplitude and pulse width modulation according to the invention is explained below with reference to FIGS. 15 to 18.
  • the operating current must be quantified, i. are divided into several different stages, in order to feed the currents for one, two and multiple line addressing into the columns and to adjust the magnitude of the current accordingly.
  • the quadruple operating current (4 * lj) must also be impressed.
  • For an operating current I h, only one single-transistor cell is active.
  • the quantified operating current can also be used to again reduce the operating current for a matrix entry whose brightness value Mj j , Sy is not a maximum.
  • the algorithm illustrated in FIG. 18 for the brightness values My can be used.
  • the result corresponds to a combined pulse width and amplitude modulation for brightness control.
  • the result of this combined brightness control is shown in FIG. 17 as compared to an exclusive pulse width modulation for brightness control (FIG. 16).
  • the current amplitude is, for example, constant at 100 ⁇ A.
  • the pulse width of the first pulse is 6 out of 10 units (6/10), with the active duration of this row being 10 units (row addressing time of 10 units).
  • the mixed amplitude pulse width modulation extends the pulse width of the first pulse to 4/3 of the original value. At the same time the amplitude is reduced to 3 A of the original amplitude (ie 75 ⁇ A in the example). This is also shown in FIG. 17 in comparison to FIG. 16.
  • the pulse width of the second pulse is doubled while the amplitude is halved analogously.
  • the third and fifth pulses can not be extended because their pulse widths are close to the active duration (row addressing time) of the respective row.
  • the width of the fourth pulse can be quadrupled.
  • the present method for controlling matrix displays and a display control set up to carry out the method described above, to which the invention also relates it is thus possible to use a to achieve optimized control of matrix displays.
  • This can be used to increase performance, for example an increased refresh rate, and / or to reduce the operating current required to drive the individual pixels.
  • Significant features are that the row addressing time for each row depends on the maximum brightness that a pixel in that row must reach, and / or the matrix display is broken down into several separate matrices, some of which represent multi or multi-line drive.
  • the present invention also relates to a controller for carrying out the above-described method.
  • the claimed method can be implemented in an application-specific IC (ASIC) 1 if, for example, the display controller and the display driver are integrated in one chip.
  • ASIC application-specific IC
  • the generation of ti and h happens in the driver.
  • Matrix decomposition is realized with combinational logic that is simple and fast.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Es wird ein Verfahren zur Ansteuerung von Matrixanzeigen (D) beschrieben, welche aus mehreren als Zeilen (i) und Spalten (j) ausgebildeten Reihen mit einzelnen Pixeln (ij) aufgebaut sind, wobei einzelne Reihen selektiv angesteuert werden, indem Zeilen (i) für eine bestimmte Zeilenadressierzeit (t<SUB>i</SUB>) aktiviert und die Spalten (j) korreliert zu der aktivierten Zeile (i) entsprechend der gewünschten Helligkeit (D<SUB>ij</SUB>) in den Pixeln (ij) mit einem Betriebsstrom (I) oder einer entsprechenden Spannung beaufschlagt werden. Um die Performance der Anzeige zu erhöhen, wird die Zeilenadressierzeit (t<SUB>i</SUB>) für jede Zeile (i) in Abhängigkeit von der maximalen Helligkeit aller Spalten (D<SUP>i</SUP>

Description

Verfahren zur Ansteuerung von Matrixanzeigen
Die Erfindung betrifft ein Verfahren zur Ansteuerung von Matrixanzeigen, welche aus mehreren als Zeilen und Spalten ausgebildeten Reihen mit einzelnen Pixeln aufgebaut sind, wobei einzelne Reihen selektiv angesteuert werden, indem Zeilen für eine bestimmte Zeilenadressierzeit aktiviert und die Spalten korreliert zu der aktivierten Zeile entsprechend der gewünschten Helligkeit in den Pixeln mit einem Betriebsstrom oder einer entsprechenden Spannung, d.h. einen elektrischen Signal zur Ansteuerung, beaufschlagt werden.
Im Folgenden werden die horizontalen Reihen als Zeilen und die orthogonal dazu verlaufenden, vertikalen Reihen als Spalten bezeichnet. Dies dient dem einfacheren Verständnis. Die Erfindung ist jedoch nicht auf genau diese Anordnung beschränkt. Insbesondere ist es möglich, die Zeilen und Spalten in ihrer Funktion zu vertauschen oder eine nicht orthogonale Beziehung zwischen den Zeilen und Spalten zu wählen.
Die Bilddaten bzw. die gewünschte Helligkeit Dy einzelner Pixel ij werden mit der nachfolgend dargestellten Matrix D beschrieben.
Die Indizes entsprechen den Positionen der Pixel auf dem Display, welches durch die Matrix bzw. Matrixanzeige D gegeben ist. Jede Zeile i der Matrix D und jede Spalte j auf der Matrix D entsprechen jeweils der geometrischen Zeile und Spalte auf dem Display. Jedem ansteuerbaren Pixel ij der Matrixanzeige D ist eine Pixel-Diode oder dgl. Element zur Erzeugung eines Pixels einer Anzeige zugeordnet. Die zeitlich gemittelte Leuchtintensität (entsprechend der Helligkeit Dy) in jedem Pixel korrespondiert mit dem entsprechenden Element in der Matrix D. Alle Einträge der Matrix D ergeben zusammen das darzustellende Bild.
Die Pixel ij auf der Matrixanzeige D, von denen jedes insbesondere als OLED (Organic Light Emitting Diode) ausgebildet sein kann, werden bisher zeilenweise aktiviert. Dazu werden die OLEDs auf einer selektierten Zeile i durch einen Schalter aktiviert, indem sie z.B. mit Masse verbunden werden. In den Spalten j wird jeweils ein Betriebsstrom I eingeprägt, der die Pixel ij im Schnittpunkt dieser Zeile i und den Spalten j zum Leuchten bringt. Die Leuchtintensität L ist in erster Nährung proportional zu Ladung, die während der aktiven Phase (Zeilen- adressierzeit) eingeprägt und in dem OLED-Pixel strahlend rekombiniert wird. Bei höherer Wiederholungsfrequenz der Adressierung der Display-Matrix bzw. Matrixanzeige D nimmt das menschliche Auge folgenden Mittelwert der Intensität L des Lichts wahr:
Tprame ist die Gesamtzeit, die für den Aufbau eines kompletten Bildes benötigt wird, wenn alle n Zeilen der Matrixanzeige D einmal aktiviert werden. Der Betriebsstrom IOLED bzw. I oder I0 wird in jedem Pixel eingeprägt. Bei einer Amplitudenmodulation zur Helligkeitssteuerung ist der Betriebsstrom über den Zeitraum Tprame /n aktiv, welcher der Zeilenadressierzeit entspricht. Bei einer PuIs- weitenmodulation ist die Dauer des Betriebsstroms kleiner, nämlich d* TFrame /n. Dabei ist d das Pulsweitenmodulations-Tastverhältnis und liegt zwischen Null und Eins:
Der Strom I0 ist nun unabhängig von der Leuchtintensität des Pixels konstant. Die Intensität L wird mittels des Tastverhältnisses d eingestellt. Eine derartige Helligkeitssteuerung ist im Vergleich zu einer Amplitudenmodulation einfacher und genauer, da die Zeiteinheiten in der Elektronik sehr genau eingestellt werden können und folglich auch d. Nur ein Referenzstrom I0 reicht zur Ansteuerung aller Pixel ij aus. Bei der Amplitudenmodulation muss dagegen jeweils die Amplitude entsprechend der gewünschten Helligkeit Dy angepasst werden.
Durch die Ansteuerung aller Spalten j jeweils nur einer Zeile i kann jede Diode bzw. jedes Pixel ij maximal nur zu einem n-tel der Gesamtzeit TFrame aktiv sein. Um auf eine bestimmte Durchschnittshelligkeit Dy zu kommen, muss der entsprechende Betriebsstrom also im Vergleich zu dem Fall, in dem ein Pixel über die Gesamtzeit TFrame mit Betriebstrom versorgt würde, mit der Anzahl n der Zeilen multipliziert werden. Das heißt, je höher die Zeilenanzahl ist, umso höher muss der gepulste Betriebsstrom I bzw. Io sein. Außerdem ist der Betriebsstrom bei einer Pulsweitenmodulation zur Helligkeitseinstellung immer hoch, auch wenn das anzusteuernde Pixels ij sehr dunkel ist. In diesem Fall ist lediglich die Aufschaltzeit des Betriebsstroms sehr kurz.
Der hohe Betriebsstrom kann jedoch zu einer signifikanten Reduzierung der OLED-Lebensdauer führen. Um den hohen benötigten Betriebsstrom zu erreichen, muss auch die Spannung an den OLEDs erhöht werden, wodurch der Leistungsverbrauch ansteigt und der Wirkungsgrad sinkt. Diese erhöhte Verlustleistung entlädt nicht nur den Akku bzw. die Batterie schneller, sondern macht das Display auch wärmer, wodurch die Lebensdauer ebenfalls reduziert wird. - A -
Um dennoch ein großes, hoch auflösendes Display zu realisieren, könnte wie bei LCDs (Liquid Crystal Display, Flüssigkristallanzeige) eine sog. "aktive Matrix" eingesetzt werden, wodurch der Betriebsstrom nicht mehr gepulst geliefert wird, sondern als Konstantstrom vorliegt. Allerdings erfordert eine Aktive-Matrix- Ansteuerung (TFT-Backplane) für ein OLED-Display signifikante Zusatzkosten.
Aufgabe der Erfindung ist es, ein Verfahren zur Ansteuerung von Matrixanzeigen entsprechend der eingangs genannten Art vorzuschlagen, mit dem die Lebensdauer von OLED-Display erhöht oder die Performance einer beliebigen Matrixanzeige verbessert werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass die Zeilenadressier- zeit tj für jede Zeile i in Abhängigkeit von der maximalen Helligkeit D'maχ aller Spalten j der Zeile i festgelegt wird. Dadurch kann die Zeilenadressierzeit tj kleiner oder gleich einer konstanten Zeilenadressierzeit tι_ gewählt werden, die sich ergibt, wenn jede Zeile der Matrixanzeige solange adressiert wird, dass mit dem aufgeprägten Betriebsstrom eine maximale Pixelhelligkeit Dmax erreicht werden könnte. Die erfindungsgemäße Zeilenadressierzeit tj entspricht also der konstanten Zeilenadressierzeit tL multipliziert mit dem Verhältnis der maximalen Helligkeit D'maχ der Pixel in allen Spalten j der Zeile i zu der maximal möglichen Pixelhelligkeit Dmax in der gesamten Matrixanzeige.
Die maximale Pixelhelligkeit Dmax ist definiert als die Leuchtintensität (Helligkeit) in einem Pixel ij, die erreicht wird, wenn das Pixel während der konstanten Zeilenadressierzeit tι_ mit dem Betriebsstrom I0 beaufschlagt wird. Daraus ergibt sich, dass die Zeitsumme Tsum der Zeilenadressierzeiten tj über die Anzahl n aller Zeilen kleiner oder gleich der Gesamtzeit TFrame zur Aktivierung aller n Zeilen ist, welche durch das n-fache der konstanten Zeilenadressierzeit tL gegeben ist. Bei konstantem Betriebsstrom I0 kann daher die Gesamtzeit zur Ansteu- erung der Matrixanzeige erfindungsgemäß auf die Zeitsumme Tsum < TFrame der Zeilenadressierzeiten reduziert werden. Dies ermöglicht bspw. eine höhere Bildwiederholfrequenz und steigert damit die erreichbare Performance einer Matrixanzeige.
Da die Leuchtintensität eines Pixels ij in erster Näherung proportional zu der Ladung ist, die in ein Pixel ij eingeprägt wird, d.h. proportional zu dem Produkt aus Zeilenadressierzeit tj und Betriebsstrom ist, kann die Abhängigkeit der Zei- lenadressierzeit t von der maximalen Helligkeit über die Spalten einer Zeile auch verwendet werden, um den Betriebsstrom zu reduzieren. Dazu kann die Gesamtzeit TFrame zur Aktivierung aller Zeilen i konstant gehalten werden, so dass die Summe der Zeilenadressierzeiten t'j über alle Zeilen n der Gesamtzeit TFrame entspricht. Die Zeilenadressierzeiten t'i werden gemäß dieser erfindungsgemäßen Verfahrensvariante also entsprechend verlängert, so dass ihre Summe gleich der Gesamtzeit TFrame ist. Gleichzeitig kann erfindungsgemäß der Be- triebstrom I0 um das Verhältnis der Zeitsumme TsUm der (unbedingt benötigten) Zeilenadressierzeiten tj aller Zeilen n zu der Gesamtzeit (TFrame) zur Aktivierung aller Zeilen mit konstanter Zeilenadressierzeit tL auf den Betriebstrom h gesenkt werden. Die Leuchtintensität der einzelnen Pixel verändert sich dabei nicht, weil das Produkt aus der Zeilenadressierzeit und dem Betriebsstrom tj * I0 = t'j * U konstant bleibt. Bei OLEDs ist die Quanteneffizienz η im Bereich eines geringeren Betriebsstroms in der Regel größer als bei höherem Betriebsstrom. Daher kann der Betriebstrom I1 zusätzlich um das Verhältnis der Quanteneffizienzen η(li) / η(lo) reduziert werden. Nachfolgend wird auch die (verlängerte bzw. auf TFrame normierte) Zeilenadressierzeit t'j der Einfachheit halber als tj bezeichnet.
Durch die erfindungsgemäße Anpassung der Zeilenadressierzeiten tj zur Adressierung der Diodenpixel kann also die selektive Phase (Zeilenadressierzeit) der einzelnen Diodenpixel ij des Displays D, d.h. die Zeit, während der das Diodenpixel ij mit dem Betriebsstrom I beaufschlagt wird, deutlich verlängert werden. Der aktive Betriebsstrom U kann dabei umgekehrt proportional zur Dauer des selektierten Phase reduziert werden. Damit kann der Wirkungsgrad der Matrixanzeige D insgesamt erhöht und insbesondere bei OLED-Displays die Lebensdauer verlängert werden. Eine grundlegende Idee dieser Erfindung liegt also darin, die Dauer des Betriebsstroms durch eine zeilenabhängige Verkürzung bzw. Anpassung der Zeilenadressierzeiten zu verlängern. Da für eine bestimmte Leuchtintensität primär die Ladung entscheidend ist, bedeutet mehr Zeit zur Einprägung des Betriebsstroms somit einen in der Amplitude niedrigeren Strom.
Eine verbesserte Handhabung und eine weitere Reduzierung des Betriebs- Stroms kann erreicht werden, wenn die Matrixanzeige D in mehrere Matrizen S, M zerlegt wird, die separat angesteuert werden. Die Überlagerung aller Matrizen erzeugt dann das Bild der Matrixanzeige D in der gewünschten Helligkeit Dy der jeweiligen Pixel ij. Dabei sollte die aus der Summe der Einzelhelligkeiten Sy, My der mehreren Matrizen gebildete Gesamthelligkeit Dy der insgesamt gewünsch- ten Helligkeit Dy der Matrixanzeige D in dem Pixel ij entsprechen. Die Matrizen können erfindungsgemäß nacheinander oder ineinander verschachtelt, vorzugsweise jeweils unter Anwendung des vorbeschriebenen Verfahrens, zeilen- und spaltenweise abgearbeitet werden. Im Falle einer Aufteilung in zwei Matrizen, wobei eine Matrix S die Ansteuerung einer Zeile i und eine Matrix M2 eine gleichzeitige Ansteuerung von zwei Zeilen i vorsieht, können die Zeilen der Matrizen S, M2 abwechselnd adressiert werden. Für Passiv-Matrix- Displaytypen, wie OLED-Displays oder LCD, kann also ein Quellenbild, das in der Matrixanzeige D beschrieben ist, in mehrere Bildmatrizen zerlegt werden. Jede dieser gewonnenen Matrizen ist für den Displaytyp bspw. durch die nach- folgend beschriebene Multi-Line-Adressierung gut umzusetzen, so dass die Summe der Bilder besser umgesetzt wird als bei einer direkten Ansteuerung des Displays auf Basis der ursprünglichen Matrix D.
Sofern erfindungsgemäß vorgesehen ist, dass mehrere Zeilen i gleichzeitig an- gesteuert werden, haben die Pixel ij in jeder Spalte j der angesteuerten Zeilen i jeweils dasselbe Signal und dieselbe Leuchtintensität. Damit die Leuchtintensität eines Pixels ij der Leuchtintensität bei Ansteuerung nur einer Zeile i entspricht, wird der Betriebstrom I0, h um das Mehrfache entsprechend der Anzahl der gleichzeitig angesteuerten Zeilen erhöht, bei gleichzeitiger Ansteuerung von zwei Zeilen also verdoppelt. Die gleichzeitige Ansteuerung mehrerer Zeilen wird auch "Multi-Line-Adressierung" (MLA) genannt, in Abgrenzung zu der Ansteuerung nur einer Zeile, die auch als "Single-Line-Adressierung" (SLA) bezeichnet wird.
Bei einer gleichzeitigen Ansteuerung mehrerer Zeilen können vorzugsweise benachbarte Zeilen (i, i+1 ) angesteuert werden. Es ist erfindungsgemäß jedoch auch möglich, dass vorzugsweise um wenige Zeilen voneinander getrennte Zeilen i gleichzeitig angesteuert werden, bspw. jede übernächste Zeile. Eine enge Nachbarschaft gleichzeitig angesteuerter Zeilen ist deswegen besonders sinnvoll, weil in einem Bild benachbarte Zeilen der Matrixanzeige D häufig eine ähnliche Helligkeitsverteilung aufweisen.
Um bei mehreren, gleichzeitig angesteuerten Zeilen auch Intensitätsunterschiede zwischen den einzelnen Zeilen und/oder Spalten erzeugen zu können, kön- nen erfindungsgemäß eine Matrix (S), in der eine Zeile (i) angesteuert wird, und eine oder mehrere Matrizen (M2, M3, M4), in denen mehrere Zeilen (i) angesteuert werden, miteinander kombiniert werden. Durch das Vorsehen einer Matrix S mit einer Single-Line-Adressierung kann die gewünschte Helligkeit Dy für jedes Pixel ij individuell angepasst werden. Diese Matrix S wird auch Rest- Single-Line-Matrix genannt.
Erfindungsgemäß kann für die Helligkeitssteuerung eine Pulsweitenmodulation verwendet werden, d.h. dass bspw. die Aufschaltung des Betriebsstroms I während einer Zeilenadressierzeit t nur für einen Teil der Zeilenadressierzeit ti er- folgt und der Betriebsstrom I in der verbleibenden Zeit der Zeilenadressierzeit ti ausgeschaltet ist.
Alternativ kann für die Helligkeitssteuerung auch eine Amplitudenmodulation verwendet werden, d.h. dass die Amplitude des Betriebsstroms I entsprechend der gewünschten Helligkeit Dy angepasst wird. Erfindungsgemäß können die Pulsweitenmodulation und die Amplitudenmodulation zur Helligkeitssteuerung auch miteinander kombiniert werden. Dann ist es besonders vorteilhaft, wenn die Helligkeit Dy in quantisierten Schritten vorgegeben ist, weil die Amplitude des Betriebsstroms dann in quantisierten Schritten reduziert werden kann, während das Pulsweiten-Tastverhältnis dementsprechend erhöht wird. Diese Ansteuerung ist auch gerätetechnisch besonders einfach umsetzbar. Dieses kombinierte Verfahren kann flexibel insbesondere dann eingesetzt werden, wenn die Zeit für die Aufschaltung des Betriebsstroms I in einer Spalte j nach einer Erhö- hung des Pulsweiten-Tastverhältnisses die Zeilenadressierzeit tj nicht übersteigt. Damit kann die Entscheidung einer Kombination der Amplitudenmodulation mit der Pulsweitenmodulation abhängig von der hierfür benötigten Betriebsstrom-Aufschaltzeit und der vorgesehenen Zeilenadressierzeit für jede Zeile i und Spalte j der Matrixanzeige D individuell erfolgen. Bei der kombinierten Pulsweiten- und Amplitudenmodulation kann die Amplitude also mit quantisierten Schritten reduziert werden, während das Pulsweitenmodulations-Tastver- hältnis dementsprechend erhöht wird. Die Umsetzung der Quantisierung kann mit mehreren Transistorzellen erfolgen, mit denen auch die Multi-Line- Adressierung umgesetzt werden kann.
Zur Erzeugung der für die Ansteuerung der Matrixpixel verwendeten Matrizen wird gemäß einer bevorzugten Ausführungsform vorgeschlagen, die Matrixanzeige in eine Fluss-Matrix zu überführen, welche als Einträge Knoten aufweist, die dem Bedarf an Helligkeit bzw. Helligkeitsunterschiede einzelner Pixel in den jeweiligen Spalten entsprechen. Dies kann mit einer geeigneten Steuerung er- folgen, in welcher das vorbeschriebene Verfahren implementiert ist und welche geeignete Rechenmittel aufweist, um die einzelnen Verfahrensschritte durchzuführen. Eine derartige Steuerung ist auch Gegenstand der vorliegenden Erfindung. Durch diese Überführung kann die Matrix-Zerlegung mit einer kombinato- rischen Methode durchgeführt werden, die auf dem bekannten MaxFIow / Min- Cut Prinzip beruht. Der Hardware-Implementierungsaufwand für derartige kombinatorische Algorithmen ist bekanntlich gering. Außerdem können kombinatorische Algorithmen schnell abgearbeitet werden, so dass sich diese Algorithmen besonders für die Steuerung einer Matrixanzeige eignen.
Es hat sich als vorteilhaft erwiesen, wenn die Fluss-Matrix aus der Differenz zweier Matrizen abgebildet wird, wobei die erste Matrix aus der Matrixanzeige und einer am Ende der Matrixanzeige angehängten Zeile mit Nulleinträgen und die zweite Matrix aus der Matrixanzeige und einer der Matrixanzeige vorge- schalteten Zeile mit Nulleinträgen bestehen. Bei einer Matrixzerlegung in MultiLine-Matrizen und (Rest-)Single-Line-Matrix ist es entscheidend, die Helligkeitsunterschiede einzelner Pixel auf der Spalte optimal abzudecken. Die erfindungsgemäß vorgeschlagene Fluss-Matrix beschreibt die Unterschiede zwischen den Pixeln in der Spalte und bietet die Grundlage bzw. einen optimalen Ausgangspunkt für die Optimierung mit einer kombinatorischen Methode.
In einer Fluss-Matrix gemäß der vorliegenden Erfindung sind die Knoten vorzugsweise durch als Kanten bezeichnete Pfeile verbunden, denen eine Belegung zugeordnet ist, welche vorzugsweise entsprechend ihrer Länge den Ein- trägen der mehreren, separat angesteuerten Matrizen (bspw. S, M2. M3, M4) entsprechen, in welche die Matrixanzeige wie oben beschrieben zerlegt werden kann. Damit wird die Matrixzerlegung vollständig in eine Flussoptimierung überführt. Das Ergebnis der Flussoptimierung, d.h. die Kantenbelegungen, sind dann unmittelbar die entsprechenden Matrix-Elemente der Single- und Multi-Line- Matrizen S, M2, M3, M4 etc.. Für die Flussoptimierung insbesondere bei der Ansteuerung eines Passiv- Matrix-Displays ist es vorteilhaft, jeder Zeile der beteiligten Matrizen (S, M2, M3, M4) eine Kapazität bzw. einen Kapazitätswert für zuzuordnen. Der Kapazitäts- wert entspricht dem Maximum der Pixelwerte der jeweiligen Zeile. Die Summe aller Kapazitäten soll dann minimiert werden.
Während bei bekannten Min-Cut-Verfahren bzw. Max-Flow-Verfahren die Kapazität konstant gehalten und der Fluss maximiert wird, ist der Fluss in diesem Verfahren aus der Quellenmatrix (Matrixanzeige D) abgeleitet und somit vorgegeben. Das Ziel der Optimierung ist die Minimierung der Summe aller Kapazitäten. Daher wird die Kapazität erfindungsgemäß variabel gestaltet. Die Kapazitäten werden nach einer später beschriebenen Strategie so lange erhöht, bis alle Flüsse ausgeglichen bzw. balanciert sind. Dann ist eine gültige Zuordnung der Kanten erreicht und die Matrix-Zerlegung abgeschlossen. Es kann angenommen werden, dass die Summe der Kapazitätswerte minimal bzw. sehr klein ist. Als Güte der Optimierung wird das Verhältnis zwischen dem theoretischen Minimum und der Summe der Kapazitätswerte bezeichnet. Um die Anzahl der notwendigen Iterationen bei der Erhöhung der Kapazitätswerte zu verringern, kann in einer Initialisierung eine Zuordnung der Kanten als Startwert erzeugt werden.
Erfindungsgemäß werden bei jeder Iteration diejenigen Kapazitäten ausgewählt und erhöht, welche einen Flaschenhals darstellen, der eine gültige Lösung verhindert. Diese Kantenmenge, auch minimaler Schnitt (Min-Cut) genannt, kann als Auswahlkriterium für die zu erhöhenden Kapazitäten verwendet werden.
Zusätzlich können erfindungsgemäß die Informationen vorangegangener Min- Cuts als Auswahlkriterium mitverwendet werden, wobei eine Gewichtung der Min-Cuts der letzten Iterationen erfolgen kann. Dies ermöglicht eine schnelle bzw. effiziente Lösung. Um die Iteration zu beschleunigen, kann die Schrittweite, mit welcher der Kapazitätswert erhöht wird, dynamisch angepasst werden. Dadurch wird erreicht, dass weniger Iterationen durchgeführt werden müssen, ohne viel an Optimie- rungsgüte gegenüber der kleinsten Schrittweite von "Eins" zu verlieren.
Zur Erhöhung der Rechengeschwindigkeit und Reduktion des benötigten Speicherplatzbedarfs kann die Matrixanzeige in mehrere, kleinere Submatrizen aufgeteilt werden und die Submatrizen separat zerlegt in Sub-Fluss-Matrizen werden. Eine solche Optimierung wird als lokale Optimierung betrachtet, während die Matrix-Zerlegung in einer einzigen Optimierung als globale Optimierung betrachtet wird. Da bei der Optimierung kleinerer Matrix viel weniger Iterationen benötigt werden, ist es auch möglich, dass die Ergebnis von S, M2, M3, M4 etc. zeilenweise an die Register für den Ausgangstreiber direkt weiterzugeben, ohne Zwischenspeicher für diese Matrizen zu benötigen. Damit ist der Speicheraufwand deutlich geringer.
Ferner kann erfindungsgemäß eine gemischte lokale und globale Optimierung durchgeführt werden, wobei aus einer Sub-Fluss-Matrix eine oder wenige Zeilen von Multi-Line-Matrizen (M2, M3, M4) und/oder Rest-Single-Line-Matrizen (S) gewonnen werden. Damit ist ein guter Kompromiss zwischen der lokalen und der globalen Optimierung, nämlich Geschwindigkeit und Speicherplatzbedarf auf einer Seite und Optimierungsgüte auf der anderen Seite, erreicht. Die Ergebnisse werden zeilenweise bzw. submatrixweise ausgegeben, so dass kein Spei- cherplatzbedarf für die Speicherung vollständiger Matrizen besteht.
Bevorzugte Anwendungen des Verfahrens ergeben sich für die Ansteuerung selbstleuchtender Displays, bspw. OLED-Displays, oder nicht-selbstleuchtender
Displays, bspw. LCDs. Eine weitere, erfindungsgemäße Anwendung des Verfah- rens, die nicht auf die Ansteuerung von Matrixanzeigen gerichtet ist, sondern bezieht sich allgemein auf das Auslesen von Matrizen, bspw. Sensormatrizen in CCD-Kameras.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen und der Zeichnung. Dabei bilden alle beschriebenen und/oder bildlich dargestellten Merkmale den Gegenstand der vorliegenden Erfindung, unabhängig von ihrer Zusammenfassung in den Ansprüchen oder deren Rückbezügen.
Es zeigen:
Fig. 1 schematisch verschiedene Ausführungsformen der Ansteuerung einer Matrixanzeige gemäß der vorliegenden Erfindung zur an- schaulichen Erläuterung der Single-Line- und der Multi-Line-
Adressierung;
Fig. 2 schematisch Zeitdiagramme des Betriebsstroms (oder der zugehörenden Spannung) zur Ansteuerung der Pixel einer Spalte der in Fig. 1 dargestellten Matrixanzeige;
Fig. 3 eine Matrixanzeige D aus drei Spalten und fünf Zeilen und den zur
Ansteuerung einer Spalte benötigten Strom;
Fig. 4 Ersatzschaltung einer Matrixanzeige mit m Spalten (Cm) und n
Zeilen (Rn);
Fig. 5 eine Definition von Singe- und Multi-Line-Matrizen; Fig. 6 eine erfindungsgemäße Zerlegung einer Matrixanzeige D in eine
Zwei-Line-Matrix und eine Single-Line-Matrix;
Fig. 7 eine erfindungsgemäße Zerlegung einer der in Fig. 6 gezeigten Matrixanzeige D in eine Drei-Line-, eine Zwei-Line- und eine Single-Line-Matrix;
Fig. 8 Spannungs- und Stromverläufe für ausgewählte Reihen von Matrizen gemäß Fig. 6;
Fig. 9 eine Zerlegung der Matrix D in eine Fluss-Matrix d1;
Fig. 10 ein Flussdiagramm der Fluss-Matrix d1 gemäß Fig. 9;
Fig. 11 ein konkretes Beispiel der in die Flussmatrix d' überführte Matrix D gemäß Fig. 6;
Fig. 12 ein Flussdiagramm der Fluss-Matrix d1 gemäß Fig. 11 in einem ersten Optimierungsschritt;
Fig. 13 ein Flussdiagramm der Fluss-Matrix d' gemäß Fig. 11 nach dem
Optimierungsschritt;
Fig. 14 einen mathematischen Ablaufplan zum Erstellen der Fluss-Matrix d' und eines optimierten Flussdiagramms;
Fig. 15 eine erfindungsgemäße Ausführungsform zur Erzeugung des Betriebsstroms;
Fig. 16 eine Helligkeitssteuerung durch eine Pulsweitenmodulation; Fig. 17 eine Helligkeitssteuerung durch eine kombinierte Amplituden- und Pulsweitenmodulation und Fig. 18;
Fig. 18 einen Algorithmus zur Durchführung einer Helligkeitssteuerung gemäß Fig. 17.
Fig. 1 stellt schematisch eine Matrixanzeige D, die aus vier Zeilen i und vier Spalten j aufgebaut ist. Entsprechend weist die Matrixanzeige D insgesamt sechzehn Pixel ij auf, welche die Helligkeit Dti haben sollen. Jedes Pixel ij ist durch ein Rechteck dargestellt, in dem der digitale Helligkeitswert Dy als Zahlenangabe eingetragen ist. Der Helligkeitswert "0" steht für ein dunkles Pixel ij, der Helligkeitswert "1" steht für ein schwach leuchtendes Pixel ij und der Helligkeitswert "2" steht für ein hell leuchtendes Pixel.
Daher zeigt Fig. 1 a eine Matrixanzeige D, auf der ein Kreuz mit einem halbdunklen Zentrum in dem Pixel ij=23 und vier hellen Pixeln an dessen Kanten zu sehen ist. In der herkömmlichen Single-Line-Adressierung (SLA) wird die Matrixanzeige D derart angesteuert, dass nacheinander die Zeilen eins bis vier jeweils für eine konstante Zeilenadressierzeit tL aktiviert werden, welche in beliebigen Einheiten mit dem Wert "1 " angegeben sind. Während der Aktivierung der ersten Zeile wird die dritte Spalte mit einem Betriebsstrom I beaufschlagt, der eine der gewünschten Helligkeit "2" entsprechende Ladung in dem Pixel ij=13 deponiert. Nach einer Zeilenadressierzeit von tι_=1 wird auf die zweite Zeile umgeschaltet. In dieser zweiten Zeile werden gleichzeitig die Spalten zwei und vier mit einem der Helligkeit "2" entsprechenden Betriebsstrom I und die Spalte drei mit einem der Helligkeit "1 " entsprechenden Betriebsstrom I versorgt. Ein analoges Verhalten ergibt sich im Falle eines nicht-selbstleuchtenden Displays für die an den einzelnen Spalten zur Ansteuerung angelegte Span- nung. Ein typischer Anwendungsfall sind LCDs (Liquid Crystal Display). Nach einer weiteren Zeilenadressierzeit tι_=1 wird die dritte Zeile analog zu der ersten Zeile angesteuert. Schließlich wird für eine weitere Zeilenadressierzeit tι_ =1 die vierte Zeile aktiviert, die jedoch vollständig dunkel ist, d.h. dass während der selektierten Phase der vierten Zeile (Zeilenadressierzeit für die vierte Zeile) in keiner der Spalten eins bis vier ein Pixel ij mit einem Betriebsstrom beaufschlagt wird.
Nach einer Gesamtzeit TFrame = 4 * tL wurden alle Pixel ij der Bildmatrix D einmal angesteuert. Das menschliche Auge integriert die nacheinander erleuchteten Pixel ij zu einem Gesamtbild auf.
Dieses herkömmliche Verfahren zur Ansteuerung einer Matrixanzeige D mittels einer Single-Line-Adressierung wird erfindungsgemäß wie in Fig. 1 b dargestellt dahingehend modifiziert, dass die Zeilenadressierzeit tj für jede Zeile i in Abhängigkeit von der maximalen Helligkeit D'max aller Pixel auf den Kreuzungspunkten aller Spalten j mit der Zeile i festgelegt wird. Dieses Verfahren wird nachfolgend auch als "Improved Single-Line-Adressierung" (ISLA) bezeichnet. Die Zeilenadressierzeit tj wird dabei so bemessen, dass die Summe TsUm der Zeilenadressierzeiten tj über alle vier Zeilen der Gesamtzeit TFrame = 4 * tL entspricht.
Bei der Bemessung der Zeilenadressierzeiten t kann wie folgt vorgegangen werden. Die maximale Helligkeit D'max aller Spalten beträgt für die ersten drei Zeilen jeweils "2", so dass die Zeilenadressierzeit tj für diese ersten drei Zeilen jeweils gleich sein muss. In der vierten Zeile beträgt die maximale Helligkeit "0", so dass diese Zeile überhaupt nicht angesteuert werden muss und tj=O gewählt werden kann. Die Gesamtzeit TFrame = 4 * tι_ kann also auf drei Zeilenadressierzeiten tj aufgeteilt werden, so dass tj für die Zeilen eins bis drei um ein Drittel länger gewählt werden kann als die konstante Zeilenadressierzeit tL, d.h. 4 t, = - ■ t, 3
Die ersten drei Zeilen können also jeweils um ein Drittel länger aktiviert werden als bei der Ansteuerung gemäß Fig. 1a. Da die Leuchtintensität bei einem OLED-Display von der in den OLEDs eingeprägten Ladung abhängt, die sich aus dem Produkt des beaufschlagten Betriebsstrom mit der Zeilenadressierzeit ergibt, kann der Betriebsstrom entsprechend um ein Viertel reduziert werden, um in auf denselben integrierten Helligkeitswert Dy zu kommen, d.h.
Damit ist das Produkt aus tL und Io gleich dem Produkt aus tj und li. Dies ist anschaulich auch dem Vergleich der beiden Fig. 2a und 2b zu entnehmen. Die Darstellungen in Fig. 2 zeigen den der dritten Spalte aus Fig. 1 über alle Zeilen eins bis vier beaufschlagten Betriebsstrom bzw. die dazu proportionale Betriebsspannung. Aufgetragen sind der beaufschlagte Strom (bzw. die entsprechend angelegte Spannung) während der Zeilenadressierzeit. Wie Fig. 2a zu entnehmen entspricht die Breite eines dargestellten Kastens gerade der kon- stanten Zeilenadressierzeit tL, die in dem vorbeschriebenen Beispiel als Normierungsgröße verwendet worden ist. Ein Kasten entspricht damit der Aktivierungszeit einer Zeile. Die Gesamtbreite bestehend aus vier Kästen entspricht der Gesamtzeit TFrame> innerhalb der ein Bild der Matrixanzeige vollständig aufgebaut werden kann.
In Fig. 2a wird der Stromverlauf bei der bekannten Single-Line-Adressierung beschrieben. In der ersten Zeile ist der Strom entsprechend dem gewünschten Helligkeitswert "2" maximal. Zur Verdeutlichung ist der zugehörige Ansteuerpuls (Strom x Zeit) für das Pixel im Kreuzungspunkt der dritten Spalte mit der ersten Zeile schraffiert dargestellt. Dies gilt jeweils auch für die weiteren Darstellungen der Fig. 2b) und 2c). In der zweiten Zeile mit dem Helligkeitswert "1 " ist der Strom halbiert. In der dritten Zeile ist der Strom wieder maximal, um den Hellig- keitswert "2" zu erreichen. Für die letzte Zeile mit abgeschaltetem Pixel ist der Strom abgeschaltet. Diese Art der Ansteuerung entspricht einer Amplitudenmodulation.
In Fig. 2b ist der Stromverlauf für die Improved Single-Line-Adressierung gemäß der Erfindung dargestellt. Wie beschrieben wurden die Zeilenadressierzeiten t entsprechend um ein Drittel verlängert. Dies ist durch die gestrichelten Linien dargestellt. Die vierte Zeile wird überhaupt nicht aktiviert. Die Helligkeit eines Pixels ij ist proportional zu der eingeprägten Ladungsmenge, die durch den über die Zeit integrierten Strom (Betriebstrom) bestimmt wird. Wie Fig. 2b zu ent- nehmen ist, ist die Fläche unter der Stromkurve in Fig., 2b gleich der Fläche unter der Stromkurve in Fig. 2a, obwohl der Strom (respektive die angelegte Spannung) jeweils um ein Viertel reduziert werden konnte. Dies ist für die Lebensdauer von OLEDs von Vorteil.
Mit Bezug auf Fig. 1c wird eine weitere Ausführungsform der vorliegenden Erfindung beschrieben. Bei diesem Verfahren zur Ansteuerung werden mehrere Zeilen gleichzeitig angesteuert (Multi-Line-Adressierung). In dem vorliegenden Beispiel sind dies die Zeilen eins und drei, in denen jeweils in der dritten Spalte ein Pixel mit der Helligkeit "2" erzeugt werden muss (vgl. Fig. 1a). Da zwei Zeilen zusammengefasst wurden, kann die Zeilenadressierzeit verdoppelt werden. Entsprechend wird der Betriebsstrom (respektive die entsprechende Spannung) je Pixel halbiert (vgl. Fig. 2c für ein Pixel).
Wie in Fig. 1d dargestellt ist es besonders vorteilhaft, das in Bezug auf Fig. 1c beschriebene Verfahren der Multi-Line-Adressierung mit der Improved Single- Line-Adressierung entsprechend Fig. 1 b zu kombinieren. Dadurch ist es möglich, bei einer Multi-Line-Adressierung beliebige Bilder zu erzeugen, da bei der Multi-Line-Adressierung alle aktivierten Zeilen identisch angesteuert werden. Verbleibende Unterschiede und/oder Restzeilen können dann durch die Impro- ved Single-Line-Adressierung (MISLA) ausgeglichen werden.
So wird in Fig. 1d die zweite Zeile gemäß Fig. 1 a durch eine gesonderte Ansteuerung einer zweiten Matrix erzeugt. Dies entspricht einer Zerlegung der Matrixanzeige D in mehrere Matrizen, die separat angesteuert werden und in der Summe das gewünschte Bild der Matrixanzeige D erzeugen. Die Ansteuerung erfolgt dabei in einem so schnellen Zeittakt, dass das menschliche Auge die sequentiell erfolgenden Ansteuerungen der jeweiligen Zeilen und/oder Matrizen nicht trennen kann und zu einem Gesamtbild zusammensetzt. Daher sollte auch bei einer Ansteuerung durch mehrere Matrizen die Gesamtzeit TFrame> die für den vollständigen Aufbau eines Bildes benötigt wird, nicht verlängert werden. Es ist ein vorteilhaftes Vorgehen, die Gesamtzeit ΪFrame zur Aktivierung aller anzusteuernder Zeilen in allen Matrizen konstant zu halten und die jeweiligen Zeilenadressierzeiten tj entsprechend anzupassen. Dabei kann die Zeilenadres- sierzeit ti für eine Zeile durchaus anders sein als die für eine andere Zeile, ab- hängig von der maximalen Helligkeit der Spalten in der jeweiligen Zeile. Dieser Fall tritt in dem derzeit beschriebenen Beispiel jedoch nicht auf.
Für die Kombination der Matrizen gemäß Fig. 1c und Fig. 1d ergibt sich folgendes Verfahren. Für die Ansteuerung wird pro Matrix jeweils genau eine Zeilen- adressierzeit benötigt. Die dabei zu erzielenden maximalen Helligkeiten Dy sind jeweils gleich. Daraus ergibt sich, dass zwei gleiche Zeilenadressierzeiten ti = 2 * tL benötigt werden, um auf eine Gesamtzeit TFrame = 4 * tL zu kommen. Entsprechend der Verdopplung der Zeilenadressierzeit gegenüber der Single-Line- Adressierung gemäß Fig. 1 c kann der Betriebsstrom bzw. die Spannung für jedes einzelne Pixel ij damit halbiert werden, wobei bei der Zwei-Zeilen- Adressierung (Zwei-Line-Adressierung) berücksichtigt werden muss, dass die spaltenweise Ansteuerung mehrer Zeilen in der schaltungstechnischen Realisierung einer Parallelschaltung entspricht und der beaufschlagte Betriebsstrom daher gleichmäßig auf die Pixel aller aktivierten Zeilen verteilt wird. Bei einer Zwei- Zeilen-Adressierung in einer Matrix ist der aufgeschaltete Betriebsstrom daher zu verdoppeln, damit an jedem Pixel derselbe Betriebsstrom zur Verfügung steht.
Die Stromverteilung für die kombinierte Ansteuerung gemäß den Fig. 1c und 1d ist Fig. 2c zu entnehmen und zeigt eine weitere Absenkung des maximalen Betriebsstroms ohne Helligkeitseinbußen in der Matrixanzeige D.
Das anhand der Fig. 1 und 2 beschriebene Ansteuerungsverfahren stellt eine gegenüber der praktischen Anwendung stark vereinfachte Ausführung dar und dient der Erläuterung der zugrundeliegenden Idee. Erfindungsgemäß ist dieses Verfahren vorteilhaft auch mit Elementen herkömmlicher oder bekannter Verfahren kombinierbar, bspw. in Verbindung mit Precharge- und Discharge-Techniken oder dgl..
Nachfolgend wird ein komplexeres Beispiel zur Ansteuerung von Matrixanzeigen beschrieben, wobei sämtliche der beschrieben Merkmale Gegenstand und Teil der Erfindung sind.
Ausgangspunkt der Beschreibung sind die Eigenschaften einer Matrixanzeige D, die in Fig. 3 dargestellt ist. Die Helligkeit Dy einer Matrixanzeige kann in digitalen Werten angegeben werden, wobei der Wert "0" ein ausgeschaltetes Pixel beschreibt. Die maximale Helligkeit in der Matrix sei Dmax (z.B.: Wert "255" bei 8- Bit). Der entsprechende Betriebsstrom ist I0. Die Höhe von I0 wird von der Anwendung vorgegeben bzw. eingestellt. Sie repräsentiert die gewünschte Hellig- keit des Displays. Gemäß dem dem Stand der Technik entsprechenden bisherigen SLA-Verfahren (Single-Line-Adressierung) bekommt jede Zeile innerhalb einer Frame-Periode (Gesamtzeit Tprame) eine gleiche, fixe bzw. konstante Zeilenadressierzeit tι_ zugewiesen, in der die maximale Helligkeit Dmax erzeugt werden kann. Für genau ein Bit an Helligkeit gibt es einen korrespondierenden Zeittakt t0.
f _ _ t~£_ _ 1 T Frame ° £> max /I - IL max
Eine bestimmte Helligkeit wird bei einer Helligkeitssteuerung mittels einer Pulsweitenmodulation (PWM) in eine Anzahl der Zeittakte t0 umgesetzt. Für die maximale Helligkeit fließt für die Zeilenadressierzeit von tj = Dmax * t0 der Betriebsstrom I0.
In der vorliegenden Erfindung wird die notwendige Selektionsdauer einer Zeile, d.h. die für diese Zeile gewählte Zeilenadressierzeit tj, von der maximalen Helligkeit Dy sämtlicher Pixel ij in der selektierten Zeile i bestimmt. Wenn die maximale Helligkeit in dieser Zeile kleiner als Dmax ist, kann die nächste Zeile früher aktiviert werden, d.h. die gewählte Zeilenadressierzeit t kann kürzer sein als tL. Die erforderliche Gesamtzeit zum Aufbau eines Bildes ist somit:
TSum = DSum - t0 < TFrame , wobei
DSum = ∑max(Dn,Di2,...DJ ≤ n ■ Z) max i=l
die Summe der maximalen Helligkeiten D'max einer Zeile über alle Zeilen ist. D'max ist also die größte Helligkeit aller Spalten in der Zeile i. Diese Zeit TSum ist kleiner bzw. gleich der Gesamtzeit TFrame und kann auf TFrame ausgedehnt werden, indem der Betriebsstrom I0 auf den Betriebsstrom I1 reduziert wird. Der Betriebsstrom I1, der der gewünschten Helligkeit angepasst ist, ergibt sich aus:
J _ ■ T* Sum J _ D Swn J
1 I - ^ ' 1 O - π ' 1 O -
Frame n - D„
Der reduzierte Betriebsstrom I1 wird also dadurch erreicht, dass die aktive bzw. selektierte Phase einer Zeile (Zeilenadressierzeit tj) nicht fest an tι_ gebunden ist. Statt dessen bleibt jede Zeile i nur solange aktiv, wie es das hellste Pixel ij mit der Helligkeit D'max auf dieser Zeile erfordert. Wenn die erforderliche Zeit für das hellste Pixel erreicht ist, wird sofort auf die nächste Zeile umgeschaltet.
Mit diesem zeitoptimierten Steuerverfahren sind der Betriebsstrom I1 und der Zeittakt für die Zeilenadressierung tj erfindungsgemäß variabel. Der Betriebsstrom wird auf I1 reduziert und der Zeittakt für genau ein Bit an Helligkeit (LSB, least significant bit) von t0 auf ti erhöht:
t — Z Tfrai
^Sum
Ein einfaches Beispiel wird hierfür ist in Fig. 3 illustriert. Das Bild der Matrixanzeige in Fig. 3a wird entsprechend Fig. 1 mit der Matrix D beschrieben, welche die Helligkeitswerte Dy an den einzelnen Pixelpositionen ij enthält.
Die Matrix D repräsentiert drei helle Streifen mit je einem dazwischenliegenden dunklen Streifen, wobei der Einfachheit halber Grausstufen bis 3-Bit, d.h. eine maximale Helligkeit von Dmax = 7, angenommen werden. Insgesamt enthält die Matrixanzeige D also fünf Zeilen und drei Spalten. In den Fig. 3b) und 3c) ist der Zeitverlauf des in die zweite Spalte eingeprägten (Bethebs-)Stroms dargestellt. Fig. 3b) stellt den Stromverlauf bei einer konventionellen Single-Line-Adressierung (SLA) dar, der in Fig. 3c) dem Zeitverlauf der erfindungsgemäßen Improved-Single-Line-Adressierung (ISLA) gegenübergestellt ist.
Während bei der Single-Line-Adressierung (Fig. 3b) die Stromamplitude beispielsweise konstant 70 μA beträgt und jede Zeile mit einer konstanten Zeilen- adressierzeit tL von 2,8 msec aktiviert wird, beträgt bei der Improved-Single- Line-Adressierung (Fig. 3c) die Stromamplitude 40 μA. Die erste, die dritte und die fünfte Zeile sind jeweils für eine Zeit (Zeilenadressierzeit t) von 4,2 msec und die zweite und die vierte Zeile für eine Zeit (Zeilenadressierzeit tj) von 0,7 msec aktiv.
Der für die Ansteuerung der gesamten Matrix D in gleicher Weise verwendete Betriebsstrom h und der Zeittakt ti für genau ein Bit an Helligkeit sind nun abhängig von dem jeweils darzustellenden Bild. Da bei Passiv-Matrix-OLEDs der Diodenstrom aufgrund des Multiplex-Verfahrens recht hoch ist, ist die Quanten- effizienz bzw. die Leuchtintensität pro Stromeinheit relativ gering. Bei reduziertem Betriebsstrom steigt die Quanteneffizienz, was zu einem weiter reduzierten Betriebsstrom führen kann:
η(l) ist die Quanteneffizienz bei dem Strom I in der Einheit Cd/A. Der Verlauf der Quanteneffizienz wird in einer Gamma-Tabelle abgespeichert und kann durch eine erfindungsgemäße Ansteuerelektronik, welche das beschriebene Verfahren umsetzt, für die obige Berechnung herangezogen werden. Da der Betriebsstrom I1 gegenüber einer bekannten Ansteuerung reduziert ist, sinkt auch die Flussspannung der OLED-Dioden. Dadurch steigt auch der Wirkungsgrad mit der Einheit Lm/W, da die verbrauchte Energie gleich der Integra- tion des Produktes von Strom und Spannung über die Frame-Periode ist. Der erreichte höhere Wirkungsgrad bedeutet auch eine geringere Eigenerwärmung des Displays, was zu einer Erhöhung der Display-Lebensdauer führt.
Der Umsetzungsaufwand ist hierfür gering, weil der Betriebsstrom I1 für das Display nur einmal festgelegt werden muss und ein Zeittakt ti leicht zu implementieren ist.
Bei der vorbeschriebenen Variante der Ansteuerung ist die Summe DSum der maximalen Helligkeiten D'max einer Zeile eine vorgegebene, nicht veränderbare Größe. Wenn mehrere Zeilen zusammengefasst und in einer Matrix gleichzeitig angesteuert werden, gibt es die Möglichkeit, DSum zu minimieren bzw. weiter zu verkleinern. Während einer Zeilenadressierzeit tj werden dann mehrere Zeilen gleichzeitig selektiert, so dass die erforderliche Zeit für die Ansteuerung der gesamten Bildmatrix insgesamt reduziert werden kann. Damit kann auch der Betriebsstrom weiter reduziert werden.
In Fig. 4 ist schaltungstechnisch dargestellt, wie zwei Zeilen Ri und Ri+1 gleichzeitig adressiert werden. Der eingeprägte Spaltenstrom ist nun 2*\λ und wird auf die beiden Dioden der einzelnen Zeilen Ri und Ri+1 gleich verteilt. Die Dioden auf den restlichen Zeilen sind passiv und werden nur mit der parasitären Kapazität Cp dargestellt. Die Leuchtintensitäten sind bei den jeweiligen Dioden einer Spalte in den gleichzeitig angesteuerten Zeilen gleich, weil sie jeweils mit demselben Strom beaufschlagt werden. Für die zwei Zeilen wird daher im Vergleich zur Single-Line-Adressierung nur eine Zeilenadressierzeit tj benötigt, um diesel- be Helligkeit in den angesteuerten Pixeln zu erzeugen. Diese Betrachtungsweise gilt auch, wenn mehr als zwei Zeilen gleichzeitig adressiert werden. Die Zeiteinsparung ist umso größer, je mehr Zeilen zusam- mengefasst werden. Dies ist eine dann Multi-Line-Adressierung.
Die Zusammenfassung mehrerer Zeilen ist jedoch nicht ohne Weiteres möglich, da nun mehrere Pixel einer Spalte in mehreren Zeilen gleich angesteuert werden. Es gibt in der Helligkeit also keinen Unterschied zwischen diesen Pixeln mehr, so dass differentielle Informationen verloren gehen bzw. die Auflösung reduziert wird.
Dieses Problem wird dadurch gelöst, dass die Multi-Line-Adressierung (MLA) mit der zuvor beschriebenen, optimierten Improved-Single-Line-Adressierung (ISLA) kombiniert wird, indem die gewünschte Matrixanzeige D in mehrere Matrizen zerlegt wird. Das heißt, dass eine Zeile in verschiedenen Matrizen S, M sowohl alleine als auch mit anderen Zeilen gemeinsam adressiert wird. Der Unterschied in der Leuchtintensität zwischen den Pixeln in den verschiedenen, in der Multi-Line-Adressierung aber gemeinsam angesteuerten Zeilen der jeweiligen Spalte wird durch die Improved-Single-Line-Adressierung mit der Matrix S realisiert. Die Multi-Line-Adressierung soll die erforderlichen Gesamtzeit Tsum minimieren. Die Überführung einer Matrixanzeige D in eine Single-Line-Matrix S und Multi-Line-Matrix M wird mathematisch wie folgt dargestellt.
D = S + M2 ,
wobei M2 die Matrix für eine Zwei-Zeilen-Adressierung ist. Die Matrix S wird auch als Rest-Single-Line-Matrix bezeichnet. Der grundsätzliche Aufbau ist der Matrizen ist Fig. 5 zu entnehmen. Die Quellendaten für die einzelnen Pixelhelligkeiten Dy der Matrixanzeige D, welche zu dem gewünschten Bild zusammengesetzt werden, werden in zwei Matrizen S und M2 zerlegt. S ist die Single-Line-Matrix, die durch die Improved- Single-Line-Adressierung angesteuert wird. M2 ist die Multi-Line-Matrix, für de- ren Ansteuerung jeweils zwei Zeilen zusammengefasst und gemeinsam adressiert bzw. aktiviert werden. Die Darstellung von M2 in n-1 Matrizen, wobei n die Anzahl der Zeilen der Matrixanzeige D ist, zeigt, dass für jede dieser Matrizen M zwei Zeilen zusammengefasst werden, da die Einträge in den zwei Zeilen identisch sind. Die Zusammenfassung zweier Zeilen wird vorzugsweise für zwei aufeinander folgende Zeilen vorgenommen, weil angenommen wird, dass aufeinander folgende Zeilen eines Bildes die größten Ähnlichkeiten besitzen und die Verteilung der zweifachen Betriebsströme in zwei Pixel bei aufeinander folgenden Zeilen eines reellen Displays am homogensten ist. Zudem ist die mathematische Zerlegung für diese Einschränkung einfacher als wenn zwei beliebige Zeilen zusammengefasst werden. Die Implementierung der Algorithmen ist dann von geringerem Aufwand und wird weiter unten in einer erfindungsgemäßen Realisierung noch genauer beschrieben.
Natürlich können je nach Anwendung auch nicht benachbarte Zeilen zusam- mengefasst werden. Bspw. können mit der Zusammenfassung von zwei durch eine Zwischenzeile voneinander getrennte Zeilen Schachbrettmuster sehr gut mit der Multi-Line-Adressierung abgebildet werden.
Die Zeilenadressierzeit tj, die jede „Zweizeile" für die Aktivierung bekommt, hängt analog zu der vorbeschriebenen Realisierung von der maximalen Helligkeit Mij eines Pixels in dieser Zweizeile ab. Das zeitoptimierte Ansteuerverfahren, das bereits für die Single-Line-Adressierung beschrieben wurde, wird auch hier eingesetzt. Die Summe der Zeilenadressierzeiten ergibt sich also wie folgt: TSιm Ω ∑max(Sll,Sl2,..SJ + ∑maχ(M2ιl,M2l2,...M2J = D Sum > ι=l ι=l
wobei max(S,i,...Sim) und max(M2,i, ..., M2im) jeweils die maximale Helligkeit einer Zeile angeben, die proportional zu der jeweiligen Zeilenadressierzeit t, ist.
Das Ziel der Zerlegung in mehrere Matrizen ist eine weitere Reduktion des Betriebsstroms U, d.h. eine Minimierung von DSum- Das wird erreicht, indem jede Helligkeit M2υ der Multi-Line-Matrix M2 zwei Elemente in der Single-Line-Matrix, nämlich Sg und S1+I0 um den Betrag M2y von der Originaldaten Dυ und D1+Ij reduziert. Dafür wird jedoch nur eine Zeilenadressierzeit t, benötigt, nämlich die Zeit für die Adressierung von M2g. Bei mehreren Zeilen ist die Wirkung entsprechend höher.
Die Transformation der Quellendaten (Matrixanzeige D) in mehrere Multi-Line- Matrizen wird analog durch
D = S + M2 + M3 + ...
definiert, wobei M3 eine gleichzeitige Ansteuerung von drei Zeilen beschreibt (vgl. Fig. 5). Eine gleichzeitige Adressierung von noch mehr Zeilen geschieht entsprechend.
Es ist auch möglich, manche Multi-Line-Matrizen auszulassen, bspw. gemäß der Definition
D = S + M2 + M4 , - 21 -
in welcher die Matrix M3 mit Null belegt wird. Die Single-Line-Adressierung kann auch so interpretiert werden, dass alle Elemente der Multi-Line-Matrizen Mx mit Null belegt sind.
Die Idee, ein Bild bzw. eine Bildmatrix D in mehrere Bilder respektive Bildmatrizen S, M aufzuteilen, die leichter anzusteuern sind, kann für alle Matrix-Display- Arten, einschließlich LCD- und Plasma-Displays, angewendet werden. Die MultiLine-Matrix ist ein gutes Beispiel für eine einfache und effiziente Ansteuerung.
Nachfolgend wird eine vollständige Multi-Line-Adressierung einschließlich einer Single-Line-Adressierung an einem konkreten Beispiel beschrieben. Das Ziel der vorgenommenen Transformationen ist dabei die Minimierung von DSum. Das Ergebnis ist, dass der Betriebsstrom nicht mehr I0 ist, sondern (bildabhängig) deutlich kleiner werden kann:
/ _ ^Stim T
Bei dem in Fig. 6 dargestellten Beispiel wird eine 4X9-Matrix D in zwei Matrizen M2 und S zerlegt. Die Anzahl der Zeilen dieser Matrix D ist n=9. Dmax soll den Helligkeitswert "15" (4 bit) haben.
Die erste Matrix in Fig. 6 gibt die gewünschten Helligkeiten Dy der Matrixanzeige D an. Die zweite Matrix ist Zweizeilen-Matrix M2 und die dritte ist die Rest- Single-Line-Matrix S. M2 ist noch einmal gesondert dargestellt, wobei der Sum- mendarstellung zu entnehmen ist, wie die Helligkeiten jeweils auf zwei benachbarte Zeilen bei gleichzeitiger Adressierung verteilt werden. DSum, d.h. Summe der maximalen Helligkeiten gleichzeitig aktivierter Zeilen, beträgt bei Anwendung der Zweizeilen-Matrix DSum = 72. Wenn lediglich die Improved Single-Line- Adressierung angewendet wird, ist DSum = 107. Gegenüber n*Dmax = 9 * 15 = 135 wird der benötigte Betriebsstrom durch Anwendung der Zweizeilen-Matrix also auf 53% des konventionellen Ansteuerverfahrens reduziert.
Wenn eine Dreizeilen-Matrix-Adressierung M3 entsprechend Fig. 7 eingesetzt wird, lässt sich DSum weiter reduzieren. Die erste Matrix gemäß Fig. 7 ist gleich der Quellenmatrix aus Fig. 6 und gibt die gewünschten Helligkeiten Dy der Matrixanzeige D wieder. Die zweite Matrix ist die Dreizeilen-Matrix M3, die dritte Matrix ist die Zweizeilen-Matrix M2 und die vierte ist die Rest-Single-Line-Matrix S. Dsum reduziert sich in diesem Fall weiter auf 58. Gegenüber n*Dmax =135 wird eine also Reduktion der Betriebsstromamplitude um 57% erzielt.
In Fig. 8 werden der Spannungsverlauf der achten Zeile, der Strom- und Spannungsverlauf der zweiten Spalte sowie die Spannung an einer Diode (D82) für die Zweizeilen-Adressierung gemäß Fig. 6 dargestellt.
In dem dargestellten Beispiel beträgt der Betriebsstrom I0 für die konventionelle Single-Line-Adressierung 100 μA. Entsprechend der Reduktion auf 53% beträgt der Betriebsstrom bei einer Ansteuerung einer Zeile also h = 53 μA ist. Die Flussspannung der OLED bei 53 μA beträgt 6 V. Die Schwellenspannung der OLED beträgt 3 V. Eine Frame-Periode, d.h. die Gesamtzeit TFrame. beträgt 13,5 msec. Bei der konventionellen Single-Line-Adressierung beträgt die konstante Zeilenadressierzeit t0 = 0,1 msec. Mit der Multi-Line-Adressierung entsprechend Fig. 6 beträgt tι = 0,1875 msec. Ein Frame besteht nun aus 72 (DSum) trTakten.
Die S-Matrix und M2-Matrix werden abwechselnd aktiviert. Es wird zuerst die erste Zeile der S-Matrix adressiert, dann die erste Zweizeile der M2-Matrix (d.h. deren Zeilen 1 und 2), dann die zweite Zeile der S-Matrix, dann die zweite Zweizeile der M2-Matrix (d.h. deren Zeilen 2 und 3), usw.. In Fig. 8a ist der Spannungsverlauf der achten Zeile dargestellt. Ein entsprechender Zeilenschalter (vgl. entsprechend Fig. 4) ist dann geschlossen, wenn diese Zeile adressiert ist, so dass ein Strom fließen kann. Die Spannung ist dann Null. Sonst ist der Zeilenschalter offen. Da ein Spaltenstrom immer fließt, herrscht mindestens eine Spaltenspannung von 6 V. Die Zeilenspannung von 3 V ergibt sich aus der 6V Spaltenspannung abzüglich einer Schwellenspannung von z.B. 3 V im Falle einer OLED. Die achte Zeile ist für 2,625 msec (von 9,375 msec bis 12 msec) adressiert.
In Fig. 8b wird der Betriebsstrom in der zweiten Spalte dargestellt. In dem Stromverlauf zeigen sich drei Stufen, nämlich Null, wenn keine Pixeldiode aktiv ist, 53 μA, wenn nur eine Pixeldiode aktiv ist und 106 μA, wenn zwei Pixeldioden (im Rahmen der Zweizeilen-Adressierung) aktiv sind. Im Falle der Zweizeilenadressierung beträgt die Stromamplitude an jeder Diode auch 53 μA, weil sich der Gesamtstrom gleichmäßig auf beide der gleichzeitig angesteuerten Pixeldioden verteilt.
Die Zeitspanne (Zeilenadressierzeit t), in der die achte Zeile aktiviert ist, besteht aus drei Phasen. Während der ersten vier Takte (von 9,375 msec bis 10,125 msec) sind Zeile 7 und Zeile 8 gemeinsam adressiert. Der Strom beträgt daher auch 2*53 μA. Das entspricht der Zeilenadressierung von M272.
In den nächsten fünf Takten wird die Zeile 8 von S82 adressiert. Die insgesamt fünf Takte der Zeilenadressierzeit tj kommen daher, dass das Maximum der Helligkeit Sij der achten Zeile der Matrix S den Wert 5 hat (siehe 1. Spalte, 8. Zeile). Es fließt ein Strom von 53 μA für eine Zeit von 0,1875 msec (ein Takt). Dann ist der Strom für vier weitere Takte Null, da das Maximum der achten Zeile der S-Matrix (S8O 5 beträgt und die Helligkeitssteuerung durch eine Pulsweitenmodulation vorgenommen wird. Die letzte Phase dauert 5 Takte, in der die achte und der neunte Zeile der Matrix M2 adressiert sind. Der Strom beträgt wieder 106 μA. Der Strom fließt jedoch nur 4 Takte lang, da M282 4 beträgt. Der Strom sinkt für einen Takt wieder auf Null. In der dritten Spalte fließt auch in diesem letzten Takt noch Strom (nicht dargestellt), weil die maximale Helligkeit in der dritten Spalte M283=5 beträgt. Die gesamte Dauer, in der das Pixel ij = 82 mit Betriebsstrom beaufschlagt wird (aktiven Zeit) beträgt 9 Takte, was D82 entspricht.
Die Spannung in der zweiten Spalte ist in Fig. 8c im Zeitverlauf dargestellt. Sie beträgt 6 Volt, wenn ein Betriebsstrom fließt und ist unabhängig davon, ob der Betriebsstrom 53 μA oder 106 μA beträgt, da bei 106 μA der Betriebsstrom durch zwei Dioden geteilt wird. Wenn kein Strom fließt, sinkt die Spannung auf 3 Volt. Dies entspricht der Schwellenspannung, unterhalb derer kein Diodenstrom fließen kann.
In Fig. 8d wird die Spannung an der Diode in dem Pixel ij=82 im zeitlichen Verlauf dargestellt. Die Spannung beträgt 6 Volt, wenn ein Betriebsstrom in Höhe von 53 μA durch diese Diode fließt. Während der adressierten Zeit der achten Zeile fließt für 4 Takte kein Strom. In dieser Zeit ist die Spannung am Pixel 3 V (Schwellenspannung). Wenn in der zweiten Spalte kein Strom fließt, ist die Spannung am Zeilenschalter und am Spaltenschalter 3 V, daher ist die Spannung an diesem Pixel dann auf Null. Wenn durch die zweite Spalte ein Strom fließt, ist die Spaltenspannung 6 V und zieht das Potential dieser nicht adressierten Zeile 8 auf 3 V (6V minus Schwellenspannung).
Die technische Realisierung des erfindungsgemäßen Verfahrens zur Ansteuerung von Matrixanzeigen ist ähnlich einfach wie bei konventionellen Single-Line- Adressierungs-Verfahren. An jeder Zeile befindet sich ein Schalter und jede Spalte ist mit einer Stromquelle versehen, die bei einer Zwei-Zeilen- Adressierung drei Stromstufen (wie 0, 1 und 2) aufweist, während es bei einem konventionellem Single-Line-Adressierungs-Verfahren nur zwei Stufen (wie 0 und 1 ) gibt. Dies liegt daran, dass bei der gleichzeitigen Adressierung von mehreren Zeilen der entsprechend erhöhte Strom verfügbar sein muss. Allgemein gilt, dass bei einer gleichzeitigen Adressierung von n Zeilen eine Abstufung mit n+1 Stufen erforderlich ist. Dies ist jedoch mit einem geringen Aufwand zu realisieren. Eine konkrete Schaltung für eine gemischte Amplituden-Pulsweiten- Modulation zur Helligkeitssteuerung wird später noch genauer beschrieben.
In dem vorbeschriebenen Beispiel wurde eine Pulsweitenmodulation des Be- triebsstroms verwendet. Natürlich können die S- und die M2-Mathzen auch durch eine Amplitudenmodulation des Betriebesstroms abgebildet werden. Bei der Amplitudenmodulation wird jede Zeile bzw. jede Mehrzeile wird so lange adressiert, wie es dem Maximum auf dieser Zeile bzw. Mehrzeile entspricht. Das ist bei der Pulsweitenmodulation gleich. Der einzige Unterschied besteht darin, dass der Betriebsstrom während der Zeilenadressierungszeit tj ständig fließt und die Höhe seiner Amplitude angepasst wird.
Damit der Betriebsstrom minimiert wird, ist die optimierte und effiziente Überführung der Quellenmatrix (Matrixanzeige D) in Multi-Line-Matrizen M und eine Single-Line-Matrix S entscheidend. Optimiert bedeutet eine Minimierung der Summe der maximalen Helligkeiten DSum und effizient bedeutet eine mit geringem Hardware-Aufwand und schnell durchführbare Überführung.
Die Gewinnung bzw. Bestimmung der Matrizen M und S ist grundsätzlich mit bekannten Methoden wie Linearer Programmierung und mit Standard-Software durchführbar. Allerdings müssen dann aufwendige arithmetische Operationen, wie Multiplikation und Division, angewendet werden, so dass diese Methode sehr rechenintensiv und langsam ist. Außerdem steigt die Komplexität mehr als quadratisch mit der Größe der Bildmatrix an. Daher wird erfindungsgemäß eine kombinatorische Methode vorgeschlagen, die auf dem sogenannten "MaxFIow / MinCuf'-Prinzip beruht. Da die Güte des Optimums im Wesentlichen davon abhängt, wie sich zwei aufeinander folgende Zeilen unterscheiden, wird die Nebenbedingung D = S + M2 + M3 + . . . umge- formt, indem die Differenz zweier aufeinander folgender Gleichungen gebildet wird, ohne dabei den Lösungsraum zu verändern. Dabei entstehen die Matrizen d', S1 und M2', M31, wie in Fig. 9 dargestellt. Die Matrix S' wird analog zu der Matrix d' gebildet. Die Summe jeder Spalte der Matrizen ist Null.
Die umgeformten Nebenbedingungen lassen sich durch den in Fig. 10 dargestellten Graph visualisieren.
Hierbei stellt jeder als Kreis dargestellter Knoten (aus einer Knotenmenge V) einen Eintrag in der umgeformten Matrix d' dar. d'ij im Kreis repräsentiert das entsprechende Element der Matrix d\ die in Fig. 9 dargestellt ist. Der Wert dieser Knoten ist also gleich dem Wert des Matrixelements d'ij. Die Kanten zwischen den Matrixelementen d'y sind die Pfeile, die von einem Knoten bzw. Kreis zu einem anderen Knoten bzw. Kreis führen. Jede diese Kante hat eine Richtung, die durch den Pfeil dargestellt und mit einer Zahl belegt wird. Diese Belegung (Zahl) der Kanten (aus der Kantenmenge A) spiegelt den Wert wieder, den die entsprechende Variable in der Zerlegung der Quelldaten-Matrixanzeige hat. Kanten, die von einer Zeile zur nächsten reichen, gehören zur Matrix S. Kanten, die eine Zeile überspringen, also die Länge "2" haben, sind der Matrix M2 zuzuordnen. Kanten mit Länge drei werden entsprechend der Matrix M3 zugeordnet und für die Matrizen M4, M5 etc. ergibt sich eine analoge Zuordnung. Die Indices der Kanten werden mit ij bezeichnet, wobei "i" die Zeilennummer für den Startknoten (Kreis) und "j" die Nummer für die Spalte ist.
Dies wird nachfolgend anhand des bereits in den Fig. 6 und 7 behandelten Beispiels erläutert. Die 4X9-Matrix D aus Fig. 6 wird in eine 4X10-Fluss-Matrix d1 transformiert, die in Fig. 11 angegeben ist. Diese Matrix d1 ist in Fig. 12 als zu balancierender Fluss dargestellt.
Jedes Element der d'-Matrix entspricht einem Knoten in der entsprechenden Position. Die Kanten sind noch alle mit Null belegt, da es hier um den Start der Matrixzerlegung handelt. Eine gültige Zerlegung ist genau dann erreicht, wenn die Summe der Belegungen (Zahlen) der ausgehenden Kanten (von dem Kreis ausgehenden Pfeile) minus der Summe der Belegungen (Zahlen) der eingehenden Kanten (an dem Kreis ankommende Pfeile) jeden Knotens (Kreises) gleich seines jeweiligen Wertes (Bedarf) der Knotens ist. Dabei sind alle Kantenbelegungen nicht negativ.
In Fig. 13 wird das Ergebnis des balancierten Flusses dargestellt. Aus den Belegungen der Kanten erhält man alle Elemente der Matrizen M3, M2 und S.
Nachfolgend wird das mathematische Verfahren genauer beschrieben, mit dem der in Fig. 13 dargestellte balancierte Fluss erstellt wird.
Zwei Kanten (Pfeile) in Fig. 13 sollen vom gleichen Typ heißen, wenn Start- und Endknoten beider Kanten jeweils in derselben Zeile liegen. Das Ziel ist es, eine gültige Belegung der Kanten zu finden, sodass die Summe der maximalen Kanten eines jeden Kantentyps minimiert wird. Mathematisch lässt sich das folgendermaßen beschreiben. Gegeben ist ein gerichteter Graph G = (V, A) wobei die Kantenmenge A nach Typen partitioniert ist in A = Ax OA2 O-^ OA9. p ist die Anzahl der Zeilen der Multi-Line-Matrizen M und der Rest-Single-Line-Matrix S. Ferner gibt es eine Funktion b : V → Z , die jedem Knoten seinen Bedarf zuordnet. Z ist eine ganze Zahl (Integer). Gesucht ist eine Funktion / : Λ -» Z≥0(, sodass für jeden Knoten v e F die Gleichung ∑ /(«) - ∑ fl[a) = b(v) v ist Startknote von a v ist Endknote von a
gilt und
P
D s*m = ∑max-{f(a) - <* ≡ Ak}
A=I
minimal ist. Die obere Gleichung wird auch "Flusserhaltung" genannt und entspricht der Kirchhoffschen Knotengleichung. b(v) ist der Bedarf dieses Knotens und kann als den Stromfluss aus der Masse in diesen Knoten betrachtet werden (wobei bei negativem Bedarf der Strom vom Knoten in die Masse fließt). DSum ist zu minimieren.
Die vorgenannte Aufgabe ist äquivalent zu dem Problem, jedem Kantentyp
A k = 1 D *' '" '^ eine nichtnegative Zahl (eine sogenannte Kapazität) zuzuordnen, so dass die Summe dieser Kapazitäten minimal ist und eine gültige Belegung der Kanten existiert, welche die Kapazitäten nicht überschreitet.
Das Besondere an diesem neuen Verfahren ist, dass die Kapazität für alle Kanten einer bestimmten Länge einer Zeile gültig ist. Der Fluss auf jeder dieser Kanten ist kleiner oder gleich dieser Kapazität. Die Kapazitäten selbst sind variabel und stellen in gewisser Weise die Kosten bzw. den Aufwand für die Optimierung dar. Die Summe aller Kapazitäten muss minimiert werden. Im Gegensatz zu einer bekannten Max-Flow / Min-Cut Methode, bei der bei gegebenen Kapazitäten der Fluss maximiert wird, wird hier bei gegebenem Fluss die Kapazität minimiert.
Die Kapazitäten sind eine Funktion " 1 I1 p' → Zat, so dass für alle k ≡ v>->Pl und a e A" gilt: /(β) ≤ «(*) . Die vorbeschriebene Minimierung lässt sich grundsätzlich auch als lineares Programm modellieren und lösen, was jedoch wie bereits erwähnt sehr rechenintensiv ist. Wie nachfolgend gezeigt lässt sich das vorbeschriebene, erfindungs- gemäße Verfahren mit nur geringem Aufwand mathematisch wie folgt umsetzen.
Dazu werden die Kapazitäten sukzessive, d.h. schrittweise, von Null an erhöht, bis eine gültige Zerlegung möglich ist. Damit wird auch sichergestellt, dass die Kapazität größer oder gleich Null ist. Dabei wird in jeder Iteration die Menge an Kanten bestimmt, deren Belegung gleich der Kapazität ist und somit einen Flaschenhals darstellt, der eine gültige Lösung verhindert. Diese Kantenmenge, auch minimaler Schnitt genannt, trennt die Knoten mit positivem Bedarf von denen mit negativen Bedarf. Danach werden die Kapazitäten der Kanten aus dem minimalen Schnitt erhöht. Vorzugsweise geschieht dies aber nur für die Kapazität, die es den meisten Kanten erlaubt, den Flaschenhals zu verlassen. Die Belegungen werden nun so weit erhöht, bis entweder eine gültige Lösung gefunden ist oder ein erneuter Flaschenhals auftritt, woraufhin die beschriebenen Schritte wiederholt werden.
Eine mathematische Formulierung des Verfahrensablaufs ist Fig. 14 zu entnehmen. Die Programmmodule "MaxFIow" und "MinCut" sind die aus der Literatur bekannten Standardverfahren. Das Programmmodule "Initialisiere" legt die Startwerte für u fest, bspw. kann u(k) = 0 für alle k e {\,...,p] gelten. Vorzugsweise werden jedoch untere Schranken verwendet, die durch eine Vorverarbei- tung der Daten erzeugt wurden. Die Menge H beschreibt die Historie der berechneten MinCuts. Dabei werden mit C a A die ausgehenden Kanten des aktuellen MinCuts bzw. mit C1. c A die ausgehenden Kanten des MinCuts der
Iteration i bezeichnet. Der Parameter Au bestimmt die Schrittweite, mit der die einzelnen Kapazitäten erhöht werden. Vorzugsweise werden nur wenige Kapa- zitäten pro Iteration erhöht (z.B. nur für die k, für die \Ak r\C\ bzw. die gewichtete Summe ∑ W1 nC,| maximal ist, wobei ältere Schnitte weniger stark gewich-
tet werden. Dabei beschreibt w die Gewichtung der Historie. Die Wahl der Größe des Schritts ermöglicht einen Kompromiss zwischen der Güte des Verfah- rens (kleine Δu, z.B. Δu = 1 ) und Laufzeit (größere Δu) und kann auch dynamisch angepasst werden.
Das Verfahren dieser Erfindung kann natürlich auch für einen Teilbereich einer Bildmatrix eingesetzt werden. So kann ein Bild in mehrere Segmente aufgeteilt und jedes für sich optimiert werden, was einer lokalen Optimierung entspricht.
Ebenso kann eine gemischte globale und lokale Optimierung durchgeführt werden, indem ein Segment bestimmter Größe zeilenweise oder um mehrere Zeilen verschoben wird. Die Submatrix wird gebildet aus einer bestimmten Anzahl von Zeilen. Sie wird zuerst aus den oberen Zeilen der Quellenmatrix gebildet. Bei jeder Optimierung werden die Matrixeinträge (S, M2, M3 etc.) für die oberste Zeile oder wenige oberste Zeilen gewonnen. Die nächste Submatrix wird dementsprechend um eine oder mehrere Zeile nach unten verschoben. Der Einfluss der zuvor gewonnenen Multi-Line-Matrix-Zeile auf diese neue Submatrix muss abgezogen werden. Dann werden wieder eine oder mehrere Zeilen von S, M2, M3 etc. gewonnen. Die Submatrix läuft bis zum Ende der Quellenmatrix und wird dann komplett zerlegt. Damit erhält man alle Einträge von S, M2, M3 etc..
Die Zerlegung einer kleineren Matrix erfordert weniger Speicherplatz und weni- ger Iterationen. Bei einer globaler Optimierung, bei der die Matrix in der Regel groß ist, muss das Ergebnis der Matrix-Zerlegung in einen Zwischenspeicher, wie SRAM oder dgl., abgelegt werden. Erst unmittelbar vor der Aktivierung werden die Informationen dann zeilenweise in Register für den Ausgangstreiber eingelesen. Bei segmentierter / lokaler bzw. gemischter Optimierung können die Kapazitäten zuerst durch die Submatrix-Zerlegung gewonnen, folglich auch deren Summe, bzw. t| und l-i. Dank der schnellen Zerlegung wird dann sukzessiv das Zeilenergebnis noch einmal berechnet und direkt dem Register für den Ausgangstreiber weitergereicht, so dass der große Zwischenspeicher entfallen kann. Der Hardware-Aufwand kann durch die segmentierte / lokale bzw. gemischte Optimierung reduziert werden, während die Güte der Optimierung in diesem Fall etwas abnehmen kann.
Wenn die Matrizen M, S mit den den einzelnen Pixeln ij entsprechenden HeIMg- keiten feststehen, müssen die Dioden entsprechend angesteuert werden. Die einzelnen Zeilenadressierzeiten t können von Zeile zu Zeilen variieren und richten sich jeweils nach dem maximalen Helligkeitswert dieser Zeilen. Die Helligkeitssteuerung kann dann durch eine Pulsweitenmodulation bzw. eine Amplitudenmodulation des Strom erreicht werden.
Bei der Pulsweitenmodulation werden nur die Pixel ij mit der maximalen Helligkeit während der gesamten Zeilenadressierzeit angeschaltet, d.h. von dem Betriebsstrom durchflössen. Die übrigen Pixel ij leuchten nur zeitweise, wobei die jeweilige Leuchtzeit mit dem jeweiligen Helligkeitswert Sij, Mij korreliert ist.
Alternativ kann auch eine Amplitudenmodulation zur Helligkeitssteuerung eingesetzt werden, so dass alle Pixel ij in der aktiven Phase, d.h. während der jeweiligen Zeilenadressierzeit tj, zu 100% der Zeit eingeschaltet sind und der Betriebsstrom bei Pixeln ij mit geringerer Helligkeit entsprechend verkleinert ist. Allerdings ist die Amplitudenmodulation in Bezug auf die Hardware schwieriger zu implementieren. Dies gilt insbesondere für eine hohe Farbtiefe bzw. viele Graustufen, während eine Pulsweitenmodulation vergleichsweise einfach und genau implementierbar ist, ohne dass ein hoher Aufwand für die eingesetzte Hardware erforderlich ist. Besonders vorteilhaft ist es, eine Pulsweitenmodulation mit einer Amplitudenmodulation zu kombinieren, um den Betriebsstrom bei Pixeln ij mit geringerer Helligkeit zu reduzieren. Diese erfindungsgemäße gemischte bzw. kombinierte Amplituden- und Pulsweitenmodulation wird nachfolgend mit Bezug auf die Fig. 15 bis Fig. 18 erläutert.
Für die vorbeschriebene Multi-Line-Adressierung gemäß der Erfindung muss der Betriebsstrom quantifiziert, d.h. in mehrere verschiedene Stufen eingeteilt, werden, um die Ströme für Ein-, Zwei- und Mehrzeilenadressierung in die Spal- ten einzuspeisen und die Höhe des Stroms dementsprechend einzustellen. Beispielsweise muss für vier gleichzeitig angesteuerte Zeilen bei einer Multi-Line- Adressierung M4 auch der vierfache Betriebsstrom (4*lj) eingeprägt werden.
Dazu kann die Stromquelle mit drei Transistoren, wie in Fig. 15 dargestellt, bestehend aus zwei Eintransistor-Zellen und einer Zweitransistor-Zelle realisiert werden. Diese drei Transistoren bekommen dieselbe Steuerspannung an das Gate, wenn ein Betriebsstrom I = 4*h für vier Zeilen gefordert wird. Wenn ein Betriebsstrom von I = 3*h benötigt wird, liegt an einer Eintransistor-Zelle keine Steuerspannung an, während eine Steuerspannung für die Zweitransistor-Zelle und die andere Eintransistor-Zelle an deren jeweiliges Gate angelegt wird. Für einen Betriebsstrom von I = 2*h sind entweder die Zweitransistor-Zelle aktiv und die beiden Eintransistor-Zelle passiv oder umgekehrt. Für einen Betriebsstrom I = h ist nur eine Eintransistor-Zelle aktiv.
Der quantifizierte Betriebsstrom kann auch genutzt werden, um den Betriebsstrom bei einem Matrix-Eintrag, dessen Helligkeitswert Mjj, Sy nicht ein Maximum ist, abermals zu reduzieren. Dazu kann bspw. der in Fig. 18 für die Helligkeitswerte My dargestellte Algorithmus genutzt werden. Das Ergebnis entspricht einer kombinierten Pulsweiten- und Amplitudenmodulation zur Helligkeitssteue- rung. Das Ergebnis dieser kombinierten Helligkeitssteuerung ist in Fig. 17 im Vergleich zu einer ausschließlichen Pulsweitenmodulation zur Helligkeitssteuerung (Fig. 16) dargestellt. Bei einer reinen Pulsweitenmodulation beträgt die Strom- amplitude bspw. konstant 100 μA. Die Pulsweite des ersten Pulses beträgt 6 von 10 Einheiten (6/10), wobei die aktive Dauer dieser Zeile ist 10 Einheiten beträgt (Zeilenadressierzeit von 10 Einheiten). Da 6 Einheiten größer als die Hälfte von 10 Einheiten und kleiner als 3A von 10 Einheiten ist, wird mit der gemischten Amplituden-Pulsweitenmodulation die Pulsweite des ersten Pulses auf 4/3 des ursprünglichen Wertes ausgedehnt. Gleichzeitig wird die Amplitude auf 3A der ursprünglichen Amplitude (d.h. im Beispiel 75 μA) reduziert. Dies ist auch Fig. 17 im Vergleich zu Fig. 16 zu entnehmen. Die Pulsweite des zweiten Pulses wird verdoppelt, während die Amplitude analog dazu halbiert wird. Der dritte und der fünfte Puls können nicht ausgedehnt werden, da ihre Pulsweiten nah bei der aktiven Dauer (Zeilenadressierzeit) der jeweiligen Zeile sind. Die Weite des vierten Pulses kann hingegen vervierfacht werden.
Es ist in Fig. 17 deutlich zu erkennen, dass die mittlere Amplitude des Betriebsstroms bei einer gemischten bzw. kombinierten Amplituden- und Pulsweitenmo- dulation zur Helligkeitssteuerung reduziert wird.
Natürlich können auch nur Teile der obigen, in Fig. 18 dargestellten Algorithmen angewendet werden. Diese Algorithmen gelten auch für die Single-Line-Matrix. Bei einer Multi-Line-Adressierung mit anderer Zeilenanzahl werden die Algo- rithmen in entsprechender Weise formuliert. Die Algorithmen richten sich nach der Quantifizierung der Stromquelle.
Mit dem vorliegenden Verfahren zur Ansteuerung von Matrixanzeigen und einer zur Durchführung des zuvor beschriebenen Verfahrens eingerichteten Display- Steuerung, auf welche sich die Erfindung auch bezieht, ist es also möglich, eine optimierte Ansteuerung von Matrixanzeigen zu erreichen. Diese kann zur Performancesteigerung, bspw. einer erhöhten Bildwiederholfrequenz, und/oder zur Reduzierung des für die Ansteuerung der einzelnen Pixel erforderlichen Betriebsstroms verwendet werden. Wesentliche Merkmale sind dabei, dass die Zeilenadressierzeit für jede Zeile in Abhängigkeit von der maximalen Helligkeit, die ein Pixel in dieser Zeile erreichen muss, abhängt und/oder die Matrixanzeige in mehrere separate Matrizen zerlegt wird, von denen einige eine Mehr- oder Multizeilenansteuerung repräsentieren.
Die vorliegende Erfindung bezieht sich auch auf eine Steuerung zur Durchführung des vorbeschriebenen Verfahrens. Dazu kann das beanspruchte Verfahren in einem anwendungsspezifischen IC (ASIC)1 wenn bspw. der Display-Controller und der Displaytreiber in einem Chip integriert sind, implementiert sein. Die Erzeugung von ti und h geschieht in dem Treiber. Die Matrix-Zerlegung wird mit einer kombinatorischen Logik realisiert, die einfach und schnell ist.
Da ein Bild und folglich auch die abgeleiteten Matrizen immer datenintensiv sind, wird ferner Speicher benötigt. Dieser Bedarf kann mit einem modernen Halbleiterprozess oder wie vorbeschrieben auch mit lokaler bzw. gemischter Optimierung reduziert werden. Natürlich kann das vorliegende Verfahren auch auf mehreren Chips aufgeteilt werden.

Claims

Patentansprüche:
1. Verfahren zur Ansteuerung von Matrixanzeigen (D), welche aus mehreren als Zeilen (i) und Spalten (j) ausgebildeten Reihen mit einzelnen Pixeln (ij) aufgebaut sind, wobei einzelne Reihen selektiv angesteuert werden, indem Zeilen (i) für eine bestimmte Zeilenadressierzeit (tj) aktiviert und die Spalten (j) korreliert zu der aktivierten Zeile (i) entsprechend der gewünschten Helligkeit (Dή) in den Pixeln (ij) mit einem Betriebsstrom (I) oder einer entsprechenden Spannung beaufschlagt werden, dadurch gekennzeichnet, dass die Zeilenadressierzeit (tj) für jede Zeile (i) in Abhängigkeit von der maximalen Helligkeit aller Spalten (D'max) der Zeile (i) festgelegt wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Ge- samtzeit (ΪFrame) zur Aktivierung aller Zeilen (i) konstant gehalten wird, so dass die Summe (Tsum) der Zeilenadressierzeiten (tj) über alle Zeilen der Gesamtzeit (TFrame) entspricht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Matrixanzeige (D) in mehrere Matrizen (S, M2, M3, M4) zerlegt wird, die separat angesteuert werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Zeilen (i) gleichzeitig angesteuert werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass benachbarte Zeilen (i, i+1 ) gleichzeitig angesteuert werden.
6. Verfahren nach Anspruch 3 und einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass eine Matrix (S), in der eine Zeile (i) angesteuert wird, und eine oder mehrere Matrizen (M2, M3, M4), in denen mehrere Zeilen (i) angesteuert werden, miteinander kombiniert werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge- kennzeichnet, dass für die Helligkeitssteuerung eine Pulsweitenmodulation verwendet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Helligkeitssteuerung eine Amplitudenmodulation verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass für die Helligkeitssteuerung eine Pulsweitenmodulation mit einer Amplitudenmodulation kombiniert wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Matrixanzeige (D) in eine Fluss-Matrix (d1) überführt werden, welche als Einträge Knoten aufweist, die dem Bedarf an Helligkeitsunterschieden einzelner Pixel in der Spalte entsprechen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Fluss- Matrix (d1) aus der Differenz zweier Matrizen abgebildet wird, wobei die erste Matrix aus der Matrixanzeige (D) und einer am Ende der Matrixanzeige (D) angehängten Zeile mit Nulleinträgen und die zweite Matrix aus der Matrixanzei- ge (D) und einer der Matrixanzeige (D) Zeile vorgeschalteten Zeile mit Nulleinträgen bestehen.
12. Verfahren nach Anspruch 10 oder 11 , dadurch gekennzeichnet, dass die Knoten durch als Kanten bezeichnete Pfeile verbunden sind, denen eine Belegung zugeordnet ist, welche vorzugsweise entsprechend ihrer Länge den Einträgen der mehreren, separat angesteuerten Matrizen (S, M2. M3, M4) entsprechen.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass jeder Zeile einer Matrix (S, M2. M3, M4) eine Kapazität zugeordnet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, der Kapazitätswert variabel ist und erhöht wird, bis eine gültige Zuordnung der Kanten erreicht ist.
15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass diejenigen Kapazitäten erhöht werden, die nach lokalen Kriterien ausgewählt werden.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass ein lokales Kriterium ein Min-Cut ist.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die Informationen vorangegangener MinCuts als Auswahlkriterium mitverwendet werden.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass die Schrittweite, mit welcher der Kapazitätswert erhöht wird, dynamisch angepasst wird.
19. Verfahren nach einem Ansprüche 10 bis 18, dadurch gekennzeichnet, dass die Matrixanzeige (D) in mehrere Submatrizen aufgeteilt wird und die Submatrizen (S, M2, M3, M4) separat in Sub-Fluss-Matrizen zerlegt werden.
20. Verfahren nach einem Ansprüche 10 bis 19, dadurch gekennzeichnet, dass eine gemischte lokale und globale Optimierung durchgeführt wird, wobei aus einer Sub-Fluss-Matrix eine oder wenige Zeilen von Multi-Line-Matrizen (M2, M3, M4) und/oder (Rest- )Single-Line-Matrizen (S) gewonnen werden.
21. Anwendung eines Verfahrens nach einem der Ansprüche 1 bis 20 zur Ansteuerung selbstleuchtender Displays.
22. Anwendung eines Verfahrens nach einem der Ansprüche 1 bis 20 zur Ansteuerung nicht-selbstleuchtender Displays.
EP06841084.4A 2005-12-30 2006-12-21 Verfahren zur ansteuerung von matrixanzeigen Not-in-force EP1966786B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005063159A DE102005063159B4 (de) 2005-12-30 2005-12-30 Verfahren zur Ansteuerung von Matrixanzeigen
PCT/EP2006/012362 WO2007079947A1 (de) 2005-12-30 2006-12-21 Verfahren zur ansteuerung von matrixanzeigen

Publications (2)

Publication Number Publication Date
EP1966786A1 true EP1966786A1 (de) 2008-09-10
EP1966786B1 EP1966786B1 (de) 2013-08-21

Family

ID=37946342

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06841084.4A Not-in-force EP1966786B1 (de) 2005-12-30 2006-12-21 Verfahren zur ansteuerung von matrixanzeigen

Country Status (6)

Country Link
US (1) US8456493B2 (de)
EP (1) EP1966786B1 (de)
JP (1) JP5313687B2 (de)
CN (1) CN101366069B (de)
DE (1) DE102005063159B4 (de)
WO (1) WO2007079947A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2436390B (en) 2006-03-23 2011-06-29 Cambridge Display Tech Ltd Image processing systems
DE102008024126A1 (de) 2008-05-19 2009-12-03 X-Motive Gmbh Verfahren und Treiber zum Ansteuern einer Passivmatrix-OLED-Anzeige
EP2254109A1 (de) * 2009-05-20 2010-11-24 Dialog Semiconductor GmbH Ansteuerung markierter mehrzeiliger Adressen
EP2254108A1 (de) * 2009-05-20 2010-11-24 Dialog Semiconductor GmbH Ansteuerung erweiterter mehrzeiliger Adressen
US8610650B2 (en) 2009-05-20 2013-12-17 Dialog Semiconductor Gmbh Advanced multi line addressing
CN101714348B (zh) * 2009-12-22 2012-04-11 中国科学院长春光学精密机械与物理研究所 混合叠加灰度级控制显示屏的驱动电路
CN102109719B (zh) * 2009-12-24 2012-06-27 晶宏半导体股份有限公司 基于四线的多线寻址技术驱动液晶显示装置的方法
EP2511899A1 (de) * 2011-04-13 2012-10-17 Dialog Semiconductor GmbH Verfahren und Vorrichtung zur Ansteuerung von Matrixdisplays
KR101824413B1 (ko) 2011-08-30 2018-02-02 삼성전자주식회사 휴대단말기의 동작 모드 제어 방법 및 장치
US10789892B2 (en) * 2015-03-11 2020-09-29 Facebook Technologies, Llc Dynamic illumination persistence for organic light emitting diode display device
KR102599600B1 (ko) 2016-11-23 2023-11-07 삼성전자주식회사 디스플레이 장치 및 그 구동 방법
US10366674B1 (en) * 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays
CN107393471B (zh) * 2017-08-01 2019-11-22 芯颖科技有限公司 多线寻址驱动方法及系统
CN107644620B (zh) * 2017-09-29 2019-10-15 北京小米移动软件有限公司 显示面板的控制方法、显示装置和存储介质
CN108389550B (zh) * 2018-01-31 2020-04-03 上海天马有机发光显示技术有限公司 显示屏的驱动方法及有机发光显示装置
CN109036272B (zh) * 2018-08-29 2020-07-24 芯颖科技有限公司 多线寻址驱动系统及方法
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN121583214A (zh) 2019-01-29 2026-02-27 奥斯兰姆奥普托半导体股份有限两合公司 视频墙、驱动器电路、控制系统及其方法
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
WO2020229576A2 (de) 2019-05-14 2020-11-19 Osram Opto Semiconductors Gmbh Beleuchtungseinheit, verfahren zur herstellung einer beleuchtungseinheit, konverterelement für ein opto-elektronisches bauelement, strahlungsquelle mit einer led und einem konverterelement, auskoppelstruktur, und optoelektronische vorrichtung
KR20210120106A (ko) 2019-02-11 2021-10-06 오스람 옵토 세미컨덕터스 게엠베하 광전자 부품, 광전자 조립체 및 방법
JP7604394B2 (ja) 2019-04-23 2024-12-23 エイエムエス－オスラム インターナショナル ゲーエムベーハー Ｌｅｄモジュール、ｌｅｄディスプレイモジュール、および当該モジュールを製造する方法
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR102947058B1 (ko) 2019-05-13 2026-04-01 에이엠에스-오스람 인터내셔널 게엠베하 다중 칩 캐리어 구조체
WO2020233873A1 (de) 2019-05-23 2020-11-26 Osram Opto Semiconductors Gmbh Beleuchtungsanordnung, lichtführungsanordnung und verfahren
CN114730824A (zh) 2019-09-20 2022-07-08 奥斯兰姆奥普托半导体股份有限两合公司 光电组件、半导体结构和方法
CN115240603A (zh) * 2021-04-23 2022-10-25 华为技术有限公司 一种背光模组的亮度调节方法及相关装置
JP2024046310A (ja) * 2022-09-22 2024-04-03 日亜化学工業株式会社 表示装置用駆動回路、表示装置、道路表示板、表示装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266488A (ja) * 1987-04-24 1988-11-02 矢崎総業株式会社 液晶ドツトマトリクス表示方式
JP3258092B2 (ja) * 1992-10-09 2002-02-18 シチズン時計株式会社 マトリクス液晶表示装置の駆動方法
WO1997016811A1 (en) * 1995-11-02 1997-05-09 Philips Electronics N.V. An electroluminescent display device
KR100225902B1 (ko) * 1996-10-12 1999-10-15 염태환 불규칙 어드레싱에 의한 표시 시스템의 계조 조정 방법
JP2001337649A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp プラズマディスプレイ装置
JP3870129B2 (ja) * 2001-07-10 2007-01-17 キヤノン株式会社 表示器の駆動方法及びそれを利用した表示装置
JP4075423B2 (ja) * 2002-03-20 2008-04-16 株式会社デンソー マトリクス型有機ｅｌ表示装置の駆動方法及び駆動装置
JP2005524107A (ja) * 2002-04-25 2005-08-11 ケンブリッジ ディスプレイ テクノロジー リミテッド ブランク・ラインをスキップする有機発光ダイオードのためのディスプレイ・ドライバ回路
JP4136670B2 (ja) 2003-01-09 2008-08-20 キヤノン株式会社 マトリクスパネルの駆動制御装置及び駆動制御方法
GB0421710D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421712D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB2429565B (en) 2005-08-23 2007-12-27 Cambridge Display Tech Ltd Display driving methods and apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007079947A1 *

Also Published As

Publication number Publication date
DE102005063159B4 (de) 2009-05-07
US8456493B2 (en) 2013-06-04
US20090195563A1 (en) 2009-08-06
DE102005063159A1 (de) 2007-07-05
CN101366069B (zh) 2012-10-10
WO2007079947A1 (de) 2007-07-19
CN101366069A (zh) 2009-02-11
JP5313687B2 (ja) 2013-10-09
EP1966786B1 (de) 2013-08-21
JP2009522590A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
DE102005063159B4 (de) Verfahren zur Ansteuerung von Matrixanzeigen
DE60219325T2 (de) Verfahren und einrichtung zur gammakorrektur
DE69921606T2 (de) Elektroliminizente anzeigeanordnung mit aktiven raster
DE69320930T2 (de) Flüssigkristallanzeigevorrichtung
DE69914302T2 (de) Elektrolumineszierende anzeigevorrichtungen mit aktiver matrix
DE60207192T2 (de) Aktivmatrixanzeige, organische aktivmatrix-elektro-lumineszenzanzeige und verfahren zu ihrer ansteuerung
DE69329868T2 (de) Vorrichtung und Verfahren zur Erzeugung chaotischer Signale
DE69533982T2 (de) Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren
DE69514285T2 (de) Speicherschaltungen für räumliche Lichtmodulatoren
DE69319207T2 (de) Anzeigevorrichtungen mit aktiver Matrix
DE69524145T2 (de) Durch verschiedene stromversorgungen gespeiste integrierte schaltung
DE602005004878T2 (de) Datentreiberschaltung, OLED (organische lichtemittierende Diode)-Anzeige mit der Datentreiberschaltung und Verfahren zur Ansteuerung der OLED-Anzeige
DE102018122049A1 (de) Anzeigeoptimierungstechniken für mikro-led-vorrichtungen und -arrays
DE60121650T2 (de) Verfahren und Einrichtung zur Graustufensteuerung von Anzeigetafeln
DE112005002415B4 (de) Mehrleitungsadressierungsverfahren und -vorrichtungen
DE69315029T2 (de) Anzeigevorrichtungen mit aktiver Matrix und Verfahren zu ihrer Ansteuerung
DE4143073A1 (de) Mehrschichtiges neuronales netzwerk
DE4031905A1 (de) Lcd-vorrichtung und verfahren zum darstellen von grautoenen mit einer solchen vorrichtung
DE4002670C2 (de)
WO2021139967A1 (de) Bildelement für eine anzeigevorrichtung und anzeigevorrichtung
WO2019057815A1 (de) Anordnung zum betreiben optoelektronischer halbleiterchips und anzeigevorrichtung
DE60218689T2 (de) Anzeigetreibereinrichtungen und ansteuerverfahren
DE112023000046T5 (de) Gate-Treibermodul und Anzeigepaneel
DE2625351A1 (de) Matrixschaltung und daraus gebildeter dekoder
DE69632526T2 (de) Multiplexerschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080721

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: WAHL, JUERGEN

Inventor name: XU, CHIHAO

Inventor name: EISENBRAND, FRIEDRICH

Inventor name: HITZELBERGER, CHRISTOPH

Inventor name: KARRENBAUER, ANDREAS

Inventor name: SOH, KIAN MIN

17Q First examination report despatched

Effective date: 20081119

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: X-MOTIVE GMBH

Owner name: OPTREX EUROPE GMBH

Owner name: MAX-PLANCK-GESELLSCHAFT ZUR FOERDERUNG DER WISSENS

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: MAX-PLANCK-GESELLSCHAFT ZUR FOERDERUNG DER WISSENS

Owner name: OPTREX EUROPE GMBH

Owner name: X-MOTIVE GMBH

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: MAX-PLANCK-GESELLSCHAFT ZUR FOERDERUNG DER WISSENS

Owner name: UNIVERSITAET DES SAARLANDES

Owner name: OPTREX EUROPE GMBH

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: UNIVERSITAET DES SAARLANDES

Owner name: KYOCERA DISPLAY EUROPE GMBH

Owner name: MAX-PLANCK-GESELLSCHAFT ZUR FOERDERUNG DER WISSENS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: G09G 5/18 20060101ALI20130212BHEP

Ipc: G09G 3/32 20060101AFI20130212BHEP

Ipc: G09G 3/20 20060101ALI20130212BHEP

Ipc: G06F 17/10 20060101ALI20130212BHEP

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 628495

Country of ref document: AT

Kind code of ref document: T

Effective date: 20130915

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502006013143

Country of ref document: DE

Effective date: 20131017

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20130821

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130626

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20131223

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20131221

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20131122

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

BERE Be: lapsed

Owner name: MAX-PLANCK-GESELLSCHAFT ZUR FORDERUNG DER WISSENS

Effective date: 20131231

Owner name: KYOCERA DISPLAY EUROPE G.M.B.H.

Effective date: 20131231

Owner name: UNIVERSITAT DES SAARLANDES

Effective date: 20131231

26N No opposition filed

Effective date: 20140522

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20131221

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502006013143

Country of ref document: DE

Effective date: 20140522

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131231

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131231

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131231

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131221

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 628495

Country of ref document: AT

Kind code of ref document: T

Effective date: 20131221

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131221

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20061221

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130821

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20160628

Year of fee payment: 10

Ref country code: DE

Payment date: 20160620

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20160621

Year of fee payment: 10

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502006013143

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20161221

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20170831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170102

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170701

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161221