EP1281203A2 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
EP1281203A2
EP1281203A2 EP01951487A EP01951487A EP1281203A2 EP 1281203 A2 EP1281203 A2 EP 1281203A2 EP 01951487 A EP01951487 A EP 01951487A EP 01951487 A EP01951487 A EP 01951487A EP 1281203 A2 EP1281203 A2 EP 1281203A2
Authority
EP
European Patent Office
Prior art keywords
semiconductor
semiconductor body
component according
elevation
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01951487A
Other languages
English (en)
French (fr)
Inventor
Michael Herfurth
Roland Rupp
Ilia Zverev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1281203A2 publication Critical patent/EP1281203A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the invention relates to a semiconductor component with at least two spatially separated, electrically interconnected semiconductor bodies.
  • a semiconductor power switch such as a MOS field-effect transistor, an IGBT or a bipolar transistor with, for example, a PN diode or a Schottky diode is connected in series in such a way that the drain contact of the switch is at the same potential as the anode contact of the diode.
  • Semiconductor components required for this should be inexpensive and compact and have low parasitic inductances.
  • the object of the invention is therefore to provide a semiconductor component with at least two spatially separated, electrically interconnected semiconductor bodies which does not have these disadvantages.
  • the object is achieved by a semiconductor component according to claim 1.
  • a semiconductor component according to the invention has at least two spatially separated, electrically interconnected semiconductor bodies in a common housing, the first semiconductor body being a compensation MOS
  • Field effect transistor for higher voltages and / or powers (such as a CoolMOS transistor) and a silicon carbide Schottky diode is provided as the second semiconductor body.
  • semiconductor components according to the invention can thus be manufactured much more compactly and cost-effectively, since both the compensation MOS field-effect transistor and the silicon carbide Schottky diode contribute to a substantial reduction in the power loss.
  • the two semiconductor bodies are preferably constructed and connected to one another in such a way that they together form a circuit breaker.
  • a third semiconductor body is also provided which is electrically connected to at least one of the other two semiconductor bodies, the three semiconductor bodies being interconnected to form a step-down converter or a step-up converter function.
  • the third semiconductor body can generally be mounted on one of the two other semiconductor bodies using the known soldering or adhesive processes on the base plate or chip-on-chip.
  • semiconductor bodies which are electrically connected to one another have a base plate to which the first semiconductor body is attached and an elevation arranged on the base plate to which the second semiconductor body is attached.
  • the edge termination which is planar on or near the top and optimized for the blocking voltage to be blocked, prevents an upside-down structure, since the equipotential surface of the conductive base plate prevents the field distribution both with and without a dielectric passivation layer on the top of the component negatively influenced in or above the edge. This effect does not occur due to the height offset of the two semiconductor bodies.
  • a higher compactness can be achieved in that the elevation has a base area that is smaller than the base area of the second semiconductor body attached to it.
  • the first semiconductor body can be arranged at least partially under the second semiconductor body.
  • the elevation in the region of the second semiconductor body has an electrically conductive contacting area. Accordingly, the second semiconductor body has an electrically conductive contact area in the area of the elevation. To assemble and contact the second semiconductor body, the contact areas of the elevation and the second semiconductor body are then soldered to one another or glued to one another in an electrically conductive manner.
  • a further contact is preferably made on a further contact area, which is arranged on a side of the second semiconductor body facing away from the elevation.
  • a bond connection is advantageously provided for further contacting.
  • the second semiconductor body can have a passivation layer on the side facing the elevation.
  • the passi- When exposing the contact window, that is to say the opening for the contact area, the coating layer can be designed such that the second semiconductor body is reliably adjusted to the elevation before the contact area is soldered (or glued).
  • Both the base plate and the elevation are preferably made of metal in order to be able to easily establish a conductive connection between the two semiconductor bodies.
  • a base plate made of metal With a base plate made of metal, the
  • Increase can be realized in that the increase is formed by embossing during the punching of the base plate. This means that both the base plate and the elevation can be created in one work step.
  • the increase preferably has a height relative to the base plate that is a multiple of the width of the edge termination of the second semiconductor body. This ensures reliable insulation of both semiconductor bodies.
  • the height is, for example, greater than 1 mm.
  • the silicon carbide diode used according to the invention preferably has a solderable or conductive adhesive-capable anode contact - metallization and a bondable cathode metallization, that is to say exactly reversed from the metallizations customary today.
  • a particular advantage of such an arrangement is that the thermal resistance is significantly improved by the upside-down structure, since the location of the maximum power loss that occurs is the PN or metal-semiconductor junction and this is the case with the invention Structure closer to the power sink at the soldered transition of the second semiconductor body and base plate, for example.
  • Diodes whose cathode is connected to an active potential and whose anode is connected to a static potential are particularly suitable, the base plate with the respective leaden anodes is connected. Such diodes are optimized with regard to their electromagnetic compatibility. In addition, in the case of such diodes, a significant reduction in the interference currents can be achieved by a cooling lug at anode potential, especially in the case of step-down converters.
  • Fig. 3 shows an application of a semiconductor device according to the invention in a circuit breaker
  • FIG 4 shows the use of a semiconductor component according to the invention in an arrangement for active power factor correction.
  • the base plate 1 shows a semiconductor component according to the invention (for the sake of clarity, without encapsulation of the housing) with a base plate 1, on which an elevation 2 is arranged, for example by stamping.
  • the increase is rectangular, but it can also have other, for example, round or oval shapes in the same way.
  • the base plate 1 also has a first semiconductor body, for example a MOS field-effect transistor (such as a CoolMOS transistor) soldered for higher voltages and higher powers, so that there is an electrical contact between the MOS field-effect transistor and a connection of the MOS field-effect transistor 3 results.
  • the other two connections of the MOS field-effect transistor 3 are each connected to a connection contact 4 or 5 by bonds.
  • the connection contacts 4 and 5 are fastened to the base plate 1 in the same way as a connection contact 6 in an electrically insulated manner.
  • a connection contact 7 is electrically conductively connected to the base plate 1 and fastened to it.
  • connection contacts 4 and 5 are electrically connected to the connection contacts 4 and 5 by means of bonding wires 8 and 9.
  • the connection contact 6 is also provided for bonding to a second semiconductor body, not shown in FIG. 1, which is applied to the elevation 2.
  • a bonding wire 10 goes from the connection contact 6 to the top of a semiconductor body, which is shown in FIG. 2 is shown in more detail.
  • a diode 11 is provided as the second semiconductor body, which, in addition to the actual semiconductor structure 12, has a bondable contacting surface 13 on its upper side and a solderable contacting surface 14 on the side facing the elevation 2.
  • the contact surface is soldered to the elevation 2 on the one hand for the purpose of an electrical connection and on the other hand for the purpose of mechanical fixing to the elevation 2.
  • the height h of the elevation 2 is dimensioned such that it is a multiple of the width of the edge termination r (not shown to scale in the drawing). The height h is measured as the distance between the underside of the passivation layer 15 and the top of the metal base plate 3.
  • FIG. 3 An application example for a semiconductor component according to the invention is shown in FIG. 3.
  • the second semiconductor body is provided by a diode 16 designed as a silicon carbide diode, with a cathode K as the first connection and an anode A as the second connection. It is connected in series with the controlled path of a MOS field-effect transistor 17 and serves as a freewheeling diode in the exemplary embodiment.
  • a load 20 lies parallel to the diode 16, the series circuit comprising the diode 16 and the transistor 17 being supplied by a high-voltage voltage source 21.
  • FIG. 4 In another, in Fig. 4, three semiconductor bodies are combined in a single semiconductor component according to the invention.
  • An integrated circuit 22, a compensation MOS field effect transistor for high powers and voltages (CoolMOS) 23 and a silicon carbide Schottky diode 24 are combined to form a single semiconductor component.
  • the integrated circuit 22 and the compensation MOS field effect transistor 23 are applied to a base plate 25, the one Elevation 26 (corresponding to the configurations in FIG. 1 and FIG. 2) on which the silicon carbide diode 24 (corresponding to FIG. 2) is mounted.
  • the integrated circuit 22 can, however, also be mounted on the switch 23 in a chip-on-chip assembly.
  • the integrated circuit 22, the compensation MOS field-effect transistor 23 and the silicon carbide diode 24 are connected to one another in such a way that the integrated circuit 22 drives the gate G of the compensation MOS field-effect transistor 23, the source S is connected to a connection of a voltage source and its drain D with the interposition of a choke 27 to the other connection of a voltage source.
  • the voltage source is formed by a bridge rectifier 28, which is fed with an AC voltage 29.
  • the drain connection of the compensation MOS field-effect transistor 23 is also connected to the anode A of the silicon carbide diode 24, the cathode K of which is coupled to the one pole of the supply voltage source via a smoothing capacitor 30.
  • the anode of the silicon carbide diode 24 is connected to the drain connection of the compensation MOS field-effect transistor 23 via the base plate 25 in conjunction with the elevation 26.
  • the exemplary embodiment shows an arrangement for correcting the power factor (power Factor correction).
  • IEC / EN 61 000-3-2 specifies the limit values for the harmonic content for the input current for consumers with an input power of more than 75 W. This applies to all devices that are supplied by the public network. Devices with a diode rectifier and subsequent DC link capacitor have a poor power factor (around 0.6). The input current is strongly not sinusoidal (distorted in pulse form). A correction of the power factor is therefore necessary. A purely passive solution with a large input choke brings a slightly improved input current curve with a power factor of around 0.75. However, the requirements regarding the harmonic content are only met to a limited extent.
  • An active power factor correction based on a step-up converter enables better results. With this arrangement, a power factor of over 0.98 can be achieved.
  • three semiconductor components are generally required: a power switch (for example power MOS field-effect transistor or IGBT), a power diode and an integrated control unit. These three semiconductor components have hitherto usually been built up in a discrete form on a circuit board, each semiconductor component having its own housing. As a result, the space requirement was considerable.
  • a semiconductor component according to the invention with silicon carbide Schottky diode and a compensation MOS field effect transistor for high powers and voltages (CoolMOS) based on a step-up converter topology is used.
  • the individual elements are combined in a single housing with suitable heat dissipation, such as TO-220 (also full pack) or TO-247.
  • a housing reduction can also be achieved for very high outputs and / or very high voltages.
  • a lower power loss is achieved by using a silicon carbide Schottky diode for high voltages.
  • the heat generated by their lower power loss can be dissipated more easily.
  • the use of a compensation MOS field effect transistor for high voltages and powers requires less space, since this type of transistor requires a much smaller chip area compared to other power transistors. This makes it possible to also integrate the integrated circuit provided for control into the common housing.
  • a compensation MOS field-effect transistor has smaller capacitances, which in turn leads to smaller switching losses and thereby also reduces the heat loss that arises.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miternander verbundenen Halbleiterkörpern (3, 11) vorgestellt, bei dem als erster Halbleiterkörper (3) ein Kompensations-MOS-Feldeffekttransistor (23) und als zweiter Halbleiterkörper (11) eine Silizium-Carbid-Schottky-Diode vorgesehen ist.

Description

Beschreibung
Halbleiterbauelement
Die Erfindung betrifft ein Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern.
Beispielsweise bei Schaltnetzteilen und insbesondere bei Po- wer-Factor-Controllern, bei asymmetrischen Halbbrücken, bei Antriebsumrichtern für Switched-Reluctance-Motoren wird ein Halbleiterleistungsschalter wie bespielsweise ein MOS- Feldeffekttransistor, ein IGBT oder ein Bipolar-Transistor mit beispielsweise einer PN-Diode oder einer Schottky-Diode seriell verschaltet derart, dass der Drain-Kontakt des Schalters auf gleichem Potential wie der Anodenkontakt der Diode liegt. Hierfür benötigte Halbleiterbauelemente sollen kostengünstig und kompakt sein sowie niedrige parasitäre Induktivitäten aufweisen.
Üblich ist es dabei, die Schaltung mit diskreten Bauelementen oder in S D-Technik (Surface Mounted Device) auf einer Platine aufzubauen oder ein DCB-Substrat mit lötfähigen Halbleiterchips zu bestücken. Ein isolierendes Substrat wird auch in Bauteilen mit umpresstem Gehäuse (zum Beispiel TO-220, TO-247 oder ähnliche) eingesetzt. Daneben werden auch geteilte Bodenplatten (Leadframes) mit voneinander isolierten Metallinseln verwendet. Problematisch ist dabei häufig die starke Wärmeentwicklung der einzelnen Halbleiterkorper, so dass ein kompakter Aufbau nicht möglich ist.
Aufgabe der Erfindung ist es daher, ein Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern anzugeben, das diese Nachteile nicht aufweist. Die Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 gelöst .
Ausgestaltungen und Weiterbildungen des Erf indungsgedankens sind Gegenstand von Unteransprüchen .
Ein erfindungsgemäßes Halbleiterbauelement hat mindestens zwei räumlich voneinander getrennte, elektrisch miteinander verbundene Halbleiterkorper in einem gemeinsamen Gehäuse, wo- bei als erster Halbleiterkorper ein Kompensations-MOS-
Feldeffekttransistor für höhere Spannungen und/oder Leistungen (wie beispielsweise ein CoolMOS-Transistor) und als zweiter Halbleiterkorper eine Silizium-Carbid-Schottky-Diode vorgesehen ist .
Vorteilhafterweise können somit erfindungsgemäße Halbleiterbauelemente wesentlich kompakter und kostengünstiger hergestellt werden, da sowohl der Kompensations-MOS-Feldeffekt- transistor als auch die Silizium-Carbid-Schottky-Diode zu ei- ner wesentlichen Verringerung der Verlustleistung beitragen.
Bevorzugt sind die zwei Halbleiterkorper derart aufgebaut und miteinander verschaltet, dass sie zusammen einen Leistungsschalter bilden.
Bei einer Weiterbildung der Erfindung ist zudem ein dritter Halbleiterkorper vorgesehen, der zumindest mit einem der beiden anderen Halbleiterkorper elektrisch verbunden ist, wobei die drei Halbleiterkorper eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander verschaltet sind. Der dritte Halbleiterkorper kann ebenso wie integrierte Schaltungen im Allgemeinen mit den bekannten Löt- oder Klebeprozessen auf der Bodenplatte oder Chip-on-Chip auf einem der beiden anderen Halbleiterkorper montiert werden.
Bei einer anderen Weiterbildung der Erfindung weist das Halbleiterbauelement neben zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern eine Bodenplatte, an der der erste Halbleiterkorper befestigt ist, und eine auf der Bodenplatte angeordnete Erhöhung, an der der zweite Halbleiterkorper befestigt ist, auf. An sich verhin- dert der planar auf oder nahe an der Oberseite liegende, für die zu blockierende Sperrspannung optimierten Randabschluss einen Upside-Down-Aufbau, da sowohl mit als auch ohne eine dielektrische PassivierungsSchicht auf der Oberseite des Bauelementes die Äquipotentialfläche der leitenden Bodenplatte die Feldverteilung im oder über dem Randabschluss negativ be- einflusst. Durch den Höhenversatz der beiden Halbleiterkorper tritt dieser Effekt jedoch nicht auf.
Eine höhere Kompaktheit kann dadurch erzielt werden, dass die Erhöhung eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers. Somit kann beispielsweise der erste Halbleiterkorper zumindest teilweise unter dem zweiten Halbleiterkorper angeordnet werden.
Zum Zwecke einer leichteren Kontaktierung weist die Erhöhung im Bereich des zweiten Halbleiterkörpers eine elektrisch leitende Kontaktierungsfläche auf. Entsprechend weist der zweite Halbleiterkorper im Bereich der Erhöhung eine elektrisch lei- tende Kontaktierungsflache auf. Zur Montage und Kontaktierung des zweiten Halbleiterkörpers werden dann die Kontaktierungs- flächen von Erhöhung und zweitem Halbleiterkorper miteinander verlötet oder elektrisch leitfähig miteinander verklebt.
Eine weitere Kontaktierung erfolgt bevorzugt auf einer weiteren Kontaktierungsflache, die an einer der Erhöhung abgewandten Seite des zweiten Halbleiterkörpers angeordnet ist. Zur weiteren Kontaktierung ist vorteilhafterweise eine Bond-Verbindung vorgesehen.
Der zweite Halbleiterkorper kann auf der der Erhöhung zugewandten Seite eine Passivierungsschicht aufweisen . Die Passi- vierungsschicht kann bei der Freilegung des Kontaktfensters, also der Öffnung für die Kontaktierungsfläche so gestaltet werden, dass der zweite Halbleiterkorper vor der Lötung (oder Klebung) der Kontaktierungsfläche zuverlässig auf der Erhö- hung justiert wird.
Bevorzugt werden sowohl Bodenplatte als auch Erhöhung aus Metall gefertigt, um auf einfache Weise eine leitende Verbindung zwischen den beiden Halbleiterkörpern herstellen zu kön- nen. Bei einer aus Metall gefertigten Bodenplatte kann die
Erhöhung dadurch realisiert werden, dass während des Stanzens der Bodenplatte die Erhöhung durch Prägen ausgebildet wird. Damit kann in einem Arbeitsgang sowohl die Bodenplatte als auch die Erhöhung erzeugt werden.
Die Erhöhung weist bevorzugt eine Höhe gegenüber der Bodenplatte auf , die ein mehrfaches der Breite des Randabschlusses des zweiten Halbleiterkörpers beträgt . Damit wird eine zuverlässige Isolation beider Halbleiterkorper erreicht . Für ein für 600 V ausgelegtes Halbleiterbauelement ist die Höhe beispielsweise größer als 1 mm.
Die erfindungsgemäß verwendete Silizium-Carbid-Diode hat bevorzugt eine lötfähige oder leitkleberfähige Anodenkontakt - Metallisierung und eine bondfähige Kathodenmetallisierung, also genau vertauscht gegenüber den heute üblichen Metallisierungen. Ein besonderer Vorteil bei einer derartigen Anordnung besteht darin, dass der Wärmewiderstand durch den Upsi- de-Down-Aufbau wesentlich verbessert wird, da der Ort der ma- ximal auftretenden Verlustleistung der PN- bzw. Metall-Halbleiter-Übergang ist und dieser beim erfindungsgemäßen Aufbau näher zur Verlustleistungssenke am beispielsweise gelöteten Übergang von zweitem Halbleiterkorper und Bodenplatte liegt .
Es eignen sich insbesondere solche Dioden, deren Kathode an ein aktives Potential und deren Anode an ein ruhendes Potential angeschlossen sind, wobei die Bodenplatte mit den j ewei- ligen Anoden verbunden ist. Derartige Dioden sind hinsichtlich ihrer elektromagnetischen Verträglichkeit optimiert. Darüber hinaus kann bei derartigen Dioden durch eine Kühlfahne auf Anodenpotential speziell bei Tiefsetzstellern eine er- hebliche Reduzierung der Störströme erreicht werden.
Bei sämtlichen Anwendungen erfindungsgemäßer Halbleiterbauelemente ist ein Einbau einer zusätzlichen Isolierschicht nicht erforderlich und für den Anwender treten auch keine Isolationsprobleme bei der direkten Montage des Bauteils auf einem Kühlkörper auf, wie dies bei Verwendung beispielsweise einer geteilten Bodenplatte (Leadframe) der Fall ist.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:
Fig. 1 den Aufbau einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement,
Fig. 2 die Montage eines Halbleiterkörpers auf einer Erhöhung einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement,
Fig. 3 eine Anwendung eines erfindungsgemäßen Halbleiterbauelements bei einem Leistungsschalter und
Fig. 4 die Anwendung eines erfindungsgemäßen Halbleiterbauelements bei einer Anordnung zur aktiven Lei- stungsfaktorkorrektur.
Fig. 1 zeigt ein erfindungsgemäßes Halbleiterbauelement (der besseren Übersicht wegen ohne Gehäuseumspritzung) mit einer Bodenplatte 1, auf der beispielsweise durch Prägen eine Erhö- hung 2 angeordnet ist. Beim Ausführungsbeispiel ist die Erhöhung rechteckför ig, sie kann jedoch in gleicher Weise auch andere zum Beispiel runde oder ovale Formen haben. Auf der Grundplatte 1 neben der Erhöhung 2 auch ein erster Halbleiterkorper, beispielsweise ein MOS-Feldeffekttransistor (wie etwa CoolMOS-Transistor) für höhere Spannungen und höhere Leistungen aufgelötet, so dass sich ein elektrischer Kontakt zwischen dem MOS-Feldeffekttransistor und einem Anschluss des MOS-Feldeffekttransistors 3 ergibt . Die anderen beiden Anschlüsse des MOS-Feldeffekttransistors 3 sind mit jeweils einem Anschlusskontakt 4 bzw. 5 durch Bondungen verbunden. Die Anschlusskontakte 4 und 5 sind gegenüber der Bodenplatte 1 ebenso wie ein Anschlusskontakt 6 elektrisch isoliert an dieser befestigt . Ein Anschlusskontakt 7 ist schließlich elektrisch leitend mit der Bodenplatte 1 verbunden und an dieser befestigt .
Die nicht direkt mit der Bodenplatte 1 verbundenen Kontakte des MOS-Feldeffekttransistors 3 sind mittels Bonddrähten 8 und 9 mit den Anschlusskontakten 4 und 5 elektrisch verbunden. Auch der Anschlusskontakt 6 ist dabei für eine Bondung mit einem in Fig. 1 nicht dargestellten zweiten Halbleiter- körper, der auf die Erhöhung 2 aufgebracht ist, vorgesehen.
Von dem Anschlusskontakt 6 geht dabei ein Bonddraht 10 zu der Oberseite eines Halbleiterkörpers , der in Fig . 2 näher dargestellt ist .
Als zweiter Halbleiterkorper ist eine Diode 11 vorgesehen, die neben der eigentlichen Halbleiterstruktur 12 an deren Oberseite eine bondfähige Kontaktierungfläche 13 sowie auf der der Erhöhung 2 zugewandten Seite eine lötbare Kontaktierungsfläche 14 aufweist . Die Kontaktierungsfläche ist dabei mit der Erhöhung 2 einerseits zum Zwecke einer elektrischen Verbindung und andererseits zum Zwecke der mechanischen Fixierung mit der Erhöhung 2 verlötet . Um die lötbare Kontaktierungsfläche 14 herum befindet sich eine Passivierungs- schicht 15 ( zum Beispiel 40 μm Polyimid) , die im Bereich der lötbaren Kontaktierungsfläche 14 eine Aussparung aufweist dergestalt , dass ein Kontaktfenster entsteht, welches die Diode 11 vor dem Löten zuverlässig auf der Erhöhung justiert . Die Höhe h der Erhöhung 2 ist dabei so bemessen, dass sie ein Mehrfaches der Breite des Randabschlusses r beträgt (in der Zeichnung nicht maßstabsgetreu dargestellt) . Die Höhe h be- misst sich dabei als Abstand zwischen der Unterseite der Pas- sivierungsschicht 15 und der Oberseite der metallenen Bodenplatte 3 .
Ein Anwendungsbeispiel für ein erfindungsgemäßes Halbleiterbauelement ist in Fig. 3 dargestellt . Dort ist der zweite Halbleiterkorper durch eine als Silizium-Carbid-Diode ausgebildete Diode 16 gegeben mit einer Kathode K als erstem An- schluss und einer Anode A als zweitem Anschluss . Sie ist in Reihe mit der gesteuerten Strecke eines MOS-Feldeffekttransistor 17 geschaltet und dient beim Ausführungsbeispiel als Freilauf diode . Eine Last 20 liegt dabei parallel zur Diode 16 , wobei die Speisung der Reihenschaltung aus Diode 16 und Transistor 17 durch eine Hochvoltspannungsquelle 21 erfolgt . Bei mit der Bodenplatte (Leadframe) verbundener Anode A und auf der Oberseite liegender Kathode K befindet sich die Anode A auf dem ruhenden Potential . Damit wird über die relativ große Kapazität 18 kein Störstrom mehr in den Masse-Kreis eingekoppelt . Nur die sehr viel kleinere Kapazität 19 der Kathode K gegenüber der als Kühlkörper dienenden Bodenplatte liegt auf einem zeitlich veränderlichen Potential . Da aber die Kapazität 19 der Kathode K sehr klein ist, wird eine Ein- kopplung von Störströmen in den Masse-Kreis zuverlässig unterdrückt .
Bei einem anderen, in Fig . 4 gezeigten Anwendungsbeispiel werden drei Halbleiterkorper in einem einzigen erfindungsgemäßen Halbleiterbauelement zusammengefasst . Dabei sind eine integrierte Schaltung 22 , ein Kompensations-MOS-Feldef fekt- transistor für hohe Leistungen und Spannungen (CoolMOS) 23 sowie eine Silizium-Carbid-Schottky-Diode 24 zu einem einzi- gen Halbleiterbauelement zusammengefasst . Die integrierte Schaltung 22 und der Kompensations-MOS-Feldef fekttransistor 23 sind dabei auf eine Bodenplatte 25 aufgebracht , die eine Erhöhung 26 (entsprechend den Ausgestaltungen in Fig. 1 und Fig. 2) aufweist, an der die Silizium-Carbid-Diode 24 (entsprechend Fig. 2) montiert ist. Die integrierte Schaltung 22 kann aber auch in Chip-on-Chip-Montage auf dem Schalter 23 angebracht werden.
Intern sind die integrierte Schaltung 22, der Kompensations- MOS-Feldeffekttransistor 23 und die Silizium-Carbid-Diode 24 derart miteinander verschaltet, dass die integrierte Schal- tung 22 das Gate G des Kompensations-MOS-Feldeffekttransis- tors 23 ansteuert, dessen Source S mit einem Anschluss einer Spannungsquelle und dessen Drain D unter Zwischenschaltung einer Drossel 27 mit dem anderen Anschluss einer Spannungs- guelle verbunden ist. Die Spannungsquelle wird dabei durch einen Brückengleichrichter 28 gebildet, der mit einer Wechselspannung 29 gespeist wird. Der Drainanschluss des Kompensations-MOS-Feldeffekttransistor 23 ist zudem mit der Anode A der Silizium-Carbid-Diode 24 verbunden, deren Kathode K über einen Glättungskondensator 30 mit dem einen Pol der Versor- gungsspannungsquelle gekoppelt ist. Die Verbindung der Anode der Silizium-Carbid-Diode 24 mit dem Drainanschluss des Kom- pensations-MOS-Feldeffekttransistors 23 erfolgt dabei über die Bodenplatte 25 in Verbindung mit der Erhöhung 26. Insgesamt zeigt das Ausführungsbeispiel eine Anordnung zur Korrek- tur des Leistungsfaktors (Power-Factor-Correction) .
Durch IEC/EN 61 000-3-2 sind nämlich die Grenzwerte für den Oberschwingungsgehalt für den Eingangsstroms für Verbraucher mit mehr als 75 W Eingangsleistung festgelegt. Das gilt für alle Geräte, die vom öffentlichen Netz versorgt werden. Bei Geräten mit Diodengleichrichter und nachfolgendem Zwischen- kreiskondensator kommt es zu einem schlechten Leistungsfaktor (rund 0,6). Der Eingangsstrom ist stark nicht sinusförmig (pulsförmig verzerrt) . Demnach ist eine Korrektur des Lei- stungsfaktors notwendig. Eine rein passive Lösung mit einer großen Eingangsdrossel bringt zwar einen leicht verbesserten Eingangsstromverlauf mit einem Leistungsfaktor von etwa 0,75. Die Forderungen bezüglich des Oberschwingungsgehaltes werden aber nur bedingt eingehalten.
Bessere Ergebnisse ermöglicht eine aktive Leistungsfaktor- Korrektur auf der Basis eines Hochsetzstellers wie er beispielsweise in Fig. 4 gezeigt ist. Mit dieser Anordnung kann ein Leistungsfaktor von über 0,98 erzielt werden. Bei der Realisierung einer Anordnung zur aktiven Leistungsfaktor- Korrektur werden in der Regel drei Halbleiter-Bauelemente benötigt: ein LeistungsSchalter (zum Beispiel Leistungs-MOS- Feldeffekttransistor oder IGBT) , eine Leistungsdiode und eine integrierte Steuereinheit. Diese drei Halbleiterbauelemente sind bisher üblicherweise in diskreter Form auf einer Platine aufgebaut worden, wobei jedes Halbleiterbauelement sein eigenes Gehäuse hatte. Dadurch war der Platzbedarf erheblich.
Bei der in Fig. 4 gezeigten Anordnung zur Leistungsfaktor- Korrektur wird ein erfindungsgemäßes Halbleiterbauelement mit Silizium-Carbid-Schottky-Diode und einem Kompensations-MOS- Feldeffekttransistor für hohe Leistungen und Spannungen (CoolMOS) auf Basis einer Hochsetzsteller-Topologie einge- setzt. Die einzelnen Elemente sind jedoch in einem einzigen Gehäuse mit geeigneter Verlustwärmeabfuhr wie beispielsweise TO-220 (auch Fullpack) oder TO-247 zusammengefasst.
Durch Zusammenwirken verschiedener Maßnahmen kann eine Gehäu- severkleinerung auch für sehr hohe Leistungen und/oder sehr hohe Spannungen erzielt werden.
So wird beispielsweise eine geringere Verlustleistung durch den Einsatz einer Silizium-Carbid-Schottky-Diode für hohe Spannungen erreicht. Die durch deren geringere Verlustleistung entstehende Wärme kann leichter abgeführt werden. Des Weiteren bietet der Einsatz eines Kompensations-MOS-Feld- effekttransistor für hohe Spannungen und Leistungen einen geringeren Platzbedarf, da dieser Transistortyp eine viel kleinere Chipfläche im Vergleich zu anderen Leistungstransistoren benötigt. Dadurch ist es möglich, auch die zur Steuerung vorgesehene integrierte Schaltung in das gemeinsame Gehäuse mit zu integrieren. Des Weiteren verfügt ein Kompensations-MOS- Feldeffekttransistor über kleinere Kapazitäten, was wiederum zu kleineren Schaltverlusten führt und dadurch ebenfalls die entstehende Verlustwärme reduziert.
Schließlich kann durch optimale Abstimmung der einzelnen Komponenten aufeinander eine Reduzierung der Gesamtsystemkosten, eine Reduzierung des Volumens, eine Reduzierung des Gewichts, eine Reduzierung der Verlustleistung (kleinere Kühlkörper notwendig) , Reduzierung des Montageaufwands sowie die Erhöhung des Wirkungsgrades erzielt werden.
Bezugszeichenliste
1 Bodenplatte
2 Erhöhung
3 MOS-Feldeffekttransistor 4 Anschlusskontakt
5 Anschlusskontakt
6 Anschlusskontakt
7 Anschlusskontakt
8 Bonddrähte 9 Bonddrähte
10 Bonddraht
11 Diode
12 Halbleiterstruktur
13 Kontaktierungsfläche 14 Kontaktierungsfläche
15 Passivierungsschicht
16 Diode
17 MOS-Feldeffekttransistor
18 Kapazität 19 Kapazität
20 Last
21 Hochvollspannungsquelle
22 integrierte Schaltung
23 Ko pensations-MOS-FET 24 Silizium-Karbid-Diode
25 Bodenplatte
26 Erhöhung
27 Drossel
28 Brückeng1eiehrichter 29 WechselSpannung h Höhe r Randabschluss
A Anode
K Kathode G Gate
D Drain
S Source

Claims

Patentansprüche
1. Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11) in einem gemeinsamen Gehäuse, bei dem als erster Halbleiterkorper ein Kompensations-MOS-Feldeffekt- transistor (23) für höhere Spannungen und/oder Leistungen und als zweiter Halbleiterkorper eine Silizium-Carbid-Schottky- Diode (16) vorgesehen ist.
2. Halbleiterbauelement nach Anspruch 1, bei dem die zwei Halbleiterkorper (3, 11) einen Leistungsschalter bildend aufgebaut und miteinander verschaltet sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2 , bei dem zudem ein dritter Halbleiterkorper (22) vorgesehen ist, der zumindest mit einem der beiden anderen Halbleiterkorper (3, 11) elektrisch verbunden ist, und die drei Halbleiterkorper (3, 11, 22) eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander verschaltet sind.
4. Halbleiterbauelement nach Anspruch 1, 2 oder 3, bei dem der erste Halbleiterkorper (3) an einer Bodenplatte (1) befestigt ist und der zweite Halbleiterkorper (11) an einer auf der Bodenplatte (1) angeordneten Erhöhung (2) befestigt ist.
5. Halbleiterbauelement nach Anspruch 4, bei dem die Erhöhung (2) eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers (11) .
6. Halbleiterbauelement nach Anspruch 4 oder 5, bei dem die Erhöhung (2) im Bereich des zweiten Halbleiterkörpers (11) eine elektrisch leitende Kontaktierungsfläche (2) aufweist; der zweite Halbleiterkorper (11) im Bereich der Erhöhung (2) eine elektrisch leitende Kontaktierungsfläche (14) aufweist; und die Kontaktierungsflachen (2, 14) von Erhöhung (2) und zweitem Halbleiterkorper (11) miteinander verlötet oder elektrisch leitend verklebt sind.
7. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der zweite Halbleiterkorper (11) auf einer der Erhöhung (2) abgewandten Seite eine weitere Kontaktierungsfläche (13) aufweist, an der eine Bondverbindung vorgesehen ist.
8. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der zweite Halbleiterkorper (11) auf der der Erhöhung (2) zugewandten Seite eine Passivierungsschicht (15) mit einem Kon- taktfenster aufweist und das Kontaktfenster so gestaltet ist, dass der zweite Halbleiterkorper (11) auf der Erhöhung (2) justiert wird.
9. Halbleiterbauelement nach einem der vorherigen Ansprü- ehe, bei dem die Erhöhung (2) und die Bodenplatte (1) aus Metall gefertigt sind und die Erhöhung durch Prägen während des Stanzens der Bodenplatte (1) realisiert wird.
10. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem die Erhöhung (2) gegenüber der Bodenplatte (1) eine Höhe (h) aufweist, die ein Mehrfaches der Breite (r) des Randabschlus- ses des zweiten Halbleiterkörpers (11) beträgt.
11. Halbleiterbauelement nach der vorherigen Ansprüche, bei dem der zweite Halbleiterkorper (11) eine lötfähige Anodenkontakt-Metallisierung und eine bondfähige Kathodenkontakt- Metallisierung aufweist.
12. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der dritte Halbleiterkorper (22) an der Bodenplatte (1) oder auf einem der anderen Halbleiterkorper befestigt ist.
13. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem als Diodenelement bzw. als Diode eine Diode (16) vorgesehen ist, deren Kathode (K) an ein aktives Potential und deren Anode (A) an ein ruhendes Potential angeschlossen ist, wobei die Bodenplatte mit der Anode (A) verbunden ist.
EP01951487A 2000-05-08 2001-05-08 Halbleiterbauelement Withdrawn EP1281203A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2000122268 DE10022268B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE10022268 2000-05-08
PCT/EP2001/005216 WO2001086722A2 (de) 2000-05-08 2001-05-08 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
EP1281203A2 true EP1281203A2 (de) 2003-02-05

Family

ID=7641119

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01951487A Withdrawn EP1281203A2 (de) 2000-05-08 2001-05-08 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US6995467B2 (de)
EP (1) EP1281203A2 (de)
JP (1) JP3947669B2 (de)
DE (1) DE10022268B4 (de)
WO (1) WO2001086722A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301693B4 (de) * 2003-01-17 2006-08-24 Infineon Technologies Ag MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
US7227198B2 (en) * 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
US8188596B2 (en) * 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
JP6520437B2 (ja) 2015-06-12 2019-05-29 富士電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
CH668667A5 (de) * 1985-11-15 1989-01-13 Bbc Brown Boveri & Cie Leistungshalbleitermodul.
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US6013950A (en) * 1994-05-19 2000-01-11 Sandia Corporation Semiconductor diode with external field modulation
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US5814885A (en) * 1997-04-28 1998-09-29 International Business Machines Corporation Very dense integrated circuit package
DE29724081U1 (de) * 1997-12-19 2000-01-13 Siemens AG, 80333 München Elektrische Schaltungsanordnung zur Transformation von magnetischer Feldenergie in elektrische Feldenergie
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0186722A3 *

Also Published As

Publication number Publication date
JP3947669B2 (ja) 2007-07-25
US6995467B2 (en) 2006-02-07
US20030089980A1 (en) 2003-05-15
JP2003533049A (ja) 2003-11-05
DE10022268A1 (de) 2001-11-29
WO2001086722A3 (de) 2002-05-23
WO2001086722A2 (de) 2001-11-15
DE10022268B4 (de) 2005-03-31

Similar Documents

Publication Publication Date Title
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102012202765B3 (de) Halbleitermodul
DE112015000245T5 (de) Halbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE102012218579A1 (de) Niederinduktives kondensatormodul und leistungssystem mit niederinduktivem kondensatormodul
DE19900603A1 (de) Elektronisches Halbleitermodul
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE102022116833B4 (de) Halbleiterpackage mit niederparasitischer Verbindung zu einer passiven Vorrichtung und Verfahren zum Bestücken einer Halbleiterbaugruppe
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102022120776A1 (de) Leistungswandlermodul
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102020106406B4 (de) Leistungshalbleitermodul
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE102018129689B4 (de) Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage
DE10103144A1 (de) Halbbrückenschaltung
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
DE10022268B4 (de) Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE10122191A1 (de) Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020917

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): SE

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20060523