EP1275155A1 - Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür - Google Patents

Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür

Info

Publication number
EP1275155A1
EP1275155A1 EP01925378A EP01925378A EP1275155A1 EP 1275155 A1 EP1275155 A1 EP 1275155A1 EP 01925378 A EP01925378 A EP 01925378A EP 01925378 A EP01925378 A EP 01925378A EP 1275155 A1 EP1275155 A1 EP 1275155A1
Authority
EP
European Patent Office
Prior art keywords
layer
emitter
contact
connection contact
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01925378A
Other languages
English (en)
French (fr)
Inventor
Stefan Kraus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP01925378A priority Critical patent/EP1275155A1/de
Publication of EP1275155A1 publication Critical patent/EP1275155A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Definitions

  • H eterobipolar transistor having a T-shaped emitter connection contact and production method thereof
  • the invention relates to a method for producing a heterobipolar transistor according to the features of patent claim 1 and a heterobipolar transistor according to the preamble of patent claim 9.
  • the invention thus lies in the technical field of production processes for semiconductor components which consist of a number of epitaxially grown semiconductor layers.
  • components based on the InGaP / GaAs material system have been known for some time, which have a number of advantages over those components based on the AlGaAs / GaAs material system.
  • InGaP / GaAs heterobipolar transistors consist, for example, of a semi-insulating GaAs substrate 1, an n + -doped GaAs subcollector layer 2, an n ⁇ - doped GaAs collector layer 3, a p + -doped GaAs Base layer 4, an n-doped InGaP emitter layer 5 and an n + -doped InGaAs cover layer 6 (FIG. 1).
  • a semi-insulating GaAs substrate 1 an n + -doped GaAs subcollector layer 2
  • an n ⁇ - doped GaAs collector layer 3 a p + -doped GaAs Base layer 4
  • an n-doped InGaP emitter layer 5 and an n + -doped InGaAs cover layer 6 (FIG. 1).
  • Such a component is described, for example, in the publication by M. Hafizi in "IEEE Transactions on Electron Device
  • the main disadvantage of this component structure is, however, that the emitter-collector current I c (see arrows) flows from the emitter connection contact 9 through the cover layer 6 partly close to the side walls of the collector layer 3 and the sub-collector layer 2.
  • these side walls have been affected to a greater or lesser extent by the etching process and the undercuts that occur in the process, so that a large number of defects on the side wall and in its immediate vicinity results. These crystal defects increasingly lead to surface recombinations, which impair the efficiency of the component.
  • the present invention describes a method for producing a heterobipolar transistor, with the method steps:
  • the present invention thus also relates to a heterobipolar transistor, with a sequence of epitaxial layers comprising a collector layer, a base layer and an emitter layer and an emitter connection contact, the emitter layer and the emitter connection contact being part of a mesa-shaped structure, and wherein between the emitter connection contact and the Emitter layer is formed at least along an circumferential portion of the mesa-shaped structure electrically insulating zone.
  • the electrically insulating zone formed from the insulation layer in the course of the manufacturing process forms an aperture between the emitter connection contact and the emitter layer or, if appropriate, an additional emitter contact or cover layer, so that the electrical current is limited to a central region of the emitter layer and / or the emitter contact layer and is kept away from the side walls of these layers.
  • the emitter connection contact can be shaped in such a way that it has a T-shaped structure, the upper part of which lies on the side of the electrically insulating zone facing away from the emitter layer and the lower part of which lies within the ring-shaped electrically insulating zone.
  • the emitter is usually an elongated area, for example an area with an area of 3 ⁇ 30 ⁇ m 2, as in the exemplary embodiment described below. In this Case, it is sufficient if during manufacture along the longitudinal sides of the emitter opening edge of the cover in the A bscheidung the emitter contact is made, so that the insulating zone is also det trained only on the long sides.
  • the insulation layer in method step B. can be an SiN layer, for example.
  • the emitter connection contact can consist of a single contact layer or can be formed in a manner known per se by two contact layers.
  • a first contact layer preferably consisting of a WSi layer or a W / WSi layer sequence
  • a second contact layer preferably consisting of a Ti / Pt / Au
  • the first contact layer can first be deposited over the entire surface and then the second contact layer can be deposited into the emitter opening and the edge region, preferably by means of image-reversal photo technology, and the first contact layer outside the second contact layer can then be removed, the second contact layer is used as a mask.
  • the removal of the first contact layer in method step C. and the removal of the insulation layer in method step D. can then also be carried out directly in succession in a single etching step.
  • the emitter contact layer is optionally first removed in method step D. Then the emitter layer is then removed in method step D.
  • two base connection contacts can be deposited symmetrically on both sides of the mesa-shaped structure in a manner known per se.
  • a second mesa-shaped structure is preferably formed by the first mesa-shaped structure structure and the base contacts (protected with SiN) can be used as an etching mask.
  • the etching step is carried out as far as the collector layer or the sub-collector layer underneath.
  • a contact hole etching up to the collector layer or the sub-collector layer can also be carried out in method step F.
  • At least one collector connection contact is subsequently deposited in a step G on a section no longer covered by the base layer.
  • FIG. 1 shows a cross-sectional representation of a heterobipolar transistor according to the prior art
  • an InGaP / GaAs heterobipolar transistor is produced.
  • the substrate is usually shown in order to clarify the process steps carried out on the surface.
  • the entire finished component is shown in FIG. 2N. This shows you
  • an n + -GaAs subcollector layer 2 is first grown on a semi-insulating GaAs substrate 1. Then on this one weakly n-doped GaAs collector layer 3 grew. A p + -doped GaAs base layer 4 is then deposited on this and an n-doped InGaP emitter layer 5 is applied to this. Finally, an emitter cover or contact layer is deposited on the emitter layer 5, which can be, for example, a double layer composed of an upper n + -doped InGaAs cover layer 6a and a lower ⁇ -doped GaAs cover layer 6b.
  • the individual layers can be grown, for example, by MBE or by MOCVD or a combined process.
  • an insulation layer 11 for example an SiN layer, is first applied to the upper cover layer 6a.
  • the thickness of this insulation layer is, for example, 300 nm.
  • an emitter opening is then formed in the insulation layer 11 by means of photolithography, resist structuring and subsequent dry chemical etching, by means of which the size of the emitter is determined. Accordingly, the size of the emitter opening is typically 3 ⁇ 30 ⁇ m 2 .
  • the insulation layer 11 in the emitter opening is completely removed, so that the surface of the upper cover layer 6a is exposed at the bottom of the emitter opening.
  • a first electrical contact layer 12 is then deposited in a sputtering process as shown in FIG. 2C.
  • this contact layer 12 is deposited as a layer sequence W / WSi with a total thickness of 80 nm.
  • the sputtering process results in an approximately uniform covering of the surface with the first contact layer 12.
  • a second electrical contact layer 13 with an overlap of approximately 0.5 ⁇ m is applied to both by means of the so-called image reversal photo technique Long sides of the emitter opening are applied into the emitter opening covered with the first electrical contact layer 12.
  • a layer sequence Ti / Pt / Au is deposited as the second electrical contact layer 13 in a manner known per se.
  • the first electrical contact layer 12 (W / WSi) and the insulation layer 11 (SiN) can then be dry-chemically structured in a single process using the second electrical contact layer 13 as a mask, with the InGaAs semiconductor surface of the upper cover layer 6a can act as an etch stop.
  • the process parameters isotropic / anisotropic etching, overetching
  • the undercut of the emitter metallization can be influenced in a targeted manner.
  • an electrically insulating zone 11a remains.
  • the emitter connection contact formed from the contact layers 12 and 13 is formed on this as a T-shaped structure.
  • the InGaAs and GaAs cover layers 6a and 6b of the heterobipolar transistor are etched off by means of a self-adjusting structuring.
  • a self-adjusting structuring For example, an inductive coupled plasma system (ICP) can be used for this. It offers the advantage that by setting the RF power at the bottom electrode, you can choose exactly between anisotropic (high bias) and isotropic (small bias) etching.
  • ICP inductive coupled plasma system
  • the end point of the InGaAs and GaAs etching can be determined by detecting the emitted plasma light and the etching steps can be stopped reproducibly.
  • the InGaP emitter layer 5 initially serves as an etching stop layer, which has a very low etching rate for the selected etching parameter.
  • the undercut of the GaAs layer can be influenced in a targeted manner by a suitable choice of the power and the overetch time. Subsequently, according to FIG. 2F, with the aid of a structured photoresist layer 20, the emitter layer 5 is partially removed on a section on which base connection contacts 14 (see FIG. 2G) are to be formed.
  • a residual thickness of 30-50 nm no longer represents a conductive connection, so that no electrical connection is established between the base connection contacts and the emitter.
  • the removal can be carried out, for example, by an Ar sputtering step, whereupon the self-adjusting vapor deposition of the base connection contacts 14 then takes place in the method step according to FIG. 2G.
  • the layer sequence Pt / Ti / Pt / Au is selected for the base connection contacts, platinum being necessary as the first metallization layer in order to be able to pass through the remaining InGaP
  • the emitter layer can also be completely removed by the sputtering step or can already be completely removed by the preceding etching.
  • the so-called base fork formed in the method step according to FIG. 2G that is to say the distance between the base connection contacts 14, has a typical width of 2 ⁇ m.
  • the distance between the emitter and the base metallization is determined by the height of the base metallization, the level of the SiN passivation and the undercut of the emitter.
  • a passivation layer 15 which can consist of SiN, for example, and can have a thickness of 300 nm.
  • the SiN can then be removed again by means of a photoresist mask or by means of a spacer technique in such a way that the semiconductor surfaces are opened which are suitable for the following basic etching are necessary.
  • the area between the emitter and base metal must be protected with SiN from the following processes.
  • the basic etching can then be carried out directly as shown in FIG. 21.
  • the same procedure can be used as for emitter etching.
  • the remaining layer of the InGaP emitter layer 5 is first removed with high power.
  • Material of the collector layer 3 etched.
  • the etching can be stopped very homogeneously on the wafer by means of an AlGaAs etching stop layer present between the collector layer 3 and the sub-collector layer 2.
  • collector connection contacts 16 preferably consisting of the Ge / Au / Ni / Au layer sequence, are applied on both sides of the mesa-shaped structures. The base and collector connection contacts can then be inserted in one process step.
  • a second mesa-shaped structure is accordingly formed in the exemplary embodiment according to the invention in accordance with FIG. 21 by structuring the base layer 4 and the collector layer 3.
  • this is not absolutely necessary in the sense of the invention.
  • one or more contact hole etchings can be carried out through the base layer 4 to the collector layer 3 or through the base layer 4 and the collector layer 3 to the subcollector layer 2, in order to subsequently fill the contact holes with electrically conductive material and thus the collector To form metallization.
  • an etching mask layer 17 made of SiN is then applied for the purpose of isolating the components from one another.
  • the etching mask layer 17 is structured in such a way that it closes with the outer edge of the collector connection contacts 16.
  • electrical insulation from component to component is then realized by first etching into subcollector layer 2 up to an AlGaAs buffer layer arranged between substrate 1 and subcollector layer 2, and then in a second step the buffer layer is removed and about 300 nm etched into the substrate 1.
  • planarization layer 18 made of SiN is then applied to the isolated component structure.
  • This planarization layer 18 is preferably grown in three process steps from three layers with thicknesses of 300, 200 and 300 nm each.
  • the emitter metallization is opened by a dry chemical etching step according to FIG. 2M using a photoresist mask.
  • an air bridge metallization 19 is then introduced into this by means of a galvanic process in order to connect the emitters of the transistors to one another with the aid of a standard air bridge technology.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Bei der Herstellung wird in eine auf der Transistor-Schichtenfolge abgeschiedene Isolationsschicht (11) eine Emitteröffnung geformt, in die der Emitteranschlusskontakt (12, 13) mit einer definierten Bedeckung des Öffnungsrandes abgeschieden wird. Anschliessend wird unter Verwendung des Emitteranschlusskontaktes (12, 13) als Ätzmaske eine die mesaförmige Struktur geätzt. Die zurückbleibende elektrisch isolierende Zone (11a) wirkt als Apertur für den elektrischen Strom, der somit auf einen zentralen Bereich der Emitterschicht (5) und einer Emitterkontaktschicht (6a, 6b) beschränkt wird.

Description

Beschreibung
Heterobipolar-Transistor mit T-förmigem Emitteranschlußkontakt und Herstellungsverfahren dafür
Die Erfindung betrifft ein Verfahren zur Herstellung eines Heterobipolar-Transistors nach den Merkmalen des Patentanspruchs 1 und einen Heterobipolar-Transistor nach dem Oberbegriff des Patentanspruchs 9.
Die Erfindung liegt somit auf dem technischen Gebiet der Herstellungsverfahren für Halbleiterbauelemente, die aus einer Anzahl von epitaktisch aufgewachsenen Halbleiterschichten bestehen. Bei Heterobipolar-Transistoren sind seit einiger Zeit Bauelemente auf der Basis des Materialsystems InGaP/GaAs bekannt, die gegenüber denjenigen Bauelementen auf der Basis des Materialsystems AlGaAs/GaAs eine Reihe von Vorteilen aufweisen. InGaP/GaAs-Heterobipolar-Transistoren bestehen bei- spielsweise aus einem semi-isolierenden GaAs-Substrat 1, ei- ner n+-dotierten GaAs-Subkollektorschicht 2, einer n~- dotierten GaAs-Kollektorschicht 3, einer p+-dotierten GaAs- Basisschicht 4, einer n-dotierten InGaP-Emitterschicht 5 und einer n+-dotierten InGaAs-Deckschicht 6 (Fig. 1) . Ein derartiges Bauelement wird beispielsweise in der Publikation von M. Hafizi in "IEEE Transactions on Electron Devices", Vol. 45, No. 9, September 1998, Seiten 1862-1868, beschrieben. Durch projektionslithographische Resiststrukturierung und mehrere Ätzschritte wird die aus der Emitterschicht 5 und der Deckschicht 6 bestehende mesaformige Struktur gewonnen.
Der Hauptnachteil dieser Bauelementstruktur liegt jedoch darin, daß der Emitter-Kollektor-Strom Ic (s. Pfeile) von dem Emitteranschlußkontakt 9 durch die Deckschicht 6 zum Teil nahe an deren Seitenwänden zu der Kollektorschicht 3 und der Subkollektorschicht 2 fließt. Diese Seitenwände sind jedoch durch den Ätzvorgang und die dabei ablaufenden Unterätzungen mehr oder weniger stark in Mitleidenschaft gezogen worden, so daß eine hohe Anzahl von Defekten an der Seitenwand und in ihrer unmittelbaren Nähe resultiert. Diese Kristalldefekte führen in verstärktem Maß zu Oberflächenrekombinationen, wodurch die Effizienz des Bauelements beeinträchtigt wird.
Es ist demgemäß Aufgabe der vorliegenden Erfindung, einen Heterobipolar-Transistor und ein praktikables und vorteilhaftes Herstellungsverfahren für einen Heterobipolar-Transistor anzugeben, wobei eine den Emitteranschlußkontakt enthaltende mesaformige Struktur geformt wird und eine Beeinträchtigung der Funktion des Bauelements durch den Einfluß von Seitenwänden der Emitterschicht und/oder einer gegebenenfalls vorhandenen Emitterkontaktschicht vermieden wird.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 und die kennzeichnenden Merkmale des Patentanspruchs 9 gelöst.
Demgemäß beschreibt die vorliegende Erfindung ein Verfahren zur Herstellung eines Heterobipolar-Transistors, mit den Verfahrensschritten:
A.) Aufwachsen einer Folge von Epitaxieschichten enthaltend eine Kollektorschicht, eine Basisschicht und eine Emitterschicht auf ein Halbleitersubstrat; B.) Aufwachsen einer Isolationsschicht und Formen einer bis zu der Emitterschicht reichenden Emitteröffnung in die Isolationsschicht; C.) Abscheiden eines Emitteranschlußkontaktes in die Emitteröffnung derart, daß dieser sich mindestens entlang einem Umfangsabschnitt der Emitteröffnung über den Öffnungsrand hinaus auf die Oberfläche der Isolations- schicht erstreckt; D.) Erzeugen einer mesaförmigen Struktur durch Entfernen der Isolationsschicht und mindestens teilweises Entfernen der Emitterschicht außerhalb des Emitteranschlußkontaktes durch einen oder mehrere Ätzschritte mit dem Emitteranschlußkontakt als Ätzmaske; E.) Abscheiden mindestens eines Basisanschlußkontaktes auf einem Abschnitt außerhalb der mesaförmigen Struktur; F.) mindestens auf einem Abschnitt Entfernen von gegebenenfalls einem verbliebenen Teil der Emitterschicht und der Basisschicht außerhalb der mesaförmigen Struktur; G.) Abscheiden eines Kollektoranschlußkontaktes auf dem nicht mehr von der Basisschicht bedeckten Abschnitt.
Die vorliegende Erfindung bezieht sich somit ebenso auf einen Heterobipolar-Transistor, mit einer Folge von Epitaxieschichten enthaltend eine Kollektorschicht, eine Basisschicht und eine Emitterschicht und einen Emitteranschlußkontakt, wobei die Emitterschicht und der Emitteranschlußkontakt Teil einer mesaförmigen Struktur sind, und wobei zwischen dem Emitteranschlußkontakt und der Emitterschicht eine mindestens entlang einem Umfangsabschnitt der mesaförmig Struktur verlaufende elektrisch isolierende Zone geformt ist.
Die im Verlaufe des Herstellungsprozesses aus der Isolationsschicht geformte elektrisch isolierende Zone bildet eine Apertur zwischen dem Emitteranschlußkontakt und der Emitterschicht oder gegebenenfalls einer zusätzlichen Emitterkon- takt- oder -deckschicht , so daß der elektrische Strom auf einen zentralen Bereich der Emitterschicht und/oder der Emitterkontaktschicht begrenzt wird und von den Seitenwänden dieser Schichten ferngehalten wird. Der Emitteranschlußkontakt kann dabei derart geformt sein, daß er eine T-förmige Struk- tur aufweist, deren oberer Teil auf der der Emitterschicht abgewandten Seite der elektrisch isolierenden Zone liegt und deren unterer Teil innerhalb der ringförmig verlaufenden elektrisch isolierenden Zone zu liegen kommt.
Der Emitter ist zumeist ein langgestrecktes Gebiet, beispielsweise ein Gebiet mit einer Fläche von 3 x 30 μm2 wie in dem weiter unten beschriebenen Ausführungsbeispiel. In diesem Fall ist es ausreichend, wenn während der Herstellung entlang den Längsseiten der Emitteröffnung die Randbedeckung bei der Abscheidung des Emitteranschlußkontaktes vorgenommen wird, so daß die Isolationszone auch nur an den Längsseiten ausgebil- det wird.
Die Isolationsschicht im Verfahrensschritt B. kann beispielsweise eine SiN-Schicht sein.
Der Emitteranschlußkontakt kann aus einer einzelnen Kontaktschicht bestehen oder in an sich bekannter Weise durch zwei Kontaktschichten gebildet sein. Dabei kann eine erste Kontaktschicht, vorzugsweise bestehend aus einer WSi-Schicht oder einer W/WSi-Schichtenfolge, und einer zweiten Kontakt- schicht, vorzugsweise bestehend aus einer Ti/Pt/Au-
Schichtenfolge gebildet werden. Dabei kann im Verfahrensschritt C. zuerst die erste Kontaktschicht ganzflächig abgeschieden werden und anschließend die zweite Kontaktschicht vorzugsweise mittels der Image-Reversal-Phototechnik in die Emitteröffnung und den Randbereich abgeschieden werden und anschließend die erste Kontaktschicht außerhalb der zweiten Kontaktschicht entfernt werden, wobei die zweite Kontaktschicht als Maske verwendet wird. Es kann dann auch das Entfernen der ersten Kontaktschicht im Verfahrensschritt C. und das Entfernen der Isolationsschicht im Verfahrensschritt D. unmittelbar aufeinanderfolgend in einem einzelnen Ätzschritt durchgeführt werden. Nach dem Entfernen der Isolationsschicht wird gegebenenfalls im Verfahrensschritt D. zuerst die Emitterkontaktschicht entfernt, worauf dann die Emitterschicht im Verfahrensschritt D. entfernt wird.
Im Verfahrensschritt E. können in an sich bekannter Weise zwei Basisanschlußkontakte symmetrisch beidseits der mesaförmigen Struktur abgeschieden werden.
Im Verfahrensschritt F. wird vorzugsweise eine zweite mesaformige Struktur geformt, indem die erste mesaformige Struk- tur und die Basisanschlußkontakte (geschützt mit SiN) als Ätzmaske verwendet werden. Dabei wird der Ätzschritt bis zu der Kollektorschicht oder der darunterliegenden Subkollektorschicht durchgeführt.
Alternativ dazu kann jedoch im Verfahrensschritt F. auch eine Kontaktlochätzung bis zu der Kollektorschicht oder der Subkollektorschicht durchgeführt werden.
In jedem Fall wird anschließend im Verfahrensschritt G. mindestens ein Kollektoranschlußkontakt auf einem nicht mehr von der Basisschicht bedeckten Abschnitt abgeschieden.
Im folgenden wird das erfindungsgemäße Verfahren anhand eines einzigen Ausführungsbeispiels bezugnehmend auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Querschittsdarstellung eines Heterobipolar- Transistors nach dem Stand der Technik;
Fig. 2A-N die einzelnen Herstellungsschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur Herstellung eines Heterobipolar-Transistors.
In dem Ausführungsbeispiel wird ein InGaP/GaAs-Heterobipolar- Transistor hergestellt. Der Übersichtlichkeit der einzelnen Zeichnungen halber wird zumeist nur ein Teil des Substrates dargestellt, um die auf der Oberfläche durchgeführten Prozeßschritte zu verdeutlichen. Das gesamte fertiggestellte Bau- ele ent ist in der Fig. 2N dargestellt. Diese zeigt einen
Halbleiter-Heterobipolar-Transistor in einer Querschnittsdarstellung durch die den Transistor bildenden mesaförmigen Strukturen.
Ausgehend von der Darstellung der Fig. 2N wird auf ein semi- isolierendes GaAs-Substrat 1 zuerst eine n+-GaAs-Subkollektorschicht 2 aufgewachsen. Anschließend wird auf dieser eine schwach n-dotierte GaAs-Kollektorschicht 3 aufgewachsen. Auf dieser wird dann eine p+-dotierte GaAs-Basisschicht 4 abgeschieden und auf diese wird eine n-dotierte InGaP-Emitter- schicht 5 aufgebracht. Auf die Emitterschicht 5 wird schließ- lieh noch eine Emitterdeck- oder -kontaktschicht abgeschieden, die beispielsweise eine Doppelschicht aus einer oberen n+-dotierten InGaAs-Deckschicht 6a und einer unteren ^-dotierten GaAs-Deckschicht 6b sein kann. Die einzelnen Schichten können beispielsweise durch MBE oder durch MOCVD oder ein kombiniertes Verfahren aufgewachsen werden.
Gemäß Fig. 2A wird auf der oberen Deckschicht 6a zuerst eine Isolationsschicht 11, beispielsweise eine SiN-Schicht, aufgebracht. Die Dicke dieser Isolationsschicht beträgt beispiels- weise 300 nm.
Mittels Photolithographie, Resist-Strukturierung und anschließender trockenchemischer Ätzung wird anschließend gemäß Fig. 2B eine Emitteröffnung in die Isolationsschicht 11 ge- formt, durch die die Größe des Emitters festgelegt wird. Die Größe der Emitteröffnung beträgt dementsprechend typischerweise 3 x 30 μm2. In der Emitteröffnung wird die Isolationsschicht 11 vollständig entfernt, so daß am Boden der Emitteröffnung die Oberfläche der oberen Deckschicht 6a frei- liegt.
Nach einer Reinigung der Oberfläche wird anschließend gemäß der Fig. 2C in einem Sputter-Prozeß eine erste elektrische Kontaktschicht 12 abgeschieden. Diese Kontaktschicht 12 wird im vorliegenden Fall als Schichtfolge W/WSi mit einer Gesamtdicke von 80 nm abgeschieden. Durch den Sputter-Prozeß erfolgt eine etwa gleichmäßige Belegung der Oberfläche mit der ersten Kontaktschicht 12.
Anschließend wird gemäß der Fig. 2D mittels der sogenannten Image-Reversal-Phototechnik eine zweite elektrische Kontaktschicht 13 mit einem Überlapp von etwa 0,5 μm auf beiden Längsseiten der Emitteröffnung in die mit der ersten elektrischen Kontaktschicht 12 bedeckte Emitteröffnung aufgebracht. Als zweite elektrische Kontaktschicht 13 wird in an sich bekannter Weise eine Schichtenfolge Ti/Pt/Au abgeschieden.
Gemäß der Fig. 2E kann anschließend in einem einzigen Prozeß selbstjustierend mit Hilfe der zweiten elektrischen Kontaktschicht 13 als Maske trockenchemisch die erste elektrische Kontaktschicht 12 (W/WSi) und die Isolationsschicht 11 (SiN) strukturiert werden, wobei die InGaAs-Halbleiteroberflache der oberen Deckschicht 6a als Ätzstopp fungieren kann. Durch Optimierung der Prozeßparameter (isotrope/anisotrope Ätzung, Überätzung) kann die Unterätzung der Emitter-Metallisierung gezielt beeinflußt werden. Als Ergebnis dieses Ätzschrittes bleibt eine elektrisch isolierende Zone 11a zurück. Auf dieser ist der aus den Kontaktschichten 12 und 13 gebildete Emitteranschlußkontakt als T-förmige Struktur geformt.
Anschließend werden zunächst gemäß der Fig. 2F die InGaAs- und GaAs-Deckschichten 6a und 6b des Heterobipolar-Transistors durch eine selbstjustierende Strukturierung abgeätzt. Dazu kann beispielsweise eine inductive coupled plasma-Anlage (ICP) verwendet werden. Sie bietet den Vorteil, daß durch Einstellung der HF-Leistung an der Bottom-Elektrode exakt zwischen anisotroper (hoher Bias) und isotroper (kleiner Bi- as) Ätzung gewählt werden kann. In einem Zwei-Stufenprozeß werden zuerst die In-haltigen Schichten (InGaAs) mit hoher Leistung (hoher physikalischer Anteil) geätzt und sofort anschließend werden dann die In-freien Schichten (GaAs) mit ei- ner kleinen Leistung geätzt. Mittels Detektion des emittierten Plasma-Lichtes kann der Endpunkt der InGaAs- und der GaAs-Ätzung bestimmt werden und die Ätzschritte können reproduzierbar gestoppt werden. Die InGaP-Emitterschicht 5 dient dabei zunächst als Ätzstoppschicht, die bei dem gewählten Ätzparameter eine sehr geringe Ätzrate aufweist. Durch geeignete Wahl der Leistung und der Überätzzeit kann die Unterätzung der GaAs-Schicht gezielt beeinflußt werden. Anschließend wird dann gemäß Fig. 2F unter Zuhilfenahme einer strukturierten Photoresist-Schicht 20 die Emitterschicht 5 auf einem Abschnitt teilweise abgetragen, auf dem Basisan- schlußkontakte 14 (s. Fig. 2G) geformt werden sollen. Bei normaler Dotierung stellt eine Restdicke von 30-50 nm keine leitende Verbindung mehr dar, so daß keine elektrische Verbindung zwischen den Basisanschlußkontakten und dem Emitter hergestellt wird. Das Abtragen kann beispielsweise durch ei- nen Ar-Sputter-Schritt durchgeführt werden, worauf dann im Verfahrensschritt gemäß Fig. 2G das selbstjustierende Aufdampfen der Basisanschlußkontakte 14 erfolgt. In diesem Fall wird für die Basisanschlußkontakte 14 die Schichtfolge Pt/Ti/Pt/Au gewählt, wobei Platin als erste Metallisierungs- schicht notwendig ist, um durch die verbleibende InGaP-
Schicht einen flachen Kontakt zur Basisschicht 4 zu bilden. Alternativ dazu kann die Emitterschicht durch den Sputter- Schritt auch vollständig abgetragen werden oder bereits durch die vorangegangene Ätzung vollständig entfernt werden.
Die in dem Verfahrensschritt gemäß der Fig. 2G gebildete, sogenannte Basis-Gabel, also der Abstand zwischen den Basisanschlußkontakten 14 hat eine typische Breite von 2 μm. Durch die Höhe der Basis-Metallisierung, die Höhe der SiN- Passivierung und die Unterätzung des Emitters wird der Abstand zwischen Emitter und Basis-Metallisierung bestimmt.
Bei der Abscheidung der Basisanschlußkontakte 14 wird gleichermaßen eine ebensolche zusätzliche Metallisierungsschicht auf dem Emitteranschlußkontakt 13 abgeschieden.
Anschließend erfolgt gemäß der Fig. 2H die ganzflächige Passivierung der Struktur mit einer Passivierungsschicht 15, die beispielsweise aus SiN bestehen kann und eine Dicke von 300 nm aufweisen kann. Durch eine Photolackmaske oder durch eine Spacer-Technik kann das SiN dann wieder so entfernt werden, daß die Halbleiteroberflächen geöffnet werden, die für die folgende Basis-Ätzung notwendig sind. Der Bereich zwischen Emitter und Basis-Metall muß jedoch mit SiN vor den nun folgenden Prozessen geschützt werden.
Nach der Entfernung der Lackmaske mit NMP kann dann direkt gemäß der Fig. 21 die Basis-Ätzung durchgeführt werden. Dabei kann prinzipiell genauso vorgegangen werden wie bei der Emitter-Ätzung. Die noch vorhandene Restschicht der InGaP-Emit- terschicht 5 wird zunächst mit hoher Leistung entfernt. Im zweiten Schritt wird mit geringerer Leistung das GaAs-
Material der Kollektorschicht 3 geätzt. Mittels einer zwischen der Kollektorschicht 3 und der Subkollektorschicht 2 vorhandenen AlGaAs-Ätzstoppschicht kann die Ätzung sehr homogen auf dem Wafer gestoppt werden.
Vor der Kollektor-Metallisierung wird zunächst die nur 20 nm dünne AlGaAs-Ätzstoppschicht in einem Ar-Sputter-Schritt entfernt. Dann werden Kollektoranschlußkontakte 16, vorzugsweise bestehend aus der Schichtenfolge Ge/Au/Ni/Au beidseits der mesaförmigen Strukturen aufgebracht. Das Einlegieren der Basis- und Kollektoranschlußkontakte kann dann in einem Prozeßschritt erfolgen.
Vor dem Aufbringen der Kollektoranschlußkontakte 16 wird dem- gemäß in dem erfindungsgemäßen Ausführungsbeispiel entsprechend der Fig. 21 eine zweite mesaformige Struktur durch Strukturieren der Basisschicht 4 und der Kollektorschicht 3 geformt. Dies ist jedoch im Sinne der Erfindung nicht zwingend erforderlich. Es können alternativ auch eine oder mehre- re Kontaktlochätzungen durch die Basisschicht 4 zu der Kollektorschicht 3 oder durch die Basisschicht 4 und die Kollektorschicht 3 bis zu der Subkollektorschicht 2 durchgeführt werden, um anschließend die Kontaktlöcher mit elektrisch leitfähigem Material zu füllen und somit die Kollektor- Metallisierung zu bilden. Anschließend wird gemäß Fig. 2K eine Ätzmaskenschicht 17 aus SiN für den Zweck der Isolierung der Bauelemente voneinander aufgebracht. Die Ätzmaskenschicht 17 wird so strukturiert, daß sie mit dem Außenrand der Kollektoranschlußkontakte 16 abschließt. Bei der Isolationsätzung wird dann eine elektrische Isolation von Bauelement zu Bauelement realisiert, indem zunächst in die Subkollektorschicht 2 bis zu einer zwischen dem Substrat 1 und der Subkollektorschicht 2 angeordneten AlGaAs-Pufferschicht geätzt und anschließend wird in einem zweiten Schritt die Pufferschicht entfernt und etwa 300 nm in das Substrat 1 geätzt.
Dann wird gemäß Fig. 2L eine Planarisierungsschicht 18 aus SiN auf die isolierte Bauelementstruktur aufgebracht. Diese Planarisierungsschicht 18 wird vorzugsweise in drei Prozeßschritten aus drei Schichten mit Dicken von jeweils 300, 200 und 300 nm aufgewachsen.
Um die Emitter mehrerer Transistoren anschließend in an sich bekannter Weise mit einer sogenannten Luftbrücke verbinden zu können, wird gemäß der Fig. 2M mit einer Photolackmaske die Emitter-Metallisierung durch einen trockenchemischen Ätzschritt geöffnet. In diese wird dann gemäß der Fig. 2N eine Luftbrücken-Metallisierung 19 durch einen galvanischen Prozeß eingebracht, um die Emitter der Transistoren mit Hilfe einer Standard-Luftbrückentechnik miteinander zu verbinden.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Heterobipolar- Transistors, mit den Verfahrensschritten: A. ) Aufwachsen einer Folge von Epitaxieschichten enthaltend eine Kollektorschicht (3), eine Basisschicht (4) und eine Emitterschicht (5) auf ein Halbleitersubstrat (1) ; B.) Aufwachsen einer Isolationsschicht (11) und Formen einer bis zu der Emitterschicht (5) reichenden Emitteröffnung in die Isolationsschicht (11) ;
C.) Abscheiden eines Emitteranschlußkontaktes (12, 13) in die Emitteröffnung derart, daß dieser sich mindestens entlang einem Umfangsabschnitt der Emitteröffnung über den Öffnungsrand hinaus auf die Oberfläche der Isolati- onsschicht (11) erstreckt;
D.) Erzeugen einer mesaförmigen Struktur durch Entfernen der Isolationsschicht (11) und mindestens teilweises Entfernen der Emitterschicht (5) außerhalb des Emitteran- schlußkontaktes (12, 13) durch einen oder mehrere Ätz- schritte mit dem Emitteranschlußkontakt (12, 13) als Ätzmaske; E.) Abscheiden mindestens eines Basisanschlußkontaktes (14) auf einem Abschnitt außerhalb der mesaförmigen Struktur; F.) mindestens auf einem Abschnitt Entfernen von gegebenen- falls einem verbliebenen Teil der Emitterschicht (5) und der Basisschicht (4) außerhalb der mesaförmigen Struktur; G.) Abscheiden mindestens eines Kollektoranschlußkontaktes
(16) auf dem nicht mehr von der Basisschicht (4) bedeck- ten Abschnitt.
2. Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t, daß nach Aufwachsen der Emitterschicht (5) im Verfahrens- schritt A. eine Emitterkontaktschicht (6a, 6b) aufgewachsen wird und anschließend auf die Emitterkontakt- schicht (6a, 6b) im Verfahrensschritt B. die Isolationsschicht (11) aufgewachsen wird.
3. Verfahren nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t, daß die Isolationsschicht (11) im Verfahrensschritt B. eine SiN-Schicht ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Emitteranschlußkontakt (12, 13) eine erste Kontaktschicht (12), vorzugsweise bestehend aus einer WSi- Schicht oder einer W/WSi-Schichtenfolge, und eine zweite Kontaktschicht (13), vorzugsweise aus einer Ti/Pt/Au- Schichtenfolge aufweist.
5. Verfahren nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t, daß im Verfahrensschritt C. zuerst die erste Kontaktschicht (12) ganzflächig abgeschieden wird, anschließend die zweite Kontaktschicht (13) vorzugsweise mittels der Image-Reversal-Phototechnik in die Emitteröffnung und den Randbereich abgeschieden wird, und anschließend die erste Kontaktschicht (12) außerhalb der zweiten Kontaktschicht (13) entfernt wird, wobei die zweite Kontaktschicht (13) als Maske verwendet wird.
6. Verfahren nach Anspruch 5 , d a d u r c h g e k e n n z e i c h n e t, daß - das Entfernen der ersten Kontaktschicht (12) im Verfahrensschritt C. und das Entfernen der Isolationsschicht (11) im Verfahrensschritt D. unmittelbar aufeinanderfolgend in einem einzigen Ätzschritt durchgeführt werden.
7. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß nach dem Entfernen der Isolationsschicht (11) die Emitterkontaktschicht (6a, 6b) entfernt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Emitterschicht (5) im Verfahrensschritt D. durch Sputtern, beispielsweise mit Ar, abgetragen wird.
9. Heterobipolar-Transistor mit - einer Folge von Epitaxieschichten enthaltend eine Kollektorschicht (3) , eine Basisschicht (4) , eine Emitterschicht (5) und einen Emitteranschlußkontakt (12, 13), wobei der Emitteranschlußkontakt (12, 13) Teil einer mesaför- migen Struktur ist, d a d u r c h g e k e n n z e i c h n e t, daß zwischen dem Emitteranschlußkontakt (12, 13) und der Emitterschicht (5) eine mindestens entlang einem Um- fangsabschnitt der mesaförmigen Struktur verlaufende elektrisch isolierende Zone (11a) geformt ist.
10. Heterobipolar-Transistor nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, daß der Emitteranschlußkontakt (12, 13) einen der Emitter- schicht (5) zugewandten Abschnitt aufweist, der von der elektrisch isolierenden Zone (11a) umgeben ist.
11. Heterobipolar-Transistor nach Anspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t, daß - die elektrisch isolierende Zone (11a) SiN enthält oder daraus gebildet ist.
12. Heterobipolar-Transistor nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß zwischen dem Emitteranschlußkontakt (12, 13) und der Emitterschicht (5) eine Emitterkontaktschicht (6a, 6b) angeordnet ist.
EP01925378A 2000-03-24 2001-03-06 Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür Withdrawn EP1275155A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP01925378A EP1275155A1 (de) 2000-03-24 2001-03-06 Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP00106474 2000-03-24
EP00106474A EP1137073A1 (de) 2000-03-24 2000-03-24 Heterobipolar-Transistor mit T-förmigem Emitteranschlusskontakt und Herstellungsverfahren dafür
PCT/EP2001/002512 WO2001073853A1 (de) 2000-03-24 2001-03-06 Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür
EP01925378A EP1275155A1 (de) 2000-03-24 2001-03-06 Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
EP1275155A1 true EP1275155A1 (de) 2003-01-15

Family

ID=8168237

Family Applications (2)

Application Number Title Priority Date Filing Date
EP00106474A Withdrawn EP1137073A1 (de) 2000-03-24 2000-03-24 Heterobipolar-Transistor mit T-förmigem Emitteranschlusskontakt und Herstellungsverfahren dafür
EP01925378A Withdrawn EP1275155A1 (de) 2000-03-24 2001-03-06 Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür

Family Applications Before (1)

Application Number Title Priority Date Filing Date
EP00106474A Withdrawn EP1137073A1 (de) 2000-03-24 2000-03-24 Heterobipolar-Transistor mit T-förmigem Emitteranschlusskontakt und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US20030096444A1 (de)
EP (2) EP1137073A1 (de)
TW (1) TW506020B (de)
WO (1) WO2001073853A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501512A (ja) * 2003-08-01 2007-01-25 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バイポーラ・トランジスタを有する半導体装置の製造方法及びバイポーラ・トランジスタを有する装置
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
US20160380067A1 (en) 2015-06-23 2016-12-29 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236224A (ja) * 1990-02-14 1991-10-22 Toshiba Corp 半導体装置の製造方法
JPH09115919A (ja) * 1995-10-13 1997-05-02 Mitsubishi Electric Corp 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0173853A1 *

Also Published As

Publication number Publication date
WO2001073853A1 (de) 2001-10-04
TW506020B (en) 2002-10-11
US20030096444A1 (en) 2003-05-22
EP1137073A1 (de) 2001-09-26

Similar Documents

Publication Publication Date Title
DE69605718T2 (de) Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung
DE60118217T2 (de) Schottky-gleichrichter mit graben
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE4329189A1 (de) Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen
DE102012113110A1 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE69524516T2 (de) Verfahren zur Herstellung eines Bipolatransistors
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE60222046T2 (de) Verfahren zur Herstellung HBT-Anordnungen
DE4015067A1 (de) Transistor mit permeabler basis
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE4014216A1 (de) Halbleitereinrichtung und verfahren zu ihrer herstellung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102011055816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
WO2002101837A2 (de) Laterale pin-diode und verfahren zur herstellung derselben
DE69031896T2 (de) Verfahren zur Herstellung eines Heteroübergangsbipolartransistors
WO2001073853A1 (de) Heterobipolar-transistor mit t-förmigem emitteranschlusskontakt und herstellungsverfahren dafür
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE69231543T2 (de) Mikrowellenbipolartransistor mit Heteroübergang, und entsprechende integrierete Schaltung und Herstellungsverfahren
EP0312965A2 (de) Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
DE10225525A1 (de) Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor
WO1993013560A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020716

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20031001

RBV Designated contracting states (corrected)

Designated state(s): AT BE DE FR