EP0788047A1 - Dispositif de référence de courant en circuit intégré - Google Patents

Dispositif de référence de courant en circuit intégré Download PDF

Info

Publication number
EP0788047A1
EP0788047A1 EP97400209A EP97400209A EP0788047A1 EP 0788047 A1 EP0788047 A1 EP 0788047A1 EP 97400209 A EP97400209 A EP 97400209A EP 97400209 A EP97400209 A EP 97400209A EP 0788047 A1 EP0788047 A1 EP 0788047A1
Authority
EP
European Patent Office
Prior art keywords
transistor
resistor
current
drain
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP97400209A
Other languages
German (de)
English (en)
Other versions
EP0788047B1 (fr
Inventor
François Cabinet Ballot-Schmit Tailliet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR9601168A external-priority patent/FR2744262B1/fr
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of EP0788047A1 publication Critical patent/EP0788047A1/fr
Application granted granted Critical
Publication of EP0788047B1 publication Critical patent/EP0788047B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Definitions

  • the invention relates to a stable current reference device in integrated circuit. Such devices are used in particular in memory circuits, in particular for generating stable timing signals necessary for reading or writing memory cells.
  • the invention therefore relates to an intrinsically stable current reference device, without feedback to compensate for such or such variation.
  • the invention relates to a current reference device in integrated circuit with a reference resistor.
  • the device comprises a first and a second transistor of the same type of conductivity, the first having its gate and its drain connected together to a first terminal of the resistor, the second having its gate and its drain connected together to a second terminal of the resistor, and the first transistor having a threshold voltage greater than that of the second transistor, the two transistors being biased in saturated mode, the source of each of these transistors being biased at the same potential as the substrate or the well in which the transistor is made.
  • An intrinsically stable reference current is obtained in supply voltage, temperature and manufacturing process.
  • the device can be transposed from one manufacturing technology to another without simulations.
  • FIG. 1 represents the electronic diagram of a current reference device in integrated circuit according to the invention.
  • the reference resistance Rr which will be crossed by the reference current Ir.
  • a first terminal A of this resistance is connected to the drain of a first transistor Mos T1.
  • a second terminal B of the reference resistance is connected to the drain of a second Mos T2 transistor. These two transistors each have their gate connected to their drain.
  • the first transistor T1 has a higher threshold voltage than that of the second transistor T2.
  • the transistors T1 and T2 are of type N produced in a conventional technology with P substrate.
  • the transistor T2 is then of the native type while the transistor T1 is of the enriched type, in order to fulfill the condition on the threshold voltages (Vt 1 ⁇ Vt 2 ).
  • Their sources are then connected to ground.
  • the substrate P is therefore connected to the same potential as the source of the transistors T1 and T2, which has the effect of eliminating the substrate effect. There is therefore a particularly stable threshold voltage with the supply voltage.
  • a resistor R1 is connected to the drain of the first transistor T1 to draw a load current I1.
  • This bias resistor R1 may very well be connected directly to the supply voltage Vcc, as shown in dotted lines in FIG. 1, or else a bias circuit CP may be provided.
  • the two transistors T1 and T2 which are mounted as a diode are then in saturated mode and there is on their drain, the threshold voltage of the transistor.
  • the voltage V tN V tNna ' where V tN is the threshold voltage V t1 of the enriched transistor T1, of the order of 0.8 volt and V tNna is the threshold voltage V t2 of the native transistor T2, or about 0.2 volts.
  • This reference current is independent of the temperature. Indeed, according to theory and as verified in practice, the threshold voltages of the native transistor and the enriched transistor vary in parallel, of two millivolts per degree, so that their difference is practically independent of the temperature.
  • the only variation with the possible temperature of the reference current obtained by the device of the invention can only come from the reference resistance Rr.
  • This technology is that used in Mos technology with low drain doping called "LDD", and corresponding to a first implantation and slightly doped diffusion (N-) before the highly doped diffusion, to obtain a less abrupt junction profile, having better tensile strength.
  • LDD low drain doping
  • N- slightly doped diffusion
  • the variations of the characteristics due to the manufacturing process affect all the threshold voltages as well as the value of the reference resistance.
  • the variation can only arise in process from the variation of the threshold implant dose of the enriched transistor T1, since l
  • the thickness of the gate oxide is the same for the two transistors and that the threshold variation due to the initial doping operation of the substrate is found both on the native transistor and on the enriched transistor.
  • This variation can be estimated at ⁇ 10%.
  • the variation in resistance with the process is of the same order. In the worst case, the variation of the reference current due to the process is thus of the order of ⁇ 20%, which is satisfactory.
  • the polarization resistance of the device could be directly connected to the supply voltage Vcc.
  • the device then has the advantage of operating at very low voltage, since the critical path between the supply voltage and ground is given by R1, Rr, T2.
  • the charging current Il is then directly dependent on the supply voltage Vcc. If the supply voltage Vcc is varied in a range from 1.6 volts to 6 volts, the load current of the first transistor will vary greatly, with an annoying effect on the stability of the drain voltage of the first transistor and consequently on the reference current.
  • a bias circuit CP which includes a Mos T3 transistor, mounted as a diode, to impose on the load resistor R1 a transistor threshold voltage. higher than the threshold voltage of transistor T1, instead of the supply voltage Vcc.
  • a native P-type transistor is chosen to be able to bias the enriched N transistor T1.
  • the threshold voltage of a native P transistor (approximately 1.5 volts) is in fact greater than the threshold voltage of an enriched N transistor (approximately 0.8 volts).
  • an N type transistor more enriched than the transistor T1.
  • the P-type transistor T3 is biased in saturated mode by means of a resistor R2 connected to the supply voltage Vcc.
  • I1 (V tPna -V tN ) / R1.
  • the reference current Ir (V tN -V tNna ) / Rr is then practically independent of the supply voltage Vcc.
  • resistor R1 is charged from the resistor R2 and the reference resistor Rr is charged from the resistor R1. So that the current is sufficient to polarize the entire device, it is therefore necessary to choose resistors with values such as R2 ⁇ Rl ⁇ Rr. And if you want to limit the current consumption of the device, you need high resistances. In Figure 1, we have thus retained the following values: 50 kiloohms for R2, 200 kiloohms for R1 and 500 kiloohms for Rr.
  • the technology in drain extension it will be preferable to use the technology in drain extension to achieve the resistances , because it is less bulky (2000 ohms / square) than the source drain technology (typically 50 to 100 ohms / square in P + , 20 to 50 ohms / square in N +).
  • this drain-extension technology is less stable in temperature.
  • FIG. 2 thus represents another electronic diagram of a current reference device in integrated circuit according to an alternative embodiment of the invention, which makes it possible to use resistors of lower values.
  • a Mos transistor T4 is used as a follower to apply to the load resistor R1, a bias voltage independent of the supply voltage.
  • the transistor Mos T4 is of type N and connected between the supply voltage Vcc and the resistor R1.
  • This transistor T4 is controlled on its gate by the voltage imposed by the series connection of a transistor T5 mounted in direct diode (gate and drain connected) and of a transistor T6 mounted in direct diode. These two transistors T5 and T6 are connected in series between the gate of the follower transistor T4 and the ground.
  • the transistor T5 is preferably of the same type as the transistor T4 and with the same threshold voltage (to compensate as we will see).
  • the transistor T6 is of type P and native. It could be of type N. It is only necessary that its threshold voltage is greater than that of transistor T1.
  • a resistor R3 is provided between the supply voltage Vcc and the transistor T5 to bias the transistors T5 and T6 in saturated mode.
  • the transistors T4 and T5 of type N are chosen to be native, in order to have the lowest threshold voltage, which allows the device to operate at the lowest possible supply voltage. In this way we find on the terminal of the load resistor R1 connected to the transistor T4, the voltage (V F + ASPR TNNA -Vt Nna) is thus V ASPR.
  • the load current of the transistor T1 is therefore (V tPna -Vt tNna ) / R1 and is therefore very stable, as already explained previously.
  • the advantage of this variant is that in the resistor R3, only the current necessary to polarize the transistors T5 and T6 is consumed, unlike the diagram in FIG. 1 where the resistor R2 must not only polarize the transistor T3, but also provide enough current for the bias resistor R1 and the reference resistor Rr.
  • the diagram in FIG. 2 allows in practice to authorize a higher current consumption in the resistors R1 and Rr, and therefore makes it possible to lower the value of these resistances. We therefore have a reference current which can be established more quickly.
  • the resistance values are lower, one is less embarrassed in terms of size to choose to achieve at least the reference resistance in source / drain technology.
  • the temperature resistance of the device is also improved because the resistors are more doped. We could realize the load resistance R1 in source / drain diffusion also, but this has a less impact on the stability.
  • Figure 3 shows a variant of the device of Figure 2, which further improves the stability of the reference current.
  • the resistor R3 is directly supplied by the logic supply voltage of the circuit. If the supply voltage varies, for example if it increases, there is an effect on the gate of the follower transistor T4, which will tend to increase the reference current Ir.
  • a resistor R4 is interposed between the supply voltage Vcc and the terminal C of the resistor R3.
  • a branch identical to the branch (T5, T6) is provided between terminal C and ground, comprising two transistors T8 and T9.
  • the transistor T8 is mounted as a diode and identical to the transistor T5.
  • the transistor T9 is mounted as a diode and identical to the transistor T6. In the example they are all of the same enriched type N and of the same geometry (W / L). What is important in practice is that two by two, T5 and T8, T6 and T9, are identical to have the expected compensation.
  • This branch (T8, T9) serves as a voltage limiter at node C, to make this node less dependent on variations in the supply voltage Vdd.
  • node C When the device is switched on, node C follows the increase in the supply voltage by through resistance R4. But as soon as node C reaches a potential of the order of 2 x Vt n (sum of the threshold voltages of transistors T8 and T9 in series), the branch T8, T9, tends to maintain this level at node C: the voltage Vc will then move much less, as shown in Figure 4. Indeed T8 and T9 do not have the resistance R3 in their branch, they will pass more current (I) than T5 and T6. Thus the voltage on this branch given by Vt8 + Vt9 + Ron.I, where Ron is the equivalent pass resistance of the two transistors, will always be slightly higher than Vt5 + Vt6 (Vti is the threshold voltage of the transistor Ti).
  • the device shown can very well be produced in NMOS technology.
  • transistors for energizing the device have also been shown.
  • these transistors are not compulsory.
  • a reference current Ir is obtained, from which other reference currents can be obtained, by mirrored arrangements of current.
  • Such an arrangement is for example shown in FIG. 2: an N-type and native T7 transistor is mounted as a current mirror with respect to the transistor T2: its gate is controlled by the gate of the transistor T2.
  • Another reference resistor Rr ' is connected to the drain of transistor T7 on one terminal. The other terminal is connected to the supply voltage Vcc.
  • the same manufacturing technology will preferably be used for the reference resistors.
  • a stable reference current Ir ' is obtained. In particular, it has been possible to verify in practice that the evolution of the voltage at the drain of transistor T7 with the supply voltage Vcc is perfectly parallel between 1.6 and 6 volts.
  • a long channel T7 transistor is preferably chosen, for example with a channel length greater than 5 microns in 1 micron technology, to overcome short channel effects which affect current stability in saturated mode (with a long channel, the saturation current no longer depends on the drain-source voltage).
  • the integrated circuit current reference device therefore offers great stability. And by its design without feedback, it is transposable from a technology of manufacturing to the other without simulations, which is not the least of its advantages.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Un dispositif de référence de courant en circuit intégré avec une résistance de référence (Rr), comprend un premier et un deuxième transistor Mos de même type de conductivité, le premier (T1) ayant sa grille et son drain reliés ensemble à une première borne (A) de la résistance de référence, le deuxième (T2) ayant sa grille et son drain reliés ensemble à une deuxième borne (B) de la résistance de référence, le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor, les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé. <IMAGE>

Description

  • L'invention concerne un dispositif de référence de courant stable en circuit intégré. De tels dispositifs sont notamment utilisés dans les circuits mémoires, en particulier pour générer des signaux de temporisation stables nécessaires à la lecture ou l'écriture des cellules mémoires.
  • La stabilité en courant est recherchée sur une plage étendue de température de l'ordre de -50°C à +130°C. Par ailleurs, on cherche à concevoir des circuits capables de fonctionner dans une gamme de tension allant de moins de deux volts jusqu'à environ cinq volts. Il faut donc la possibilité de travailler en basse tension (deux volts et moins) tout en assurant la stabilité en tension dans cette gamme. Enfin, les dispersions des caractéristiques dues au procédé de fabrication doivent rester sans effets sur le courant de référence, pour avoir une bonne fiabilité en fabrication.
  • Il a toujours été difficile de faire des dispositifs de référence de courant répondant à ces critères de stabilité, en particulier dans les technologies logiques telles les technologies Mos ou Cmos, parce qu'on ne connaît a priori aucune caractéristique de procédé qui permettrait d'obtenir une telle stabilité en courant.
  • Les dispositifs de génération de référence de courant connus en technologie logique sont pour la plupart basés sur la structure de miroir de Wilson. Cependant le courant de référence obtenu est assez dépendant du procédé de fabrication. On connaît un autre type de dispositif décrit dans la demande FR 95 09023. Ce dispositif fournit un courant basé sur la différence entre la tension de seuil VtN d'un transistor enrichi et la tension de seuil VtNna d'un transistor natif de même type de conductivité. Le transistor natif attaque une résistance de référence et le courant de référence est donné par (VtN-VtNna)/R. Ce courant de référence est stabilisé par une boucle de contre-réaction formée par le montage en série d'un transistor Mos de type P et d'un transistor Mos de type N, natif et monté en diode sur la grille du transistor natif qui attaque la résistance de référence. Néanmoins, l'utilisation d'une contre-réaction pour obtenir la stabilité n'est pas une solution très satisfaisante. De plus, dans ce dispositif, la tension de seuil du transistor natif qui attaque la résistance de référence varie avec la tension source-substrat (effet substrat).
  • Dans l'invention, une autre structure en circuit intégré a été trouvée pour fournir une référence de courant stable.
  • L'invention a donc pour objet un dispositif de référence de courant intrinsèquement stable, sans contre-réaction pour compenser telle ou telle variation.
  • Telle que revendiquée, l'invention concerne un dispositif de référence de courant en circuit intégré avec une résistance de référence. Selon l'invention, le dispositif comprend un premier et un deuxième transistor de même type de conductivité, le premier ayant sa grille et son drain reliés ensemble à une première borne de la résistance, le deuxième ayant sa grille et son drain reliés ensemble à une deuxième borne de la résistance, et le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor, les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé.
  • On obtient un courant de référence intrinsèquement stable en tension d'alimentation, température et procédé de fabrication. Le dispositif peut-être transposé d'une technologie de fabrication à une autre sans simulations.
  • D'autres caractéristiques et avantages de l'invention sont détaillés dans la description jointe faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés dans lesquels:
    • la figure 1 représente un mode de réalisation d'un dispositif de référence de courant selon l'invention,
    • la figure 2 représente un autre mode de réalisation de l'invention,
    • la figure 3 représente une variante du dispositif de la figure 2 et
    • la figure 4 montre l'évolution de la tension au noeud C du dispositif de la figure 3 en fonction de la tension d'alimentation.
  • La figure 1 représente le schéma électronique d'un dispositif de référence de courant en circuit intégré selon l'invention.
  • Il comporte principalement une résistance de référence Rr qui sera traversée par le courant de référence Ir. Une première borne A de cette résistance est connectée au drain d'un premier transistor Mos T1. Une deuxième borne B de la résistance de référence est connectée au drain d'un deuxième transistor Mos T2. Ces deux transistors ont chacun leur grille reliée à leur drain. Et le premier transistor T1 a une tension de seuil supérieure à celle du deuxième transistor T2.
  • Dans l'exemple, les transistors T1 et T2 sont de type N réalisés dans une technologie classique à substrat P. Le transistor T2 est alors du type natif tandis que le transistor T1 est du type enrichi, pour remplir la condition sur les tensions de seuil (Vt1<Vt2). Leurs sources sont alors reliées à la masse. Le substrat P est donc relié au même potentiel que la source des transistors T1 et T2, ce qui a pour effet de supprimer l'effet substrat. On a donc une tension de seuil particulièrement stable avec la tension d'alimentation.
  • Une résistance R1 est connectée au drain du premier transistor T1 pour appeler un courant de charge I1. Cette résistance de polarisation R1 peut très bien être reliée directement à la tension d'alimentation Vcc, comme représenté en pointillé sur la figure 1, ou alors, on peut prévoir un circuit de polarisation CP.
  • Les deux transistors T1 et T2 qui sont montés en diode sont alors en mode saturé et on retrouve sur leur drain, la tension de seuil du transistor. On retrouve ainsi aux bornes de la résistance de référence Rr, la tension VtN VtNna' où VtN est la tension de seuil Vt1 du transistor enrichi T1, de l'ordre de 0.8 volt et VtNna est la tension de seuil Vt2 du transistor natif T2, soit environ 0.2 volt. Le courant de référence Ir est donc donné par la relation Ir= (VtN-VtNna)/Rr.
  • Ce courant de référence est indépendant de la température. En effet, selon la théorie et comme vérifié en pratique, les tensions de seuil du transistor natif et du transistor enrichi varient en parallèle, de deux millivolts par degré, en sorte que leur différence est pratiquement indépendante de la température. La seule variation avec la température possible du courant de référence obtenu par le dispositif de l'invention ne peut venir que de la résistance de référence Rr. On pourra choisir de réaliser cette résistance en technologie dite de drain extension. Cette technologie est celle utilisée en technologie Mos à faible dopage de drain dite "LDD", et correspondant à une première implantation et diffusion peu dopée (N-) avant la diffusion très dopée, pour obtenir un profil de jonction moins abrupt, ayant une meilleure tenue en tension. On peut aussi réaliser la résistance de référence en diffusion de type source/drain de transistor, donc plus dopée (N+ ou P+), plus stable en température.
  • Les variations des caractéristiques dues au procédé de fabrication, affectent toutes les tensions de seuil ainsi que la valeur de la résistance de référence. Pour la différence des tensions de seuil (Vtn-Vtna) du transistor N enrichi T1 et du transistor N natif T2, la variation ne peut provenir en procédé que de la variation de la dose d'implant de seuil du transistor enrichi T1, puisque l'épaisseur de l'oxyde de grille est la même pour les deux transistors et que la variation de seuil due à l'opération de dopage initial du substrat se retrouve aussi bien sur le transistor natif que sur le transistor enrichi. On peut estimer cette variation à ±10%. La variation de la résistance avec le procédé est du même ordre. Dans le pire cas, la variation du courant de référence due au procédé est ainsi de l'ordre de ±20%, ce qui est satisfaisant.
  • On a vu que la résistance de polarisation du dispositif pouvait être reliée directement à la tension d'alimentation Vcc. Le dispositif a alors l'avantage de fonctionner à très basse tension, puisque le chemin critique entre la tension d'alimentation et la masse est donné par R1, Rr, T2. Cependant, le courant de charge Il est alors directement dépendant de la tension d'alimentation Vcc. Si on fait varier la tension d'alimentation Vcc dans une gamme allant de 1.6 volt à 6 volts, le courant de charge du premier transistor variera fortement, avec une incidence gênante sur la stabilité de la tension de drain du premier transistor et par conséquent sur le courant de référence.
  • Pour cette raison, dans une première variante représentée à la figure 1, on prévoit d'utiliser un circuit de polarisation CP, qui comprend un transistor Mos T3, monté en diode, pour imposer sur la résistance de charge R1 une tension de seuil de transistor supérieure à la tension de seuil du transistor T1, au lieu de la tension d'alimentation Vcc. Par exemple, on choisit un transistor de type P natif pour pouvoir polariser le transistor N enrichi T1. La tension de seuil d'un transistor P natif (1.5 volts environ) est en effet supérieure à la tension de seuil d'un transistor N enrichi (0.8 volt environ). Mais on pourrait très bien choisir un transistor de type N, plus enrichi que le transistor T1. Dans l'exemple représenté on polarise le transistor T3 de type P en mode saturé au moyen d'une résistance R2 reliée à la tension d'alimentation Vcc.
  • On se retrouve alors avec un courant de charge I1 du transistor T1 proportionnel à la différence entre la tension de seuil VtPna d'un transistor P natif et la tension de seuil VtN d'un transistor N enrichi : I1=(VtPna-VtN)/R1. Ainsi, lorsque Vcc varie, la tension de drain du transistor T1 ne varie quasiment plus. Le courant de référence Ir= (VtN-VtNna)/Rr est alors pratiquement indépendant de la tension d'alimentation Vcc.
  • En cumulant toutes les variations : tension d'alimentation, température, procédé, on a pu ainsi obtenir avec les valeurs indiquées sur le schéma de la figure 1 et avec des résistances réalisées en drain extension, un courant de référence variant dans un rapport Imax/Imin inférieur à 3.
  • En pratique, il faut noter que la résistance R1 est chargée à partir de la résistance R2 et la résistance de référence Rr est chargée à partir de la résistance R1. Pour que le courant soit suffisant pour polariser l'ensemble du dispositif, il faut donc choisir des résistances de valeurs telles que R2<Rl<Rr. Et si on veut limiter la consommation de courant du dispositif, il faut des résistances élevées. Sur la figure 1, on a ainsi retenu les valeurs suivantes : 50 kiloohms pour R2, 200 kiloohms pour R1 et 500 kiloohms pour Rr. Avec de telles valeurs de résistance, il sera préférable d'utiliser la technologie en drain extension pour réaliser les résistances, car elle est moins encombrante (2000 ohms/carré) que la technologie source drain (typiquement 50 à 100 ohms/carré en P+, 20 à 50 ohms/carré en N+). Cependant cette technologie en drain-extension est moins stable en température.
  • Par ailleurs, si on utilise des résistances de valeurs élevées, on augmente la constante de temps du dispositif liée aux capacité parasites de drain. Comme le courant est aussi plus faible, il est aussi plus lent à s'établir. Ceci peut être un inconvénient pour certaines applications.
  • La figure 2 représente ainsi un autre schéma électronique d'un dispositif de référence de courant en circuit intégré selon une variante de réalisation de l'invention, qui permet d'utiliser des résistances de valeurs plus faibles. Dans cette variante, on utilise un transistor Mos T4 en suiveur pour appliquer à la résistance de charge R1, une tension de polarisation indépendante de la tension d'alimentation. Dans l'exemple le transistor Mos T4 est de type N et connecté entre la tension d'alimentation Vcc et la résistance R1. Ce transistor T4 est commandé sur sa grille par la tension imposée par le montage série d'un transistor T5 monté en diode en direct (grille et drain reliées) et d'un transistor T6 monté en diode en direct. Ces deux transistors T5 et T6 sont connectés en série entre la grille du transistor suiveur T4 et la masse. Le transistor T5 est de préférence de même type que le transistor T4 et avec la même tension de seuil (pour se compenser comme on va le voir). Dans l'exemple le transistor T6 est de type P et natif. Il pourrait être de type N. Il faut seulement que sa tension de seuil soit supérieure à celle du transistor T1. Une résistance R3 est prévue entre la tension d'alimentation Vcc et le transistor T5 pour polariser les transistors T5 et T6 en mode saturé. Enfin, dans l'exemple, les transistors T4 et T5 de type N sont choisis natifs, pour avoir la plus faible tension de seuil, qui permet au dispositif de fonctionner à la plus basse tension d'alimentation possible. De cette manière on retrouve sur la borne de la résistance de charge R1 connectée au transistor T4, la tension (VtNna+FtPna-VtNna) soit donc VtPna. Le courant de charge du transistor T1 est donc (VtPna-VttNna)/R1 et est donc très stable, comme déjà expliqué précédemment.
  • L'intérêt de cette variante est que dans la résistance R3, on ne consomme que le courant nécessaire pour polariser les transistors T5 et T6, contrairement au schéma de la figure 1 où la résistance R2 doit non seulement polariser le transistor T3, mais aussi fournir assez de courant pour la résistance de polarisation R1 et la résistance de référence Rr. Le schéma de la figure 2 permet en pratique d'autoriser une consommation de courant plus importante dans les résistances R1 et Rr, et permet donc d'abaisser la valeur de ces résistances. On a donc un courant de référence qui pourra s'établir plus rapidement.
  • De plus, si les valeurs de résistances sont plus faibles, on est moins gêné sur le plan de l'encombrement pour choisir de réaliser au moins la résistance de référence en technologie source/drain. On améliore aussi la tenue en température du dispositif du fait que les résistances sont plus dopées. On pourrait réaliser la résistance de charge R1 en diffusion source/drain également, mais cela a une moindre incidence sur la stabilité.
  • On obtient donc un dispositif très stable. Par contre le fonctionnement en basse tension est dégradé par le transistor suiveur T4 qui ajoute une chute de tension supplémentaire (0.5 volt) dans le chemin critique du montage. En pratique, on a pu vérifier avec les valeurs indiquées sur la figure 2 et une résistance de référence réalisée en diffusion de type source/drain de transistor P que le courant est stable dans une gamme de tension allant de deux volts à 5.5 volts pour une température variant entre -50 et +150°c. Bien entendu, cette deuxième variante fonctionne aussi avec des valeurs de résistances élevées, mais on retrouve alors les mêmes inconvénients (temps de réponse plus lent, encombrement).
  • La figure 3 représente une variante du dispositif de la figure 2, qui permet d'améliorer encore la stabilité du courant de référence.
  • En effet, dans le dispositif de la figure 2, la résistance R3 est directement alimentée par la tension d'alimentation logique du circuit. Si la tension d'alimentation varie, par exemple si elle augmente, on a une répercussion sur la grille du transistor T4 suiveur, ce qui va tendre à faire augmenter le courant de référence Ir.
  • Une amélioration de la stabilité du courant peut être apportée avec le dispositif de la figure 3.
  • Dans ce dispositif une résistance R4 est intercalée entre la tension d'alimentation Vcc et la borne C de la résistance R3. Et une branche identique à la branche (T5, T6) est prévue entre la borne C et la masse, comprenant deux transistor T8 et T9. Le transistor T8 est montée en diode et identique au transistor T5. Le transistor T9 est monté en diode et identique au transistor T6. Dans l'exemple ils sont tous de même type N enrichis et de même géométrie (W/L). Ce qui est important en pratique c'est que deux à deux, T5 et T8, T6 et T9, soient identiques pour avoir la compensation escomptée.
  • Cette branche (T8, T9) sert de limiteur de la tension au noeud C, pour rendre ce noeud moins dépendant des variations de la tension d'alimentation Vdd.
  • Quand le dispositif est mis sous tension, le noeud C suit l'augmentation de la tension d'alimentation par le biais de la résistance R4. Mais dès que le noeud C atteint un potentiel de l'ordre de 2 x Vtn (somme des tensions de seuil des transistors T8 et T9 en série), la branche T8, T9, tend à maintenir ce niveau au noeud C : la tension Vc va alors bouger beaucoup moins, comme montré sur la figure 4. En effet T8 et T9 n'ont pas la résistance R3 dans leur branche, ils vont passer plus de courant (I) que T5 et T6. Ainsi la tension sur cette branche donnée par Vt8+Vt9+Ron.I, où Ron est la résistance passante équivalente des deux transistors, sera toujours légèrement supérieure à Vt5+Vt6 (Vti est la tension de seuil du transistor Ti). C'est ce qui permet d'avoir une tension très faible dans la résistance R3. Ainsi cette régulation de la tension au noeud C de la résistance R3 permet de limiter le courant dans la branche (T5,T6). De cette manière, on a une meilleure régulation de la tension de grille du transistor suiveur T4 et de la tension de drain du transistor T5.
  • Le dispositif représenté peut très bien être réalisé en technologie NMOS.
  • Sur la figure 3, on a en outre représenté des transistors de mise sous-tension du dispositif.
  • Dans l'exemple, un transistor T10 de type P permet d'appliquer ou non la tension d'alimentation Vcc au dispositif (signal EN=0), tandis qu'un transistor T11 de type N force la sortie à zéro quand le dispositif doit être hors tension (signal EN=1). Mais ces transistors ne sont pas obligatoires.
  • Avec un dispositif selon l'une quelconque des variantes décrites précédemment, on obtient un courant de référence Ir, duquel on peut obtenir d'autres courants de référence, par des montages en miroir de courant. Un tel montage est par exemple montré sur la figure 2 : un transistor T7 de type N et natif est monté en miroir de courant par rapport au transistor T2 : sa grille est commandée par la grille du transistor T2. Une autre résistance de référence Rr' est connectée au drain du transistor T7 sur une borne. L'autre borne est reliée à la tension d'alimentation Vcc. On utilisera de préférence la même technologie de fabrication pour les résistances de référence. On obtient un courant de référence stable Ir'. Notamment, on a pu vérifier en pratique que l'évolution de la tension au drain du transistor T7 avec la tension d'alimentation Vcc est parfaitement parallèle entre 1.6 et 6 volts. Pour la réalisation pratique du dispositif, il est à noter que l'on choisit de préférence un transistor T7 à canal long, par exemple avec une longueur de canal supérieure à 5 microns en technologie 1 micron, pour s'affranchir des effets de canal court qui nuisent à la stabilité en courant en mode saturé (avec un canal long, le courant de saturation ne dépend plus de la tension drain-source).
  • L'invention vient d'être décrite en choisissant des transistors de types de conductivité particuliers. On peut bien entendu choisir des transistors de types de conductivité inversés, sauf à respecter les différents critères exposés. L'ensemble du schéma se déduit aisément, en inversant les types de conductivité et les polarités dans les schémas des figures 1 à 3.
  • Le dispositif de référence de courant en circuit intégré selon l'invention offre donc une grande stabilité. Et de par sa conception sans contre-réaction, il est transposable d'une technologie de fabrication à l'autre sans simulations, ce qui n'est pas le moindre de ses avantages.

Claims (10)

  1. Dispositif de référence de courant en circuit intégré comprenant une résistance de référence (Rr), caractérisé en ce qu'il comprend un premier et un deuxième transistor Mos de même type de conductivité, le premier (T1) ayant sa grille et son drain reliés ensemble à une première borne (A) de la résistance de référence, le deuxième (T2) ayant sa grille et son drain reliés ensemble à une deuxième borne (B) de la résistance de référence, le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor et les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé.
  2. Dispositif de référence selon la revendication 1, caractérisé en ce qu'il comprend un troisième transistor Mos (T3) avec une tension de seuil supérieure à celle du premier transistor et ayant sa grille reliée à son drain, de manière à appliquer au premier transistor un courant de polarisation (I1) proportionnel à la différence des tensions de seuil desdits premier et troisième transistors au moyen d'une résistance de polarisation (Rl) connectée entre le premier et le troisième transistor.
  3. Dispositif de référence selon la revendication 1, caractérisé en ce que le circuit de polarisation comprend un quatrième transistor suiveur Mos (T4), connecté en série avec une première résistance (R1) pour polariser le premier transistor (T1), ledit transistor suiveur étant commandé sur sa grille par le montage série d'un cinquième et d'un sixième transistors Mos, le cinquième transistor (T5) ayant le même type de conductivité et la même tension de seuil que le transistor suiveur et étant monté en diode, et le sixième transistor Mos (T6) ayant une tension de seuil supérieure à celle du premier transistor (T1) et étant monté en diode, ces deux transistors étant polarisés en mode saturé par une deuxième résistance (R3) connectée entre le drain du transistor T5 et la tension d'alimentation Vcc.
  4. Dispositif selon la revendication 3, caractérisé en ce qu'il comprend une troisième résistance de polarisation (R4) intercalée entre la tension d'alimentation et la deuxième résistance (R3) à un noeud C, et un montage en série entre ce noeud C et la masse d'un septième transistor (T8) monté en diode et identique au cinquième transistor (T5) et d'un huitième transistor (T9) monté en diode identique au sixième transistor (T6).
  5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la résistance de référence (Rr) est réalisée en diffusion de type drain extension.
  6. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la résistance de référence (Rr) est réalisée en diffusion de type source/drain.
  7. Dispositif selon la revendication 5, caractérisé en ce que les résistances de polarisation (R1, R3, R4) sont aussi réalisées en diffusion de type source/drain.
  8. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend en outre au moins une structure en miroir (T7) de courant par rapport au deuxième transistor (T2) pour obtenir un autre courant de référence (Ir') dans une autre résistance de référence Rr'.
  9. Dispositif selon la revendication 8, caractérisé en ce que l'autre résistance de référence est réalisée dans la même technologie que la première (Rr).
  10. Dispositif selon la revendication 8, caractérisé en ce que les transistors (T2, T7) utilisés dans la structure en miroir de courant sont à canal long.
EP97400209A 1996-01-31 1997-01-29 Dispositif de référence de courant en circuit intégré Expired - Lifetime EP0788047B1 (fr)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR9601168 1996-01-31
FR9601168A FR2744262B1 (fr) 1996-01-31 1996-01-31 Dispositif de reference de courant en circuit integre
FR9607705 1996-06-20
FR9607705A FR2744263B3 (fr) 1996-01-31 1996-06-20 Dispositif de reference de courant en circuit integre

Publications (2)

Publication Number Publication Date
EP0788047A1 true EP0788047A1 (fr) 1997-08-06
EP0788047B1 EP0788047B1 (fr) 1998-10-07

Family

ID=26232490

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97400209A Expired - Lifetime EP0788047B1 (fr) 1996-01-31 1997-01-29 Dispositif de référence de courant en circuit intégré

Country Status (4)

Country Link
US (1) US5903141A (fr)
EP (1) EP0788047B1 (fr)
DE (1) DE69700031T2 (fr)
FR (1) FR2744263B3 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527558A (zh) * 2016-12-23 2017-03-22 长沙景美集成电路设计有限公司 一种低功耗的与绝对温度成正比的电流源电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749939B1 (fr) * 1996-06-13 1998-07-31 Sgs Thomson Microelectronics Detecteur de gamme de tension d'alimentation dans un circuit integre
DE69830469D1 (de) * 1998-03-16 2005-07-14 St Microelectronics Srl Polarisationsspannungssteuerschaltung für schwebende Senke in einer integrierten Halbleiterschaltung
US6175267B1 (en) * 1999-02-04 2001-01-16 Microchip Technology Incorporated Current compensating bias generator and method therefor
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6424205B1 (en) * 2000-08-07 2002-07-23 Semiconductor Components Industries Llc Low voltage ACMOS reference with improved PSRR
US6750699B2 (en) * 2000-09-25 2004-06-15 Texas Instruments Incorporated Power supply independent all bipolar start up circuit for high speed bias generators
US6433624B1 (en) 2000-11-30 2002-08-13 Intel Corporation Threshold voltage generation circuit
US6346803B1 (en) * 2000-11-30 2002-02-12 Intel Corporation Current reference
US6693332B2 (en) * 2001-12-19 2004-02-17 Intel Corporation Current reference apparatus
JP2003347852A (ja) * 2002-05-24 2003-12-05 Toshiba Corp バイアス回路及び半導体装置
US20050003764A1 (en) * 2003-06-18 2005-01-06 Intel Corporation Current control circuit
US7118274B2 (en) * 2004-05-20 2006-10-10 International Business Machines Corporation Method and reference circuit for bias current switching for implementing an integrated temperature sensor
US7489183B2 (en) 2004-12-08 2009-02-10 Triquint Semiconductor, Inc. Bias control system for a power amplifier
US7768248B1 (en) 2006-10-31 2010-08-03 Impinj, Inc. Devices, systems and methods for generating reference current from voltage differential having low temperature coefficient
TW200910050A (en) * 2007-08-22 2009-03-01 Faraday Tech Corp Bandgap reference circuit
TWI335496B (en) * 2007-08-22 2011-01-01 Faraday Tech Corp Bandgap reference circuit
US9092045B2 (en) * 2013-04-18 2015-07-28 Freescale Semiconductor, Inc. Startup circuits with native transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021289A1 (fr) * 1979-06-19 1981-01-07 Kabushiki Kaisha Toshiba Circuit à courant constant
EP0052553A1 (fr) * 1980-11-14 1982-05-26 Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. Générateur de courant intégré en technologie CMOS
DE3713107A1 (de) * 1986-04-18 1987-10-22 Sgs Microelettronica Spa Polarisationsschaltung fuer in mos-technologie ausgefuehrte integrierte anordnungen insbesondere des gemischt digital-analogen typs
US4999567A (en) * 1988-12-21 1991-03-12 Nec Corporation Constant current circuit
EP0687967A1 (fr) * 1994-06-13 1995-12-20 STMicroelectronics S.A. Source de courant stable en température

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978904A (en) * 1987-12-15 1990-12-18 Gazelle Microcircuits, Inc. Circuit for generating reference voltage and reference current
JPH0727424B2 (ja) * 1988-12-09 1995-03-29 富士通株式会社 定電流源回路
CA2066929C (fr) * 1991-08-09 1996-10-01 Katsuji Kimura Circuit capteur de temperature et circuit a courant constant
JP2531104B2 (ja) * 1993-08-02 1996-09-04 日本電気株式会社 基準電位発生回路
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
US5739682A (en) * 1994-01-25 1998-04-14 Texas Instruments Incorporated Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
JP3374541B2 (ja) * 1994-08-22 2003-02-04 富士電機株式会社 定電流回路の温度依存性の調整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021289A1 (fr) * 1979-06-19 1981-01-07 Kabushiki Kaisha Toshiba Circuit à courant constant
EP0052553A1 (fr) * 1980-11-14 1982-05-26 Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. Générateur de courant intégré en technologie CMOS
DE3713107A1 (de) * 1986-04-18 1987-10-22 Sgs Microelettronica Spa Polarisationsschaltung fuer in mos-technologie ausgefuehrte integrierte anordnungen insbesondere des gemischt digital-analogen typs
US4999567A (en) * 1988-12-21 1991-03-12 Nec Corporation Constant current circuit
EP0687967A1 (fr) * 1994-06-13 1995-12-20 STMicroelectronics S.A. Source de courant stable en température

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527558A (zh) * 2016-12-23 2017-03-22 长沙景美集成电路设计有限公司 一种低功耗的与绝对温度成正比的电流源电路
CN106527558B (zh) * 2016-12-23 2018-08-07 长沙景美集成电路设计有限公司 一种低功耗的与绝对温度成正比的电流源电路

Also Published As

Publication number Publication date
FR2744263A1 (fr) 1997-08-01
DE69700031D1 (de) 1998-11-12
EP0788047B1 (fr) 1998-10-07
US5903141A (en) 1999-05-11
FR2744263B3 (fr) 1998-03-27
DE69700031T2 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
EP0788047B1 (fr) Dispositif de référence de courant en circuit intégré
EP3176669B1 (fr) Circuit de génération d&#39;une tension de référence
EP0578526B1 (fr) Circuit de commutation de haute tension
EP0733961B1 (fr) Générateur de courant de référence en technologie CMOS
EP0756223B1 (fr) Générateur de référence de tension et/ou de courant en circuit intégré
FR2670035A1 (fr) Circuit de production de tension de reference d&#39;un dispositif de memoire a semiconducteurs.
EP1326154A1 (fr) Pompe à charge à très large plage de tension de sortie
EP3895371A1 (fr) Dispositif de fonction physiquement non clonable
EP0568440B1 (fr) Circuit de détection de seuils de tension
EP1073202B1 (fr) Dispositif de commande d&#39;un commutateur haute tension de type translateur
EP0649079B1 (fr) Circuit générateur de tension stabilisée du type bandgap
EP0687967B1 (fr) Source de courant stable en température
FR2678451A1 (fr) Circuit d&#39;attaque de sortie cmos a puits flottant.
FR2532797A1 (fr) Amplificateur differentiel
FR2768274A1 (fr) Circuit de generation d&#39;une haute tension de programmation ou d&#39;effacement d&#39;une memoire
FR3102580A1 (fr) Régulateur de tension
FR2795557A1 (fr) Dispositif d&#39;ajustement des circuits apres mise en boitier et procede de fabrication correspondant
FR2797119A1 (fr) Dispositif de commande d&#39;un commutateur haute tension de type translateur
CH651160A5 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos.
FR2744262A1 (fr) Dispositif de reference de courant en circuit integre
EP0915562A2 (fr) Amplificateur différentiel à transistor MOS
FR2982720A1 (fr) Interrupteur de puissance
EP0562980A1 (fr) Pont diviseur auto-protégé
EP2455731B1 (fr) Circuit de détection avec module d&#39;anti-éblouissement
FR2759507A1 (fr) Pompe de charge dans une technologie a double caisson

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19971009

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 19980211

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19981009

REF Corresponds to:

Ref document number: 69700031

Country of ref document: DE

Date of ref document: 19981112

ITF It: translation for a ep patent filed

Owner name: VEDI IST. IN ATTI;PORTA CHECCACCI E BOTTI S.R.L.

RAP4 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: STMICROELECTRONICS S.A.

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20050110

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20050126

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20050127

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060129

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060131

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20060131

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060801

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20060129

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20060929

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20070129