EP0599072A2 - Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals - Google Patents

Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals Download PDF

Info

Publication number
EP0599072A2
EP0599072A2 EP93117432A EP93117432A EP0599072A2 EP 0599072 A2 EP0599072 A2 EP 0599072A2 EP 93117432 A EP93117432 A EP 93117432A EP 93117432 A EP93117432 A EP 93117432A EP 0599072 A2 EP0599072 A2 EP 0599072A2
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
digital
arrangement according
analog converter
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP93117432A
Other languages
English (en)
French (fr)
Other versions
EP0599072A3 (en
Inventor
Martin Dipl.-Ing. Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0599072A2 publication Critical patent/EP0599072A2/de
Publication of EP0599072A3 publication Critical patent/EP0599072A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Definitions

  • the invention relates to an integrable circuit arrangement for matching a control signal according to the preamble of claim 1.
  • control signals or control variables are generated or processed in many integrated circuits, which must often be within a relatively small tolerance range. These tolerance ranges can often not be maintained due to production fluctuations.
  • Zener-Zap adjustment is often used to compensate for production fluctuations. Zener diodes built into the circuit are deliberately alloyed during disk measurement in order to e.g. to match a bandgap reference.
  • the zener diodes are usually arranged in such a way that a second resistor can be connected in parallel. If, due to the production fluctuation, the resistor to be calibrated has to be connected in parallel, the Zener Zap diode is subjected to such a high current that it burns out and a short circuit occurs. This defines the parallel connection of the resistors. Resistance ratios can primarily be varied using Zener-Zap adjustment.
  • the object of the present invention is therefore to provide an integrable circuit arrangement which allows flexible compensation of manufacturing fluctuations in the manufacture of integrated circuits.
  • the advantage of the present invention is that the circuit arrangement can change both a reference voltage, or a reference current or a voltage-controlled resistor, etc., as a result of which the most varied influences of production variations can be compensated for.
  • Another advantage is that by using a digital-to-analog converter, both positive and negative compensation quantities can be generated only with the help of an inverter.
  • FIG. 1 four means are shown, which are programmable from a high-resistance to a low-resistance state. These are shown as four reverse-connected diodes 5, 6, 7, 8, which are connected between an input terminal 1, 2, 3, 4 and ground.
  • Each input terminal 1, 2, 3, 4 is connected to a decoupling resistor 9, 10, 11, 12.
  • the respective other connection of each decoupling resistor 9, 10, 11, 12 is connected to a supply voltage terminal 17 via a respective current source 13, 14, 15, 16.
  • the first decoupling resistor 9 is also connected via an inverter 18 to the first input of a digital-to-analog converter 19.
  • the respective second connections of the decoupling resistors 10, 11, 12 are connected to the other inputs of the digital-to-analog converter 19.
  • the control variable generated can be tapped off at the analog output of the digital-analog converter 19.
  • the diodes 5, 6, 7, 8 have a high resistance, as a result of which the inputs of the digital-to-analog converter 19 are supplied with a high level by the current sources 13, 14, 15, 16.
  • the input that can be controlled via input terminal 1 is used acted upon by the inverter 18 with a low level.
  • This input represents the so-called MSB (Most Significant Bit).
  • MSB Mobile Scal Bit
  • this input is used as a sign control input. This means that both positive and negative values can be generated. If this is not desired, the inverter can also be omitted. This would provide an additional input and increase the resolution in the respective positive or negative range.
  • test short-circuiting i.e. the desired compensation variable can be defined by connecting the respective inputs 1, 2, 3, 4 to ground. Using the four inputs shown, e.g. 16 different compensation sizes possible.
  • the short circuits can be programmed. This is done e.g. by burning out the respective Zener diodes 5, 6, 7, 8. Due to the short circuit in each case, the corresponding inputs of the digital-to-analog converter 19 are pulled down to a low level and thus the digital control word for the digital-to-analog converter is determined.
  • FIG. 2 shows a realization of one of the diodes 5, 6, 7, 8 from FIG. 1 and the respectively associated current source 13, 14, 15, 6 from FIG. 1.
  • one of the input terminals 1, 2, 3, 4 is off Figure 1 designated 21.
  • the diode from FIG. 1 is represented by the bipolar transistor 22. This has two emitter connections. The first emitter connection is connected to the input terminal 21 and the second emitter connection is connected both to the collector and to the base of the transistor 22 and to ground.
  • the input terminal 21 is connected to an output terminal 26 via a resistor 23 interconnected. This output terminal can be connected to one of the inputs of the digital-to-analog converter.
  • the output terminal 26 is also connected to a supply voltage terminal 25 via the load path of a p-channel field effect transistor 24.
  • the gate connection of the field effect transistor 24 is connected to ground and to an output terminal 27.
  • the implementation of the Zener-Zap diode and the "pull-up" current source shown in FIG. 2 is particularly suitable for analog circuits in

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Schaltungsanordnung weist Zener-Zap-Dioden auf, mittels derer das digitale Ansteuerwort eines Digital-Analog-Wandlers programmierbar ist. Das so erzeugte Ausgangssignal dient zum Abgleich eines Steuersignals der integrierten Schaltung. <IMAGE>

Description

  • Die Erfindung betrifft eine integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals gemäß dem Oberbegriff des Anspruchs 1.
  • In vielen integrierten Schaltungen werden heutzutage Steuersignale bzw. Steuergrößen erzeugt bzw. weiterverarbeitet, welche innerhalb eines oftmals relativ kleinen Toleranzbereichs liegen müssen. Durch Fertigungsschwankungen können diese Toleranzbereiche oftmals nicht eingehalten werden. In bipolaren Schaltungen wird zum Ausgleich von Fertigungsschwankungen heute vielfach der sogenannte Zener-Zap-Abgleich verwendet. Dabei werden in der Schaltung eingebaute Zenerdioden bei der Scheibenmessung gezielt durchlegiert, um z.B. eine Bandgap-Referenz abzugleichen.
  • Die Zenerdioden sind zumeist so angeordnet, daß einem abzugleichenden Widerstand ein zweiter parallel geschaltet werden kann. Muß aufgrund der Fertigungsschwankung dem abzugleichenden Widerstand ein zweiter parallel geschaltet werden, so wird die Zener-Zap-Diode mit einem so hohen Strom beaufschlagt, daß diese durchbrennt und ein Kurzschluß entsteht. Dadurch wird die Parallelschaltung der Widerstände festgelegt. Mittels Zener-Zap-Abgleich können in erster Linie Widerstandsverhältnisse variiert werden.
  • Oftmals ist es jedoch notwendig auch andere Größen als die Widerstandsverhältnisse zu variieren.
  • Aufgabe der vorliegenden Erfindung ist es daher, eine integrierbare Schaltungsanordnung anzugeben, die einen flexiblen Ausgleich von Fertigungsschwankungen bei der Herstellung von integrierten Schaltungen erlaubt.
  • Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Unteransprüche.
  • Vorteil der vorliegenden Erfindung ist, daß die Schaltungsanordnung sowohl eine Referenzspannung, oder einen Referenzstrom oder einen spannungsgesteuerten Widerstand etc. verändern kann, wodurch die verschiedensten Einflüsse von Fertigungsstreuungen ausgeglichen werden können.
  • Ein weiterer Vorteil ist, daß durch die Verwendung eines Digital-Analog-Wandlers nur mit Hilfe eines Inverters, sowohl positive wie negative Ausgleichsgrößen erzeugt werden können.
  • Die Erfindung wird nachfolgend anhand von zwei Figuren näher erläutert. Es zeigen
    • Figur 1
    eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung,
    Figur 2
    eine Ausführungsform für eine Zener-Zap-Diode sowie einer nachgeschalteten "pull-up"- Stromquelle.
  • In Figur 1 sind vier Mittel dargestellt, die von einem hochohmigen in einen niederohmigen Zustand programmierbar sind. Diese sind als vier in Sperrichtung geschaltete Dioden 5, 6, 7, 8, die zwischen je einer Eingangsklemme 1, 2, 3, 4 und Masse geschaltet sind, dargestellt. Jede Eingangsklemme 1, 2, 3, 4 ist mit jeweils einem Entkopplungswiderstand 9, 10, 11, 12 verbunden. Der jeweils andere Anschluß jedes Entkopplungswiderstands 9, 10, 11, 12 ist über jeweils eine Stromquelle 13, 14, 15, 16 mit einer Versorgungsspannungsklemme 17 verbunden. Der erste Entkopplungswiderstand 9 ist weiterhin über einen Inverter 18 mit dem ersten Eingang eines Digital-Analog-Wandlers 19 verbunden. Die jeweils zweiten Anschlüsse der Entkopplungswiderstände 10, 11, 12 sind mit den übrigen Eingängen des Digital-Analog-Wandlers 19 verschaltet. Am Analog-Ausgang des Digital-Analog-Wandlers 19 ist die erzeugte Steuergröße abgreifbar.
  • Im nicht programmierten Zustand sind die Dioden 5, 6, 7, 8 hochohmig, wodurch die Eingänge des Digital-Analog-Wandlers 19 durch die Stromquellen 13, 14, 15, 16 mit einem High-Pegel beaufschlagt werden. Im dargestellten Beispiel wird lediglich der über die Eingangsklemme 1 ansteuerbare Eingang durch das Vorschalten des Inverters 18 mit einem Low-Pegel beaufschlagt. Dieser Eingang stellt den sogenannten MSB (Most Significant Bit) dar. Im dargestellten Beispiel wird dieser Eingang als Vorzeichensteuereingang benutzt. Somit können sowohl positive wie negative Werte erzeugt werden. Ist dies nicht gewünscht, so kann der Inverter auch weggelassen werden. Dadurch stände ein zusätzlicher Eingang zur Verfügung und die Auflösung im jeweiligen positiven oder negativen Bereich wird erhöht.
  • Nach Fertigstellung der integrierten Schaltung kann noch auf der Scheibe mittels probeweisem Kurzschließen, d.h. durch Verbinden der jeweiligen Eingänge 1, 2, 3, 4 mit Masse die gewünschte Ausgleichsgröße definiert werden. Mittels der dargestellten vier Eingänge wären z.B. 16 verschiedene Ausgleichsgrößen möglich. Wurde die richtige Größe festgestellt, so können die Kurzschlüsse fest programmiert werden. Dies erfolgt z.B. durch Durchbrennen der jeweiligen Zenerdioden 5, 6, 7, 8. Durch den jeweils entstandenen Kurzschluß werden die entsprechenden Eingänge des Digital-Analog-Wandlers 19 auf einen Low-Pegel heruntergezogen und somit das digitale Ansteuerwort für den Digital-Analog-Wandler festgelegt.
  • Selbstverständlich sind auch andere Mittel zum Programmieren denkbar. So könnte beispielsweise in einer negativen Logik anstelle der Zenerdioden 5, 6, 7, 8 Kurzschlüsse vorgesehen sein, welche beispielsweise mittels eines Lasers auftrennbar wären. Selbstverständlich müßten diese Kurzschlüsse ebenfalls durch Dioden voneinander logisch getrennt werden. Die Lösung mittels Zener-Zap-Dioden stellt deshalb die einfachste Realisierung dar.
  • Figur 2 stellt eine Realisierung einer der Dioden 5, 6, 7, 8 aus Figur 1 sowie der jeweils zugehörigen Stromquelle 13, 14, 15, 6 aus Figur 1 dar. In Figur 2 ist eine der Eingangsklemmen 1, 2, 3, 4 aus Figur 1 mit 21 bezeichnet. Die Diode aus Figur 1 ist durch den bipolaren Transistor 22 dargestellt. Dieser weist zwei Emitteranschlüsse auf. Der erste Emitteranschluß ist mit der Eingangsklemme 21 und der zweite Emitteranschluß ist sowohl mit dem Kollektor wie auch mit der Basis des Transistors 22 und mit Masse verbunden. Die Eingangsklemme 21 ist über einen Widerstand 23 mit einer Ausgangsklemme 26 verschaltet. Diese Ausgangsklemme kann mit einem der Eingänge des Digital-Analog-Wandlers verbunden werden. Die Ausgangsklemme 26 ist weiterhin über die Laststrecke eines p-Kanal-Feldeffekttransistors 24 mit einer Versorgungsspannungsklemme 25 verbunden. Der Gateanschluß des Feldeffekttransistors 24 ist mit Masse und mit einer Ausgangsklemme 27 verschaltet. Die in Figur 2 dargestellte Realisierung der Zener-Zap-Diode sowie der "pull-up" Stromquelle bietet sich vor allem für Analog-Schaltungen in Mischtechnologien an.

Claims (7)

  1. Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals mit einer Vielzahl von Mitteln, die zwischen einer Vielzahl von Eingängen und einem Bezugspotential geschaltet sind und die von einem hochohmigen in einen niederohmigen Zustand bzw. umgekehrt programmierbar sind,
    dadurch gekennzeichnet, daß die Vielzahl von Eingängen über jeweils zugeordnete Entkoppelwiderstände mit den Digitaleingängen eines Digital-Analog-Wandlers verbunden sind und die Digital-Eingänge über jeweils ein zugeordnetes Mittel zur Potentialverschiebung mit einer Versorgungsspannungsklemme verbunden ist und daß das Ausgangssignal des Digital-Analog-Wandlers zum Abgleich des Steuersignals dient.
  2. Integrierbare Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß die programmierbaren Mittel eine Zener-Zap-Diode, welche in Sperrichtung geschaltet ist, aufweisen.
  3. Integrierbare Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß die programmierbaren Mittel eine auftrennbare Verbindung aufweisen.
  4. Integrierbare Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Mittel zur Potentialverschiebung eine "pull-up" Stromquelle aufweisen.
  5. Integrierbare Schaltungsanordnung nach Anspruch 4,
    dadurch gekennzeichnet, daß die "pull-up" Stromquelle ein Feldeffekttransistor ist, dessen Laststrecke zwischen Versorgungsspannungsklemme und Eingang des Digital-Analog-Wandlers geschaltet ist, und dessen Steueranschluß mit Masse verbunden ist.
  6. Integrierbare Schaltungsanordnung nach Anspruch 5 in Verbindung mit Anspruch 2,
    dadurch gekennzeichnet, daß die Zener-Zap-Diode durch einen bipolaren Transistor gebildet wird.
  7. Integrierbare Schaltungsanordnung nach einem der vorgehenden Ansprüche,
    dadurch gekennzeichnet, daß vor dem MSB-Eingang des Digital-Analog-Wandlers ein Inverter geschaltet ist.
EP19930117432 1992-11-20 1993-10-27 Integratable circuit arrangement for calibrating a control signal. Withdrawn EP0599072A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4239140 1992-11-20
DE4239140A DE4239140C1 (de) 1992-11-20 1992-11-20 Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals

Publications (2)

Publication Number Publication Date
EP0599072A2 true EP0599072A2 (de) 1994-06-01
EP0599072A3 EP0599072A3 (en) 1994-06-22

Family

ID=6473320

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19930117432 Withdrawn EP0599072A3 (en) 1992-11-20 1993-10-27 Integratable circuit arrangement for calibrating a control signal.

Country Status (2)

Country Link
EP (1) EP0599072A3 (de)
DE (1) DE4239140C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661657A1 (de) * 1993-12-31 1995-07-05 Ela Medical Verfahren zur Konfiguration einer implantierbaren aktiven Vorrichtung durch die Einstellung von Parametern
EP0986105A1 (de) * 1998-09-07 2000-03-15 STMicroelectronics S.r.l. Elektronischer Schaltkreis zum Trimmen integrierter Schaltungen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2805473A1 (de) * 1977-02-14 1978-08-17 Precision Monolithics Inc Einstellbarer abgleichkreis fuer digitalanalogwandler
DE2805472A1 (de) * 1977-02-14 1978-08-17 Precision Monolithics Inc Schaltkreis zur gesteuerten einstellung von elektrischen schaltkreisanordnungen
DE3110800A1 (de) * 1980-03-21 1981-12-24 Nippon Electric Co., Ltd., Tokyo Bezugsspannungsgenerator fuer a/d- oder d/a-wandler
US4686384A (en) * 1985-08-09 1987-08-11 Harris Corporation Fuse programmable DC level generator
US4814640A (en) * 1986-02-27 1989-03-21 Ricoh Company, Ltd. Electrically trimmable semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2805473A1 (de) * 1977-02-14 1978-08-17 Precision Monolithics Inc Einstellbarer abgleichkreis fuer digitalanalogwandler
DE2805472A1 (de) * 1977-02-14 1978-08-17 Precision Monolithics Inc Schaltkreis zur gesteuerten einstellung von elektrischen schaltkreisanordnungen
DE3110800A1 (de) * 1980-03-21 1981-12-24 Nippon Electric Co., Ltd., Tokyo Bezugsspannungsgenerator fuer a/d- oder d/a-wandler
US4686384A (en) * 1985-08-09 1987-08-11 Harris Corporation Fuse programmable DC level generator
US4814640A (en) * 1986-02-27 1989-03-21 Ricoh Company, Ltd. Electrically trimmable semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661657A1 (de) * 1993-12-31 1995-07-05 Ela Medical Verfahren zur Konfiguration einer implantierbaren aktiven Vorrichtung durch die Einstellung von Parametern
US5697960A (en) * 1993-12-31 1997-12-16 Ela Medical S.A. Configuring an implantable active medical device by adjusting parameters
EP0986105A1 (de) * 1998-09-07 2000-03-15 STMicroelectronics S.r.l. Elektronischer Schaltkreis zum Trimmen integrierter Schaltungen

Also Published As

Publication number Publication date
EP0599072A3 (en) 1994-06-22
DE4239140C1 (de) 1994-03-10

Similar Documents

Publication Publication Date Title
EP0236525B1 (de) Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsleitung für Digitalsignale
EP1154565B1 (de) Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
DE2805473A1 (de) Einstellbarer abgleichkreis fuer digitalanalogwandler
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE3420068C2 (de)
EP0939494B1 (de) Schaltungsanordnung mit Strom-Digital-Analog-Konvertern
DE3835499A1 (de) Schaltungsanordnung zum einstellen der amplitude eines signals
DE2702022A1 (de) Verstaerkerschaltung
DE3876199T2 (de) Einstellbare stromquelle und ein digital-analoger wandler mit automatischer eichung und verwendung einer solchen quelle.
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
DE3615383C2 (de) Eine Schaltung zur Verschiebung des Eingangspegels eines Digital-Analog-Wandlers
DE2924171C2 (de)
DE4239140C1 (de) Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals
EP0237086B1 (de) Stromspiegelschaltung
DE3323315A1 (de) Feldeffekttransistor-pufferverstaerker mit verbesserter rauschunterdrueckung
DE2712350A1 (de) Binaerschaltung
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
EP0651512B1 (de) Ringoszillator
DE3615382C2 (de) Digital-Analog-Wandler mit einer Bit-Einstell- und Filterschaltung
DE3781543T2 (de) Unterdrueckungsschaltung von unerwuenschten zeitlichen abschnitten eines variablen spannungssignals.
EP0371163A1 (de) Integrierbare Schaltungsanordnung zur Verzögerung impulsförmiger Signale
DE4307856C2 (de) Schaltungsanordnung
DE3615513A1 (de) Digital-analog-wandler fuer niedrige spannungswerte
DE3317841C2 (de)
DE10325769B4 (de) Anordnung und Verfahren zum Abgleich einer kalibrierbaren Stromquelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): ES FR GB IT

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): ES FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19941223