DE4239140C1

DE4239140C1 - Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals

Info

Publication number: DE4239140C1
Application number: DE4239140A
Authority: DE
Inventors: Martin Dipl Ing Feldtkeller
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1992-11-20
Filing date: 1992-11-20
Publication date: 1994-03-10
Anticipated expiration: 2012-11-21
Also published as: EP0599072A2; EP0599072A3

Description

Die Erfindung betrifft eine integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals gemäß dem Oberbegriff des Anspruchs 1.

In vielen integrierten Schaltungen werden heutzutage Steuersignale bzw. Steuergrößen erzeugt bzw. weiterverarbeitet, welche innerhalb eines oftmals relativ kleinen Toleranzbereichs liegen müssen. Durch Fertigungsschwankun gen können diese Toleranzbereiche oftmals nicht eingehalten werden. In bipo laren Schaltungen wird zum Ausgleich von Fertigungsschwankungen heute vielfach der sogenannte Zener-Zap-Abgleich verwendet. Dabei werden in der Schaltung eingebaute Zenerdioden bei der Scheibenmessung gezielt durch legiert, um z. B. eine Bandgap-Referenz abzugleichen, vgl. dazu z. B. IBM Technical Disclosure Bull., Vol. 31, No. 11, April 1989, S. 406-410.

Die Zenerdioden sind zumeist so angeordnet, daß einem abzugleichenden Widerstand ein zweiter parallel geschaltet werden kann. Muß aufgrund der Fertigungsschwankung dem abzugleichenden Widerstand ein zweiter parallel geschaltet werden, so wird die Zener-Zap-Diode mit einem so hohen Strom beaufschlagt, daß diese durchbrennt und ein Kurzschluß entsteht. Dadurch wird die Parallelschaltung der Widerstände festgelegt. Mittels Zener-Zap-Ab gleich können in erster Linie Widerstandsverhältnisse variiert werden.

Oftmals ist es jedoch notwendig auch andere Größen als die Widerstandsver hältnisse zu variieren.

Aufgabe der vorliegenden Erfindung ist es daher, eine integrierbare Schal tungsanordnung zum Abgleich eines Steuersignales anzugeben, die einen flexiblen Ausgleich von Fertigungs schwankungen bei der Herstellung von integrierten Schaltungen erlaubt.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Unteransprüche.

Vorteil der vorliegenden Erfindung ist, daß die Schaltungsanordnung sowohl eine Referenzspannung, oder einen Referenzstrom oder einen spannungs gesteuerten Widerstand etc. verändern kann, wodurch die verschiedensten Einflüsse von Fertigungsstreuungen ausgeglichen werden können.

Ein weiterer Vorteil ist, daß durch die Verwendung eines Digital-Analog- Wandlers nur mit Hilfe eines Inverters, sowohl positive wie negative Aus gleichsgrößen erzeugt werden können.

Die Erfindung wird nachfolgend anhand von zwei Figuren näher erläutert. Es zeigen

Fig. 1 eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung,

Fig. 2 eine Ausführungsform für eine Zener-Zap-Diode sowie einer nachge schalteten "pull-up"-Stromquelle.

In Fig. 1 sind vier Mittel dargestellt, die von einem hochohmigen in einen niederohmigen Zustand programmierbar sind. Diese sind als vier in Sperrich tung geschaltete Dioden 5, 6, 7, 8, die zwischen je einer Eingangsklemme 1, 2, 3, 4 und Masse geschaltet sind, dargestellt. Jede Eingangsklemme 1, 2, 3, 4 ist mit jeweils einem Entkopplungswiderstand 9, 10, 11, 12 verbunden. Der jeweils andere Anschluß jedes Entkopplungswiderstands 9, 10, 11, 12 ist über jeweils eine Stromquelle 13, 14, 15, 16 mit einer Versorgungsspannungsklem me 17 verbunden. Der erste Entkopplungswiderstand 9 ist weiterhin über ei nen Inverter 18 mit dem ersten Eingang eines Digital-Analog-Wandlers 19 verbunden. Die jeweils zweiten Anschlüsse der Entkopplungswiderstände 10, 11, 12 sind mit den übrigen Eingängen des Digital-Analog-Wandlers 19 ver schaltet. Am Analog-Ausgang 20 des Digital-Analog-Wandlers 19 ist die erzeugte Steuergröße abgreifbar.

Im nicht programmierten Zustand sind die Dioden 5, 6, 7, 8 hochohmig, wo durch die Eingänge des Digital-Analog-Wandlers 19 durch die Stromquellen 13, 14, 15, 16 mit einem High-Pegel beaufschlagt werden. Im dargestellten Beispiel wird lediglich der über die Eingangsklemme 1 ansteuerbare Eingang durch das Vorschalten des Inverters 18 mit einem Low-Pegel beaufschlagt. Dieser Eingang stellt den sogenannten MSB (Most Significant Bit) dar. Im dar gestellten Beispiel wird dieser Eingang als Vorzeichensteuereingang benutzt. Somit können sowohl positive wie negative Werte erzeugt werden. Ist dies nicht gewünscht, so kann der Inverter auch weggelassen werden. Dadurch stände ein zusätzlicher Eingang zur Verfügung und die Auflösung im jeweili gen positiven oder negativen Bereich wird erhöht.

Nach Fertigstellung der integrierten Schaltung kann noch auf der Scheibe mittels probeweisem Kurzschließen, d. h. durch Verbinden der jeweiligen Ein gänge 1, 2, 3, 4 mit Masse die gewünschte Ausgleichsgröße definiert werden. Mittels der dargestellten vier Eingänge wären z. B. 16 verschiedene Aus gleichsgrößen möglich. Wurde die richtige Größe festgestellt, so können die Kurzschlüsse fest programmiert werden. Dies erfolgt z. B. durch Durchbrennen der jeweiligen Zenerdioden 5, 6, 7, 8. Durch den jeweils entstandenen Kurz schluß werden die entsprechenden Eingänge des Digital-Analog-Wandlers 19 auf einen Low-Pegel heruntergezogen und somit das digitale Ansteuerwort für den Digital-Analog-Wandler festgelegt.

Selbstverständlich sind auch andere Mittel zum Programmieren denkbar. So könnte beispielsweise in einer negativen Logik anstelle der Zenerdioden 5, 6, 7, 8 Kurzschlüsse vorgesehen sein, welche beispielsweise mittels eines La sers auftrennbar wären. Selbstverständlich müßten diese Kurzschlüsse ebenfalls durch Dioden voneinander logisch getrennt werden. Die Lösung mittels Zener-Zap-Dioden stellt deshalb die einfachste Realisierung dar.

Fig. 2 stellt eine Realisierung einer der Dioden 5, 6, 7, 8 aus Fig. 1 sowie der jeweils zugehörigen Stromquelle 13, 14, 15, 16 aus Fig. 1 dar. In Fig. 2 ist eine der Eingangsklemmen 1, 2, 3, 4 aus Fig. 1 mit 21 bezeichnet. Die Diode aus Fig. 1 ist durch den bipolaren Transistor 22 dargestellt. Dieser weist zwei Emitteranschlüsse auf. Der erste Emitteranschluß ist mit der Ein gangsklemme 21 und der zweite Emitteranschluß ist sowohl mit dem Kollektor wie auch mit der Basis des Transistors 22 und mit Masse verbunden. Die Ein gangsklemme 21 ist über einen Widerstand 23 mit einer Ausgangsklemme 26 verschaltet. Diese Ausgangsklemme kann mit einem der Eingänge des Digital- Analog-Wandlers verbunden werden. Die Ausgangsklemme 26 ist weiterhin über die Laststrecke eines p-Kanal-Feldeffekttransistors 24 mit einer Versor gungsspannungsklemme 25 verbunden. Der Gateanschluß des Feldeffekt transistors 24 ist mit Masse und mit einer Ausgangsklemme 27 verschaltet. Die in Fig. 2 dargestellte Realisierung der Zener-Zap-Diode sowie der "pull- up" Stromquelle bietet sich vor allem für Analog-Schaltungen in Mischtechno logien an.

Claims

1. Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals mit einer Vielzahl von Mitteln, die zwischen einer Vielzahl von Eingängen und ei nem Bezugspotential geschaltet sind und die von einem hochohmigen in ei nen niederohmigen Zustand bzw. umgekehrt programmierbar sind, dadurch gekennzeichnet, daß die Vielzahl von Eingängen (1, 2, 3, 4; 21) über jeweils zugeordnete Entkoppelwiderstände (9, 10, 11, 12) mit den Digitaleingängen eines Digital-Analog-Wandlers (19) verbunden sind und die Digital-Eingänge über jeweils ein zugeordnetes Mittel zur Potential verschiebung (13, 14, 15, 16) mit einer Versorgungsspannungsklemme (17) verbunden ist und daß das Ausgangssignal des Digital-Analog-Wandlers (19) zum Abgleich des Steuersignals dient.

2. Integrierbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die programmierbaren Mittel ei ne Zener-Zap-Diode (5, 6, 7, 8), welche in Sperrichtung geschaltet ist, aufweisen.

3. Integrierbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die programmierbaren Mittel ei ne auftrennbare Verbindung aufweisen.

4. Integrierbare Schaltungsanordnung nach einem der vorhergehenden An sprüche, dadurch gekennzeichnet, daß die Mittel zur Potentialverschie bung eine "pull-up" Stromquelle aufweisen.

5. Integrierbare Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die "pull-up" Stromquelle ein Feldeffekttransistor (24) ist, dessen Laststrecke zwischen Versorgungsspan nungsklemme (17)und Eingang des Digital-Analog-Wandlers (19) geschaltet ist, und dessen Steueranschluß mit Masse verbunden ist.

6. Integrierbare Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Zener-Zap-Diode (5, 6, 7, 8) durch ei nen bipolaren Transistor (22) gebildet wird.

7. Integrierbare Schaltungsanordnung nach einem der vorgehenden Ansprü che, dadurch gekennzeichnet, daß vor dem MSB-Eingang insb. Vorzeichensteuereingang des Digital-Analog-Wandlers (19) ein Inverter (18) geschaltet ist.