EP0464778B1 - Machine à affranchir le courrier, comportant un circuit imprimé spécifique constituant des interfaces - Google Patents

Machine à affranchir le courrier, comportant un circuit imprimé spécifique constituant des interfaces Download PDF

Info

Publication number
EP0464778B1
EP0464778B1 EP91110957A EP91110957A EP0464778B1 EP 0464778 B1 EP0464778 B1 EP 0464778B1 EP 91110957 A EP91110957 A EP 91110957A EP 91110957 A EP91110957 A EP 91110957A EP 0464778 B1 EP0464778 B1 EP 0464778B1
Authority
EP
European Patent Office
Prior art keywords
microprocessor
switches
encoders
integrated circuit
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP91110957A
Other languages
German (de)
English (en)
Other versions
EP0464778A1 (fr
Inventor
Bernard Vermesse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quadient Technologies France SA
Original Assignee
Neopost Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neopost Technologies SA filed Critical Neopost Technologies SA
Publication of EP0464778A1 publication Critical patent/EP0464778A1/fr
Application granted granted Critical
Publication of EP0464778B1 publication Critical patent/EP0464778B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00193—Constructional details of apparatus in a franking system
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00193—Constructional details of apparatus in a franking system
    • G07B2017/00258—Electronic hardware aspects, e.g. type of circuits used

Definitions

  • the invention relates to a machine for franking mail, printing stamps by counting the values of these stamps.
  • a so-called main card notably includes the microprocessor and a first part of the second interface.
  • a so-called interface card comprises: the first interface, the position encoders, the switches, and a second part of the second interface.
  • the two cards are connected by connectors with five contacts corresponding respectively to: a conductor for the reference potential, a conductor for the supply voltage of the electronic circuits, a specialized conductor for a motor control signal, and two conductors constituting a serial transmission bus, according to the I2C protocol for example.
  • the microprocessor is the master of transactions between the two cards.
  • One bus conductor transmits clock pulses clocking the transmission, while the other conductor transmits binary data, in either direction.
  • This bus transmits the commands controlling the scanning and the transmission of the values translated by the encoders, and of the states of the switches; and transmits data in response to these orders.
  • the first interface has two general purpose integrated circuits available commercially: a serial input-output circuit, and a decoder. These circuits make it possible to scan a matrix of conductors in which the encoders and the switches establish variable links between rows and columns. The lack of available outputs on these circuits leads to the use in addition of twelve diodes, to connect six outputs of the decoder to the twelve columns of the matrix without harming the independence of these columns.
  • the second interface which switches the power supply to the motor, comprises: an address decoder and a locking register, located on the main card; and comprises: a power transistor and a preamplifier transistor, located on the interface card.
  • the specialized conductor for controlling the motor carries a direct voltage, supplied by an output of the latching register and directly controlling the preamplifier transistor.
  • the interface card of a machine according to the prior art has the advantage of comprising only integrated circuits for general use, commercially available. Their number is small (two) but it is desirable to reduce it to reduce the cost of manufacturing the machine (cost of the printed circuit, assembly, control). It is not possible to reduce the number of integrated circuits by using a single integrated circuit which is commercially available, since there is no general purpose integrated circuit which can fulfill all the functions of the first interface and, a fortiori, fulfill part or all of the functions of the second interface. We must therefore consider the realization of an integrated circuit specific to this application (ASIC). It is possible to integrate into a single integrated circuit: the twelve diodes, the serial input-output circuit, and a decoder. The new machine would then have the same performance and the same disadvantages as the machine according to the prior art, except that the bulk and the cost would be reduced.
  • ASIC integrated circuit specific to this application
  • the machine according to the prior art has the following drawbacks. To scan the value translated by each encoder, it is necessary to send, from the microprocessor to the input-output circuit, a write order consisting essentially of two bytes; then send, from the microprocessor to the input-output circuit, a read order consisting essentially of a byte; and finally, to send, from the input-output circuit to the microprocessor, a byte of data. There is therefore transmission, in one direction or the other, of four bytes to examine the state of a single encoder.
  • each order sent by the microprocessor is preceded by a signal characteristic of the start of a transaction, and it is followed by a signal characteristic of an end of transaction.
  • the scanning of four encoders requires four scans triggered by four orders from the microprocessor.
  • the manual control switches constitute two groups, separated from the encoders, and which are the subject of a fifth and a sixth scan, and of the transmission of a fifth and a sixth byte of data. Finally, the scanning of all the encoders and switches is followed by putting all the columns of the matrix to rest, consisting in configuring the input-output circuit by a write order such that none of the columns of the matrix is only scanned by the decoder. In total, to scan four encoders and four switches, twenty six bytes are transmitted on the data conductor.
  • a scan is commanded every 10 milliseconds.
  • the minimum admissible period for the bus clock clocking the transmission is 10 microseconds
  • the minimum duration necessary to scan four switches and four encoders is 2.5 milliseconds.
  • the microprocessor therefore devotes a quarter of its operating time to carrying out this scan.
  • a non-negligible current flows in the columns of the matrix corresponding to an encoder, during the scrutiny of it. Consequently, the duration of all the scans has a direct effect on the quantity of energy taken from the power supply device of the electronic circuits of the machine. Incidentally, this scanning mode requires storing a relatively complex program in the microprocessor program memory.
  • the machine according to the prior art also has a drawback arising from the lack of outputs on the decoder.
  • the use of diodes to connect the columns of the matrix to the outputs of the decoder has the effect of reducing by 0.7 volt approximately the noise immunity of the ports of the input-output circuit, when they are configured as inputs .
  • the fact of transmitting by two different procedures the commands controlling the motor and the commands controlling the scanning leads to adding a specialized conductor to connect the two cards of the machine, which increases by one the number of contacts of the connectors connecting the two cards.
  • the main card has a size and a cost increased by the presence of the address decoder and the locking register forming part of the second interface.
  • the machine according to the prior art has a drawback arising from the lack of inputs on the input-output circuit.
  • This lack of entries leads to limiting the number of rows in the matrix to five.
  • each coder constitutes a sub-matrix comprising five lines, all the lines of the matrix are occupied when a coder is scanned. Consequently, the switches are grouped into two groups, independent of the encoders. The states of the switches are transmitted in two bytes distinct from the four bytes transmitting the values translated by the four coders. There is therefore a transmission of six data bytes which each contain a maximum of four useful bits and stuffing bits. This poor filling of the data bytes contributes to increasing the transactions between the interface card and the main card, by increasing the number of data bytes.
  • the object of the invention is to provide a franking whose input-output interface card includes a single integrated circuit, specific to this application; and which does not have the disadvantages of the machine according to the prior art.
  • the machine thus characterized no longer comprises, on the main card, an address decoder and a lock register for the switching commands of the motor supply, thanks to the fact that these commands are routed by the same bus and the same specific integrated circuit that the scanning and transmission orders.
  • the creation of a specific integrated circuit is an opportunity to integrate at least part of the switching amplifier. This characteristic therefore makes it possible to reduce the size of the connector and the number of components beyond what a simple integration of the interfaces according to the prior art would allow in a specific integrated circuit.
  • the second interface is connected to the first interface, inside said specific integrated circuit, for transmitting to the microprocessor, at the same time as bits representing the values translated by the encoders, and representing the states of the switches, a bit indicating the engine condition: running or stopped.
  • the machine thus characterized, allows the microprocessor to verify the correct execution of the switching commands of the motor supply, without the slightest additional component having to be added, thanks to an internal connection to the specific circuit and thanks to the use of means already present, in the specific integrated circuit, to transmit the values translated by the encoders and transmit the states of the switches.
  • This sequencer gives the interface card a certain autonomy, by making it possible to carry out a long phase of scanning and transmission or to carry out a command of the motor, following a single order sent by the microprocessor.
  • the specific integrated circuit for a franking machine comprising coders and switches making variable connections between rows and columns of a matrix of conductors, has outputs in number at least equal to the number of columns of the matrix, and which are respectively connected to said columns.
  • the machine thus characterized does not require diodes mounted respectively in series with the conductors constituting the columns of the matrix, thanks to the fact that each column is connected to an output of the specific integrated circuit, independent of the others.
  • this characteristic increases by 0.7 volt the noise immunity of the inputs of the specific circuit which are connected to the conductors constituting the lines of the matrix.
  • the specific integrated circuit comprises a number of inputs connected to matrix lines, which is greater than the number of matrix lines to which the encoders are connected; at least one matrix line being connected only to manual control switches, the encoders and switches being connected in groups, each group having a number of outputs at most equal to the number of lines of the matrix, the outputs of each group being connected respectively to the rows of the matrix.
  • This specific integrated circuit structure allows the scanning phase and the transmission phase to be carried out more optimally, by increasing the number of useful bits in each byte of data sent to the microprocessor.
  • the motor 10 is connected to the interface card by two terminals 11 and 12.
  • a transformer, not shown, which is not mounted on the interface card, supplies the circuit 9 by two terminals 13 and 14.
  • the rest of the interface card is supplied by a DC voltage supplied by the main card, which is not represented.
  • the interface card is connected to the main card by a connector 30 with five contacts.
  • a contact noted CDM specialized for the control of the motor, provides a binary signal which directly controls the transistors 7 and 8 through the resistor R6.
  • a contact marked SDA transmits data in serial form, from the microprocessor to an input of circuit 6, and vice versa.
  • a contact noted SCL transmits a clock signal from the microprocessor to circuit 6, to clock the data transmission in both directions.
  • a contact marked VDD provides a supply voltage of + 5V.
  • a contact rated VSS brings a reference potential.
  • Encoders 1 to 4 and switches SW1 to SW4 make variable connections between five rows and twelve columns of a matrix of conductors, each encoder constituting a sub-matrix comprising five rows and two columns. Each encoder has five terminals connected respectively to the five rows of the matrix and has two terminals connected to two columns of the matrix. Each encoder has two movable contacts which establish a connection between the first of the two columns corresponding to the encoder, and one of the five lines; and a link between the second of the two columns and another line among the five lines.
  • Each switch SW1 to SW4 possibly establishes a connection between a row of the matrix and a column.
  • the five lines of the matrix are connected to the VDD contact providing a voltage of + 5V, respectively by five resistors R1 to R5 each having a value of 2.7 kilo-ohms.
  • the scrutiny of one of the coders consists in connecting the two columns corresponding to this coder, to a potential close to the reference potential and to determining the potential on the five lines of the matrix.
  • Each coder codes a digit, from 0 to 9, by providing on the five lines of the matrix a binary word comprising two low levels and three high levels, when it is scanned.
  • Each switch SW1 to SW4 is scanned by connecting the corresponding column to a potential close to the reference potential. If the switch is closed, the row to which the column is connected is at the low level. Otherwise, this line is at the high level.
  • the serial input-output circuit 6 has eight ports, denoted P0 to P7, which can be individually configured either as input or as output, by a write order sent by the microprocessor. It also has three inputs: A0, A1, A2, used to define the address of circuit 6 as a slave of the microprocessor. In this example, these three inputs are linked to the reference potential.
  • the ports P0 to P4 are connected to the five lines of the matrix, while the ports P5, P6, P7 are connected to three inputs: A, B, C of the decoder 5.
  • the decoder 5 has eight complemented outputs, denoted Y0 to Y7. Each of these outputs is constituted by a CMOS door. Only one of the eight outputs is low at all times. It is a function of the value of the binary word applied to inputs A, B, C.
  • the outputs Y0 to Y5 are used to scan the twelve columns of the matrix, while the outputs Y6 and Y7 are not connected. One of these two outputs Y6, Y7 is selected when the microprocessor commands an absence of scanning on all the encoders and all the switches, at the end of a scanning sequence.
  • Each of the outputs Y0 to Y5 simultaneously scans two columns of the matrix by means of two diodes making it possible to maintain the independence of these two columns regardless of the state of the contacts possibly connecting these two columns to the rows of the matrix.
  • the switches SW1 to SW4 are scanned two by two.
  • the interface card has twelve diodes D1 to D12 to fulfill this function. It appears that each of these diodes increases by 0.7V the potential corresponding to the low level of the lines of the matrix, by adding their voltage drop of 0.7 V to a voltage drop of the order of 0.4V existing between the drain and the source of the transistor constituting each of the outputs Y0 to Y5 of the decoder 5.
  • the diodes D1 to D12 increase the number of components of the interface card; as well as the presence of the two transistors 7 and 8.
  • the separation of the motor control interface into a part located on the interface card and a part located on the main card, requires a connection between the two cards, by the contact noted CDM, which increases the number of connector 11 contacts by 25%.
  • a transaction begins when the microprocessor sends a start of transaction signal, consisting of a descent to the low level on the data conductor, SDA, while the clock conductor, SCL, is stable at the high level.
  • a transaction is completed when the microprocessor emits an end of transition signal, consisting of a rise to the high level of the data conductor, SDA, while the clock conductor, SCL, has a stable high level.
  • the microprocessor begins by configuring circuit 6, with a write operation. For example, to scan the encoder 4 translating the value of the digit of the units, the ports P0 to P4 are configured as inputs while the ports P5, P6, P7 are configured as outputs providing a binary word 000 so that the decoder 5 provides a low level on its output Y0 and high levels on its outputs Y1 to Y7, the output Y0 exciting the two columns of the encoder 4.
  • the microprocessor emits: a start signal, then a byte made up of the seven bits of the specific address of circuit 6, and of a read or write command bit; followed by a data byte which controls the configuration of ports P0 to P7.
  • the microprocessor checks that it receives an acknowledgment signal sent by the circuit 6, in the form of a low level, during the 9th clock period. Likewise, the microprocessor verifies that it receives an acknowledgment signal after having transmitted the data byte. Then he sends the end of transaction signal.
  • the microprocessor To read the logic levels on the five ports P0 to P4, the microprocessor then orders a read. To do this, it sends a transaction start signal, followed by a byte made up of the seven bits of the address specific to circuit 6, followed by the read-write bit indicating a read. Then it verifies that it receives an acknowledgment of receipt sent by the circuit 6, and consisting of a low level during the ninth clock period. It then receives a byte indicating the logical levels read on the ports P0 to P7, among which only the ports P0 to P4 are of interest. The microprocessor then emits an acknowledgment of receipt, then an end of transaction signal.
  • the assembly has the drawback of consuming a certain current during the whole duration of the scan, that is to say 2.6 milliseconds at least, every 10 milliseconds. In this exemplary embodiment, this current has an intensity of 3 milliamps during the scanning. The average power consumed is relatively high because it is directly proportional to the duration of the scan.
  • the interface card is connected to the motor 27 by two terminals 17 and 18, and to a supply transformer, not shown, by two terminals 19 and 20 which are connected to two inputs of the supply circuit of the circuit 26.
  • the terminal 17 is connected to the collector of transistor 28 while terminal 18 is connected to an output of the supply circuit 26.
  • the interface card is also connected to a main card, carrying a microprocessor 16, by a connector 29.
  • the main card is represented briefly by its microprocessor 16 and by a connector 15 which fits into the connector 29.
  • This card notably includes a supply circuit, not shown, supplying a voltage of + 5V.
  • the connector 29 has only four contacts.
  • a contact marked SDA is connected to a conductor transmitting data in serial form, in both directions.
  • a contact denoted SCL is connected to a conductor transmitting a clock signal sent by the microprocessor 16 during the transactions.
  • a contact marked VDD receives a continuous supply voltage of + 5V.
  • a contact noted VSS is connected to a conductor bringing the reference potential.
  • the specific integrated circuit 25 has two connected inputs respectively to the two contacts SDA and SCL of the connector 29, to communicate with the microprocessor 16. It further comprises: six inputs denoted E2 to E7 which are respectively connected to six lines of a matrix of conductors; an output marked MOT which is connected to the base of transistor 28 by a resistor R13; and outputs: UNI0, UNI1, UNI2, DIZ0, DIZ1, DIZ2, CENT0, CENT1, CENT2, MI0, MI1, MI2, which are respectively connected to the twelve columns of the matrix.
  • Each of the coders 21 to 24 has two terminals connected respectively to two columns of the matrix; and comprises five second terminals connected respectively to five lines of the matrix, the sixth line being independent of the encoders but being common to the four switches SW′1 to SW′4.
  • Each of these switches is connected to a separate column, and establishes a connection between this column and the sixth row of the matrix.
  • the six lines of the matrix are connected to the supply voltage, respectively by six resistors R7 to R12 each having a value of 1.2 kilo-ohms.
  • the diagram does not include any diodes since each column of the matrix is scanned by an independent output, UNI0, ..., MI2, of the specific integrated circuit 25. This eliminates the drawbacks of cost, size, and reduction immunity to noise, which were due to diodes D1 to D12 of the interface card described above.
  • the outputs UNI0 to MI2 are constituted respectively by transistors of the MOS type with open drain, while the output MOT is made up of a complementary pair of transistors of the MOS type.
  • the specific integrated circuit 25 has essentially three functions, triggered respectively by three unique orders sent by the microprocessor 16 according to the I2C protocol: a single order to control the starting of the engine; a single command to order engine shutdown; and a single command to control a scan of all encoders and all switches.
  • FIG. 3 represents a timing diagram of the transaction between the microprocessor 16 and the circuit 25, constituting an order to control the motor, which replaces the connection by the conductor noted CDM in the interface card according to the prior art, described previously.
  • the transaction begins with a start signal, consisting of a passage at the low level of the SDA conductor, while the SCL conductor is stable at the high level.
  • the microprocessor 16 then sends an address of seven bits, specific to the integrated circuit 25, then a read-write bit, noted R / W, during in the eighth clock period. In this case, the R / W bit is a write bit, consisting of a low level.
  • the circuit 25 responds with an acknowledgment of receipt, denoted ACK, constituted by a low level on the conductor SDA during the ninth period of the clock sent on the conductor SCL.
  • ACK acknowledgment of receipt
  • the microprocessor 16 When the microprocessor 16 has detected this acknowledgment of receipt, it sends an eight-bit control word which has the hexadecimal value 6A or EA to command a starting of the motor; or which has a hexadecimal value other than 6A and EA to stop the engine.
  • the circuit 25 sends an acknowledgment, denoted ACK, constituted by a low level on the conductor SDA for the duration of the ninth clock period, counted from the first bit of the word ordered.
  • the microprocessor 16 sends an end of transaction signal, constituted by a high level transition on the conductor SDA while the conductor SCL has a stable high level.
  • the circuit 25 imposes a voltage close to + 5V or 0V on its MOT output, depending on whether the order is to start or stop the supply to the motor 27.
  • FIG. 4 represents a timing diagram of the transaction between the circuit 25 and the microprocessor 16, constituting the order of scanning and transmission, then the actual transmission of the values translated by the encoders 21 to 24, and of the state of the switches SW '1 to SW'4.
  • the microprocessor 16 sends a single order which consists first of all of a transaction start signal, then of the address specific to the integrated circuit 25, then of an R / W read-write bit. In this case, it is a read bit consisting of a high level on the SDA conductor for the duration of the eighth clock period on the SCL conductor.
  • the response of circuit 25 is: an acknowledgment, ACK, consisting of a level low on the SDA conductor during the ninth period of the clock; then a first data byte consisting of bits B7, B6, B5, B4, B3, B2, M, and a stuffing bit.
  • bits B7 to B2 represent respectively: the states of the inputs E7 to E2 when the encoder 21 and the switch SW′1 are scanned by setting the outputs MI0, MI1, and MI2 to the low level.
  • Bit M represents the switching state of the motor supply.
  • the microprocessor 16 responds briefly by sending an acknowledgment, ACK ′, constituted by a bit at the low level on the conductor SDA during the ninth clock period on the conductor SCL, counted from the first data bit.
  • ACK ′ acknowledgment
  • circuit 25 When circuit 25 has received this acknowledgment ACK ′, it sends a second data byte representing the state of the inputs E7 to E2 when the encoder 22 and the switch SW'2 are scanned by setting the outputs CENT0 to low , CENT1, CENT2; and representing the state of the switching of the motor supply.
  • the microprocessor 16 responds briefly by sending an acknowledgment ACK ′. After receiving this acknowledgment ACK ′, circuit 25 sends a third data byte representing the state of the inputs E7 to E2 when the encoder 23 and the switch SW′3 are scanned by setting the outputs DIZ0 to low, DIZ1, DIZ2; and representing the state of the switching of the motor supply.
  • the microprocessor 16 responds with an acknowledgment of receipt ACK ′. After receiving this acknowledgment ACK ′, circuit 25 sends a fourth data byte representing the state of the inputs E7 to E2 when the encoder 24 and the switch SW′4 are scanned by setting the outputs UNI0 to low. , UNI1, UNI2; and representing the state of the switching of the motor supply.
  • the microprocessor 16 responds by sending an acknowledgment of receipt ACK ′. Then, as there is no more data to transmit, it sends an end of transaction signal. The transaction has five bytes instead of twenty six.
  • the number of inputs E2, ..., E7 connected to the lines of the matrix has been increased compared to the number of ports P0, ..., P4 configured as inputs, in the interface card according to the prior art.
  • the number of rows in the matrix has been increased from five to six.
  • the encoders and switches are scanned by group, each group comprising an encoder and a switch, in this example. This makes it possible to minimize the number of bytes of data to be transmitted to the microprocessor, since each byte of data contains six useful bits, instead of five. In this example, four bytes are enough to transmit the data resulting from the scan.
  • the transaction therefore comprises five bytes, instead of seven if the switches constituted two separate groups of coders, as was the case in the prior art.
  • the scanning lasts less than 0.5 milliseconds, which is approximately 5 times less than in the example of machine according to the prior art, described above.
  • the scanning of the state of an encoder and of a switch does not last during the duration of transmission of a byte, but in fact only lasts during the duration of a clock period preceding this transmission, that is to say lasts only 10 microseconds.
  • the encoders therefore consume current only for 4 times 10 microseconds, ie 0.04 milliseconds instead of 2.6 milliseconds in the example of machine according to the prior art. The energy consumption in the interface card is therefore significantly reduced.
  • resistors R7 to R12 have a value of 1.2 kilo-ohms instead of 2.7 kilo-ohms. This reduction in resistance makes it possible to approximately double the intensity of the current passing through each contact, while nevertheless benefiting from a significant reduction in the energy consumption in the interface card.
  • the scan time is reduced by a factor of five: 0.5 milliseconds instead of 2.6 milliseconds, which frees up time of microprocessor calculation.
  • the program controlling the microprocessor is very light since a single command is sufficient to scan all the encoders and switches. Consequently, the program requires less memory capacity, which frees up space for other applications, or makes it possible to reduce the size of this memory.
  • the clock signal supplied by the conductor SCL constitutes a clock signal denoted H1, after filtering by the filter 63. It is applied to: a clock input of register 60; a clock input of the detector 67; and a clock input of the counter 68.
  • the oscillator 62 supplies a clock signal H2 to the two filters 61 and 63, and to a clock input of the sequencer 69.
  • the data signal supplied by the conductor SDA is filtered by the filter 61 then is supplied, on the one hand, to a data input of the detector 67 and, on the other hand, to a first input of the AND gate 64.
  • An output of the detector 67 is connected to an input of the sequencer 69 to supply it with a logic signal throughout the duration of a transaction.
  • An output of the sequencer 69 is connected to a second input of the AND gate 64, and an output of the latter is connected to a serial input of the circuit 60.
  • the register 60 is loaded in series, by validating the AND gate 64, to load an address received or load a motor control word, at the rate set by the clock H1.
  • the register 60 has seven stages having seven parallel outputs connected respectively to seven inputs of the decoder 65 and to seven inputs of the decoder 66.
  • the output of the first stage of register 60 is connected to an input of sequencer 69. This output provides the R / W bit for read-write command, or the acknowledgment bit ACK ′, during certain periods of the clock. H1.
  • the register 60 has seven parallel inputs which are respectively connected to the outputs of the AND gates 31 to 37.
  • a first input of each AND gate 31 to 36 constitutes respectively one of the inputs E7 to E2 of the circuit 25.
  • a first input of the AND gate 37 is connected to the output of flip-flop 81 memorizing the state of the switching of the power supply to the motor, by a link marked EM, internal to the specific integrated circuit 25.
  • a second input from each of the doors 31 to 37 is connected to an output of the sequencer 69 to control the loading of seven bits in parallel in the register 60.
  • the decoder 65 and the decoder 66 each have an output connected respectively to an input of the sequencer 69.
  • the decoder 65 recognizes the address specific to the integrated circuit 25, it provides a signal at input of the sequencer 69.
  • the register 60 has an output serial connected to a first input of the AND gate 59. A second input of this gate is connected to an output of the sequencer 69, which controls a serial transmission to the microprocessor, and an output of this gate 59 is connected to the SDA conductor.
  • the counter 68 has: a clock input connected to the output of the filter 63; a validation input connected to an output of the sequencer 69; a first output connected to an input of the sequencer 69 to supply it with a pulse during the duration of each eighth period of the clock H, which corresponds to the reception of an R / W bit; a second output connected to an input of the sequencer 69 and to a first input of the gate ET72.
  • the counter 68 is a counter by nine which counts the pulses of the clock signal H1. Its second output provides another clock signal denoted H3 consisting of a pulse for each ninth pulse of the clock signal H1. Each pulse of the clock signal H3 therefore corresponds to the time interval reserved for the emission of an acknowledgment signal ACK by the circuit 25 or the reception of a reception signal ACK ′ sent by the microprocessor 16 .
  • a second input of the AND gate 72 is connected to an output of the sequencer 69.
  • the output of the gate 72 is connected to a clock input of the counter 71.
  • the counter 71 is a counter by five which counts five periods of the clock H3 to scan four groups successively, each group consisting of an encoder and a switch; and which has a fifth period of the H3 clock to return to a absence of scrutiny.
  • the counter 71 has three outputs connected respectively to three inputs of the decoder 70. The latter has five outputs of which only one is selected at a time, according to the value of the binary word applied to the three inputs. These outputs are noted S0, ..., S4 and are selected in this order when the counter 71 is incremented.
  • the output S0 is connected in parallel to the inputs of the output interfaces 49, 50, 51 which correspond respectively to three outputs MI0, MI1, MI2, of circuit 25.
  • the outputs S1, S2, S3 each control a group of three interfaces Release.
  • the output S4 is connected to a sequencer input 69. It supplies a logic signal, noted END, indicating to it the end of the scanning of the four groups of encoders and switches, in order to bring the sequencer 69 back to a rest phase.
  • the initialization device 80 has an output connected to an initialization input of the sequencer 69 and to an initialization input of the flip-flop 81, to put the sequencer 69 in a rest phase, and to cut the power supply to the motor 27 when the franking machine is switched on.
  • the flip-flop 81 has a data input connected to an output of the sequencer 69, for storing a start or stop order.
  • the output of the flip-flop 81 is connected to an input of the preamplifier 82.
  • the output of the flip-flop 81 is also connected, inside the integrated circuit 25, to a first input of the AND gate 37.
  • the second input of the door AND 37, as well as the second inputs of AND gates 31 to 36 are connected to an output of sequencer 69 which commands the parallel loading of a word of seven bits of data in register 60, for their transmission in the form of series .
  • the sequencer 69 is in a rest phase following an initialization by the device 80, at power-up; or following a scan completion signal supplied by the output S4 of the decoder 70; or after the execution of a start-up order or engine shutdown; or following the detection of an end of transaction signal, by the detector 67.
  • the sequencer 69 goes into an activation phase as soon as a start of transaction signal is detected by the detector 67. It then commands the AND gate 64 to load into the register 60 the bits transmitted by the microprocessor 16. It validates the counter 68. At the end of the seventh clock pulse H3, the signal supplied by the output of the address decoder 65 is stored by the sequencer 69. If this signal does not indicate that the address specific to circuit 25 has been detected, the sequencer 69 blocks the transmission of an ACK acknowledgment, then it goes into the rest phase at the end of the ninth clock pulse H3. Otherwise, it sends an acknowledgment of receipt ACK on the driver SDA by imposing a low level, during the ninth period of the clock H3. Then, it goes into the scanning and transmission phase, or else into the motor control phase, depending on the value of the R / W bit, which is supplied to it by the output of the first stage of register 60 during the eighth period of l 'clock H3.
  • the sequencer 69 then enters a motor control phase.
  • the motor control word is loaded into circuit 60 and is then decoded by circuit 66 which supplies a logic signal to the sequencer 69. If the control word has the hexadecimal value 6A or EA, the decoder 66 provides a high level which corresponds when the engine is started. If the control word has another value, the decoder 66 provides a low level which corresponds to a shutdown.
  • the output of sequencer 69 which is connected to a control input of flip-flop 81 writes the value of this logic signal there. If it is a start command, the preamplifier 82 supplies the output MOT with a current to saturate the power transistor 28.
  • the sequencer 69 After decoding the word controlling the motor, the sequencer 69 sends an acknowledgment of receipt ACK to the microprocessor, by imposing a low level on the conductor SDA, by means of the AND gate 59; then returns to a rest phase.
  • the engine remains in works if it has been started or remains stationary if it has just been stopped.
  • the decoder 70 selects a group of three output interfaces, for example 40, 41, 42, to bring three columns of the matrix to a potential close to the reference potential.
  • the sequencer 69 validates the gates 31 to 37, 72, and 59, to load seven bits of data in parallel into the register 60 then transmit them in series on the conductor SDA, with an eighth bit constituting a stuffing.
  • the microprocessor 16 sends an acknowledgment ACK ′, consisting of a high level, during the clock period which follows the eight transmission periods of a data byte.
  • This acknowledgment is loaded into the first stage of the register 60 under the control of each ninth pulse of the clock H1.
  • the output of the first stage provides this acknowledgment of receipt ACK ′ to the sequencer 69.
  • the end signal supplied by the decoder 70 causes the sequencer 69 to return to the rest phase. If the circuit 25 does not receive an acknowledgment of receipt ACK ′ for the first, or the second, or the third byte of data, the sequencer 69 returns to a rest phase and waits for a new order starting with a start signal.
  • the transmission of the state of the motor from circuit 25 to the microprocessor makes it possible to achieve a very reliable control of the motor, since a transmission error, affecting the motor control word, is detected quickly, during the next scan, thanks to the bit M which is retransmitted to the microprocessor.
  • the number of values (6A or EA) of the control word triggering the starting of the engine is much lower than the number of values (two hundred and fifty six) causing the engine to stop. A disruption of the transmission is therefore much more likely to cause an engine shutdown, rather than an unexpected start-up.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control By Computers (AREA)
  • Electronic Switches (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Control Of Stepping Motors (AREA)

Description

  • L'invention concerne une machine à affranchir le courrier, imprimant des timbres en comptabilisant les valeurs de ces timbres.
  • Classiquement, une telle machine comporte :
    • un moteur et des mollettes portant des chiffres en relief, pour imprimer un timbre;
    • un microprocesseur pour commander le moteur, et pour comptabiliser la valeur de chaque timbre imprimé;
    • des codeurs de position, reliés respectivement aux mollettes pour traduire sous forme de mots binaires les valeurs des chiffres des timbres imprimés;
    • plusieurs interrupteurs de commande manuelle;
    • une première interface commandée par des ordres du microprocesseur pour scruter et pour transmettre au microprocesseur les valeurs traduites par les codeurs, et les états des interrupteurs;
    • une seconde interface commandées par des ordres du microprocesseur pour commuter l'alimentation du moteur.
  • Il est connu de répartir ces sous-ensembles sur deux cartes de circuit imprimé. Une carte dite principale comporte notamment le microprocesseur et une première partie de la seconde interface. Une carte dite d'interfaces comporte : la première interface, les codeurs de position, les interrupteurs, et une seconde partie de la seconde interface. Les deux cartes sont reliées par des connecteurs à cinq contacts correspondant respectivement à : un conducteur pour le potentiel de référence, un conducteur pour la tension d'alimentation des circuits électroniques, un conducteur spécialisé pour un signal de commande du moteur, et deux conducteurs constituant un bus de transmission série, selon le protocole I2C par exemple. Le microprocesseur est le maître des transactions entre les deux cartes. Un conducteur du bus transmet des impulsions d'horloge cadençant la transmission, alors que l'autre conducteur transmet des données binaires, dans l'un ou l'autre sens. Ce bus transmet les ordres commandant la scrutation et la transmission des valeurs traduites par les codeurs, et des états des interrupteurs; et transmet des données en réponse à ces ordres.
  • La première interface comporte deux circuits intégrés à usage général, disponibles dans le commerce : un circuit d'entrée-sortie série, et un décodeur. Ces circuits permettent de scruter une matrice de conducteurs dans laquelle les codeurs et les interrupteurs établissent des liaisons variables entre des lignes et des colonnes. Le manque de sorties disponibles sur ces circuits conduit à utiliser en outre douze diodes, pour relier six sorties du décodeur aux douzes colonnes de la matrice sans nuire l'indépendance de ces colonnes.
  • La seconde interface, qui commute l'alimentation du moteur, comporte : un décodeur d'adresses et un registre de verrouillage, situés sur la carte principale; et comporte : un transistor de puissance et un transistor préamplificateur, situés sur la carte d'interfaces. Le conducteur spécialisé pour la commande du moteur achemine une tension continue, fournie par une sortie du registre à verrouillage et commandant directement le transistor préamplificateur. Un exemple de réalisation d'une carte d'interfaces d'une machine selon l'art antérieur sera décrit plus en détail dans ce qui suit .
  • La carte d'interfaces d'une machine selon l'art antérieur a le mérite de ne comporter que des circuits intégrés à usage général, disponibles dans le commerce. Leur nombre est peu élevé (deux) mais il est souhaitable de le réduire pour diminuer le coût de fabrication de la machine (coût du circuit imprimé, du montage, du contrôle). Il n'est pas possible de réduire le nombre de circuits intégrés en utilisant un circuit intégré unique et disponible dans le commerce, car il n'y a pas de circuit intégré à usage général qui puisse remplir toutes les fonctions de la première interface et, à fortiori, remplir une partie ou la totalité des fonctions de la seconde interface. Il faut donc envisager la réalisation d'un circuit intégré spécifique à cette application (ASIC). Il est possible d'intégrer en un seul circuit intégré : les douzes diodes, le circuit d'entrée-sortie série, et un décodeur. La nouvelle machine aurait alors les mêmes performances et les mêmes inconvénients que la machine selon l'art antérieur, sauf que l'encombrement et le coût seraient réduits.
  • La machine selon l'art antérieur présente les inconvénients suivants. Pour scruter la valeur traduite par chaque codeur, il est nécessaire d'envoyer, du microprocesseur au circuit d'entrée-sortie un ordre d'écriture constitué essentiellement de deux octets; puis d'envoyer, du microprocesseur au circuit d'entrée-sortie, un ordre de lecture constitué essentiellement d'un octet; et enfin, d'envoyer, du circuit d'entrée-sortie vers le microprocesseur, un octet de données. Il y a donc transmission, dans un sens ou dans l'autre, de quatre octets pour scruter l'état d'un seul codeur. En outre chaque ordre envoyé par le microprocesseur est précédé d'un signal caractéristique d'un début de transaction, et il est suivi d'un signal caractéristique d'une fin de transaction.
  • La scrutation de quatre codeurs nécessite quatre scrutations déclenchées par quatre ordres du microprocesseur.
  • Les interrupteurs de commande manuelle constituent deux groupes, séparés des codeurs, et qui sont l'objet d'une cinquième et d'une sixième scrutation, et de la transmission d'un cinquième et d'un sixième octet de données. Enfin, la scrutation de l'ensemble des codeurs et des interrupteurs est suivie d'une mise au repos de toutes les colonnes de la matrice, consistant à configurer le circuit d'entrée-sortie par un ordre d'écriture tel qu' aucune des colonnes de la matrice n'est scrutée par le décodeur. Au total, pour scruter quatre codeurs et quatre interrupteurs, vingt six octets sont transmis sur le conducteur des données.
  • Pour éliminer l'effet des rebonds des contacts des interrupteurs et des codeurs, une scrutation est commandée toutes les 10 millisecondes. Dans un exemple de réalisation où la période minimale admissible pour l'horloge du bus cadencant la transmission, est de 10 microsecondes, la durée minimale nécessaire pour scruter quatre interrupteurs et quatre codeurs est de 2,5 millisecondes. Le microprocesseur consacre donc un quart de son temps de fonctionnement à réaliser cette scrutation. D'autre part, un courant non négligeable circule dans les colonnes de la matrice correspondant à un codeur, pendant la scrutation de celui-ci. Par conséquent, la durée de l'ensemble des scrutations a un effet direct sur la quantité d'énergie prélevée dans le dispositif d'alimentation des circuits électroniques de la machine. Accessoirement, ce mode de scrutation nécessite de stocker un programme relativement complexe dans la mémoire de programme du microprocesseur.
  • La machine selon l'art antérieur a aussi un inconvénient découlant du manque de sorties sur le décodeur. L'utilisation de diodes pour relier les colonnes de la matrice aux sorties du décodeur, a pour effet de réduire de 0,7 volt environ l'immunité au bruit des ports du circuit d'entrée-sortie, lorsqu'ils sont configurés en entrées.
  • Le fait de transmettre par deux procédés différents les ordres commandant le moteur et les ordres commandant la scrutation conduit à ajouter un conducteur spécialisé pour relier les deux cartes de la machine, ce qui augmente d'une unité le nombre de contacts des connecteurs reliant les deux cartes. En outre, la carte principale a un encombrement et un coût augmentés par la présence du décodeur d'adresse et du registre de verrouillage faisant partie de la seconde interface.
  • Enfin, la machine selon l'art antérieur a un inconvénient découlant du manque d'entrées sur le circuit d'entrée-sortie. Ce manque d'entrées conduit à limiter à cinq le nombre de lignes de la matrice. Comme chaque codeur constitue une sous-matrice comportant cinq lignes, toutes les lignes de la matrice sont occupées quand un codeur est scruté. Par conséquent, les interrupteurs sont rassemblés en deux groupes, indépendants des codeurs. Les états des interrupteurs sont transmis dans deux octets distincts des quatres octets transmettant les valeurs traduites par les quatre codeurs. Il y a donc transmission de six octets de données qui contiennent chacun quatre bits utiles, au maximum, et des bits de bourrage. Ce mauvais remplissage des octets de données contribue à alourdir les transactions entre la carte d'interfaces et la carte principale, en augmentant le nombre d'octets de données.
  • Le but de l'invention est de proposer une machine à affranchir dont la carte d'interfaces d'entrée-sortie comporte un unique circuit intégré, spécifique de cette application; et qui n'ait pas les inconvénients de la machine selon l'art antérieur.
  • Selon l'invention, une machine à affranchir le courrier, imprimant des timbres en comptabilisant les valeurs de ces timbres, comportant :
    • un moteur et des molettes portant des chiffres en relief, pour imprimer un timbre ;
    • un microprocesseur pour commander le moteur, et pour comptabiliser la valeur de chaque timbre imprimé;
    • des codeurs de position reliés respectivement aux molettes pour traduire sous forme de mots binaires les valeurs des chiffres du timbre imprimé;
    • des interrupteurs de commande manuelle;
    • une première interface, commandé par des ordres du microprocesseur, pour scruter et pour transmettre au microprocesseur les valeurs traduites par les codeurs, et les états des interrupteurs;
    • une seconde interface, commandée par des ordres du microprocesseur, pour commuter l'alimentation du moteur;

       est caractérisée en ce que la première interface comporte un circuit logique intégré, spécifique de cette application, comportant des moyens pour scruter et pour transmettre au microprocesseur les valeurs traduites par tous les codeurs, et les états de tous les interrupteurs de ladite machine, suite à la réception d'un ordre unique envoyé par le microprocesseur.
  • Le fait que la scrutation et la transmission soient déclenchés par un ordre unique pour l'ensemble de tous les codeurs et de tous les interrupteurs de la machine, allège beaucoup la tâche du microprocesseur. Cette caractéristique permet d'utiliser avec une plus grande efficacité le microprocesseur, pour lui faire remplir d'autres tâches qu'il n'aurait pas pu remplir, ou moins bien remplir, dans une machine selon l'art antérieur, par manque de temps disponible; ou bien permet d'utiliser ce microprocesseur à un rythme plus lent pour réduire la consommation des circuits électroniques. En outre, le programme du microprocesseur peut être allégé, ce qui permet de libérer de la place dans sa mémoire de programme pour d'autres tâches, ou bien permet d'utiliser une mémoire de capacité plus réduite.
  • Selon une autre caractéristique d'un exemple de réalisation préféré, la seconde interface, commandant le moteur, est intégrée dans le même circuit intégré spécifique que la première interface, et elle comporte, en commun avec la première interface :
    • un bus relié au microprocesseur ;
    • des moyens pour filtrer des signaux envoyés par le microprocesseur;
    • des moyens pour mettre en parallèle des données binaires reçues en série;
    • des moyens pour décoder une adresse;
    • des moyens pour détecter un signal de début de transaction et détecter un signal de fin de transaction envoyés par le microprocesseur;
      et elle comporte, en propre :
    • des moyens pour mémoriser l'état de la commutation de l'alimentation du moteur;
    • au moins une partie d'un amplificateur de commutation pour commuter l'alimentation du moteur.
  • La machine ainsi caractérisée ne comporte plus, sur la carte principale, de décodeur d'adresse et de registre de verrouillage pour les ordres de commutation de l'alimentation du moteur, grâce au fait que ces ordres sont acheminés par le même bus et le même circuit intégré spécifique que les ordres de scrutation et de transmission .Il n'y a plus de conducteur spécialisé pour transmettre un signal de commande du moteur entre les deux cartes de la machine, par conséquent ces deux cartes peuvent comporter chacune un connecteur à quatre contacts seulement. En outre, la réalisation d'un circuit intégré spécifique est l'occasion d'intégrer au moins une partie de l'amplificateur de commutation. Cette caractéristique permet donc de réduire la taille du connecteur et le nombre de composants audelà de ce que permettrait une simple intégration des interfaces selon l'art antérieur dans un circuit intégré spécifique.
  • Selon une autre caractéristique d'un exemple de réalisation préféré, la seconde interface est reliée à la première interface, à l'intérieur dudit circuit intégré spécifique, pour transmettre au microprocesseur, en même temps que des bits représentant les valeurs traduites par les codeurs, et représentant les états des interrupteurs, un bit indiquant l'état du moteur : en marche ou à l'arrêt.
  • La machine ainsi caractérisée, permet au microprocesseur de vérifier la bonne exécution des ordres de commutation de l'alimentation du moteur, sans que le moindre composant supplémentaire doive être ajouté, grâce à une connection interne au circuit spécifique et grâce à l'utilisation des moyens déjà présents, dans le circuit intégré spécifique, pour transmettre les valeurs traduites par les codeurs et transmettre les états des interrupteurs.
  • Selon une autre caractéristique d'un exemple de réalisation préféré, la première et la seconde interface comportent en commun, dans ledit circuit intégré spécifique, un séquenceur comportant des moyens pour mémoriser quatre phases de fonctionnement qui s'excluent mutuellement :
    • une phase de repos, à la suite de chaque mise sous tension ou à la suite d'une commande de retour au repos émise par le séquenceur lui-même, ou par le microprocesseur;
    • une phase d'activation, si ledit circuit intégré spécifique reçoit un signal de début de transaction, cette phase permettant de détecter une adresse qui est propre au circuit intégré spécifique, et un bit indiquant soit un ordre de scrutation et de transmission des valeurs traduites par les codeurs et des états des interrupteurs; soit un ordre de commutation de l'alimentation du moteur;
    • une phase de scrutation et de transmission, consécutive à une phase d'activation, si ledit circuit intégré spécifique reçoit, à la suite de son adresse, un ordre de transmission des valeurs traduites par les codeurs et des états des interrupteurs; cette phase étant suivie d'un retour à la phase de repos;
    • une phase de commande du moteur, consécutive à une phase d'activation, si ledit circuit intégré spécifique reçoit, à la suite de son adresse, un ordre de commutation de l'alimentation du moteur : mise en marche ou mise à l'arrêt.
  • Ce séquenceur donne à la carte d'interfaces une certaine autonomie, en permettant de réaliser une longue phase de scrutation et de transmission ou de réaliser une commande du moteur, à la suite d'un d'un ordre unique envoyé par le microprocesseur.
  • Selon une autre caractéristique, le circuit intégré spécifique, pour une machine à affranchir comportant des codeurs et des interrupteurs réalisant des liaisons variables entre des lignes et des colonnes d'une matrice de conducteurs, comporte des sorties en nombre au moins égal au nombre de colonnes de la matrice, et qui sont reliées respectivement auxdites colonnes.
  • La machine ainsi caractérisée ne nécessite pas de diodes montées respectivement en série avec les conducteurs constituant les colonnes de la matrice, grâce au fait que chaque colonne est connectée à une sortie du circuit intégré spécifique, indépendante des autres. Ainsi le coût et l'encombrement de la carte d'interfaces sont sensiblement réduits. D'autre part, cette caractéristique augmente de 0,7 volt l'immunité aux bruits des entrées du circuit spécifique qui sont reliées aux conducteurs constituant les lignes de la matrice.
  • Selon une autre caractéristique, le circuit intégré spécifique comporte un nombre d'entrées reliées à des lignes de matrice, qui est supérieur au nombre des lignes de matrice auxquelles sont reliées les codeurs; au moins une ligne de matrice n'étant reliée qu'à des interrupteurs de commande manuelle, les codeurs et les interrupteurs étant connectés en groupe, chaque groupe ayant un nombre de sorties au plus égal au nombre de lignes de la matrice, les sorties de chaque groupe étant connectées respectivement aux lignes de la matrice.
  • Cette structure du cicuit intégré spécifique permet de réaliser de façon plus optimale la phase de scrutation et la phase de transmission, en augmentant le nombre de bits utiles dans chaque octet de données envoyé au microprocesseur.
  • L'invention sera mieux comprise, d'autres détails et d'autres avantages apparaîtront à l'aide de la description ci-dessous et des figures l'accompagnant :
    • la figure 1 représente le schéma synoptique d'un exemple de réalisation de la carte d'interfaces d'une machine selon l'art antérieur;
    • la figure 2 représente le schéma synoptique d'un exemple de réalisation de la carte d'interfaces de la machine selon l'invention;
    • la figure 3 représente le chronogramme de la transmission d'un ordre de mise en marche ou d'arrêt du moteur, dans cet exemple de réalisation de la machine selon l'invention;
    • la figure 4 représente le chronogramme de la transmission d'un ordre de scrutation et de transmission, puis de la transmission de données vers le microprocesseur, dans cet exemple de réalisation de la machine selon l'invention;
    • la figure 5 représente le schéma synoptique du circuit intégré spécifique que comporte cet exemple de réalistion de la machine selon l'invention.
  • La carte d'interfaces d'une machine selon l'art antérieur, dont le schéma est représenté sur la figure 1, comporte :
    • quatre codeurs de position, 1 à 4, chacun traduisant sous la forme d'un mot binaire, respectivement : le chiffre des milliers, le chiffre des centaines, le chiffre des dizaines, et le chiffre des unités, du timbre imprimé par la machine à l'instant considéré;
    • quatre interrupteurs, SW1 à SW4, de commande manuelle;
    • un décodeur 5, du type 74HC138 fabriqué par la Société RTC;
    • un circuit d'entrée-sortie, du type PCF8574 fabriqué par la Société RTC;
    • deux transistors, 7 et 8, montés en circuit Darlington, et une résistance R6, pour constituer un dispositif de commutation de l'alimentation d'un moteur 10;
    • un circuit 9 d'alimentation du moteur 10.
  • Le moteur 10 est relié à la carte d'interfaces par deux bornes 11 et 12. Un transformateur, non représenté, qui n'est pas monté sur la carte d'interfaces, alimente le circuit 9 par deux bornes 13 et 14. Le reste de la carte d'interfaces est alimenté par une tension continue fournie par la carte principale, qui n'est pas représentée. La carte d'interfaces est reliée à la carte principale par un connecteur 30 à cinq contacts.
  • Un contact noté CDM, spécialisé pour la commande du moteur, fournit un signal binaire qui commande directement les transistors 7 et 8 à travers la résistance R6. Un contact noté SDA transmet des données sous forme série, du microprocesseur à une entrée du circuit 6, et inversement. Un contact noté SCL transmet un signal d'horloge du microprocesseur au circuit 6, pour cadencer la transmission des données dans les deux sens. Un contact noté VDD apporte une tension d'alimentation de +5V. Un contact noté VSS apporte un potentiel de référence.
  • Les codeurs 1 à 4 et les interrupteurs SW1 à SW4 réalisent des liaisons variables entre cinq lignes et douze colonnes d'une matrice de conducteurs, chaque codeur constituant une sous-matrice comportant cinq lignes et deux colonnes. Chaque codeur comporte cinq bornes reliées respectivement aux cinq lignes de la matrice et comporte deux bornes reliées à deux colonnes de la matrice. Chaque codeur comporte deux contacts mobiles qui établissent une liaison entre la première des deux colonnes correspondant au codeur, et l'une des cinq lignes; et une liaison entre la seconde des deux colonnes et une autre ligne parmi les cinq lignes.
  • Chaque interrupteur SW1 à SW4 établit éventuellement une liaison entre une ligne de la matrice et une colonne. Les cinq lignes de la matrice sont reliées au contact VDD apportant une tension de +5V, respectivement par cinq résistances R1 à R5 ayant chacune une valeur de 2,7 kilo-ohms. La scrutation de l'un des codeurs consiste à relier les deux colonnes correspondant à ce codeur, à un potentiel proche du potentiel de référence et à déterminer le potentiel sur les cinq lignes de la matrice. Chaque codeur code un chiffre, de 0 à 9, en fournissant sur les cinq lignes de la matrice un mot binaire comportant deux niveaux bas et trois niveaux haut, lorsqu'il est scruté.
  • Chaque interrupteur SW1 à SW4 est scruté en reliant la colonne correspondante à un potentiel proche du potentiel de référence. Si l'interrupteur est fermé, la ligne à laquelle la colonne est reliée est au niveau bas. Sinon, cette ligne est au niveau haut.
  • Le circuit 6 d'entrée-sortie série comporte huit ports, notés P0 à P7, qui peuvent être configurés individuellement soit en entrée soit en sortie, par un ordre d'écriture envoyé par le microprocesseur. Il comporte en outre trois entrées : A0, A1, A2, permettant de définir l'adresse du circuit 6 en tant qu'esclave du microprocesseur. Dans cet exemple, ces trois entrées sont reliées au potentiel de référence. Les ports P0 à P4 sont reliés aux cinq lignes de la matrice, alors que les ports P5, P6, P7 sont reliés à trois entrées : A, B, C du décodeur 5.
  • Le décodeur 5 possède huit sorties complémentées, notées Y0 à Y7. Chaqu'une de ces sorties est constituée par une porte CMOS. Une seule des huit sorties est au niveau bas à chaque instant. Elle est fonction de la valeur du mot binaire appliqué aux entrées A, B, C. Les sorties Y0 à Y5 sont utilisées pour scruter les douze colonnes de la matrice, alors que les sorties Y6 et Y7 ne sont pas connectées. L'une de ces deux sorties Y6, Y7 est sélectionnée lorsque le microprocesseur commande une absence de scrutation sur tous les codeurs et tous les interrupteurs, à la fin d'une séquence de scrutation.
  • Chacune des sorties Y0 à Y5 scrute simultanément deux colonnes de la matrice par l'intermédiaire de deux diodes permettant de maintenir l'indépendance de ces deux colonnes quel que soit l'état des contacts reliant éventuellement ces deux colonnes aux lignes de la matrice. De même, les interrupteurs SW1 à SW4 sont scrutés deux par deux. Au total, la carte d'interfaces comporte douze diodes D1 à D12 pour remplir cette fonction. Il apparaît , que chacune de ces diodes augmente de 0,7V le potentiel correspondant au niveau bas des lignes de la matrice, en ajoutant leur chute de tension de 0,7 V à une chute de tension de l'ordre de 0,4V existant entre le drain et la source du transistor constituant chacune des sorties Y0 à Y5 du décodeur 5. Quand l'un des ports P0 à P4 est configuré en entrée, le potentiel sur la ligne reliée à ce port est interprété comme un niveau bas s'il est inférieur à 1,5 V, par conséquent l'immunité au bruit est égale à 0,4 V. Une pertubation produisant sur cette ligne de la matrice un accroissement de + 0,4 V au moment de la scrutation sur les ports du circuit 6, provoque donc une lecture erronée.
  • Il apparaît en outre que les diodes D1 à D12 augmentent le nombre de composants de la carte d'interfaces; de même que la présence des deux transistors 7 et 8. D'autre part, il apparaît que la séparation de l'interface de commande du moteur, en une partie située sur la carte d'interfaces et une partie située sur la carte principale, nécessite une liaison entre les deux cartes, par le contact noté CDM, ce qui augmente de 25 % le nombre de contacts du connecteur 11.
  • La communication entre le microprocesseur et le circuit 6 d'entrée-sortie série est établie selon un protocole classique appelé I2C. Une transaction commence lorsque le microprocesseur émet un signal de début de transaction, constitué par une descente au niveau bas sur le conducteur des données, SDA, alors que le conducteur d'horloge, SCL, est stable au niveau haut . Une transaction est terminée lorsque le microprocesseur émet un signal de fin de transition, constitué par une remontée au niveau haut du conducteur de données, SDA, alors que le conducteur d'horloge, SCL, a un niveau haut stable.
  • Pour réaliser la scrutation d'un codeur, ou d'un groupe de deux interrupteurs, le microprocesseur commence par configurer le circuit 6, par une opération d'écriture. Par exemple, pour scruter le codeur 4 traduisant la valeur du chiffre des unités, les ports P0 à P4 sont configurés en entrées alors que les ports P5, P6, P7 sont configurés en sorties fournissant un mot binaire 000 pour que le décodeur 5 fournisse un niveau bas sur sa sortie Y0 et des niveaux hauts sur ses sorties Y1 à Y7, la sortie Y0 excitant les deux colonnes du codeur 4. Pour réaliser cette configuration, le microprocesseur émet : un signal de début, puis un octet composé des sept bits de l'adresse spécifique du circuit 6, et d'un bit de commande de lecture ou d'écriture; suivi d'un octet de données qui commande la configuration des ports P0 à P7. Avant de transmettre ces données, le microprocesseur vérifie qu'il reçoit un signal d'accusé de réception émis par le circuit 6, sous la forme d'un niveau bas, pendant la 9ème période d'horloge. De même, le microprocesseur vérifie qu'il reçoit un signal d'accusé de réception après avoir transmis l'octet de données. Puis il envoie le signal de fin de transaction.
  • Pour lire les niveaux logiques sur les cinq ports P0 à P4, le microprocesseur ordonne ensuite une lecture. Pour cela, il émet un signal de début de transaction, suivi d'un octet composé des sept bits de l'adresse propre au circuit 6, suivis du bit de lecture-écriture indiquant une lecture. Puis il vérifie qu'il reçoit un accusé de réception émis par le circuit 6, et constitué d'un niveau bas pendant la neuvième période d'horloge. Il reçoit ensuite d'un octet indiquant les niveaux logiques lus sur les ports P0 à P7, parmi lesquels seuls les ports P0 à P4 sont intéressants. Le microprocesseur émet ensuite un accusé de réception, puis un signal de fin de transaction.
  • Pour scruter la valeur traduite par le codeur du chiffre des dizaines, 3, une séquence analogue est recommencée, mais les ports P5 à P7 sont configurés en sorties avec des niveaux différents pour que le décodeur 5 scrute le codeur 3, au lieu du codeur 4. Une séquence analogue est recommencée pour scruter la valeur traduite par le codeur 2; puis pour scruter la valeur traduite par le codeur 1; puis pour scruter l'état des interrupteurs SW3, et SW4; puis pour scruter l'état des interrupteurs SW1 et SW2. Au total la scrutation de la matrice nécessite treize transactions, chaque transaction correspondant à vingt impulsions d'horloge, sur le conducteur SCL. Comme la période minimale admissible pour cette horloge, dans cet exemple de réalisation, est de 10 microsecondes, la durée minimale nécessaire pour scruter l'ensemble des codeurs et des interrupteurs est donc de 2,6 millisecondes.
  • Pour neutraliser correctement l'effet des rebonds des contacts, il faut scruter ces contacts environ toutes les 10 millisecondes. Dans ces conditions, le microprocesseur passe un quart de son temps à scruter les codeurs et les interrupteurs. En outre, le programme de scrutation comporte de nombreuses instructions, car il assure la gestion de nombreux ordres d'écriture et de lecture destinés à la carte d'interfaces. Enfin, le montage a pour inconvénient de consommer un certain courant pendant toute la durée de la scrutation, soit 2,6 millisecondes au moins, toutes les 10 millisecondes. Dans cet exemple de réalisation, ce courant a une intensité de 3 milliampères pendant la scrutation. La puissance moyenne consommée est relativement élevée car elle est directement proportionnelle à la durée de la scrutation.
  • La figure 2 représente le schéma synoptique d'un exemple de réalisation de la carte d'interfaces d'une machine à affranchir, selon l'invention. Cette carte comporte :
    • quatre codeurs de position, 21 à 24, analogues aux codeurs 1 à 4 décrits précédemment, constituant chacun une sous-matrice à cinq lignes et deux colonnes;
    • quatre interrupteurs, SW′1 à SW′4, analogues aux interrupteurs SW1 à SW4 décrits précédemment;
    • un circuit intégré spécifique de l'application, 25;
    • un transistor de puissance 28;
    • un circuit 26 d'alimentation, analogue au circuit d'alimentation 9 décrit précédemment, pour alimenter un moteur 27.
  • La carte d'interfaces est reliée au moteur 27 par deux bornes 17 et 18, et à un transformateur d'alimentation, non représenté, par deux bornes 19 et 20 qui sont reliées à deux entrées du circuit d'alimentation du circuit 26. La borne 17 est reliée au collecteur du transistor 28 alors que la borne 18 est reliée à une sortie du circuit d'alimentation 26. La carte d'interfaces est reliée en outre à une carte principale, portant un microprocesseur 16, par un connecteur 29.
  • La carte principale est représentée succintement par son microprocesseur 16 et par un connecteur 15 s'emboîtant dans le connecteur 29. Cette carte comporte notamment un circuit d'alimentation, non représenté, fournissant une tension de + 5V. Le connecteur 29 comporte quatre contacts seulement.
  • Un contact noté SDA est relié à un conducteur transmettant des données sous forme série, dans les deux sens. Un contact noté SCL est relié à un conducteur transmettant un signal d'horloge envoyé par le microprocesseur 16 pendant les transactions. Un contact noté VDD reçoit une tension d'alimentation continue de +5V. Un contact noté VSS est relié à un conducteur amenant le potentiel de référence.
  • Le circuit intégré spécifique 25 comporte deux entrées reliées respectivement aux deux contacts SDA et SCL du connecteur 29, pour communiquer avec le microprocesseur 16. Il comporte en outre : six entrées notées E2 à E7 qui sont reliées respectivement à six lignes d'une matrice de conducteurs; une sortie notée MOT qui est reliée à la base du transistor 28 par une résistance R13; et des sorties : UNI0, UNI1, UNI2, DIZ0, DIZ1, DIZ2, CENT0, CENT1, CENT2, MI0, MI1, MI2, qui sont reliées respectivement aux douze colonnes de la matrice. Chacun des codeurs 21 à 24 comporte deux bornes reliées respectivement à deux colonnes de la matrice; et comporte cinq secondes bornes reliées respectivement à cinq lignes de la matrice, la sixième ligne étant indépendante des codeurs mais étant commune au quatre interrupteurs SW′1 à SW′4.
  • Chacun de ces interrupteurs est relié à une colonne distincte, et établit une liaison entre cette colonne et la sixième ligne de la matrice. Les six lignes de la matrice sont reliées à la tension d'alimentation, respectivement par six résistances R7 à R12 ayant chacune une valeur de 1,2 kilo-ohm. Le schéma ne comporte pas de diodes puisque chaque colonne de la matrice est scrutée par une sortie indépendante, UNI0,..., MI2, du circuit intégré spécifique 25. Ceci supprime les inconvénients du coût, de l'encombrement, et de la réduction de l'immunité au bruit, qui étaient dûs aux diodes D1 à D12 de la carte d'interfaces décrite précédemment.
  • Les sorties UNI0 à MI2 sont constituées respectivement par des transistors du type MOS à drain ouvert, alors que la sortie MOT est contituée d'une paire complémentaire de transistors du type MOS.
  • Le circuit intégré spécifique 25 a essentiellement trois fonctions, déclenchées respectivement par trois ordres uniques envoyés par le microprocesseur 16 selon le protocole I2C : un ordre unique pour commander la mise en marche du moteur; un ordre unique pour commander une mise à l'arrêt du moteur; et un ordre unique pour commander une scrutation de tous les codeurs et de tous les interrupteurs.
  • La figure 3 représente un chronogramme de la transaction entre le microprocesseur 16 et le circuit 25, constituant un ordre pour commander le moteur, qui remplace la liaison par le conducteur noté CDM dans la carte d'interfaces selon l'art antérieur, décrite précédemment. La transaction débute par un signal de début, constitué par un passage au niveau bas du conducteur SDA, alors que le conducteur SCL est stable au niveau haut. Le microprocesseur 16 envoie ensuite une adresse de sept bits, propre au circuit intégré 25, puis un bit de lecture-écriture, noté R/W, pendant en huitième période d'horloge. En l'occurrence, le bit R/W est un bit d'écriture, constitué par un niveau bas. Puis le circuit 25 répond par un accusé de réception, noté ACK, constitué par un niveau bas sur le conducteur SDA pendant la neuvième période de l'horloge envoyée sur le conducteur SCL.
  • Quand le microprocesseur 16 a détecté cet accusé de réception, il envoie un mot de commande, de huit bits, qui a la valeur hexadécimale 6A ou EA pour commander une mise en marche du moteur; ou qui a une valeur hexadécimale différente de 6A et EA pour arrêter le moteur. Quand il a reçu ce mot de commande, le circuit 25 émet un accusé de réception, noté ACK, constitué par un niveau bas sur le conducteur SDA pendant la durée de la neuvième période d'horloge, comptée à partir du premier bit du mot de commande. Enfin, le microprocesseur 16 envoie un signal de fin de transaction, constitué par une transition au niveau haut sur le conducteur SDA alors que le conducteur SCL a un niveau haut stable. Le circuit 25 impose une tension voisine de +5V ou de 0V sur sa sortie MOT, selon que l'ordre est une mise en marche ou une mise à l'arrêt de l'alimentation du moteur 27.
  • La figure 4 représente un chronogramme de la transaction entre le circuit 25 et le microprocesseur 16, constituant l'ordre de scrutation et de transmission, puis la transmission effective des valeurs traduites par les codeurs 21 à 24, et de l'état des interrupteurs SW'1 à SW'4. Le microprocesseur 16 envoie un ordre unique qui est constitué tout d'abord d'un signal de début de transaction, puis de l'adresse propre au circuit intégré 25, puis d'un bit de lecture-écriture R/W. En l'occurrence, c'est un bit de lecture constitué d'un niveau haut sur le conducteur SDA pendant la durée de la huitième période d'horloge sur le conducteur SCL. La réponse du circuit 25 est : un accusé de réception, ACK, constitué par un niveau bas sur le conducteur SDA pendant la neuvième période de l'horloge; puis un premier octet de données constitué de bits B7, B6, B5, B4, B3, B2, M, et d'un bit de bourrage. Ces bits B7 à B2 représentent respectivement : les états des entrées E7 à E2 lorsque le codeur 21 et l'interrupteur SW′1 sont scrutés en mettant au niveau bas les sorties MI0, MI1, et MI2. Le bit M représente l'état de la commutation de l'alimentation du moteur.
  • Le microprocesseur 16 répond brièvement en envoyant un accusé de réception, ACK′, constitué par un bit au niveau bas sur le conducteur SDA pendant la neuvième période d'horloge sur le conducteur SCL, comptée à partir du premier bit de données. Quand le circuit 25 a reçu cet accusé de réception ACK′, il envoie un deuxième octet de données représentant l'état des entrées E7 à E2 quand le codeur 22 et l'interrupteur SW'2 sont scrutés en mettant au niveau bas les sorties CENT0, CENT1, CENT2; et représentant l'état de la commutation de l'alimentation du moteur.
  • Le microprocesseur 16 répond brièvement en envoyant un accusé de réception ACK′. Après réception de cet accusé de réception ACK′, le circuit 25 envoie un troisième octet de données représentant l'état des entrées E7 à E2 quand le codeur 23 et l'interrupteur SW′3 sont scrutés en mettant au niveau bas les sorties DIZ0, DIZ1, DIZ2; et représentant l'état de la commutation de l'alimentation du moteur.
  • Le microprocesseur 16 répond par un accusé de réception ACK′. Après réception de cet accusé de réception ACK′, le circuit 25 envoie un quatrième octet de données représentant l'état des entrées E7 à E2 quand le codeur 24 et l'interrupteur SW′4 sont scrutés en mettant au niveau bas, les sorties UNI0, UNI1, UNI2; et représentant l'état de la commutation de l'alimentation du moteur. Le microprocesseur 16 répond en envoyant un accusé de réception ACK′. Puis, comme il n'y a plus de données à transmettre, il envoie un signal de fin de transaction. La transaction comporte cinq octets au lieu de vingt six.
  • Le nombre des entrées E2,...,E7 reliées aux lignes de la matrice a été augmenté par rapport au nombre des ports P0,...,P4 configurés en entrées, dans la carte d'interfaces selon l'art antérieur. Le nombre de lignes de la matrice a été augmenté ainsi de cinq à six. Grâce à ce moyen, les codeurs et les interrupteurs sont scrutés par groupe, chaque groupe comportant un codeur et un interrupteur, dans cet exemple. Ceci permet de minimiser le nombre d'octets de données à transmettre au microprocesseur, car chaque octet de données contient six bits utiles, au lieu de cinq. Dans cet exemple, quatre octets suffisent à transmettre les données résultant de la scrutation. La transaction comporte donc cinq octets, au lieu de sept si les interrupteurs constituaient deux groupes séparés des codeurs, comme c'était le cas dans l'art antérieur.
  • Si la période de l'horloge sur le conducteur SCL est de 10 microsecondes, la scrutation dure moins de 0,5 millisecondes, ce qui est environ 5 fois moins que dans l'exemple de machine selon l'art antérieur, décrite précédemment.
  • D'autre part, la scrutation de l'état d'un codeur et d'un interrupteur ne dure pas pendant la durée de transmission d'un octet, mais ne dure en fait que pendant la durée d'une période d'horloge précédant cette transmission, c'est-à-dire ne dure que 10 microsecondes. Dans cet exemple, les codeurs ne consomment donc du courant que pendant 4 fois 10 microsecondes, soit 0,04 milliseconde au lieu de 2,6 millisecondes dans l'exemple de machine selon l'art antérieur. La consommation d'énergie dans la carte d'interfaces est donc sensiblement réduite.
  • Cette réduction de consommation permet facilement d'augmenter l'intensité du courant passant dans chaque contact, dans le but d'améliorer la fiabilité des contacts lorsqu'il se forme une couche d'oxyde ou une couche de poussière. C'est pourquoi les résistances R7 à R12 ont une valeur de 1,2 kilo-ohm au lieu de 2,7 kilo-ohms. Cette diminution de résistance permet de doubler environ l'intensité du courant passant dans chaque contact, tout en bénéficiant néanmoins d'une sensible réduction de la consommation d'énergie dans la carte d'interfaces.
  • La durée de scrutation est réduite par un facteur cinq: 0,5 milliseconde au lieu de 2,6 millisecondes, ce qui libère du temps de calcul du microprocesseur. Le programme pilotant le microprocesseur est très allégé puisqu'un seul ordre suffit à scruter l'ensemble des codeurs et des interrupteurs. Par conséquent, le programme nécessite une moindre capacité de mémoire, ce qui libère de la place pour d'autres applications, ou bien permet de réduire la taille de cette mémoire.
  • La figure 5 représente le schéma synoptique d'un exemple de réalisation d'un circuit intégré spécifique 25 réalisant les fonctions décrites précédemment. Il peut être réalisé selon la technologie CMOS. Cet exemple comporte :
    • un oscillateur 62, constitué d'une série d'inverseurs logiques rebouclées pour osciller avec une période d'environ 0,1 microseconde;
    • deux filtres numériques classiques, 61 et 63, ayant chacun une entrée reliée respectivement au conducteur SDA et au conducteur SCL, pour éliminer les parasites superposés aux signaux transmis sur ces conducteurs;
    • un registre à décalage 60 dans lequel sept bits peuvent être inscrits ou lus, en série ou en parallèle;
    • un décodeur 65 pour décoder l'adresse propres au circuit intégré spécifique 25;
    • un décodeur 66 pour décoder les mots de commande propre à la mise en marche du moteur;
    • un circuit 67 pour détecter le signal de début de transaction et le signal de fin de transaction;
    • un compteur par neuf, 68;
    • un séquenceur 69, constitué essentiellement de quatre bascules et de portes logiques non représentées, pour mémoriser quatre phases de fonctionnement qui s'excluent mutuellement;
    • un dispositif d'initialisation 80, qui fonctionne à la mise sous tension du circuit 25;
    • une bascule 81 pour mémoriser l'état de la commutation de l'alimentation du moteur;
    • un préamplificateur 82 ayant une sortie constituant la sortie MOT du circuit 25;
    • un compteur par cinq, 71;
    • un décodeur 70, ayant cinq sorties dont l'une est sélectionnée au moyen d'un mot de trois bits;
    • douze interfaces de sortie, 40 à 51, constituées chacune d'un transistor de type MOS à drain ouvert, constituant respectivement les sorties UNI0,...,MI2 du circuit 25;
    • des portes logiques ET, 31 à 37, 59, 64 et 72.
  • Le signal d'horloge fourni par le conducteur SCL constitue un signal d'horloge noté H1, après filtrage par le filtre 63. Il est appliqué à : une entrée d'horloge du registre 60; une entrée d'horloge du détecteur 67; et une entrée d'horloge du compteur 68. L'oscillateur 62 fournit un signal d'horloge H2 aux deux filtres 61 et 63, et à une entrée d'horloge du séquenceur 69. Le signal de données fourni par le conducteur SDA est filtré par le filtre 61 puis est fourni, d'une part, à une entrée de données du détecteur 67 et, d'autre part, à une première entrée de la porte ET 64.
  • Une sortie du détecteur 67 est reliée à une entrée du séquenceur 69 pour lui fournir un signal logique pendant toute la durée d'une transaction. Une sortie du séquenceur 69 est reliée à une seconde entrée de la porte ET 64, et une sortie de cette dernière est reliée à une entrée série du circuit 60. Le registre 60 est chargé en série, en validant la porte ET 64, pour charger une adresse reçue ou charger un mot de commande du moteur, au rythme fixé par l'horloge H1. Le registre 60 possède sept étages ayant sept sorties parallèle reliées respectivement à sept entrées du décodeur 65 et à sept entrées du décodeur 66.
  • La sortie du premier étage du registre 60 est reliée à une entrée du séquenceur 69. Cette sortie fournit le bit R/W de commande de lecture-écriture, ou le bit d'accusé de réception ACK′, pendant certaines périodes de l'horloge H1.
  • Le registre 60 possède sept entrées parallèles qui sont reliées respectivement aux sorties des portes ET 31 à 37. Une première entrée de chaque porte ET 31 à 36 constitue respectivement une des entrées E7 à E2 du circuit 25. Une première entrée de la porte ET 37 est reliée à la sortie de la bascule 81 mémorisant l'état de la commutation de l'alimentation du moteur, par une liaison notée EM, interne au circuit intégré spécifique 25. Une seconde entrée de chacune des portes 31 à 37 est reliée à une sortie du séquenceur 69 pour commander le chargement de sept bits en parallèles dans le registre 60.
  • Le décodeur 65 et le décodeur 66 ont chacun une sortie reliée respectivement à une entrée du séquenceur 69. Lorsque le décodeur 65 reconnaît l'adresse propre au circuit intégré 25, il fournit un signal à entrée du séquenceur 69. Le registre 60 possède une sortie série reliée à une première entrée de la porte ET 59. Une seconde entrée de cette porte est reliée à une sortie du séquenceur 69, qui commande une transmission série vers le microprocesseur, et une sortie de cette porte 59 est reliée au conducteur SDA.
  • Le compteur 68 possède : une entrée d'horloge reliée à la sortie du filtre 63; une entrée de validation reliée à une sortie du séquenceur 69; une première sortie reliée à une entrée du séquenceur 69 pour lui fournir une impulsion pendant la durée de chaque huitième période de l'horloge H, qui correspond à la réception d'un bit R/W; une seconde sortie reliée à une entrée du séquenceur 69 et à une première entrée de la porte ET72.
  • Le compteur 68 est un compteur par neuf qui compte les impulsions du signal d'horloge H1. Sa seconde sortie fournit un autre signal d'horloge noté H3 constitué d'une impulsion pour chaque neuvième impulsion du signal d'horloge H1. Chaque impulsion du signal d'horloge H3 correspond donc à l'intervalle temporel réservé à l'émission d'un signal d'accusé réception ACK par le circuit 25 ou à la réception d'un signal de réception ACK′ envoyé par le microprocesseur 16.
  • Une seconde entrée de la porte ET 72 est reliée à une sortie du séquenceur 69. La sortie de la porte 72 est reliée à une entrée d'horloge du compteur 71.
  • Le compteur 71 est un compteur par cinq qui compte cinq périodes de l'horloge H3 pour scruter successivement quatre groupes, chaque groupe étant constitué d'un codeur et d'un interrupteur; et qui compte une cinquième période de l'horloge H3 pour revenir à une absence de scrutation. Le compteur 71 possède trois sorties reliées respectivement à trois entrées du décodeur 70. Ce dernier possède cinq sorties dont une seule est sélectionnée à la fois, en fonction de la valeur du mot binaire appliqué aux trois entrées. Ces sorties sont notées S0,...,S4 et sont sélectionnées dans cet ordre lorsque le compteur 71 est incrémenté. La sortie S0 est reliée en parallèle aux entrées des interfaces de sortie 49, 50, 51 qui correspondent respectivement à trois sorties MI0, MI1, MI2, du circuit 25. De même les sorties S1, S2, S3 commandent chacune un groupe de trois interfaces de sortie. La sortie S4 est reliée à une entrée de séquenceur 69. Elle fournit un signal logique, noté FIN, lui indiquant la fin de la scrutation des quatre groupes de codeurs et d'interrupteurs, afin de ramener le séquenceur 69 dans une phase de repos.
  • Le dispositif d'initialisation 80 possède une sortie reliée à une entrée d'initialisation du séquenceur 69 et à une entrée d'initialisation de la bascule 81, pour mettre le séquenceur 69 dans une phase de repos, et pour couper l'alimentation du moteur 27 au moment où la machine à affranchir est mise sous tension.
  • La bascule 81 possède une entrée de données reliée à une sortie du séquenceur 69, pour mémoriser un ordre de mise en marche ou de mise à l'arrêt. La sortie de la bascule 81 est reliée à une entrée du préamplificateur 82. La sortie de la bascule 81 est reliée aussi, à l'intérieur du circuit intégré 25, à une première entrée de la porte ET 37. La seconde entrée de la porte ET 37, de même que les secondes entrées des portes ET 31 à 36 sont reliées à une sortie du séquenceur 69 qui commande le chargement en parallèle d'un mot de sept bits de données dans le registre 60, pour leur transmission sous forme de série. Ainsi l'état de la commutation de l'alimentation, et donc l'état du moteur, sera transmis au microprocesseur 16 dans le même octet qui transmettra l'état des entrées E7 à E2.
  • Le séquenceur 69 est dans une phase de repos à la suite d'une initialisation par le dispositif 80, à la mise sous tension; ou à la suite d'un signal de fin de scrutation fourni par la sortie S4 du décodeur 70; ou après l'éxécution d'un ordre de mise en marche ou de mise à l'arrêt du moteur; ou à la suite de la détection d'un signal de fin de transaction, par le détecteur 67.
  • Le séquenceur 69 passe dans une phase d'activation dès qu'un signal de début de transaction est détecté par le détecteur 67. Il commande alors la porte ET 64 pour charger dans le registre 60 les bits transmis par le microprocesseur 16. Il valide le compteur 68. A la fin de la septième impulsion d'horloge H3, le signal fourni par la sortie du décodeur d'adresse 65 est mémorisé par le séquenceur 69. Si ce signal n'indique pas que l'adresse propre au circuit 25 a été détectée, le séquenceur 69 bloque l'émission d'un accusé de réception ACK, puis il passe en phase de repos à la fin de la neuvième impulsion d'horloge H3. Dans le cas contraire, il émet un accusé de réception ACK sur le conducteur SDA en imposant un niveau bas, pendant la neuvième période de l'horloge H3. Ensuite, il passe dans la phase de scrutation et transmission, ou bien dans la phase de commande du moteur, selon la valeur du bit R/W, qui lui est fourni par la sortie du premier étage du registre 60 pendant la huitième période de l'horloge H3.
  • Si le bit R/W est au niveau bas, il indique un ordre de commutation de l'alimentation du moteur. Le séquenceur 69 entre alors dans une phase de commande du moteur. Le mot de commande du moteur est chargé dans le circuit 60 puis est décodé par le circuit 66 qui fournit un signal logique au séquenceur 69. Si le mot de commande a la valeur hexadécimale 6A ou EA, le décodeur 66 fournit un niveau haut qui correspond à une mise en marche du moteur. Si le mot de commande a une autre valeur, le décodeur 66 fournit un niveau bas qui correspond à une mise à l'arrêt. La sortie du séquenceur 69 qui est reliée à une entrée de commande de la bascule 81 y inscrit la valeur de ce signal logique. Si c'est un ordre de mise en marche, le préamplificateur 82 fournit à la sortie MOT un courant pour saturer le transistor de puissance 28.
  • Après le décodage du mot commandant le moteur, le séquenceur 69 envoie un accusé de réception ACK au microprocesseur, en imposant un niveau bas sur le conducteur SDA, par l'intermédiaire de la porte ET 59; puis retourne dans une phase de repos. Le moteur reste en marche s'il a été mis en marche ou bien reste à l'arrêt s'il vient d'être mis à l'arrêt.
  • Si le bit R/W est au niveau haut, il indique un ordre de scruter toutes les valeurs traduites par les codeurs et tous les états des interrupteurs, et de les transmettre. Le séquenceur 69 entre alors dans une phase de scrutation et de transmission. Pour chaque groupe constitué d'un codeur et d'un interrupteur, le décodeur 70 sélectionne un groupe de trois interfaces de sortie, par exemple 40, 41, 42, pour amener à un potentiel proche de potentiel de référence trois colonnes de la matrice. Le séquenceur 69 valide les portes 31 à 37, 72, et 59, pour charger sept bits de données en parallèle dans le registre 60 puis les transmettre en série sur le conducteur SDA, avec un huitième bit constituant un bourrage.
  • Le microprocesseur 16 envoie un accusé de réception ACK′, constitué d'un niveau haut, pendant la période d'horloge qui suit les huit périodes de transmission d'un octet de données. Cet accusé de réception est chargé dans le premier étage du registre 60 sous la commande de chaque neuvième impulsion de l'horloge H1. La sortie du premier étage fournit cet accusé de réception ACK′ au séquenceur 69.
  • Cette séquence est recommencée pour les deuxième, trosième, et quatrième groupe de codeurs et interrupteurs.
  • A la fin de la scrutation, le signal de fin fournit par le décodeur 70 provoque le retour du séquenceur 69 dans la phase de repos. Si le circuit 25 ne reçoit pas un accusé de réception ACK′ pour le premier, ou le deuxième, ou le troisième octet de données, le séquenceur 69 retourne à une phase de repos et attend un nouvel ordre commençant par un signal de début.
  • La transmission de l'état du moteur du circuit 25 au microprocesseur permet de réaliser une commande très fiable du moteur, puisqu' une erreur de transmission, affectant le mot de commande du moteur, est détectée rapidement, lors de la scrutation suivante, grâce au bit M qui est retransmis au microprocesseur. D'autre part, il est à remarquer que le nombre de valeurs (6A ou EA) du mot de commande déclenchant la mise en marche du moteur est très inférieur au nombre de valeurs (deux cent cinquante six) provoquant l'arrêt du moteur. Une perturbation de la transmission a donc beaucoup plus de chance de provoquer un arrêt du moteur, plutôt qu'une mise en marche intempestive.
  • La portée de l'invention n'est pas limitée à l'exemple de réalisation décrit ci-dessus, l'homme de l'art peut l'adapter notamment pour scruter un autre nombre de codeurs et d'interrupteurs; et peut éventuellement les grouper différemment. Il peut l'adapter aussi au cas où le microprocesseur est relié aux interfaces par un bus à transmission parallèle, au lieu d'un bus à transmission série.

Claims (6)

  1. Machine à affranchir le courrier, imprimant des timbres en comptabilisant les valeurs de ces timbres, comportant :
    - un moteur (27) et des molettes portant des chiffres en relief, pour imprimer un timbre ;
    - un microprocesseur (16) pour commander le moteur, et pour comptabiliser la valeur de chaque timbre imprimé;
    - des codeurs de position (21 à 24), reliés respectivement aux molettes pour traduire sous forme de mots binaires les valeurs des chiffres du timbre imprimé;
    - et des interrupteurs (SW′1 à SW′4) de commande manuelle;
    - une première interface, commandé par des ordres du microprocesseur, pour scruter et pour transmettre au microprocesseur les valeurs traduites par les codeurs, et les états des interrupteurs;
    - une seconde interface, commandée par des ordres du microprocesseur, pour commuter l'alimentation du moteur;
       caractérisée en ce que la première interface comporte un circuit logique intégré (25), spécifique de cette application, comportant des moyens (31 à 72) pour scruter et pour transmettre, au microprocesseur(16), les valeurs traduites par tous les codeurs (21 à 24), et les états de tous les interrupteurs (SW′1 à SW′4) de ladite machine, suite à la réception d'un ordre unique envoyé par le microprocesseur (16).
  2. Machine selon la revendication 1, caractérisé en ce que la seconde interface est intégrée dans le même circuit intégré spécifique (25) que la première interface; et comporte, en commun avec la première interface :
    - un bus (SDA, SCL) relié au microprocesseur (16);
    - des moyens (61 à 63) pour filtrer des signaux envoyés par le microprocesseur (16);
    - des moyens (60) pour mettre un parallèle des données binaires reçues en série;
    - des moyens (65) pour décoder une adresse;
    - des moyens (67) pour détecter un signal de début de transaction et un signal de fin de transaction, envoyés par le microprocesseur;
    et en ce qu'elle comporte, en propre :
    - des moyens (81) pour mémoriser l'état de la commutation de l'alimentation du moteur;
    - au moins une partie (82) d'un amplificateur de commutation pour commuter l'alimentation du moteur (27).
  3. Machine selon la revendication 2, caractérisée en ce que le circuit intégré spécifique (25) comporte une liaison interne (EM) reliant la seconde interface à la première interface pour transmettre au microprocesseur, en même temps que des bits (B2,...,B7) représentant les valeurs traduites par les codeurs (21 à 24) et représentant les états des interrupteurs (SW′1 à SW′4), un bit (M) indiquant l'état du moteur (27) : en marche ou à l'arrêt.
  4. Machine selon la revendication 2, caractérisée en ce que la première et la seconde interface comportent en outre, en commun, dans ledit circuit spécifique (25), un séquenceur (69) comportant des moyens pour mémoriser quatre phases de fonctionnement, qui s'excluent mutuellement :
    - une phase de repos, à la suite de chaque mise sous tension ou à la suite d'une commande de retour au repos, émise par le séquenceur lui-même, ou par le microprocesseur;
    - une phase d'activation, si ledit circuit intégré spécifique (25) reçoit un signal de début de transaction; cette phase permettant de détecter une adresse qui est propre au circuit intégré spécifique, et un bit indiquant soit un ordre de scrutation et de transmission des valeurs traduites par les codeurs et des états des interrupteurs; soit un ordre de commutation de l'alimentation du moteur;
    - une phase de scrutation et de transmission, consécutive à une phase d'activation, si ledit circuit intégré spécifique (25) reçoit, à la suite de son adresse, un bit indiquant un ordre de scrutation et de transmission des valeurs traduites par les codeurs et des états des interrupteurs; cette phase étant suivie d'un retour à la phase de repos;
    - une phase de commande du moteur (27), consécutive à une phase d'activation, si ledit circuit intégré spécifique (25) reçoit, à la suite de son adresse, un bit indiquant un ordre de commutation de l'alimentation du moteur, en marche ou à l'arrêt.
  5. Machine selon la revendication 1, comportant des codeurs (21 à 24) et des interrupteurs (SW1 à SW4) réalisant des liaisons variables entre des lignes et des colonnes d'une matrice de conducteurs, caractérisée en ce que ledit circuit intégré spécifique (25) comporte des sorties (UNI1, UNI2,...) en nombre au moins égal au nombre de colonnes de la matrice, et qui sont reliés respectivement auxdites colonnes.
  6. Machine selon la revendication 5, caractérisé en ce que ledit circuit intégré spécifique (25) comporte un nombre d'entrées reliées à des lignes de matrice, qui est supérieur au nombre des lignes de matrice auxquelles sont reliées les codeurs (21 à 24); au moins une ligne de matrice n'étant reliée qu'à des interrupteurs de commande manuelle (SW′1 à SW′4), les codeurs (21 à 24) et les interrupteurs (SW′1,...,SW′4) étant connectés en groupes (21-SW′1, 22-SW′2,...), chaque groupe ayant un nombre de sorties au plus égal au nombre de lignes de la matrice, les sorties de chaque groupe étant connectées respectivement aux lignes de la matrice.
EP91110957A 1990-07-04 1991-07-02 Machine à affranchir le courrier, comportant un circuit imprimé spécifique constituant des interfaces Expired - Lifetime EP0464778B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9008489A FR2664407B1 (fr) 1990-07-04 1990-07-04 Machine a affranchir le courrier, comportant un circuit integre specifique constituant des interfaces.
FR9008489 1990-07-04

Publications (2)

Publication Number Publication Date
EP0464778A1 EP0464778A1 (fr) 1992-01-08
EP0464778B1 true EP0464778B1 (fr) 1994-08-31

Family

ID=9398355

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91110957A Expired - Lifetime EP0464778B1 (fr) 1990-07-04 1991-07-02 Machine à affranchir le courrier, comportant un circuit imprimé spécifique constituant des interfaces

Country Status (4)

Country Link
US (1) US5267172A (fr)
EP (1) EP0464778B1 (fr)
DE (1) DE69103698T2 (fr)
FR (1) FR2664407B1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2688930B1 (fr) * 1992-03-23 1995-06-16 Alcatel Satmam Dispositif de connexion sans contact electrique.
US5483458A (en) * 1993-12-09 1996-01-09 Pitney Bowes Inc. Programmable clock module for postage metering control system
US5552991A (en) * 1993-12-09 1996-09-03 Pitney Bowes Inc. Control system for an electronic pastage meter having a programmable application specific intergrated circuit
US5696685A (en) * 1994-07-06 1997-12-09 Pitney Bowes Inc. Control system for an electronic postage meter having a programmable print head controller
DE4445053C2 (de) * 1994-12-07 2003-04-10 Francotyp Postalia Ag Frankiermaschineninterne Schnittstellenschaltung
DE59710554D1 (de) * 1996-01-31 2003-09-18 Francotyp Postalia Ag Frankiermaschine
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US6134665A (en) * 1998-01-20 2000-10-17 Digital Equipment Corporation Computer with remote wake up and transmission of a status packet when the computer fails a self test
US7999596B2 (en) * 2009-03-26 2011-08-16 Texas Instruments Incorporated Digital suppression of spikes on an 12C bus
US9763392B2 (en) 2010-04-09 2017-09-19 Edge Technology Heated spray system for frost protection
WO2013128642A1 (fr) * 2012-03-02 2013-09-06 三菱電機株式会社 Dispositif d'entrée de codeur

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3692988A (en) * 1971-01-18 1972-09-19 Pitney Bowes Inc Parcel postage metering system
DE2361951A1 (de) * 1973-12-13 1975-06-19 Bbc Brown Boveri & Cie Datensammelsystem fuer fernwirkunterzentralen
US3904946A (en) * 1974-06-05 1975-09-09 Pitney Bowes Inc Feed back control system for a postage meter
FR2335002A1 (fr) * 1975-12-11 1977-07-08 Secap Machine a affranchir a comptage electronique
FR2346929A1 (fr) * 1976-03-31 1977-10-28 Forclum Force Lumiere Elect Installation de surveillance de capteurs
US4525785A (en) * 1979-10-30 1985-06-25 Pitney Bowes Inc. Electronic postage meter having plural computing system
CH667743A5 (de) * 1981-04-06 1988-10-31 Hasler Ag Vorrichtung zum einstellen einer frankiermaschine und verfahren zum betreiben der vorrichtung.
US4519048A (en) * 1982-12-08 1985-05-21 Pitney Bowes Inc. Postage meter system for communicating platen movement to a microprocessor to signal completion of printing
US4635205A (en) * 1984-10-04 1987-01-06 Pitney Bowes Inc. Microprocessor controlled d.c. motor for indexing postage value changing means
US4630210A (en) * 1984-10-04 1986-12-16 Pitney Bowes Inc. Microprocessor controlled d.c. motor for controlling a load
US4942394A (en) * 1987-12-21 1990-07-17 Pitney Bowes Inc. Hall effect encoder apparatus
US4897793A (en) * 1988-01-26 1990-01-30 Francotyp-Postalia Gmbh Configuration for a franking machine
GB8819647D0 (en) * 1988-08-18 1988-09-21 Alcatel Business Systems Franking machine
US5121327A (en) * 1989-10-18 1992-06-09 Pitney Bowes Inc. Microcomputer-controlled electronic postage meter having print wheels set by separate d.c. motors

Also Published As

Publication number Publication date
DE69103698T2 (de) 1994-12-15
DE69103698D1 (de) 1994-10-06
US5267172A (en) 1993-11-30
FR2664407B1 (fr) 1992-09-11
EP0464778A1 (fr) 1992-01-08
FR2664407A1 (fr) 1992-01-10

Similar Documents

Publication Publication Date Title
EP0464778B1 (fr) Machine à affranchir le courrier, comportant un circuit imprimé spécifique constituant des interfaces
EP0554164B1 (fr) Carte à puce à plusieurs protocoles de communication
EP0461971B1 (fr) Dispositif électronique de connexion
EP0014152A1 (fr) Opérateur pour réseau de commutation de données numériques par paquets
FR2476352A1 (fr) Machine electronique a affranchir comportant plusieurs dispositifs de calcul
EP0267114B1 (fr) Circuit intégré pour la mémorisation et le traitement d'informations de manière confidentielle comportant un dispositif anti-fraude
EP0918336A1 (fr) Mémoire non volatile programmable et effaçable électriquement comprenant une zone protégeable en lecture et/ou en écriture et système électronique l'incorporant
FR2507372A1 (fr) Dispositif a memoire du type a ecriture-lecture sequentielle et selective a partir d'informations d'adresse
EP0540427A1 (fr) Circuit d'interface pour carte à circuit intégré
FR2680262A1 (fr) Circuits integres pour carte a puce et carte a plusieurs puces utilisant ces circuits.
EP0092284B1 (fr) Procédé et système de transmission de données sur une ligne d'alimentation
FR2509892A1 (fr) Memoire de donnees a complementation selective et procede d'utilisation d'une telle memoire
EP0589743B1 (fr) Dispositif modulaire permettant le couplage et le multiplexage de bus de différents types
EP1330781A1 (fr) Circuit de detection et de mise en forme de trames de donnees
WO1994024618A1 (fr) Dispositif logique de gestion centralisee
EP1038256B1 (fr) Microcircuit a logique cablee comportant une interface de communication numerique
EP0961207B1 (fr) Dispositif de communication entre un réseau neuronal et un système utilisateur par l'intermédiaire d'un bus
EP0924706B1 (fr) Procédé de gestion d'un circuit éléctronique et unité de gestion pour sa mise en oeuvre
FR2710804A1 (fr) Dispositif numérique de connexion d'une pluralité de stations de travail sur un réseau local en anneau.
EP0077864A1 (fr) Dispositif de balayage de lignes de communications comportant un generateur d'adresses
EP0079831A1 (fr) Générateur séquentiel à commande manuelle d'un code binaire
EP0328436B1 (fr) Procédé et dispositif de décodage partiel de l'entête d'un message de communication émis par une première station vers au moins une seconde station, notamment dans un véhicule automobile
FR2498797A1 (fr) Dispositif d'introduction et de lecture de donnees dans une memoire
EP0404653A1 (fr) Systeme de couplage avec interface entre au moins deux appareils éléctroniques ayant des bus d'accès de format different
FR2659154A1 (fr) Dispositif numerique de generation d'une trame d'impulsions et son application a la generation de trames d'impulsions de reveil de modules electroniques.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19920629

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NEOPOST INDUSTRIE

17Q First examination report despatched

Effective date: 19931028

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19940906

REF Corresponds to:

Ref document number: 69103698

Country of ref document: DE

Date of ref document: 19941006

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20050713

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20050715

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20050727

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060702

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20070201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20060702

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20070330

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060731