EP0329528B1 - Procédé de commande d'un écran d'affichage matriciel et dispositif pour la mise en oeuvre de ce procédé - Google Patents

Procédé de commande d'un écran d'affichage matriciel et dispositif pour la mise en oeuvre de ce procédé Download PDF

Info

Publication number
EP0329528B1
EP0329528B1 EP89400355A EP89400355A EP0329528B1 EP 0329528 B1 EP0329528 B1 EP 0329528B1 EP 89400355 A EP89400355 A EP 89400355A EP 89400355 A EP89400355 A EP 89400355A EP 0329528 B1 EP0329528 B1 EP 0329528B1
Authority
EP
European Patent Office
Prior art keywords
circuit
output
addressing
signals
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP89400355A
Other languages
German (de)
English (en)
Other versions
EP0329528B2 (fr
EP0329528A1 (fr
Inventor
Jean-Frédéric Clerc
Denis Sarrasin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9363253&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=EP0329528(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0329528A1 publication Critical patent/EP0329528A1/fr
Application granted granted Critical
Publication of EP0329528B1 publication Critical patent/EP0329528B1/fr
Publication of EP0329528B2 publication Critical patent/EP0329528B2/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Definitions

  • the subject of the present invention is a method for controlling a matrix display screen making it possible to adjust its contrast in the case of a liquid crystal screen and its brightness in the case of a fluorescent microtip screen and a device for the implementation of this process.
  • the invention applies in particular to the production of liquid crystal displays of the multiplexed or non-multiplexed type or else of fluorescent microtip screens (denoted EFM in the following description), allowing the viewing of fixed or animated images. .
  • the matrix display screens include a display cell provided with crossed row and column conductors, a screen pixel being associated with each crossing of these conductors.
  • the row and column conductors are constituted by row and column electrodes disposed respectively on the internal walls of the cell, a pixel being defined by the area of covering of a row electrode and a column electrode.
  • the row and column conductors consist of address lines and control columns which are, for example, arranged on one of the walls of the cell and connected by the through transistors at point electrodes, a continuous electrode being arranged on the other wall of the cell.
  • the address lines and the control columns can be arranged respectively on the internal walls of the cell, the lines being connected by means of transistors to point electrodes and the columns being connected to columns of electrodes.
  • a pixel is defined by the area of overlap of a point electrode with the continuous electrode or with a column electrode.
  • Address signals are sent to the various line conductors and control signals to the column conductors.
  • An example, purely illustrative and in no way limitative, is given in FIG. 1, describing such signals in the case of a matrix liquid crystal display screen controlled by the technique known as direct multiplexing.
  • the voltages VI applied to the line conductors are periodic, of period T known as frame time or scanning time. For each line conductor, the voltage VI is equal to a voltage Vmax during a time called line selection time Ts, it is zero for example, outside this time Ts over the rest of the time T. Each line is thus carried successively for a time Ts at the value Vmax.
  • FIG. 1A shows a cycle of addressing the line conductors.
  • FIG. 1B describes an example of a sequence of control voltages Vc applied to the column conductors. Depending on the reason to display the voltages applied to the column conductors will be positive or negative.
  • the values of the voltages applied to the line conductors and to the column conductors depend on the nature of the display used.
  • the pixel corresponding to their crossing is off (black, for example). If the two voltages are in phase opposition, the pixel considered is lit (white for example).
  • the voltage on the column C1 is positive, in the example proposed.
  • the two line and column voltages are in phase and the pixel corresponding to the crossing of the line conductor L1 with the column conductor C1 is black.
  • the voltage on column C1 is negative, in the example proposed.
  • the two line and column voltages are in phase opposition and the pixel corresponding to the crossing of the line conductor L2 with the column conductor C1 is white. The state of each pixel is deduced identically.
  • FIG. 1 C gives the display of the screen for the line and column voltages proposed in FIGS. 1A and 1 B.
  • the pixels denoted N are black, those denoted B are white.
  • the line and column voltages have their polarity reversed so as to apply to the display material only signals of zero mean values.
  • the selection signals of the line conductors are the same as those represented in FIG. 1A but they do not undergo inverting. polarity.
  • the signals applied to the column conductors are indifferently of positive or negative polarity, their amplitude depends solely on the voltage necessary for the electro-optical effect used.
  • the multiplexing rate TM is defined as being the ratio between the frame time T and the time for selecting a line conductor Ts.
  • the multiplexing rate follows this growth and the time Ts decreases resulting in a decrease in the contrast of a liquid crystal screen and in the brightness of an EFM.
  • the number of lines commonly used in liquid crystal display matrix screens is about one hundred. It is therefore much lower than the number of line signals available in video, which is equal to, for example, around two hundred and eighty at the output of a video recorder.
  • the invention provides a method for controlling a matrix display screen which allows the use of a large number of lines without loss of contrast or of brightness or alternatively, with a number of lines equal to that of the screens of the prior art, an improvement in contrast or brightness.
  • This improvement cannot be interpreted independently of phenomena related to the physiology of the eye; it corresponds to an average effect of the information contained on the screen over a frame time.
  • the selection times of the adjacent line conductors may overlap.
  • the adjustment of the overlap makes it possible to use a screen either in graphic or text mode, or in video mode for viewing an animated image.
  • the recovery must be zero or low; contrast or brightness is limited, but the effective resolution is then maximum.
  • the high number of lines avoids the mosaic appearance on the screen, unpleasant to the eye.
  • the overlap can reach up to half the selection times of two adjacent lines for high contrast or brightness. The effective resolution is then reduced, but this is not a problem for an animated image (natural image).
  • the multiplexing rate TM is now less than or equal to the number of line conductors. At an equal multiplexing rate, it is therefore possible to increase the number of line conductors and thereby improve the contrast or the brightness of the screen.
  • the duration during which the addressing signals VI have a value Vmax is adjustable.
  • the circuit performing a locking function in the addressing circuit A2 is also connected by an input Ep2 to an output Si1 of the circuit performing a clock function in the addressing circuit A1, the circuit performing a locking function in the circuit d addressing A1 also being connected by an input Ei2 to the output Sp1 of the circuit performing a clock function in the addressing circuit A2.
  • control circuits of circuits A1 and A2 are for example respectively of the shift register type provided with a locking function.
  • the voltage VI applied to a line conductor is equal, during the selection time Ts', to the voltage Vmax and is less than Vmax (it is for example zero) during the rest of the frame time.
  • Ts is the selection time of a line conductor corresponding to an overlap between the selection times of two zero line conductors
  • Ts' is the effective selection time of the line conductors. This writing time is greater than or equal to a frame time T of the time Ts'-Ts, the time (Ts'-Ts) is taken over the time during which the video signal carries no information, this time is commonly called frame return time.
  • the lengthening and overlapping of the selection times of the line conductors leads to an averaging of the light signal from one line conductor to the other.
  • the average brightness of the screen is improved and the contours of the displayed image are softened.
  • FIG. 3 represents a device making it possible to implement the method according to the invention.
  • the device comprises an addressing circuit A1 connected by connections to the line conductors Li, i being an odd integer such as 1 ZiZM and an addressing circuit A2 connected by connections to the line conductors Lp, p being an even integer such that 2 - p - M.
  • the addressing circuit A2 comprises a circuit 10 performing a clock function delivering signals to an output Sp1, a circuit 12 performing an "enable” function connected by an input Ep1 to the output Sp1 of the clock function 10 and delivering signals to a Sp4 output.
  • An "enable” function has the effect of locking the output of the circuit to which it is connected to a reference potential (or locking potential), the reference potential is for example zero.
  • the addressing circuit A2 also includes a control circuit 14 formed by a shift register endowed with the "enable" pair function connected by an input Ep4 to the output Sp4 of the circuit performing the "enable” function 12 and by an input Ep3 at the output Sp1 of the circuit performing the clock function 10 and delivering voltages VI on the line conductors Lp of even number which are connected to it.
  • the addressing circuit A1 has a structure identical to the addressing circuit A2. Its connections are assigned the index "i" (odd) instead of the index "p" (even) of the connections of circuit A2, the circuit performing the odd clock function 11 having as counterpart pair the circuit performing the clock function 10, the circuit performing the odd "enable” function and the control circuit of the addressing circuit A1 bearing the references 13 and 15 respectively and having as counterparts the circuits 12 and 14.
  • the control circuit 15 is formed by a shift register with the odd "enable" function.
  • circuit performing the "enable” function 12 is also connected by an input Ep2 to the output Si3 of the circuit performing the clock function 11.
  • circuit performing the "enable” function 13 is connected by an input Ei2 to the output Sp3 of the circuit performing the even clock function 10.
  • the signals 20 delivered on the output Sp1 of the circuit performing the even clock function 10 are represented accompanied by the respective states of the different boxes of the shift register 14 obtained after each pulse of the even clock signal.
  • the signals 21 are delivered by the odd clock circuit 11 on the output Si1 of this circuit. These signals are accompanied by the respective states of the different boxes of the shift register 15 obtained after each pulse of the odd clock signal.
  • the signals 25, 26, 27 correspond to the voltages VI delivered by the shift registers on the connections of the line conductors L1, L2 and L3. These are periodic slots whose period is the frame time.
  • command sequence is given in the case of a strong overlap between the times of selection of the line conductors.
  • a shift register with the locking function only selects the line corresponding to logic level 1, that is to say in the case considered brings this line to the potential Vmax only if the "enable” function for example has the high state and does not select any line if the "enable” function presents for example the low state.
  • the "enable” function is in the low state, all the lines are at the locking potential.
  • the "enable” function is high, one line (associated with logic level 1 in the shift register) is at potential Vmax, the other lines (associated with logic level 0 in the shift register) are at potential lock.
  • Circuit A2 has the same operation.
  • FIG. 5 presents an example of a circuit 12 performing an "enable” function.
  • This circuit 12 is controlled by the two circuits performing clock functions 10, 11.
  • the inputs Ep1 and Ep2 of circuit 12 are connected respectively to the outputs Sp1 and Si1 of clocks 10 and 11.
  • This example corresponds to the "enable" function forming part of the addressing circuit for even numbered line conductors.
  • the inputs Ep1 and Ep2 are in fact the respective inputs of two variable capacity monostables 16, 17.
  • the respective outputs Mp, Mi of the two monostables are connected to two inputs Pp, Pi of a logic circuit 18.
  • the output of this circuit 18 is the output Sp4 of circuit 12 carrying out the "enable" function.
  • FIG. 6 represents the time diagram of the signals originating from the outputs of the various elements making it possible to perform the "enable" functions.
  • the clock pulses 28, 29 are the signals delivered by the circuits performing the clock functions 10, 11 on the inputs Ep1 and Ep2 of the circuit 12.
  • the monostables with variable capacity 16, 17 respectively transform these pulses into rectangular signals 30, 31 whose width depends on the value of their capacity.
  • the falling edges of the rectangular signals 31 control the rise of the rectangular signals 32 delivered on the output Sp4 of the circuit 12, the falling edges of the rectangular signals 30 control the descent of the rectangular signals 32.
  • the width of the signals 30, 31 controls the width of the rectangular signals delivered on the Sp4 output.
  • the circuit 18 is formed by any set of known elements comprising logic gates, making it possible from the signals 30, 31 to obtain the signals 32.
  • the circuit 13 is produced in the same way as the circuit 12, from two monostables with variable capacities and from a logic circuit, the inputs of the monostables being connected respectively to circuits 10 and 11.
  • the signals 30 'and 31' represent an example of output signals from the monostables of the circuit 13.
  • the signals 30 'and 31' are rectangular signals obtained in a similar manner to the signals 30, 31 from the respective clock pulses 28, 29.
  • the signals 33 represent the resulting rectangular signals, obtained on the output Si4 of the circuit 13 in a similar manner to the generation of the signals 32 obtained on the output Sp4 of the circuit 12.

Description

  • La présente invention a pour objet un procédé de commande d'un écran d'affichage matriciel permettant d'ajuster son contraste dans le cas d'un écran à cristaux liquides et sa luminosité dans le cas d'un écran fluorescent à micropointes et un dispositif pour la mise en oeuvre de ce procédé.
  • L'invention s'applique notamment à la réalisation d'afficheurs à cristaux liquides de type multiplexé ou non multiplexé ou bien d'écrans fluorescents à micropointes (notés EFM dans la suite de la description), permettant la visualisation d'images fixes ou animées.
  • Divers types de procédés de commande sont connus pour des écrans d'affichage matriciels.
  • Les écrans matriciels d'affichage comportent une cellule d'affichage munie de conducteurs lignes et de conducteurs colonnes croisés, un pixel de l'écran étant associé à chaque croisement de ces conducteurs.
  • On trouve une description d'un EFM dans la demande de brevet français n° 87 15432 du 6 novembre 1987 (FR-A-2 623 013 correspondant à EP-A-0 316 214 publié le 17.05.89). Dans un EFM les lignes correspondent aux grilles et les colonnes aux cathodes.
  • Pour les écrans à cristaux liquides, le matériau d'affichage est contenu dans la cellule d'affichage. Les écrans à cristaux liquides peuvent être commandés de manière multiplexée ou non multiplexée.
  • De façon plus détaillée, dans le cas d'un écran d'affichage de type multiplexé, les conducteurs lignes et colonnes sont constitués par des électrodes lignes et colonnes disposées respectivement sur les parois internes de la cellule, un pixel étant défini par la zone de recouvrement d'une électrode ligne et d'une électrode colonne.
  • Dans le cas d'un écran d'affichage de type non multiplexé, les conducteurs lignes et colonnes sont constitués par des lignes d'adressage et des colonnes de commande qui sont par exemple disposées sur une des parois de la cellule et reliées par l'intermédiaire de transistors à des électrodes points, une électrode continue étant disposée sur l'autre paroi de la cellule. Selon un autre exemple de ce type d'écran les lignes d'adressage et les colonnes de commande peuvent être disposées respectivement sur les parois internes de la cellule, les lignes étant reliées par l'intermédiaire de transistors à des électrodes points et les colonnes étant reliées à des colonnes d'électrodes. Dans ces deux derniers cas, un pixel est défini par la zone de recouvrement d'une électrode point avec l'électrode continue ou avec une électrode colonne.
  • On envoie sur les différents conducteurs lignes des signaux d'adressage et sur les conducteurs colonnes des signaux de commande. Un exemple, purement illustratif et nullement limitatif, est donné figure 1, décrivant de tels signaux dans le cas d'un écran d'affichage matriciel à cristaux liquides commandé par la technique dite de multiplexage direct.
  • Pour des raisons de simplicité, ne nuisant en aucune façon à la description, on se limite dans cet exemple à un écran possédant neuf pixels, c'est-à-dire trois conducteurs lignes L1, L2, L3, et trois conducteurs colonnes C1, C2, C3.
  • Les tensions VI appliquées aux conducteurs lignes sont périodiques, de période T dit temps de trame ou temps de balayage. Pour chaque conducteur ligne, la tension VI est égale à une tension Vmax pendant un temps Ts dit de sélection de ligne, elle est nulle par exemple, en dehors de ce temps Ts sur le reste du temps T. Chaque ligne est ainsi portée successivement pendant un temps Ts à la valeur Vmax. On a représenté figure 1A un cycle d'adressage des conducteurs lignes. La figure 1 B décrit un exemple de séquence des tensions de commande Vc appliquées sur les conducteurs colonnes. Selon le motif à afficher les tensions appliquées aux conducteurs colonnes seront positives ou négatives.
  • Les valeurs des tensions appliquées aux conducteurs lignes et aux conducteurs colonnes dépendent de la nature de l'affichage utilisé.
  • Quand la tension appliquée à un conducteur ligne est en phase avec la tension appliquée sur un conducteur colonne, le pixel correspondant à leur croisement est éteint (noir, par exemple). Si les deux tensions sont en opposition de phase, le pixel considéré est allumé (blanc par exemple).
  • Lorsque la ligne L1 est sélectée autrement dit lorsqu'elle est portée à Vmax pendant Ts, la tension sur la colonne C1 est positive, dans l'exemple proposé. Les deux tensions ligne et colonne sont en phase et le pixel correspondant au croisement du conducteur ligne L1 avec le conducteur colonne C1 est noir. Lorsque la ligne L2 est sélectée, la tension sur la colonne C1 est négative, dans l'exemple proposé. Les deux tensions ligne et colonne sont en opposition de phase et le pixel correspondant au croisement du conducteur ligne L2 avec le conducteur colonne C1 est blanc. L'état de chaque pixel se déduit de manière identique.
  • La figure 1 C donne l'affichage de l'écran pour les tensions lignes et colonnes proposées figures 1A et 1 B. Les pixels notés N sont noirs, ceux notés B sont blancs.
  • Pour l'affichage d'une information donnée, à chaque période T correspondante, les tensions lignes et colonnes ont leur polarité inversée pour n'appliquer au matériau d'affichage que des signaux de valeurs moyennes nulles.
  • Dans le cas d'un écran à cristaux liquides de type non multiplexé ou d'un EFM, les signaux de sélection des conducteurs lignes sont les mêmes que ceux représentés figure 1A mais ils ne subissent pas d'inversion de polarité. Par contre les signaux appliqués aux conducteurs colonnes sont indifféremment de polarité positive ou négative, leur amplitude dépend uniquement de la tension nécessaire à l'effet électroop- tique utilisé.
  • Dans tous les cas, le temps de sélection de ligne Ts dépend du nombre de conducteurs lignes à sélecter par la formule Ts=T/M où M est le nombre total de conducteurs lignes et T est le temps de trame. On comprend que plus M augmente plus le temps de sélection Ts est court.
  • On définit le taux de multiplexage TM comme étant le rapport entre le temps de trame T et le temps de sélection d'un conducteur ligne Ts.
    • TM = T/Ts
  • On constate que pour les écrans connus TM=M.
  • Lorsque le nombre de conducteurs lignes croît, le taux de multiplexage suit cette croissance et le temps Ts diminue entraînant une diminution du contraste d'un écran à cristaux liquides et de la luminosité d'un EFM.
  • Le nombre de lignes couramment utilisé dans des écrans d'affichage matriciels à cristaux liquides est environ cent. Il est donc largement inférieur au nombre de signaux lignes disponibles en vidéo qui est égal à, par exemple, environ deux cent quatre vingt en sortie d'un magnétoscope.
  • L'invention propose un procédé de commande d'un écran d'affichage matriciel qui permet l'utilisation d'un grand nombre de lignes sans perte de contraste ou de luminosité ou encore, à nombre de lignes égal à celui des écrans de l'art antérieur, une amélioration du contraste ou de luminosité.
  • Cette amélioration ne peut s'interpréter indépendamment de phénomènes liés à la physiologie de l'oeil ; elle correspond à un effet de moyenne des informations contenues sur l'écran sur un temps de trame.
  • Dans ce procédé, les temps de sélection des conducteurs lignes adjacents peuvent se recouvrir. Le réglage du recouvrement permet d'utiliser un écran soit en mode graphique ou texte, soit en mode vidéo pour la visualisation d'une image animée. Dans le premier cas, le recouvrement doit être nul ou faible ; le contraste ou la luminosité est limité, mais la résolution effective est alors maximale. Dans la seconde utilisation, le nombre élevé de lignes évite l'aspect mosaïque sur l'écran, désagréable à l'oeil. Le recouvrement peut atteindre jusqu'à la moitié des temps de sélection de deux lignes adjacentes pour un contraste ou une luminosité fort. La résolution effective est alors réduite mais cela n'est pas gênant pour une image animée (image naturelle).
  • Par ce procédé, si l'on se réfère à l'exemple se rapportant à l'art antérieur, le taux de multiplexage TM est maintenant inférieur ou égal au nombre de conducteurs lignes. A taux de multiplexage égal on peut donc augmenter le nombre de conducteurs lignes et améliorer par là le contraste ou la luminosité de l'écran.
  • De manière plus précise, l'invention a pour objet un procédé de commande d'un écran d'affichage matriciel, cet écran comportant des conducteurs lignes et des conducteurs colonnes, ce procédé consistant à :
    • - appliquer sur les conducteurs lignes périodiquement des signaux d'adressage VI ayant pendant une certaine durée une valeur Vmax en valeur absolue,
    • - appliquer sur les conducteurs colonnes des si
      gnaux de commande, ce procédé étant caractérisé par le fait qu'on applique sur les conducteurs lignes des signaux d'adressage dont les durées pendant lesquelles ils ont une valeur Vmax, se recouvrent partiellement, pour deux lignes consécutives.
  • Selon une autre caractéristique de ce procédé de commande la durée pendant laquelle les signaux d'adressage VI ont une valeur Vmax est réglable.
  • L'invention a aussi pour objet un dispositif pour la mise en oeuvre du procédé de commande d'un écran d'affichage. Le dispositif comprend :
    • - un circuit d'adressage A1 relié par des connexions aux conducteurs lignes Li, i étant un entier impair tel que 1 ZiZM, M étant le nombre de conducteurs lignes,
    • - un circuit d'adressage A2 relié par des connexions aux conducteurs lignes Lp, p étant un entier pair, tel que 2--p--M.
  • Le circuit d'adressage A2 comprend :
    • - un circuit réalisant une fonction horloge délivrant des signaux sur une sortie Sp1,
    • - un circuit réalisant une fonction de verrouillage relié par une entrée Ep1 à la sortie Sp1 du circuit réalisant la fonction horloge et délivrant des signaux sur une sortie Sp4,
    • - un circuit de commande relié par une entrée Ep4 à la sortie Sp4 du circuit réalisant une fonction de verrouillage et par une entrée Ep3 à la sortie Sp1 du circuit réalisant une fonction horloge et délivrant des tensions VI sur les conducteurs lignes Lp qui lui sont connectés.
  • Le circuit d'adressage A1 a une structure identique au circuit d'adressage A2. Le circuit d'adressage A1 comprend :
    • - un circuit réalisant une fonction horloge délivrant des signaux sur une sortie Si1,
    • - un circuit réalisant une fonction de verrouillage relié par une entrée Ei1 à la sortie Si1 du circuit réalisant la fonction horloge et délivrant des signaux sur une sortie Si4,
    • - un circuit de commande relié par une entrée Ei4 à la sortie Si4 du circuit réalisant une fonction de verrouillage et par une entrée Ei3 à la sortie Si1 du circuit réalisant une fonction horloge et délivrant des tensions VI sur les
    conducteurs lignes Li qui lui sont connectés.
  • Le circuit réalisant une fonction de verrouillage dans le circuit d'adressage A2 est aussi relié par une entrée Ep2 à une sortie Si1 du circuit réalisant une fonction horloge dans le circuit d'adressage A1, le circuit réalisant une fonction de verrouillage dans le circuit d'adressage A1 étant aussi relié par une entrée Ei2 à la sortie Sp1 du circuit réalisant une fonction horloge dans le circuit d'adressage A2.
  • Les circuits de commande des circuits A1 et A2 sont par exemple respectivement du type registre à décalage doté d'une fonction de verrouillage.
  • De cette façon, ces circuits de commande portent les conducteurs lignes qui leur sont connectés selon l'état de leur fonction de verrouillage :
    • - soit collectivement à un potentiel de référence correspondant au potentiel de verrouillage ;
    • - soit sélectivement en fonction des niveaux logiques présents respectivement dans les registres à décalage au potentiel de référence (état 0) ou au potentiel de sélection ligne (état 1).
  • La fonction de verrouillage est appelée en terminologie anglosaxonne fonction "enable".
  • D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre purement illustratif et nullement limitatif, en référence aux figures annexées, dans lesquelles :
    • - les figures 1Aà 1C, déjà décrites et relatives à l'art antérieur, illustrent un procédé de commande classique d'un écran d'affichage matriciel ;
    • - la figure 2 représente une séquence de commande selon l'invention de trois conducteurs lignes dans le cas d'un recouvrement fort entre les temps de sélection ;
    • - la figure 3 représente un dispositif permettant de mettre en oeuvre le procédé selon l'invention ;
    • - la figure 4 représente les diagrammes temporels des signaux délivrés par les différents éléments d'un dispositif selon l'invention ;
    • - la figure 5 représente un exemple de réalisation d'une fonction "enable" ;
    • - la figure 6 représente un exemple de diagrammes temporels des signaux délivrés par les différents éléments permettant de réaliser les fonctions "enable".
  • La figure 2 représente une séquence de commande selon l'invention de trois conducteurs lignes, L1, L2 et L3 dans le cas d'un recouvrement fort entre les temps de sélection. Ce cas limite, où le temps de sélection Ts' est égal à deux fois le temps de sélection Ts correspondant à un recouvrement nul, illustre bien le procédé selon l'invention. Cet exemple, restreint pour des raisons de simplicité de description à trois conducteurs lignes, ne limite en rien le nombre de conducteurs lignes qu'il est possible de sélecter par ce procédé. Par ailleurs, cet exemple est valable aussi bien pour un écran à cristaux liquides de type multiplexé ou non multiplexé que pour un EFM.
  • La tension VI appliquée sur un conducteur ligne est égale, pendant le temps de sélection Ts', à la tension Vmax et est inférieure à Vmax (elle est par exemple nulle) pendant le reste du temps de trame.
  • Le temps total d'écriture d'une trame est égal à : (MxTs)+(Ts'-Ts).
  • M est le nombre total de lignes ; Ts est le temps de sélection d'un conducteur ligne correspondant à un recouvrement entre les temps de sélection de deux conducteurs lignes nul ; Ts' est le temps de sélection effectif des conducteurs lignes. Ce temps d'écriture est supérieur ou égal à un temps de trame T du temps Ts'-Ts, le temps (Ts'-Ts) est pris sur le temps pendant lequel le signal vidéo n'est porteur d'aucune information, ce temps est communément appelé temps de retour de trame.
  • L'allongement et le recouvrement des temps de sélection des conducteurs lignes entraînent un moyennage du signal lumineux d'un conducteur ligne à l'autre. La brillance moyenne de l'écran est améliorée et les contours de l'image visualisée en sont adoucis.
  • La figure 3 représente un dispositif permettant de mettre en oeuvre le procédé selon l'invention. Le dispositif comprend un circuit d'adressage A1 relié par des connexions aux conducteurs lignes Li, i étant un entier impair tel que 1 ZiZM et un circuit d'adressage A2 relié par des connexions aux conducteurs lignes Lp, p étant un entier pair tel que 2--p--M. Le circuit d'adressage A2 comprend un circuit 10 réalisant une fonction horloge délivrant des signaux sur une sortie Sp1, un circuit 12 réalisant une fonction "enable" relié par une entrée Ep1 à la sortie Sp1 de la fonction horloge 10 et délivrant des signaux sur une sortie Sp4. Une fonction "enable" a pour effet de verrouiller la sortie du circuit auquel elle est reliée à un potentiel de référence (ou potentiel de verrouillage), le potentiel de référence est par exemple nul. C'est par son intermédiaire que le temps de sélection des conducteurs lignes est ajusté. Une description d'une réalisation d'une telle fonction, appliquée au dispositif selon l'invention, est donnée plus loin. Le circuit d'adressage A2 comprend aussi un circuit de commande 14 formé par un registre à décalage doté de la fonction "enable" paire relié par une entrée Ep4 à la sortie Sp4 du circuit réalisant la fonction "enable" 12 et par une entrée Ep3 à la sortie Sp1 du circuit réalisant la fonction horloge 10 et délivrant des tensions VI sur les conducteurs lignes Lp de numéro pair qui lui sont connectés.
  • Le circuit d'adressage A1 à une structure identique au circuit d'adressage A2. Ses connexions sont affectées de l'indice "i" (impair) au lieu de l'indice "p" (pair) des connexions du circuit A2, le circuit réalisant la fonction horloge 11 impaire ayant pour homologue pair le circuit réalisant la fonction horloge 10, le circuit réalisant la fonction "enable" impaire et le circuit de commande du circuit d'adressage A1 portant les références respectivement 13 et 15 et ayant pour homologues les circuits 12 et 14. Le circuit de commande 15 est formé par un registre à décalage doté de la fonction "enable" impaire.
  • En outre, le circuit réalisant la fonction "enable" 12 est aussi relié par une entrée Ep2 à la sortie Si3 du circuit réalisant la fonction horloge 11. De même, le circuit réalisant la fonction "enable" 13 est relié par une entrée Ei2 à la sortie Sp3 du circuit réalisant la fonction horloge paire 10.
  • Les diagrammes temporels des signaux délivrés sur les différentes sorties des éléments constituant les circuits d'adressage sont représentés figure 4.
  • Les signaux 20 délivrés sur la sortie Sp1 du circuit réalisant la fonction horloge 10 paire sont représentés accompagnés des états respectifs des différentes cases du registre à décalage 14 obtenus après chaque impulsion du signal d'horloge paire. Les signaux 21 sont délivrés par le circuit horloge 11 impaire sur la sortie Si1 de ce circuit. Ces signaux sont accompagnés des états respectifs des différentes cases du registre à décalage 15 obtenus après chaque impulsion du signal d'horloge impaire.
  • La figure 4 présente un exemple où sont représentés les états des registres à décalage délivrant des tensions VI sur trois conducteurs lignes de numéro pair L2, L4, L6 et trois de numéro impair L1, L3, L5. A chaque impulsion d'horloge, l'état 1 qui correspond à la tension VI=Vmax en sortie du registre à décalage avance d'une case dans le registre, l'état 0 correspondant à la tension Vl=0V par exemple. Les conducteurs lignes de numéro pair sont adressés successivement par l'application d'une tension VI=Vmax. Il en est de même pour les conducteurs lignes de numéro impair. Les signaux 22, 23 sont délivrés respectivement par les sorties Sp4 et Si4 des fonctions "enable" paire et impaire. Ce sont des tensions ayant la forme de créneaux périodiques. L'état haut d'un créneau correspond à la tension VI=Vmax, l'état bas correspond à la tension VI=OV, par exemple. Les signaux 22 et 23 sont déphasés, le déphasage est constant : les lignes paires et impaires sont adressées alternativement.
  • Les signaux 25, 26, 27 correspondent aux tensions VI délivrées par les registres à décalage sur les connexions des conducteurs lignes L1, L2 et L3. Ce sont des créneaux périodiques dont la période est le temps de trame.
  • Cet exemple de séquence de commande est donné dans le cas d'un recouvrement fort entre les temps de sélection des conducteurs lignes.
  • Selon le mode de commande proposé, le circuit A1 qui adresse les lignes Li comporte, dans le registre 15, autant de niveaux logiques (1 ou 0) que de lignes. A chaque instant, un seul des niveaux logiques est à 1, tous les autres sont à zéro. Si le niveau logique 1 est, à l'instant considéré, associé à la ligne Li, il sera, après un coup d'horloge décalé et associé à la ligne Li+1.
  • Un registre à décalage doté de la fonction verrouillage ne sélecte la ligne correspondant au niveau logique 1, c'est-à-dire dans le cas considéré porte cette ligne au potentiel Vmax que si la fonction "enable" présente par exemple l'état haut et ne sélecte aucune ligne si la fonction "enable" présente par exemple l'état bas. Lorsque la fonction "enable" est à l'état bas, toutes les lignes sont au potentiel de verrouillage. Lorsque la fonction "enable" est à l'état haut, une ligne (associée au niveau logique 1 dans le registre à décalage) est au potentiel Vmax, les autres lignes (associées au niveau logique 0 dans le registre à décalage) sont au potentiel de verrouillage. Le circuit A2 a le même fonctionnement.
  • La figure 5 présente un exemple d'un circuit 12 réalisant une fonction "enable". Ce circuit 12 est commandé par les deux circuits réalisant des fonctions horloges 10, 11. Les entrées Ep1 et Ep2 du circuit 12 sont reliées respectivement aux sorties Sp1 et Si1 des horloges 10 et 11. Cet exemple correspond à la fonction "enable" faisant partie du circuit d'adressage des conducteurs lignes de numéro pair. Les entrées Ep1 et Ep2 sont en fait les entrées respectives de deux monostables à capacité variable 16, 17. Les sorties respectives Mp, Mi des deux monostables sont reliées à deux entrées Pp, Pi d'un circuit logique 18. La sortie de ce circuit 18 est la sortie Sp4 du circuit 12 réalisant la fonction "enable".
  • La figure 6 représente le diagramme temporel des signaux issus des sorties des différents éléments permettant de réaliser les fonctions "enable".
  • Les impulsions d'horloge 28, 29 sont les signaux délivrés par les circuits réalisant les fonctions horloges 10, 11 sur les entrées Ep1 et Ep2 du circuit 12. Les monostables à capacité variable 16, 17 transforment respectivement ces impulsions en signaux rectangulaires 30, 31 dont la largeur dépend de la valeur de leur capacité.
  • Les fronts de descentes des signaux rectangulaires 31 commandent la montée des signaux rectangulaires 32 délivrés sur la sortie Sp4 du circuit 12, les fronts de descente des signaux rectangulaires 30 commandent la descente des signaux rectangulaires 32. Ainsi, la largeur des signaux 30, 31 commande la largeur des signaux rectangulaires délivrés sur la sortie Sp4. En ajustant la valeur des capacités variables des monostables 16, 17, on peut donc décider de la largeur des signaux délivrés sur la sortie Sp4 et par là du temps de recouvrement entre les temps de sélection des conducteurs lignes.
  • Le circuit 18 est formé par tout ensemble d'éléments connus comportant des portes logiques, permettant à partir des signaux 30, 31 d'obtenir les signaux 32.
  • Le circuit 13 est réalisé de la même façon que le circuit 12, à partir de deux monostables à capacités variables et d'un circuit logique, les entrées des monostables étant reliées respectivement aux circuits 10 et 11.
  • Les signaux 30' et 31' représentent un exemple de signaux de sortie des monostables du circuit 13. Les signaux 30' et 31' sont des signaux rectangulaires obtenus de manière analogue aux signaux 30, 31 à partir des impulsions d'horloge respectives 28, 29. Les signaux 33 représentent les signaux rectangulaires résultants, obtenus sur la sortie Si4 du circuit 13 de manière analogue à la génération des signaux 32 obtenus sur la sortie Sp4 du circuit 12.
  • Sur les figures, les recouvrements du temps de sélection d'une ligne avec le temps de sélection de la ligne précédente et celui de la ligne suivante sont identiques, mais bien entendu ils peuvent être différents. Pour réaliser des recouvrements différents, il suffit d'avoir des fonctions "enable" paire et impaire qui ont des signaux rectangulaires de durées différentes.

Claims (3)

1. Procédé de commande d'un écran d'affichage matriciel, cet écran comportant des conducteurs lignes et des conducteurs colonnes, ce procédé consistant à :
- appliquer sur les conducteurs lignes périodiquement des signaux d'adressage VI ayant pendant une certaine durée une valeur Vmax en valeur absolue,
- appliquer sur les conducteurs colonnes des signaux de commande,
ce procédé étant caractérisé par le fait qu'on applique sur les conducteurs lignes des signaux d'adressage dont les durées pendant lesquelles ils ont une valeur Vmax se recouvrent partiellement, pour deux lignes consécutives.
2. Procédé de commande d'un écran d'affichage selon la revendication 1, caractérisé par le fait que la durée pendant laquelle les signaux d'adressage VI ont une valeur Vmax est réglable.
3. Dispositif pour la mise en oeuvre du procédé de commande d'un écran d'affichage selon la revendication 1, caractérisé en ce qu'il comprend :
- un circuit d'adressage A1 relié par des connexions aux conducteurs lignes Li, i étant un entier impair tel que 1--i--M, M étant le nombre de conducteurs lignes,
- un circuit d'adressage A2 relié par des connexions aux conducteurs lignes Lp, p étant un entier pair tel que 2--p--M,
et en ce que le circuit d'adressage A2 comprend :
- un circuit (10) réalisant une fonction horloge délivrant des signaux sur une sortie Sp1,
- un circuit (12) réalisant une fonction de verrouillage relié par une entrée Ep1 à la sortie Sp1 du circuit (10) réalisant la fonction horloge et délivrant des signaux sur une sortie Sp4,
- un circuit de commande (14) relié par une entrée Ep4 à la sortie Sp4 du circuit (12) réalisant une fonction de verrouillage et par une entrée Ep3 à la sortie Sp1 du circuit (10) réalisant une fonction horloge et délivrant des tensions VI sur les conducteurs lignes Lp qui lui sont connectés,
et en ce que le circuit d'adressage A1 comprend :
- un circuit (11) réalisant une fonction horloge délivrant des signaux sur une sortie Si1,
- un circuit (13) réalisant une fonction de verrouillage relié par une entrée Ei1 à la sortie Si1 du circuit (11) réalisant une fonction horloge et délivrant des signaux sur une sortie Si4,
- un circuit (15) de commande relié par une entrée Ei4 à la sortie Si4 du circuit (13) réalisant une fonction de verrouillage et par une entrée Ei3 à la sortie Si1 du circuit (11) réalisant une fonction horloge et délivrant des tensions VI sur les conducteurs lignes Li qui lui sont connectés,
et en ce que le circuit (12) réalisant une fonction de verrouillage dans le circuit d'adressage A2 est aussi relié par une entrée Ep2 à une sortie Si1 du circuit (11) réalisant une fonction horloge dans le circuit d'adressage A1, le circuit (13) réalisant une fonction de verrouillage dans le circuit d'adressage A1 étant aussi relié par une entrée Ei2 à la sortie Sp1 du circuit (10) réalisant une fonction horloge dans le circuit d'adressage A2, et en ce que les signaux de commande appliqués sur les conducteurs lignes ont des durées pendant lesquelles ils ont une valeur Vmax, qui se recouvrent partiellement, pour deux lignes consécutives.
EP89400355A 1988-02-15 1989-02-08 Procédé de commande d'un écran d'affichage matriciel et dispositif pour la mise en oeuvre de ce procédé Expired - Lifetime EP0329528B2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8801741A FR2627308B1 (fr) 1988-02-15 1988-02-15 Procede de commande d'un ecran d'affichage matriciel permettant d'ajuster son contraste et dispositif pour la mise en oeuvre de ce procede
FR8801741 1988-02-15

Publications (3)

Publication Number Publication Date
EP0329528A1 EP0329528A1 (fr) 1989-08-23
EP0329528B1 true EP0329528B1 (fr) 1993-08-04
EP0329528B2 EP0329528B2 (fr) 1997-09-03

Family

ID=9363253

Family Applications (1)

Application Number Title Priority Date Filing Date
EP89400355A Expired - Lifetime EP0329528B2 (fr) 1988-02-15 1989-02-08 Procédé de commande d'un écran d'affichage matriciel et dispositif pour la mise en oeuvre de ce procédé

Country Status (5)

Country Link
US (1) US5032832A (fr)
EP (1) EP0329528B2 (fr)
JP (1) JPH025088A (fr)
DE (1) DE68907942T3 (fr)
FR (1) FR2627308B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941883B2 (ja) * 1990-04-16 1999-08-30 キヤノン株式会社 表示装置
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
US5543691A (en) * 1995-05-11 1996-08-06 Raytheon Company Field emission display with focus grid and method of operating same
US6252347B1 (en) 1996-01-16 2001-06-26 Raytheon Company Field emission display with suspended focusing conductive sheet
FR2749431B1 (fr) * 1996-05-31 1998-08-14 Pixtech Sa Reglage de la luminosite d'ensemble d'un ecran matriciel a emission de champ
JP2935360B1 (ja) * 1998-02-10 1999-08-16 日本電気株式会社 無線選択呼出受信機及びその制御方法
JP3758930B2 (ja) * 2000-03-17 2006-03-22 三星エスディアイ株式会社 画像表示装置及びその駆動方法
JP3789108B2 (ja) 2002-10-09 2006-06-21 キヤノン株式会社 画像表示装置
US7562445B2 (en) * 2005-07-18 2009-07-21 Bartronics America, Inc. Method of manufacture of an identification wristband construction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50156827A (fr) * 1974-06-06 1975-12-18
JPS56156884A (en) * 1980-05-09 1981-12-03 Hitachi Ltd Method of driving gas discharge display element
JPS5831387A (ja) * 1981-08-20 1983-02-24 セイコーエプソン株式会社 単純マトリクス液晶表示装置
JPS59129837A (ja) * 1983-01-14 1984-07-26 Canon Inc 時分割電圧印加方法及び装置
FR2541027A1 (fr) * 1983-02-16 1984-08-17 Commissariat Energie Atomique Imageur matriciel a dispositif de compensation du couplage entre les lignes et les colonnes
FR2541807B1 (fr) * 1983-02-24 1985-06-07 Commissariat Energie Atomique Procede de commande sequentielle d'un imageur matriciel utilisant l'effet de transition de phase cholesterique-nematique d'un cristal liquide
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
GB2173336B (en) * 1985-04-03 1988-04-27 Stc Plc Addressing liquid crystal cells
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
FR2594579B1 (fr) * 1986-02-17 1988-04-15 Commissariat Energie Atomique Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris
EP0256548B1 (fr) * 1986-08-18 1993-03-17 Canon Kabushiki Kaisha Méthode et appareil pour commande de dispositif de modulation optique
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source

Also Published As

Publication number Publication date
DE68907942T3 (de) 1998-03-26
EP0329528B2 (fr) 1997-09-03
DE68907942T2 (de) 1994-02-10
JPH025088A (ja) 1990-01-09
FR2627308A1 (fr) 1989-08-18
US5032832A (en) 1991-07-16
FR2627308B1 (fr) 1990-06-01
DE68907942D1 (de) 1993-09-09
EP0329528A1 (fr) 1989-08-23

Similar Documents

Publication Publication Date Title
EP0329528B1 (fr) Procédé de commande d'un écran d'affichage matriciel et dispositif pour la mise en oeuvre de ce procédé
EP0265326B1 (fr) Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé
EP0311500B1 (fr) Procédé de visualisation d'images en demi-teintes sur un écran matriciel
FR2925745A1 (fr) Afficheur a cristaux liquides et son procede de pilotage
FR2569294A1 (fr) Panneau d'affichage et son procede de commande
KR20020005504A (ko) 표시 장치
FR2694118A1 (fr) Dispositif de panneau d'affichage à plasma et son procédé d'activation.
KR20010015446A (ko) 고 품질의 동화상을 표시할 수 있는 액정 표시장치
FR2755784A1 (fr) Procede de pilotage d'un panneau d'affichage dans un plasma
EP0361992B1 (fr) Panneau à plasma à adressabilité accrue
FR2880460A1 (fr) Procede et dispositif d'affichage pour reduire les effets de flou
FR2594579A1 (fr) Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris
FR2826768A1 (fr) Procede de pilotage de dispositif d'affichage a plasma
WO1997023861A1 (fr) Dispositif d'adressage d'un ecran matriciel
FR2829275A1 (fr) Procede d'affichage d'images video sur un dispositif d'affichage et panneau d'affichage a plasma correspondant
EP0641475B1 (fr) Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede
FR2776107A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
FR2784489A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
US5990853A (en) Projection type image displaying apparatus
FR2738944A1 (fr) Affichage permettant de realiser un affichage a echelle de gris selon un procede par sous-trames, unite d'affichage et generateur de signal d'affichage correspondants
JPH10115819A (ja) マトリクス型液晶表示装置およびその駆動方法
EP0457638A1 (fr) Procédé de réglage de la luminosité d'écrans de visualisation
EP0472463B1 (fr) Procédé de présentation d'images sur un écran matriciel et système pour la mise en oeuvre du procédé
EP0993186B1 (fr) Procédé de correction de l'effet de tremblement et de scintillement des éléments d'image incrustés sur une image vidéo
FR2713382A1 (fr) Procédé de réglage de la luminosité globale d'un écran matriciel bistable affichant des demi-teintes.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE FR GB IT LI NL

17P Request for examination filed

Effective date: 19900125

17Q First examination report despatched

Effective date: 19921008

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE FR GB IT LI NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19930804

REF Corresponds to:

Ref document number: 68907942

Country of ref document: DE

Date of ref document: 19930909

ITF It: translation for a ep patent filed

Owner name: JACOBACCI CASETTA & PERANI S.P.A.

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19931014

PLBI Opposition filed

Free format text: ORIGINAL CODE: 0009260

26 Opposition filed

Opponent name: CANON INC.

Effective date: 19940502

NLR1 Nl: opposition has been filed with the epo

Opponent name: CANON INC.

PLAW Interlocutory decision in opposition

Free format text: ORIGINAL CODE: EPIDOS IDOP

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19970213

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19970225

Year of fee payment: 9

PLAW Interlocutory decision in opposition

Free format text: ORIGINAL CODE: EPIDOS IDOP

PUAH Patent maintained in amended form

Free format text: ORIGINAL CODE: 0009272

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: PATENT MAINTAINED AS AMENDED

27A Patent maintained in amended form

Effective date: 19970903

AK Designated contracting states

Kind code of ref document: B2

Designated state(s): CH DE FR GB IT LI NL

REG Reference to a national code

Ref country code: CH

Ref legal event code: AEN

Free format text: MAINTIEN DU BREVET DONT L'ETENDUE A ETE MODIFIEE

NLR2 Nl: decision of opposition
ITF It: translation for a ep patent filed

Owner name: JACOBACCI & PERANI S.P.A.

GBTA Gb: translation of amended ep patent filed (gb section 77(6)(b)/1977)
NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980228

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980228

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20070207

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20070222

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20070623

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20070223

Year of fee payment: 19

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20080208

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20081031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080902

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080229

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080208

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080208