WO1997023861A1 - Dispositif d'adressage d'un ecran matriciel - Google Patents

Dispositif d'adressage d'un ecran matriciel Download PDF

Info

Publication number
WO1997023861A1
WO1997023861A1 PCT/FR1996/002013 FR9602013W WO9723861A1 WO 1997023861 A1 WO1997023861 A1 WO 1997023861A1 FR 9602013 W FR9602013 W FR 9602013W WO 9723861 A1 WO9723861 A1 WO 9723861A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
video
pixels
stack
stage
Prior art date
Application number
PCT/FR1996/002013
Other languages
English (en)
Inventor
Thierry Borel
Stéphane GARNIER
Antoine Dupont
Benoît LE LUDEC
Jean-Claude Lehureau
Original Assignee
Thomson Multimedia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia filed Critical Thomson Multimedia
Priority to JP52335497A priority Critical patent/JP4105228B2/ja
Priority to DE69637857T priority patent/DE69637857D1/de
Priority to US09/077,379 priority patent/US6252613B1/en
Priority to EP96942417A priority patent/EP0976122B1/fr
Publication of WO1997023861A1 publication Critical patent/WO1997023861A1/fr

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Abstract

La présente invention concerne un dispositif d'adressage d'un écran matriciel tel qu'un écran du type LCD ou à plasma. Le dispositif d'adressage selon l'invention comporte un étage mémorisation (70, 198) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés, et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage (230) destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 198).

Description

DISPOSITIF D'ADRESSAGE D'UN ECRAN MATRICIEL
La présente invention concerne un dispositif d'adressage d 'un écran matriciel tel qu'un écran du type LCD ou à plasma.
Les surfaces d'affichage de tels écrans comportent généralement une pluralité de sous-pixels P(i,j) représentant l'une des couleurs primaires R, V ou B et adressés à travers un réseau croisé de N lignes horizontales et de M colonnes verticales, chaque sous-pixel recevant à travers un interrupteur qui le relie à la colonne adjacente, pendant la phase d 'adressage (temps ligne), un signal vidéo échantillonné.
La résolution spatiale de tels écrans dépend du nombre et du mode de combinaisons de sous-pixels adressables utilisées pour réaliser des pixels affichables dont les séquences successives constituent les lignes et les colonnes vidéo de l'image à afficher.
La figure 1 illustre un mode connu de combinaison de sous-pixels, appelé mode L, utilisé pour adresser un écran orthogonal et consistant à réaliser un pixel affichable par combinaison de trois sous-pixels R, V et B situés sur la même ligne. Dans ce cas, la résolution horizontale, notée Hr, est égale à M/3, et est réduite par rapport à la résolution verticale, notée Hv, dont la valeur est égale à N. En effet, la construction d'un écran VGA de 480 lignes et 640 colonnes utilisant le mode de combinaison L, nécessite un nombre de colonnes M égal à 640 *3 = 1 920, et un nombre de lignes N égal à 480. En outre, afin de respecter le format de l'image, ce mode de combinaison requiert un nombre élevé de sous-pixels ce qui accroît notablement le coût de l'écran.
Par ailleurs, dans la mesure où les écrans matriciels ne peuvent être adressés qu'en mode progressif, le mode de combinaison décrit à la figure 1 nécessite l'utilisation d'un algorithme permettant d 'adapter l'écran à une source d 'images entrelacées.
Les figures 2 et 3 illustrent respectivement une première variante et une deuxième variante d'un deuxième mode connu de combinaison de sous-pixels, appelé mode Delta, utilisé pour adresser un écran du type DELTA. A l'instar du mode L, un pixel affichable est obtenu par combinaison de trois sous-pixels R, V et B situes sur la même ligne horizontale. Cependant, dans la première variante du mode Delta, représentée à la figure 2, deux lignes successives sont décalées horizontalement l 'une par rapport à l'autre d'un demi sous-pixel, tandis que dans la deuxième variante, représentée à figure 3, deux lignes successives sont décalées horizontalement l 'une par rapport à l'autre d'un sous-pixel et demi. Il en resuite que dans le premier cas, une colonne de pixels affichables a une largeur égale à trois fois et demi la largeur d'un sous-pixel tandis que dans le deuxième cas, une colonne de pixels affichables a une largeur égale à quatre fois et demi celle d'un sous-pixel. Dans le premier cas, la résolution horizontale est réduite dans une proportion de trois fois et demi par rapport à la résolution verticale, tandis que dans le deuxième cas la résolution horizontale est réduite dans une proportion de quatre fois et demi par rapport à la résolution verticale .
Le but de l'invention est de réaliser un dispositif d'adressage d'un écran matriciel permettant d'améliorer la résolution horizontale sans trop dégrader la résolution verticale.
Le dispositif selon l'invention comporte un étage mémorisation 70 et 1 98 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 1 98.
Ainsi, le dispositif selon l'invention, permet de sélectionner une combinaison de sous-pixels permettant d'obtenir un meilleur compromis entre la résolution verticale et la résolution horizontale quel que soit le type d'écran utilisé.
D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, prise à titre d'exemple non limitatif , en référence aux figures annexées dans lesquelles :
- la figure 1 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d 'un écran matriciel du type orthogonal, utilisé dans l'art antérieur ;
- les figures 2 et 3 illustrent une application du mode de combinaison de sous-pixels de la figure 1 à un écran du type
Delta ;
- la figure 4 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d 'un écran matriciel réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran du type orthogonal ;
- la figure 5 illustre partiellement une première variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 ;
- la figure 6 illustre une deuxième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 ;
- les figures 7a et 7b illustrent partiellement une troisième et une quatrième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta ;
- la figure 8 illustre partiellement un deuxième mode de combinaison des sous-pixels R, V et B réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran matriciel du type orthogonal ;
- la figure 9 illustre partiellement une cinquième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta ;
- la figure 1 0 représente partiellement un premier mode de réalisation d 'un dispositif d'adressage conforme à l'invention ;
- la figure 1 1 représente partiellement un deuxième mode de réalisation d'un dispositif d 'adressage conforme à l'invention ;
- les figures 1 2 à 1 4 représentent des schémas explicatifs du fonctionnement du dispositif d'adressage de la figure 1 0 ;
- les figures 1 5 et 1 6 représentent des schémas explicatifs du fonctionnement du dispositif d'adressage de la figure 1 1 .
La figure 1 0 illustre schématiquement un dispositif d'adressage d'un écran matriciel dont la surface comporte une pluralité de sous-pixels R,V et B recevant chacun un signal vidéo de luminance. Ces pixels sont répartis sur la surface de l'écran selon un réseau de N lignes physiques et M colonnes physiques aux intersections desquelles sont agencés des interrupteurs tels que des TFT (Thin Film Transistors en langue anglaise ) dans le cas des écrans LCD. Ces interrupteurs permettent de relier, pendant la phase d'adressage, les pixels adressés aux colonnes physiques.
Selon l'invention, le dispositif d'adressage comporte un étage de mémorisation 70 et 1 98 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 1 98.
Selon un premier mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 70 comporte une première mémoire 80 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels R, une deuxième mémoire 82 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels V et une troisième mémoire 84 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels B. Dans ce mode de réalisation, l'étage de mémorisation 70 est relié, d'une part, à un moyen de commande d'écriture 72 des données numériques dans les mémoires 80, 82 et 84 et, d'autre part, à un moyen de commande de lecture 74 desdites données à partir des mémoires 80, 82 et 84, lesdits moyen de commande d'écriture 72 et de lecture 74 sont reliés à un premier moyen de synchronisation 76 des phases d'écriture et des phases de lecture.
Selon ce mode de réalisation chacune des mémoires 80, 82 et 84 comporte deux zones distinctes, soit une première zone 1 02 dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone 1 04 à partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo écrite pendant la phase d'écriture précédente.
Selon un deuxième mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 1 98 comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc 200 comportant au moins trois piles FIFO, soit une première pile du 202, une deuxième pile 204 et une troisième pile 206 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc 21 0 comportant également au moins trois piles FIFO, soit une quatrième pile 21 2, une cinquième pile 21 4 et une sixième pile 21 6 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
Dans ce mode de réalisation, l'étage de démuitiplexage
220 aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc 200 de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première piie 202, la deuxième pile 204 et la troisième pile 206, et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc 21 0, de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile 21 2, la cinquième pile 21 4 et la sixième pile 21 6.
Selon ce deuxième mode de réalisation, un deuxième moyen de synchronisation 240 est relié, d'une part, à l'étage de démultiplexage 220 et délivre à cet étage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans la première pile 202, dans la deuxième pile 204 et dans la troisième pile 206, et un deuxième signal périodique EW de fréquence F commandant l 'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile 21 2, dans la cinquième pile 21 4 et dans la sixième pile 21 6. Ce deuxième moyen de synchronisation 240 est relié d'autre part, à l'étage de multiplexage 230, et délivre à cet étage 230 un troisième signal périodique RD de fréquence 2 *F commandant la lecture des données vidéo relatives aux sous- pixels d'une ligne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.
L'étage de multiplexage 230 sélectionne a une fréquence 1 /D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles 202, 204, 206, 21 2, 21 4 ou 21 6.
La figure 1 2, illustre un exemple d'adressage d'un écran du type Delta, représenté partiellement, au moyen d'un dispositif conforme à l'invention. Les pixels successifs PXk (k = 1 , 2, 3, etc.) des lignes vidéo 35, 37 et 64 sont désignés en fonction de leurs positions spatiales respectives, indiquées par l'indice k. Chaque pixel est constitué par la combinaison de trois sous-pixels Rk, Vk et Bk. Les signaux SIG 1 , SIG2, SIG3 représentent les échantillons des signaux de luminance envoyés respectivement aux sous-pixels Rk, Vk et Rk, situés sur la même colonne vidéo. Ainsi les sous-pixels de la ligne physique Li reçoivent respectivement trois séquences SIG 1 , SIG2, SIG3 comportant respectivement les échantillons R 1 , R3, R5, ..., V 1 , V3, V5, ..., et B2, B4, B6, ..., tandis que les sous-pixels de la ligne physique Lι + 1 reçoivent respectivement trois séquences SIG 1 , SIG2, SIG3 comportant respectivement les échantillons R2, R4, R6 V2, V4, V6 et B3, B5, B7. La figure 1 4 illustre la phase pendant laquelle s 'effectue, d'une part, l'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV, et d'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo précédente LV-1 , puis la phase suivante, pendant laquelle s'effectue, d 'une part, l 'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV + 1 , et d 'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo LV écrite pendant la phase précédente.
Comme cela a été expliqué précédemment l 'écriture de ladite ligne vidéo LV et la lecture de ladite ligne vidéo LV- 1 se font simultanément et sont synchronisées par le premier moyen de synchronisation 76 qui envoie au moyen de commande d'écriture 72 et au moyen de commande de lecture 74 un signal W/R, représenté à la figure 1 4, permettant, d 'une part, d'écrire de façon progressive les données vidéo relatives aux sous-pixels R, V ou B, et d 'autre part, de lire lesdites données corrélativement aux positions spatiales respectives de chacun des sous-pixels R, V et B sur l'écran.
La phase d'écriture de la ligne LV est illustrée par les lignes RSTW, WAB, WDA, et W/R tandis que la phase de lecture de la ligne LV- 1 est illustrée par les lignes RSTR, RVAB, RVRDA, BDA, BRDA.
La ligne RSTW représente un signal d'initialisation de la phase d'écriture, la ligne WAB représente les adresses successives dans les mémoires 80, 82, 84 dans lesquelles vont être stockées successivement les données numériques représentant les échantillons Rk, Vk et Bk. La ligne WDA représente lesdites données numériques transportées respectivement par des bus de données 86, 88, 90. La ligne W/R représente le signal de synchronisation des phases d'écriture et de lecture successives envoyé par le premier moyen de synchronisation 76. La ligne RSTR représente un signal d'initialisation de la phase de lecture. La ligne RVAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Rk, Vk. La ligne RVRDA représente les données Rk, Vk lues respectivement sur des bus de données 94 et 96. La ligne BAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Bk, la ligne BRDA les données Bk lues sur le bus 92.
Les données Rk, Vk et Bk représentées sur la ligne WDA sont écrites progressivement, tandis que les données RVRDA et BRDA, préalablement écrites, sont lues corrélativement à leurs positions respectives sur la surface de l'écran.
La figure 1 5 illustre partiellement une pile 202 et une pile 210 et la figure 1 6 illustre la phase pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV, et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-pixels R, V et B de ladite ligne vidéo LV précédemment écrites dans les piles 202 et 21 0, puis la phase, pendant laquelle s'effectue, d 'une part, l 'écriture des données relatives aux sous- pixels R, V et B de la ligne vidéo LV + 1 , et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-ptxels R, V et B de ladite ligne vidéo LV + 1 , précédemment écrites dans les piles 202 et 21 0. La synchronisation desdites phases d'écriture et de lecture est réalisée par l'intermédiaire d'un deuxième moyen de synchronisation 240 fournissant, d'une part, à l'étage de démultiplexage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans les piles 202, 204 et 206, et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans les piles 21 2, 21 4 et 21 6, et, d'autre part, à l'étage de multiplexage 230 un troisième signal périodique RD de fréquence 2 * F commandant la lecture des données vidéo relatives aux sous-pixels d'une colonne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.
Sur la figure 1 6, la ligne IE représente un signal d'initialisation de la phase d'écriture, la ligne OW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une coionne vidéo impaire, la ligne EW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, la ligne WDA représente les données numériques a écrire dans les piles 202 et 21 0, la ligne IL représente un signal d'initialisation de la phase de lecture, la ligne RDA représente les données lues, la ligne OEE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire, la ligne EOE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire. Comme on peut le voir sur les lignes OW, l'écriture dans la pile 202 des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire est synchronisée sur chaque front montant du signal OW. De même, l'écriture, dans la pile 21 0, des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire est synchronisée sur chaque front montant du signal EW. Le signal RD permettant la lecture des données numériques a une fréquence double de celle des signaux OW et EW. Par conséquent, afin de synchroniser, avec la fréquence d'une ligne vidéo, la durée totale des phases de lecture des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire et celles relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, lesdites phases de lecture démarrent lorsque les piles 202 et 21 2 sont à moitié pleines. Ainsi dans l'exemple de la figure 1 6, les données impaires sont lues à chaque front montant du signal RD à partir d'un instant coïncidant avec l'écriture, de la 321 même donnée, située dans cet exemple à la moitié de la pile 202, et lorsque le signal OEE a un niveau logique Haut. Parallèlement les données paires sont lues à chaque front montant du signal RD à un instant coïncidant avec l'écriture, dans la pile 21 2, de la 321 même donnée lorsque le signal EOE a un niveau logique Haut.
Les figures 4 à 9 illustrent une combinaison de sous- pixels dans laquelle deux lignes physiques Li et Li + 1 sont utilisées pour constituer une ligne vidéo de l 'image à afficher, et ladite image est décomposée en une trame impaire 9, 1 1 , 1 3, 1 5, 1 7, 1 9 et 20 comprenant des lignes vidéo impaires 21 , 23, 25, 27, 29, 31 , 33, 35, 37, 39, 41 , 43, 45, 47 et 49, et une trame paire 40, 42, 44, 46, 48, 50 et 52 comprenant des lignes vidéo paires 54, 56, 58, 60, 62, 64, 65, 66, 67 et 68 lesdites trames impaires et paires étant décalées, I une par rapport a l 'autre d 'une ligne physique, de manière a permettre un entrelacement des lignes vidéo impaires avec les lignes vidéo paires.
Comme on peut le voir sur chacune des figures 4 à 8, les lignes physiques Li utilisées pour constituer les lignes vidéo paires 54, 56, 58, 64, 65 et 67 sont également utilisées pour constituer les lignes physiques Li + 1 des lignes vidéo impaires respectives 21 , 25, 29, 35, 39 et 43. Ceci permet de réaliser un entrelacement desdites lignes video paires et desdites lignes vidéo impaires.
Selon un premier exemple d'application du dispositif d 'adressage conforme à l'invention illustré par les figures 4 à 7b et 9, l'étage de multiplexage 220 sélectionne les séquences de signaux numériques relatives à deux sous-pixels contigus situés sur la ligne physique Li (respectivement Lι + 1 ) et a un sous-pixel situé sur la ligne physique Lι + 1 (respectivement Li), puis les séquences de signaux numériques relatives à un sous-pixel situé sur ia ligne Li (respectivement Li + 1 ) et à deux sous-pixels situés sur la ligne Lι + 1 (respectivement Li) pour adresser pixel d'une ligne vidéo de l'image à afficher Selon un deuxième exemple d'application du dispositif d 'adressage conforme à l 'invention illustré par la figure 8, l'étage de multiplexage 220 sélectionne les séquences de signaux numériαues relatives a un premier sous-pixel situé sur la ligne physique Li et les séquences de signaux numériques relatives à un deuxième sous-pixel adjacent au premier sous-pixel, et situe sur la ligne physique Li + 1 pour adresser un pixel de la ligne vidéo 43 et 45 (respectivement 67).
Ce mode de combinaison est particulièrement adapté à des utilisations ne nécessitant pas une bonne coloπmetπe mais requérant plutôt une bonne finesse de détail, dans la mesure ou d 'une part, il permet de tripler la resolution horizontale par rapport aux modes de combinaison de l 'art antérieur décrit précédemment, et d'autre part, il provoque des repliements de spectre connus sous le terme anglais ahasing coloré produisant une irisation des détails de l'image affichée
L'échantillonnage des signaux vidéo envoyés aux sous- pixels combinés est réalisé, soit simultanément, soit en mode spatial, c 'est-à-dire à des instants différents correspondant aux positions respectives desdits sous-pixels sur la surface de l'écran.
Ainsi, en désignant par i et par j les positions relatives des sous-pixels respectivement sur les lignes et sur les colonnes physiques de l'écran matriciel, pour j variant périodiquement de 1 à M, et pour deux lignes physiques Li et Lι + 1 données situées sur la trame impaire 1 9, dans un premier exemple d'adressage, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R et V pour constituer les premiers pixels affichables de la ligne vidéo impaire 43 et 45, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V et B pour constituer les deuxièmes pixels affichables desdites lignes vidéo impaires 43 et 45, et pour deux lignes physiques Li et Li + 1 données située sur la trame paire 50, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j) et p(ι + 1 ,j) représentant respectivement les couleurs primaires V et R pour constituer le premier pixel affichable de la ligne vidéo paire 67, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B et V pour constituer le deuxième pixel affichable de ladite ligne vidéo paire 67.
Dans un deuxième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 4, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li + 1 données situées sur la trame impaire 9, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 21 et 23, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 2), p(ι + 1 ,j + 1 ) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 21 et 23, et pour deux lignes physiques Li et Li + 1 données situées sur la trame paire 40, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i + 1 , j) et p(ι + 1 ,| + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 54, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le pixel suivant de ladite ligne vidéo paire 54.
Dans un troisième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 5, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li + 1 données située sur ta trame impaire 11 , on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j + 1), p(ι + 1,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne vidéo impaire 25 et 27, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(ι,j + 3) et p(ι + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 25 et 27, et pour deux lignes physiques Li et Lι+ 1 données situées sur la trame paire 42, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,ι), p(ι,j+1) et p(ι + 1,j + 1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 56, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 2), p(ι+1,j + 2) et p(i-t-1,j + 3) représentant respectivement les couleurs primaires V, B et R pour constituer le pixel suivant de ladite ligne vidéo paire 56.
Dans un cinquième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 6, pour j variant périodiquement de 1 à M par pas de 3, et pour six lignes physiques Li et Li + 1 , Lι + 2, Li + 3, Lι-t-4 Li + 5 données situées sur la trame impaire 13, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(i,j), p(i + 1 , j) et p(i+1,j+1) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j + 2) et p(i+1,j + 2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel de ladite ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(ι + 1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de la ligne vidéo impaire suivante 31, puis les signaux vidéo envoyés aux sous-pixels p(ι,j+1), p(i,j + 2) et p(i+1,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable de la ligne vidéo impaire 31 , puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel de ladite ligne vidéo impaire 33, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ), p(ι,j τ 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo impaire 33, et pour six lignes physiques Li et Li + 1 , Lι + 2, Lι + 3, Lι + 4, Li + 5 données situées sur la trame paire 44, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne video paire 58, puis les signaux video envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo paire 58, puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel de la ligne vidéo paire suivante 60, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo paire 60, puis les signaux vidéo envoyés aux sous-pixels p(ι,j) , p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de ladite ligne vidéo paire 62, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel de ladite ligne vidéo paire 62.
Dans un sixième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7a, dans lequel les lignes physiques Li + 1 sont décalées vers la droite d'un demi sous-pixel par rapport aux lignes physiques Li, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li+1 données situées sur la trame impaire 15, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i,j+1) et p(i + 1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 35 et 37, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(i + 1,j + 1) et p(i + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 35 et 37, et pour deux lignes physiques Li et Li+1 situées sur la trame paire 46, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,i), p(i + 1,j) et p(ι+1,j + 1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 64, puis les signaux vidéo envoyés aux sous- pixels p(i,j+1), p(ι,j + 2) et p(ι+1,j + 2) représentant respectivement les couleurs primaires Rr V et B pour constituer le pixel suivant de ladite ligne vidéo paire 64.
Dans un septième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7b, pour j variant périodiquement de 1 à M par pas de 3, pour deux lignes physiques Li et Li + 1 situées sur la trame vidéo impaire 17, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous- pixels p(i,j + 2), p(i + 1,j+1) et p(i + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i + 1,j) et p(i + 1,j+ 1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable la ligne vidéo impaire 41, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(i,j + 3) et p(i+1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 41 , et pour deux lignes physiques Li et LI + 1 situées sur la trame vidéo paire 48, on échantillonne •
- les signaux vidéo envoyés aux sous-pixels p(ι,j) , p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixei affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + ι,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo impaire 66, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 2), p(ι + 1 ,j + 2) et p(ι + 1 ,j + 3) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo impaire 66.
Dans un huitième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 9, pour j variant périodiquement de 1 à M par pas de 3, pour quatre lignes physiques Li, Li + 1 , Li + 2 et Li + 3 situées sur la trame vidéo impaire 20, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous- pixels p(i + 1 ,j + 1 ), p(ι + 1 ,j + 2) et p(ι + 2,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable commun à la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous-pixels p(i + 2,j), p(i + 2,j + 1 ) et p(ι + 3,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 49, puis les signaux vidéo envoyés aux sous- pixels p(i + 3,j + 1 ), p(i + 3,j + 2) et p(i + 4,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable de la lignes vidéo impaire 49, et pour trois lignes physiques Li, U -*- 1 et Li + 2 situées sur la trame vidéo paire 52, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 68, puis les signaux vidéo envoyés aux sous- pixels p(ι + 1 ,j + 2), p(ι + 2,j + 1 ) et p(ι + 2,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 68.
Grâce au dispositif selon l'invention, la resolution est améliorée, quel que soit le type d'écran adresse. En particulier, pour les écrans du type Delta, la résolution est égale a M *2/3 et donc double de la resolution obtenue par les modes d 'adressage de ces écrans par des dispositif de l'art antérieur et la resolution verticale est égale à N/2 pour des lignes strictement verticales et à N pour des lignes diagonales.

Claims

REVENDICATIONS
1 Dispositif d'adressage d'un écran matriciel propre a afficher des images comportant une pluralité de lignes et de colonnes vidéo dont les pixels constitutifs sont obtenus par combinaison d'une pluralité de sous-pixels R, V et B recevant chacun un signal vidéo de luminance et répartis selon un réseau de N lignes et M colonnes physiques, caractérise en ce qu'il comporte un étage de mémorisation (70, 1 98) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérises, et délivrant lesdits signaux vidéo de luminance a un étage de multiplexage (230) destine à sélectionner une séquence de données numériques correspondant a une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 1 98).
2. Dispositif selon la revendication 1 , caractérisé en ce que l'étage de mémorisation ( 1 98) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant au moins trois piles FIFO, soit une première pile (202) , une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux sous-pixeis R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (21 0) comportant également au moins trois piles FIFO, soit une quatrième pile (21 2), une cinquième pile (21 4) et une sixième pile (21 6) destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
3. Dispositif selon la revendication 2, caractérisé en ce qu'il comporte un moyen de commande d'écriture (72) des données numériques dans les mémoires (80, 82, 84) et un moyen de commande de lecture (74) desdites données à partir des mémoires (80, 82, 84), lesdits moyens de commande d'écriture (72) et de lecture (74) sont reliés a un premier moyen de synchronisation (76) des phases d'écriture et des phases de lecture.
4 Dispositif selon la revendication 3, caractérise en ce que chacune des mémoires (80), (82) et (84) comporte deux zones distinctes, soit une première zone ( 1 02) dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone ( 1 04) a partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne video écrite pendant la phase d'écriture précédente.
5. Dispositif selon la revendication 1 , caractérisé en ce que l'étage de mémorisation ( 1 98) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant une première pile du type FIFO (202) , une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux sous- pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (21 0) comportant une quatrième pile (21 2), une cinquième pile (21 4) et une sixième pile (21 6) destinées respectivement à contenir les données vidéo relatives aux sous- pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
6. Dispositif selon la revendication 5, caractérisé en ce que l'étage de démultiplexage (220) aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc (200) de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première pile (202), dans la deuxième pile (204) et dans la troisième pile (206), et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc (21 0), de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile (21 2) , dans la cinquième pile (21 4) et dans la sixième pile (21 6) .
7. Dispositif selon la revendication 6, caractérisé en ce que l 'étage de multiplexage (230) sélectionne à une fréquence 1 /D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles (202) , (204) , (206) , (21 2) , (21 4) ou (21 6) .
8. Dispositif selon l'une des revendications 5 à 7, caractérisé en ce qu'il comporte un moyen de synchronisation (240) relié, d'une part, à l'étage de démultiplexage (220) et délivrant à cet étage (220) un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans la première pile (202), dans la deuxième pile (204) et dans la troisième pile (206), et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile (21 2), dans la cinquième pile (21 4) et dans la sixième pile (21 6) , ce moyen de synchronisation (240) est relié d'autre part, à l'étage de multiplexage (230), et délivre à cet étage (230) un troisième signal périodique RD de fréquence 2 *F commandant la lecture des données vidéo relatives aux sous-pixels d'une ligne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage (230) .
PCT/FR1996/002013 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel WO1997023861A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP52335497A JP4105228B2 (ja) 1995-12-22 1996-12-18 マトリクス・スクリーンをアドレッシングする装置
DE69637857T DE69637857D1 (de) 1995-12-22 1996-12-18 Matrixanzeigeadressierungsverfahren
US09/077,379 US6252613B1 (en) 1995-12-22 1996-12-18 Matrix display addressing device
EP96942417A EP0976122B1 (fr) 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9515405A FR2742910B1 (fr) 1995-12-22 1995-12-22 Procede et dispositif d'adressage d'un ecran matriciel
FR95/15405 1995-12-22

Publications (1)

Publication Number Publication Date
WO1997023861A1 true WO1997023861A1 (fr) 1997-07-03

Family

ID=9485892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1996/002013 WO1997023861A1 (fr) 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel

Country Status (7)

Country Link
US (1) US6252613B1 (fr)
EP (1) EP0976122B1 (fr)
JP (1) JP4105228B2 (fr)
KR (1) KR100425248B1 (fr)
DE (1) DE69637857D1 (fr)
FR (1) FR2742910B1 (fr)
WO (1) WO1997023861A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052535A2 (fr) * 2000-12-22 2002-07-04 Ifire Technology Inc. Systeme de pilote d'affichage electroluminescent a pixels partages
EP1239451A2 (fr) * 2001-02-28 2002-09-11 Honeywell International, Inc. Méthode et dispositif pour ré-apparier des sous-pixels d'un panneau d'affichage en couleur du format quad vers un format en forme de bande
US7050021B2 (en) 2000-04-07 2006-05-23 Fujitsu Limited Method and apparatus to provide a high definition display with a display line pitch smaller than a cell arrangement pitch in the column direction

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746329A1 (de) 1997-09-13 1999-03-18 Gia Chuong Dipl Ing Phan Display und Verfahren zur Ansteuerung des Displays
US7286136B2 (en) 1997-09-13 2007-10-23 Vp Assets Limited Display and weighted dot rendering method
DE19746576A1 (de) * 1997-10-22 1999-04-29 Zeiss Carl Fa Verfahren für die Bilderzeugung auf einem Farbbildschirm und ein dazu geeigneter Farbbildschirm
JP2003043990A (ja) * 2001-07-31 2003-02-14 Fujitsu Ltd カラー画像表示方法
KR100489445B1 (ko) 2001-11-29 2005-05-17 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
JP2005351920A (ja) * 2004-06-08 2005-12-22 Semiconductor Energy Lab Co Ltd 表示装置の制御回路及びそれを内蔵した表示装置・電子機器並びにその駆動方法
US7705821B2 (en) * 2005-01-31 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Driving method using divided frame period
CN101523478B (zh) * 2006-10-13 2011-09-21 夏普株式会社 显示装置和信号转换装置
JP5441312B2 (ja) * 2007-02-09 2014-03-12 株式会社ジャパンディスプレイ 表示装置
TWI395195B (zh) * 2008-07-30 2013-05-01 Orise Technology Co Ltd 共用同一遞色演算表的方法及使用其之顯示面板驅動方法
WO2012067038A1 (fr) * 2010-11-15 2012-05-24 シャープ株式会社 Dispositif d'affichage à couleurs multi-primaires
CN102903318B (zh) * 2011-07-29 2015-07-08 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法
US20180168855A1 (en) * 2016-12-15 2018-06-21 Penguin Fingers, Llc Joint compress cold pack
WO2019042072A1 (fr) * 2017-08-31 2019-03-07 昆山国显光电有限公司 Structure de pixels, dispositif d'affichage à oled et procédé de commande

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3634092A1 (de) * 1986-10-07 1988-04-14 Thomson Brandt Gmbh Schaltungsanordnung zur verzoegerung eines digitalen signals
EP0368572A2 (fr) * 1988-11-05 1990-05-16 SHARP Corporation Dispositif et méthode de commande d'un panneau d'affichage à cristaux liquides
US4985698A (en) * 1987-10-28 1991-01-15 Hitachi, Ltd. Display panel driving apparatus
EP0428324A2 (fr) * 1989-11-13 1991-05-22 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Panneau d'affichage adressé en matrice et circuit de commande compatible avec un TRC
US5444497A (en) * 1992-06-24 1995-08-22 Seiko Epson Corporation Apparatus and method of transferring video data of a moving picture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3761279D1 (de) * 1987-01-08 1990-02-01 Hosiden Electronics Co Flaches anzeigegeraet.
US4792856A (en) * 1987-04-14 1988-12-20 Rca Licensing Corporation Sampled data memory system as for a television picture magnification system
JPH0248863A (ja) * 1988-08-10 1990-02-19 Nec Corp ディジタルビデオ信号処理回路
US5841480A (en) * 1989-09-07 1998-11-24 Advanced Television Technology Center Film to video format converter using least significant look-up table
FR2703814B1 (fr) * 1993-04-08 1995-07-07 Sagem Afficheur matriciel en couleurs.
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3634092A1 (de) * 1986-10-07 1988-04-14 Thomson Brandt Gmbh Schaltungsanordnung zur verzoegerung eines digitalen signals
US4985698A (en) * 1987-10-28 1991-01-15 Hitachi, Ltd. Display panel driving apparatus
EP0368572A2 (fr) * 1988-11-05 1990-05-16 SHARP Corporation Dispositif et méthode de commande d'un panneau d'affichage à cristaux liquides
EP0428324A2 (fr) * 1989-11-13 1991-05-22 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Panneau d'affichage adressé en matrice et circuit de commande compatible avec un TRC
US5444497A (en) * 1992-06-24 1995-08-22 Seiko Epson Corporation Apparatus and method of transferring video data of a moving picture

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050021B2 (en) 2000-04-07 2006-05-23 Fujitsu Limited Method and apparatus to provide a high definition display with a display line pitch smaller than a cell arrangement pitch in the column direction
KR100778813B1 (ko) * 2000-04-07 2007-11-22 가부시끼가이샤 히다치 세이사꾸쇼 화상 표시 방법 및 표시 장치
WO2002052535A2 (fr) * 2000-12-22 2002-07-04 Ifire Technology Inc. Systeme de pilote d'affichage electroluminescent a pixels partages
WO2002052535A3 (fr) * 2000-12-22 2003-11-20 Chun-Fai Cheng Systeme de pilote d'affichage electroluminescent a pixels partages
US7027013B2 (en) 2000-12-22 2006-04-11 Ifire Technology, Inc. Shared pixel electroluminescent display driver system
KR100873229B1 (ko) 2000-12-22 2008-12-10 이화이어 아이피 코포레이션 공유픽셀 전자발광표시장치의 구동방법
EP1239451A2 (fr) * 2001-02-28 2002-09-11 Honeywell International, Inc. Méthode et dispositif pour ré-apparier des sous-pixels d'un panneau d'affichage en couleur du format quad vers un format en forme de bande
EP1239451A3 (fr) * 2001-02-28 2003-05-21 Honeywell International, Inc. Méthode et dispositif pour ré-apparier des sous-pixels d'un panneau d'affichage en couleur du format quad vers un format en forme de bande
US6720972B2 (en) 2001-02-28 2004-04-13 Honeywell International Inc. Method and apparatus for remapping subpixels for a color display

Also Published As

Publication number Publication date
US6252613B1 (en) 2001-06-26
KR100425248B1 (ko) 2004-07-27
JP4105228B2 (ja) 2008-06-25
EP0976122A1 (fr) 2000-02-02
FR2742910B1 (fr) 1998-04-17
KR19990071791A (ko) 1999-09-27
DE69637857D1 (de) 2009-04-16
EP0976122B1 (fr) 2009-03-04
FR2742910A1 (fr) 1997-06-27
JP2000502813A (ja) 2000-03-07

Similar Documents

Publication Publication Date Title
EP0976122B1 (fr) Dispositif d'adressage d'un ecran matriciel
EP0311500B1 (fr) Procédé de visualisation d'images en demi-teintes sur un écran matriciel
EP0697161B1 (fr) Dispositif et systeme video autostereoscopique
FR2640791A2 (fr) Afficheur a diodes a lueurs et matrices a points pour la construction d'un grand ensemble d'affichage a diodes a lueurs et matrices a points
CH618283A5 (fr)
FR2703814A1 (fr) Afficheur matriciel en couleurs.
FR2736236A1 (fr) Systeme video et procede d'utilisation de celui-ci
EP0379810A2 (fr) Procédé d'affichage de niveaux de gris sur un écran d'affichage du type matriciel
FR2554948A1 (fr) Procedes et appareils de codage et d'affectation d'emplacements de memoire pour affichage d'images traitees numeriquement
FR2543776A1 (fr) Agencement de correction de distorsion de la trame dans un systeme de traitement video numerique
FR2822284A1 (fr) Procede d'affichage d'images video sur panneau d'affichage a plasma et panneaux d'affichage a plasma correspondant
FR2587499A1 (fr) Systeme de visualisation sur un ecran d'affichage matriciel de donnees en coordonnees polaires
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
FR2776107A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
EP0524842B1 (fr) Dispositif temps réel de présentation d'images de type télévision sur un écran de visualisation
WO1994001801A1 (fr) Dispositif de visualisation a cristaux liquides, a matrice active
FR2551286A1 (fr) Dispositif de visualisation d'une image de television couleur balayee progressivement
EP0472463B1 (fr) Procédé de présentation d'images sur un écran matriciel et système pour la mise en oeuvre du procédé
FR2631474A1 (fr) Circuit et procede pour commander la presentation d'une information de couleurs a un dispositif d'affichage d'un systeme informatique
FR2803076A1 (fr) Procede d'adressage de panneau d'affichage au plasma
FR2660471A1 (fr) Dispositif de visualisation de securite utilisant un ecran a matrice de points et tableau de bord d'aeronef comportant au moins un tel dispositif.
EP2983167B1 (fr) Afficheur lcd avec adressage de lignes par echantillonnage et conversion, et procede d'affichage
FR2901906A1 (fr) Procede et dispositif d'affichage d'une sequence d'images
EP1131810A1 (fr) Procede d'adressage pour ecran a plasma base sur un adressage separe des lignes paires et impaires
FR2667211A1 (fr) Systeme de thermographie infrarouge pour la realisation d'une loupe numerique plein ecran avec une camera utilisant le balayage serie-parallele.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996942417

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09077379

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019980704070

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1019980704070

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1996942417

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019980704070

Country of ref document: KR