JPH025088A - マトリクスディスプレイスクリーンの制御方法およびその実施装置 - Google Patents
マトリクスディスプレイスクリーンの制御方法およびその実施装置Info
- Publication number
- JPH025088A JPH025088A JP1031237A JP3123789A JPH025088A JP H025088 A JPH025088 A JP H025088A JP 1031237 A JP1031237 A JP 1031237A JP 3123789 A JP3123789 A JP 3123789A JP H025088 A JPH025088 A JP H025088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- addressing
- output
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 14
- 239000004020 conductor Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims description 19
- 239000002131 composite material Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 240000007320 Pinus strobus Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000035479 physiological effects, processes and functions Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、数品スクリーンに関してそのコントラストが
かつ螢光微小点スクリーンに関してその発光効率が制振
さすとることができるマトリクスティスプレィスクリー
ンの制御方法およびこの方法の実施装置に関するもので
ある。
かつ螢光微小点スクリーンに関してその発光効率が制振
さすとることができるマトリクスティスプレィスクリー
ンの制御方法およびこの方法の実施装置に関するもので
ある。
とくに、本発明は固定またはアニメーションとして製作
さｈ−だ画像の表示を許容する複合型のまたは非複合型
のまたは同様な螢光微小点スクリーン（以下の説明で［
ＦＭＳと付す〕の液晶表示装置の実施例に通用される。
さｈ−だ画像の表示を許容する複合型のまたは非複合型
のまたは同様な螢光微小点スクリーン（以下の説明で［
ＦＭＳと付す〕の液晶表示装置の実施例に通用される。
釉々の公知の型の方法がマトリクスティスプレィスクリ
ーンケ制両するために存在している。
ーンケ制両するために存在している。
マトリクスティスプレィスクリーンは行導体お裏ひ横断
する列導体を備えたデイスプレィセルからなり、該スク
リー７の１つのビクセルはこれらの導体の各交差に関連
つけられる。
する列導体を備えたデイスプレィセルからなり、該スク
リー７の１つのビクセルはこれらの導体の各交差に関連
つけられる。
このようｌｘＦＭ８の記載は１９８７年１１月６日付の
フランス特許出願第８７１５４３２号に現われている。
フランス特許出願第８７１５４３２号に現われている。
１つのＦＭＳＩＣおいて、行はグリッドにそして列はカ
ソードに対応している。
ソードに対応している。
液晶スクリーンに関して、デイスプレィ拐料はデイスプ
レィセルに収容される。液晶スクリーンは複合または非
複合で制御されることができる。
レィセルに収容される。液晶スクリーンは複合または非
複合で制御されることができる。
より詳細ＶＣかつ複合デイスプレィスクリーンに −関
して、行導体および列はセルの内壁にそれぞれ配置され
た列および行電極によって構成され、１つのピクセル（
画素っけ１つの行電極および１つの列電極を重なり合せ
るための領域によって画成される。
して、行導体および列はセルの内壁にそれぞれ配置され
た列および行電極によって構成され、１つのピクセル（
画素っけ１つの行電極および１つの列電極を重なり合せ
るための領域によって画成される。
非複合デイスプレィスクリーンの場合において行（ライ
ン）および列（コラム）導体はアドレッシング行および
制狽１列によって構成され、それらは例えば、セルの壁
の１つに配置されかつトランジスタによって点電極に接
続され、１つの直流電極はセルの地壁に配置されている
。この型のスクリーンのさらに他の例によれば、アドレ
ッシング行および制＠１列はそれぞれセルの内壁に配置
され行はトランジスタによって点電極に接続されかつ列
は電極列に接続されている。これら最後の２つの場合に
おいて、１つのピクセルは１つの点電極を直流電極とま
たは１つの列電極と軍ね合せるための領域によって画成
される。
ン）および列（コラム）導体はアドレッシング行および
制狽１列によって構成され、それらは例えば、セルの壁
の１つに配置されかつトランジスタによって点電極に接
続され、１つの直流電極はセルの地壁に配置されている
。この型のスクリーンのさらに他の例によれば、アドレ
ッシング行および制＠１列はそれぞれセルの内壁に配置
され行はトランジスタによって点電極に接続されかつ列
は電極列に接続されている。これら最後の２つの場合に
おいて、１つのピクセルは１つの点電極を直流電極とま
たは１つの列電極と軍ね合せるための領域によって画成
される。
アドレッシンダ信号は種々の行導体に送らｈかつ制御信
号は列導体に送られる。図示のために付与されかつ非限
定的である１例が第１図に示されかつマトリクス液晶デ
イスプレィスクリーンが直接複合（多重）技術として仰
られる技術によって制御される場合の信号全説明する。
号は列導体に送られる。図示のために付与されかつ非限
定的である１例が第１図に示されかつマトリクス液晶デ
イスプレィスクリーンが直接複合（多重）技術として仰
られる技術によって制御される場合の信号全説明する。
簡単化のためかつ上述しｆｃ説明を決して変更せずに、
この技術にこの例において９個のビクセルすなわち３イ
固の行導Ｌｉ．Ｌ２．Ｌ３ｂよび３１面の列導体ｃ１．
Ｃ２，０３に有するスクリーンに限定される。
この技術にこの例において９個のビクセルすなわち３イ
固の行導Ｌｉ．Ｌ２．Ｌ３ｂよび３１面の列導体ｃ１．
Ｃ２，０３に有するスクリーンに限定される。
行導体に印加される電圧Ｖ１ｉ−１：フレーム時間また
は走査時間として仰られる期間Ｔと周期的である。各行
導体に関して、電圧ｖ１は行選択時間として知らｈる時
間Ｔｓについての電圧Ｖｍａｘに等しく、そして例えば
、時間・Ｔの残部に関するこの時間Ｔｓｉ除いて、零で
ある。各行はしたがって連続的に時間Ｔ６の間中値Ｖｍ
ａｘに持ち米たされる。第１Ａ図は行導体のアトレツシ
ノグサイクル？示す。第１Ｂ図は列導体に印加される制
御電圧Ｖｃのシーケンス例を説明する。表示されるべき
モチーフに依存して、列導体に印加される電圧は正また
は負となる。
は走査時間として仰られる期間Ｔと周期的である。各行
導体に関して、電圧ｖ１は行選択時間として知らｈる時
間Ｔｓについての電圧Ｖｍａｘに等しく、そして例えば
、時間・Ｔの残部に関するこの時間Ｔｓｉ除いて、零で
ある。各行はしたがって連続的に時間Ｔ６の間中値Ｖｍ
ａｘに持ち米たされる。第１Ａ図は行導体のアトレツシ
ノグサイクル？示す。第１Ｂ図は列導体に印加される制
御電圧Ｖｃのシーケンス例を説明する。表示されるべき
モチーフに依存して、列導体に印加される電圧は正また
は負となる。
行導体および列導体に印加される電圧の値は使用される
デイスプレィの型に依存する。
デイスプレィの型に依存する。
行導体に印加される′転圧が列導体に印カロされる電圧
と位相が同じであるとき、それらの交差に対応するピク
セルは消されるよ例えば、黒つ。２つの電圧が反対位相
であるならば、轟該ピクセルは点灯される（例えば、白
〕。
と位相が同じであるとき、それらの交差に対応するピク
セルは消されるよ例えば、黒つ。２つの電圧が反対位相
であるならば、轟該ピクセルは点灯される（例えば、白
〕。
行ＬｉはそれがＴｓの間中Ｖｍａｘに持ち来たされ４る
とき他の方法で選択されるとき、列Ｃ１上の電圧は描該
例において正である。２つの列および行電圧は同位相で
ありそして列導体Ｃ１との行導体Ｌｉの交差に対応する
ピクセルは黒である。行Ｌ２が赳択されるとき、列Ｃ１
上の電圧は轟該例において負である。２つの行および列
電圧は反対位相でありそして列導体Ｃ１との行導体Ｌ２
の交差に対応するビクセルは白である。各ピクセルの状
態は全く同じに引き出される。
とき他の方法で選択されるとき、列Ｃ１上の電圧は描該
例において正である。２つの列および行電圧は同位相で
ありそして列導体Ｃ１との行導体Ｌｉの交差に対応する
ピクセルは黒である。行Ｌ２が赳択されるとき、列Ｃ１
上の電圧は轟該例において負である。２つの行および列
電圧は反対位相でありそして列導体Ｃ１との行導体Ｌ２
の交差に対応するビクセルは白である。各ピクセルの状
態は全く同じに引き出される。
第１Ｃ図は第１Ａ図および第１Ｂ図について提案された
行および動電圧用のスクリーンのデイスプレィを示す。
行および動電圧用のスクリーンのデイスプレィを示す。
Ｎｉ付したビクセルは黒でかつ８を付したビクセルは白
である。
である。
付与された清報の表示に関してかつ各々対応する周期Ｔ
に対して、行おまひ列亀圧は電の平均値の信号をティス
プレィ材料に単に印加するように逆にされた極性ケ有し
ている。
に対して、行おまひ列亀圧は電の平均値の信号をティス
プレィ材料に単に印加するように逆にされた極性ケ有し
ている。
非復合の液晶型スクリーン″！！たはＦＭＳの場合にお
いて、行導体の選択信号は第１Ａ図に示された選択１言
号と同一であるが、それらは極性逆転を受けない。他方
において、列導体に印加された信号は負′！ｌ：たは正
の極性からなることができ、それらの大きさは使用され
る光電効果に要求される電圧に単に依存する。
いて、行導体の選択信号は第１Ａ図に示された選択１言
号と同一であるが、それらは極性逆転を受けない。他方
において、列導体に印加された信号は負′！ｌ：たは正
の極性からなることができ、それらの大きさは使用され
る光電効果に要求される電圧に単に依存する。
すべての場合において、行選択時間ＴｓはＭが行導体の
合計数でかつ・ｒがフレーム時間である場合に式Ｔ ５
＝ Ｔ／ Ｍによって選択さねるような行導体の数に
依存する。理解さり、ることは、Ｍは選択時間Ｔｓがよ
り短かいときより増大することである。
合計数でかつ・ｒがフレーム時間である場合に式Ｔ ５
＝ Ｔ／ Ｍによって選択さねるような行導体の数に
依存する。理解さり、ることは、Ｍは選択時間Ｔｓがよ
り短かいときより増大することである。
複合巡Ｔ Ｍはフレーム時間Ｔと１つの行導体の赳択時
間Ｔ８との間の比であるように定義される。
間Ｔ８との間の比であるように定義される。
Ｔ Ｍ ” ’ｒ ／ Ｔ ８
公知のスクリーンに関して、ＴＭ＝Ｍが確立される。
行導体の数が増加すると、複合率はこの増大に追随しか
つ時間Ｔｓは液晶スクリーンのコントラストおよびＦＭ
Ｓの発光効率の減少の結果として減少する。
つ時間Ｔｓは液晶スクリーンのコントラストおよびＦＭ
Ｓの発光効率の減少の結果として減少する。
液晶とともにマトリクスディスプレイスクリーンＶＣ現
在使用されている行の数は約百である。したがって、こ
の数は、例えば、ビデオレコーダの出力において約２８
０に等しい利用可能なビデオ行信号の数よりかなり低い
。
在使用されている行の数は約百である。したがって、こ
の数は、例えば、ビデオレコーダの出力において約２８
０に等しい利用可能なビデオ行信号の数よりかなり低い
。
本発明は、コントラスト″！、たは発光効率の如何なる
損失も結果として生ずることなしに、ま′ｆＣは同様に
改善しているコントラストまたは発光効率の従来技術の
スクリーンの行数に等しい行数［、Ｊ：す、多砂の行の
使用ケ許容するマ） ＩＪクスディスプレイスク１ノー
ンを制御するための方法全提案する。
損失も結果として生ずることなしに、ま′ｆＣは同様に
改善しているコントラストまたは発光効率の従来技術の
スクリーンの行数に等しい行数［、Ｊ：す、多砂の行の
使用ケ許容するマ） ＩＪクスディスプレイスク１ノー
ンを制御するための方法全提案する。
この改良は眼の生理機能に関連づけられる現象から独立
しては解釈されることができす、それはフレーム時間に
関してスクリーンに収容さｆｌた清報の平均的作用な対
応する。
しては解釈されることができす、それはフレーム時間に
関してスクリーンに収容さｆｌた清報の平均的作用な対
応する。
この方法において、隣接する行導体の選択時間は重ね合
せられることができる。重ね合せ調整はグラフィックま
たはテキストモートニおいてまたはアニメーションに製
作された画像を表示するためのビデオモードにおいてス
クリーンの使用を可能にする。第１の場合には、重ね合
せはゼロかまたは低くなければならず、コントラストま
たは発光効５４は１６１」限さｈるが、有効な解像度は
その場合に最大である。第２の使用の場−８にかいて、
高い数の行はスクリーン上のモザイクの出現全回避し、
これは眼に不愉快であることが判る。重ね合せは強力な
コントラストまたは発光効率′！ｆ−得るために２つの
隣接する行の選択時間の半分まで拡けることができる。
せられることができる。重ね合せ調整はグラフィックま
たはテキストモートニおいてまたはアニメーションに製
作された画像を表示するためのビデオモードにおいてス
クリーンの使用を可能にする。第１の場合には、重ね合
せはゼロかまたは低くなければならず、コントラストま
たは発光効５４は１６１」限さｈるが、有効な解像度は
その場合に最大である。第２の使用の場−８にかいて、
高い数の行はスクリーン上のモザイクの出現全回避し、
これは眼に不愉快であることが判る。重ね合せは強力な
コントラストまたは発光効率′！ｆ−得るために２つの
隣接する行の選択時間の半分まで拡けることができる。
その場合に有効な解像度は減じられるが、これは逆にア
ニメーションに製作された画像（自然画像）Ｖｃ影Ｉり
全及はさない。
ニメーションに製作された画像（自然画像）Ｖｃ影Ｉり
全及はさない。
この方法１／Ｃ，ｔ：つて、もしも従来技術に関連する
例が参照されるならば、複合率ＴＭはそこで行導体の数
より少ないか筐たはそれに等しい。この等しい複合率に
おいて、それゆえ行導体のＭｌ増大しかつしたがってス
クリーンのコントラストＩｆｃは発光効率を改善するこ
とができる。
例が参照されるならば、複合率ＴＭはそこで行導体の数
より少ないか筐たはそれに等しい。この等しい複合率に
おいて、それゆえ行導体のＭｌ増大しかつしたがってス
クリーンのコントラストＩｆｃは発光効率を改善するこ
とができる。
より詳細Ｉ７ｉ：は、本発明の目的は、一定期間だけ絶
対値として値Ｖｏｏａｘ ’ｉ有するアドレッシング悟
号を行導体に周期的に印加し；列導体に制御信号を印加
し、アドレッシング信号が行導に印加され或る値を有す
る信号の周期が２つの連続する行にわたって部分的に重
なり合せられることからなる行導体および列導体からな
るマトリクスデイスフレイスクリーンの制御方法を提供
することにある。
対値として値Ｖｏｏａｘ ’ｉ有するアドレッシング悟
号を行導体に周期的に印加し；列導体に制御信号を印加
し、アドレッシング信号が行導に印加され或る値を有す
る信号の周期が２つの連続する行にわたって部分的に重
なり合せられることからなる行導体および列導体からな
るマトリクスデイスフレイスクリーンの制御方法を提供
することにある。
この１１１１１鉤方法の他の特徴によれば、アドレッシ
ング信号ｖ１が値Ｖｍａｘを有する周期が調整可能であ
る。
ング信号ｖ１が値Ｖｍａｘを有する周期が調整可能であ
る。
本発明のさらに他の目的は、デイスプレィスクリーンの
制御方法の実施装置を提供することにある。この装置は
、行導体Ｌｉへの接続により接続されるアドレッシング
回路へ１で、１が１≦１≦Ｍであるような奇数の整数で
、Ｍが行導体の数であり；そして行導体Ｌｐへの接続に
より接続されるアドレッシング回路Ａ２で、ｐが２くｐ
が１≦ｉ≦Ｍであるような偶数の整数であることを含ん
でいる。
制御方法の実施装置を提供することにある。この装置は
、行導体Ｌｉへの接続により接続されるアドレッシング
回路へ１で、１が１≦１≦Ｍであるような奇数の整数で
、Ｍが行導体の数であり；そして行導体Ｌｐへの接続に
より接続されるアドレッシング回路Ａ２で、ｐが２くｐ
が１≦ｉ≦Ｍであるような偶数の整数であることを含ん
でいる。
アドレッシング回路Ａ２は、出力Ｓｐｉへ信号を交付す
るクロック機能を実現する回路；クロック機能を実現し
かつ出力Ｓｐ４へ信号を交Ｕする回路の出力ｓｐ”＋へ
入力Ｅｐ１’ｅ介して接Ｍｆされるロッキング（インタ
ーロック）機能全実現する回路；およびインターロック
機能全実現する回路の出力Ｓｐ４に入力Ｅｐ ４に介し
てかつクロック機能を実現しかつそｈ−ＶＣ接続された
行導体ＬｐＶＣ電圧全交付する回路の出力Ｓｐ１に入力
Ｅｐ３を介して接１＆される制御回路を含んでいる。
るクロック機能を実現する回路；クロック機能を実現し
かつ出力Ｓｐ４へ信号を交Ｕする回路の出力ｓｐ”＋へ
入力Ｅｐ１’ｅ介して接Ｍｆされるロッキング（インタ
ーロック）機能全実現する回路；およびインターロック
機能全実現する回路の出力Ｓｐ４に入力Ｅｐ ４に介し
てかつクロック機能を実現しかつそｈ−ＶＣ接続された
行導体ＬｐＶＣ電圧全交付する回路の出力Ｓｐ１に入力
Ｅｐ３を介して接１＆される制御回路を含んでいる。
アドレッシング回路Ａ１はアドレッシング回路Ａ２と則
−構造を有している。アドレッシング回路Ａ１は、出力
信号５ｉ１１Ｃ信号全交付するクロック機能全実現する
回路；クロック機能全実現しかつ出力Ｓｉ４に信号全交
付する凹路の出力Ｓ１１に入力巳１１全介して接続さり
、るロッキング（（インターロック９機能を実現する回
路；およびインターロック機能を実現する回路の出力Ｓ
ｉ４へ入力Ｅ ｉ ４１．（介してかつクロック機能全
実現したつそれＶＣ接続された行導体Ｌｉに電圧を交付
する回路の出力Ｓｉｉに入力Ｅｉ３ｉ介して接続される
制御（ロ）路全含んでいる。アドレッシング回路Ａ２の
ロッキング（インターロック）機能を実現する回路はま
た、アドレッシング回路Ａ２のクロック機能全実現する
回路の出力Ｓｉ１に入力ｇｐ２全弁して接続され、アド
レッシング回路ＡＩ（７）ロッキング（インターロック
）全実現する回路は、また、アドレッシング回路へ２の
クロック機能全実現する回路の出力ｓｐ１に入力Ｅｉ
２ｆ介して接続されている。
−構造を有している。アドレッシング回路Ａ１は、出力
信号５ｉ１１Ｃ信号全交付するクロック機能全実現する
回路；クロック機能全実現しかつ出力Ｓｉ４に信号全交
付する凹路の出力Ｓ１１に入力巳１１全介して接続さり
、るロッキング（（インターロック９機能を実現する回
路；およびインターロック機能を実現する回路の出力Ｓ
ｉ４へ入力Ｅ ｉ ４１．（介してかつクロック機能全
実現したつそれＶＣ接続された行導体Ｌｉに電圧を交付
する回路の出力Ｓｉｉに入力Ｅｉ３ｉ介して接続される
制御（ロ）路全含んでいる。アドレッシング回路Ａ２の
ロッキング（インターロック）機能を実現する回路はま
た、アドレッシング回路Ａ２のクロック機能全実現する
回路の出力Ｓｉ１に入力ｇｐ２全弁して接続され、アド
レッシング回路ＡＩ（７）ロッキング（インターロック
）全実現する回路は、また、アドレッシング回路へ２の
クロック機能全実現する回路の出力ｓｐ１に入力Ｅｉ
２ｆ介して接続されている。
制御１回路Ａ１およびＡ２は、例えば、それぞれロッキ
ング機能分備えたシフトレジスタからなる。
ング機能分備えたシフトレジスタからなる。
この方法において、これらの制崗１回路はそれらのロッ
キング機能の状態、すなわち、 ロッキング電位に対応する基準電位に集合的にまたはシ
フトレジスタ内にそれぞれ存する論理レベルに応じて選
択的に基準電位（状態０）７０−または行選択電位（状
態１）に応じて制御１回路に接続される。
キング機能の状態、すなわち、 ロッキング電位に対応する基準電位に集合的にまたはシ
フトレジスタ内にそれぞれ存する論理レベルに応じて選
択的に基準電位（状態０）７０−または行選択電位（状
態１）に応じて制御１回路に接続される。
このロッキング機能は英語では一般に「イネーブル」機
能と呼ｉｄわる。
能と呼ｉｄわる。
本発明の他の特徴および利点は、添付図面を参照して、
単に例示のために付与さ′ｈかつ決して限定的ではない
以下の説明を読むこと力）ら容易に明らかとなろう。
単に例示のために付与さ′ｈかつ決して限定的ではない
以下の説明を読むこと力）ら容易に明らかとなろう。
第２図は広範囲の重ね合せが選択時間の間で必要とされ
る５つの行導体Ｌｉ．Ｌ２およびＬ３の本発明による制
御シーケンスを示す。選択時間Ｔ ｓ’がゼロの重ね合
せに対応する選択時間Ｔ６の２倍に等しい場合であるこ
の制限の場合は、明らかに本発明ＶＣよる方法を示す。
る５つの行導体Ｌｉ．Ｌ２およびＬ３の本発明による制
御シーケンスを示す。選択時間Ｔ ｓ’がゼロの重ね合
せに対応する選択時間Ｔ６の２倍に等しい場合であるこ
の制限の場合は、明らかに本発明ＶＣよる方法を示す。
３つの行導体を瀾単に説明するように手短かに示された
この例はいずれにしてもこの方法によって選択すること
ができる行導体の数を制限しない。さらに、この例はま
た、複合捷たは非複合液晶スクリーンおよびＦＭＳに明
らかに有効である。
この例はいずれにしてもこの方法によって選択すること
ができる行導体の数を制限しない。さらに、この例はま
た、複合捷たは非複合液晶スクリーンおよびＦＭＳに明
らかに有効である。
行導体に印加される電圧Ｖ１は選択時間ｒ ｓ’の間中
電圧ＶｍａＸに等しくかつフレーム時間の残部のｔ１１
１中Ｖｍａｘ以下である（そＦＬハ例えばゼロである）
。
電圧ＶｍａＸに等しくかつフレーム時間の残部のｔ１１
１中Ｖｍａｘ以下である（そＦＬハ例えばゼロである）
。
フレーム用の合計舎込み時間に（ＭＸｒｓ）＋（Ｔｓ’
−Ｔｓ）に等しい。
−Ｔｓ）に等しい。
Ｍは行の合計数、Ｉ’ｓは２つのゼロ行導体の選択時間
の間の重なり合せに対応する行導体の選択時間、・Ｉ″
Ｓ′は行導体の有効選択時間である。この蓄込み時１１
Ａ１は時間Ｔｓ−Ｔｓのフレーム時間・でより大きいか
またはそれに等しく、時間（ＴｓＴｓ）はビデオ信号が
如何なる清報も搬送しない時間７１）ら取られ、この時
間はフレーム復帰時間として一般に升られている。
の間の重なり合せに対応する行導体の選択時間、・Ｉ″
Ｓ′は行導体の有効選択時間である。この蓄込み時１１
Ａ１は時間Ｔｓ−Ｔｓのフレーム時間・でより大きいか
またはそれに等しく、時間（ＴｓＴｓ）はビデオ信号が
如何なる清報も搬送しない時間７１）ら取られ、この時
間はフレーム復帰時間として一般に升られている。
行導体の選択時間の延長および重なり合せは１つの行４
体から他の行導体への発光信号の平均化全結果として生
じる。スクリーンの平均輝度は改善されかつスクリーン
の表示画像の輪郭は柔けられる。
体から他の行導体への発光信号の平均化全結果として生
じる。スクリーンの平均輝度は改善されかつスクリーン
の表示画像の輪郭は柔けられる。
第３図は本発明による方法に使用されることができる装
置を示す。装置は行導体Ｌｉへの接続により接続される
アドレッシング回路Ａ１（ｉｌ”［：１≦ｉ ＜ Ｍで
あるような奇数の祭敬である〕および行導体Ｌｐへの接
Ｍにより接続されるアドレッシング回路Ａ２（ｐは２く
ｐくＭであるような偶数の整数である〕全含んでいる。
置を示す。装置は行導体Ｌｉへの接続により接続される
アドレッシング回路Ａ１（ｉｌ”［：１≦ｉ ＜ Ｍで
あるような奇数の祭敬である〕および行導体Ｌｐへの接
Ｍにより接続されるアドレッシング回路Ａ２（ｐは２く
ｐくＭであるような偶数の整数である〕全含んでいる。
アドレッシング回路Ａ２は出力Ｓｐ１に１Ｈ号全交付す
るクロック機能全実現する回路１０．２よびクロック磯
仙回路の出力Ｓｐ１に入力Ｅｐ１を介して接続されかつ
出力ＳｐＡに信号を交付する「イネーブル」機能を実現
する回路１２を含んでいる。「イネーブル」機能は基準
電位（またはロッキング電位）に接続された回路の出力
をインターロックし、基準゛電位は、例えばゼロである
。この手段により、行導体の選択時間が８Ｍ整される。
るクロック機能全実現する回路１０．２よびクロック磯
仙回路の出力Ｓｐ１に入力Ｅｐ１を介して接続されかつ
出力ＳｐＡに信号を交付する「イネーブル」機能を実現
する回路１２を含んでいる。「イネーブル」機能は基準
電位（またはロッキング電位）に接続された回路の出力
をインターロックし、基準゛電位は、例えばゼロである
。この手段により、行導体の選択時間が８Ｍ整される。
本発明による装置行に印加さねたこのような機能の実施
例の説明は後述される。アドレッシング回路Ａ２はまた
、「イネーブル」機能を実現する回路１２の出力Ｓｐ４
に入力Ｅｐ４に介しておよびクロック機能全実現しかつ
それに接続された奇数の数の行導体Ｌｐに電圧■１を交
付する回路１０の出力Ｓｐ１に入力Ｅｐ３を介して接続
される偶数「イネーブル」機能分備えたシフトレジスタ
によって形成さｈる制御回路１４全含んでいる。
例の説明は後述される。アドレッシング回路Ａ２はまた
、「イネーブル」機能を実現する回路１２の出力Ｓｐ４
に入力Ｅｐ４に介しておよびクロック機能全実現しかつ
それに接続された奇数の数の行導体Ｌｐに電圧■１を交
付する回路１０の出力Ｓｐ１に入力Ｅｐ３を介して接続
される偶数「イネーブル」機能分備えたシフトレジスタ
によって形成さｈる制御回路１４全含んでいる。
アドレッシング回路Ａ１はアドレッシング回路Ａ２と同
一の構造を有する。その筬絖は回路Ａ２の接続の添え字
「ｐ」（偶数）の代りＶＣ添え字「１」（奇数）に割り
当てられ、回路１１はクロック機能を実現する回路を同
等物として有する奇数クロック機能を実現し、奇数「イ
ネーブル」機能全実現する回路およびアドレッシング回
路Ａ１の制衝）回路はそれぞわ基準１４および１５會支
持しかつ同等物として回路１２および１３全有している
。制（２）回路１５は奇数「イネーブル」機能を備えた
シフトレジスタによって形成される。
一の構造を有する。その筬絖は回路Ａ２の接続の添え字
「ｐ」（偶数）の代りＶＣ添え字「１」（奇数）に割り
当てられ、回路１１はクロック機能を実現する回路を同
等物として有する奇数クロック機能を実現し、奇数「イ
ネーブル」機能全実現する回路およびアドレッシング回
路Ａ１の制衝）回路はそれぞわ基準１４および１５會支
持しかつ同等物として回路１２および１３全有している
。制（２）回路１５は奇数「イネーブル」機能を備えた
シフトレジスタによって形成される。
さらに、［イネーブル機能を実現する回路１２は寸た、
入力Ｅｐ２全２全介クロック機能を実現する回路１１の
出力Ｓｉ３に接続される。同様に「イネーブル」機能を
実現する回路１３は入力Ｅ１２′？を介して偶数クロッ
ク機能を実現する回路１０の出力Ｓｐ３に接に元される
。
入力Ｅｐ２全２全介クロック機能を実現する回路１１の
出力Ｓｉ３に接続される。同様に「イネーブル」機能を
実現する回路１３は入力Ｅ１２′？を介して偶数クロッ
ク機能を実現する回路１０の出力Ｓｐ３に接に元される
。
アドレッシング回路を構成する要素の４１々の出力［交
付される信号のタイムチャートは第４図に示される。
付される信号のタイムチャートは第４図に示される。
偶数クロック機能を実現する回路１０の出力ｓｐ１に交
付される信号２０は偶数クロック信号の各パルス後に得
られるシフトレジスタ１４の種々のポケットのそれぞれ
の状態によって付随されることが示される。信号２１は
この回路の出力Ｓｉ１に奇数クロック回路１１によって
交付される。こわ、らの信号は奇数クロック信号の各パ
ルス後得られるシフトレジスタ１５の種々のポケットの
それぞれの状態によって付随される。
付される信号２０は偶数クロック信号の各パルス後に得
られるシフトレジスタ１４の種々のポケットのそれぞれ
の状態によって付随されることが示される。信号２１は
この回路の出力Ｓｉ１に奇数クロック回路１１によって
交付される。こわ、らの信号は奇数クロック信号の各パ
ルス後得られるシフトレジスタ１５の種々のポケットの
それぞれの状態によって付随される。
第４図は６つの偶数の数が付さね、た行導体Ｌ２゜Ｌ４
およびＬ６お工び６つの奇数の数が１寸さｈた行導体Ｌ
ｉ．Ｌ３およびＬ５１７ｊ電圧ｖ１を交付するシフトレ
ジスタの状態を例示する。谷クロックパルスについて、
シフトレジスタの出力において電圧ｖにＶｍａｘに対応
する状態１はレジスタ内に１ポケツトだけ前進し、状態
０は、例えば、電圧ＶにＤＶＣ対応する。偶数の叔紮付
した行導体は′醒ＦＥＶ １＝ Ｖｍａｘを印加するこ
とＶ？−より連続してアドレスされる。同じことは奇数
の数葡付した行導体に適用される。信号２２．２３は奇
数および偶数の「イネーブル」機能の出力ｓ ｐ ４
ｓ−よひＳｉ４によって七ｈ４それ交付される。これら
は周期的なストローブの形を有する電圧である。例えば
、ストローブの高い状態は電圧Ｖ １＝ Ｖｍａｘに対
応しかつ低い状態は電圧ｖにＯＶに対応する。
およびＬ６お工び６つの奇数の数が１寸さｈた行導体Ｌ
ｉ．Ｌ３およびＬ５１７ｊ電圧ｖ１を交付するシフトレ
ジスタの状態を例示する。谷クロックパルスについて、
シフトレジスタの出力において電圧ｖにＶｍａｘに対応
する状態１はレジスタ内に１ポケツトだけ前進し、状態
０は、例えば、電圧ＶにＤＶＣ対応する。偶数の叔紮付
した行導体は′醒ＦＥＶ １＝ Ｖｍａｘを印加するこ
とＶ？−より連続してアドレスされる。同じことは奇数
の数葡付した行導体に適用される。信号２２．２３は奇
数および偶数の「イネーブル」機能の出力ｓ ｐ ４
ｓ−よひＳｉ４によって七ｈ４それ交付される。これら
は周期的なストローブの形を有する電圧である。例えば
、ストローブの高い状態は電圧Ｖ １＝ Ｖｍａｘに対
応しかつ低い状態は電圧ｖにＯＶに対応する。
信号２２と２６は位相がずらされ、この位相ずれは一定
になっており、奇数および偶数は交互にアドレスされる
。
になっており、奇数および偶数は交互にアドレスされる
。
信号２５，２６．２７は行導体Ｌｉ．Ｌ２およびＬ６の
接続にシフトレジスタによって交付され。
接続にシフトレジスタによって交付され。
る電圧Ｖ１１／ｉｍ床１′応する。こｆ′Ｌはその周期
がフレーム時間である周期的なストローブである。
がフレーム時間である周期的なストローブである。
この制御シーケノス例は行導体の選択時間の間の広範囲
の重なり合せの場合に付与される。
の重なり合せの場合に付与される。
提案の制御モードによれば、行Ｌｉをアドレスする回路
Ａ１はレジスタ１５内に行があるのと同じ多くの陶坤レ
ベル（１またばＯ）ケ含んでいる。
Ａ１はレジスタ１５内に行があるのと同じ多くの陶坤レ
ベル（１またばＯ）ケ含んでいる。
各瞬間において、論理レベルの１つのみが１にあり、他
のすべてにゼロである。論理レベル１が、当該１６４間
において、行Ｌｉに関連づけられるならば、クロックＩ
！ｌｔｉ突後、それはシフトさＦＬかつ行Ｌｉ＋１に関
連づけられる。
のすべてにゼロである。論理レベル１が、当該１６４間
において、行Ｌｉに関連づけられるならば、クロックＩ
！ｌｔｉ突後、それはシフトさＦＬかつ行Ｌｉ＋１に関
連づけられる。
インターロックｍ ｌｉＦ ｋ ｆｌｉ＃ 、ｔ、 ｆ
ｃシフトレジスタは論理レベル１に対ｊ；Ｓする行のみ
全選択する。すなワチこの場合において「イネーブル」
機能が、例えば高い状態を有するならばこの行を電位ｖ
ｍａｘに持ち来たしそして「イネーブル」機能が、例え
ば、低い状態を有するならばどの行も選択しない。
ｃシフトレジスタは論理レベル１に対ｊ；Ｓする行のみ
全選択する。すなワチこの場合において「イネーブル」
機能が、例えば高い状態を有するならばこの行を電位ｖ
ｍａｘに持ち来たしそして「イネーブル」機能が、例え
ば、低い状態を有するならばどの行も選択しない。
「イネーブル」機能が低い状態にあるとき、すべての行
はロッキング電位にある。「イネーブル」機能が高い状
態にあるとき、１つの行（シフトレジスタにおいて論理
レベル１と関連づけらね、る）カ’Ｋ 位Ｖｍ ａ ｘ
にあり、他の行（シフトレジスタにおいて論理ＯＶｃ関
連づけらり、る〕がロッキング電位にある。回路Ａ２は
同一機能を有する。
はロッキング電位にある。「イネーブル」機能が高い状
態にあるとき、１つの行（シフトレジスタにおいて論理
レベル１と関連づけらね、る）カ’Ｋ 位Ｖｍ ａ ｘ
にあり、他の行（シフトレジスタにおいて論理ＯＶｃ関
連づけらり、る〕がロッキング電位にある。回路Ａ２は
同一機能を有する。
第５図は「イネーブル」機能を実現する回路１２の例を
示す。この回路１２はクロック＠能？実現する２つの回
路１０．１１によって制御される。
示す。この回路１２はクロック＠能？実現する２つの回
路１０．１１によって制御される。
回路１２の入力Ｅｐ１およびＥｐ２はそれぞれクロック
１０および１１の出力ｓｐ１およびｓｌｌに接続される
。この例は偶数の砂が付された行導体のアドレソシ７グ
回路の「イネーブル」機能形成部に対応する。入力Ｅｐ
１およびＥｐ２は事実上２つの可変容量単安定回路１６
，１７のそれぞれの入力である。２つの単安定回路のそ
れぞれの出力Ｍｐ、Ｍｉは論理回路１８の２つの入力ｐ
ｐ。
１０および１１の出力ｓｐ１およびｓｌｌに接続される
。この例は偶数の砂が付された行導体のアドレソシ７グ
回路の「イネーブル」機能形成部に対応する。入力Ｅｐ
１およびＥｐ２は事実上２つの可変容量単安定回路１６
，１７のそれぞれの入力である。２つの単安定回路のそ
れぞれの出力Ｍｐ、Ｍｉは論理回路１８の２つの入力ｐ
ｐ。
Ｐｌに接続される。この回路１８の出力Ｕｒイネ一プル
」機能を実現する回路１２の出力Ｓｐ４である。
」機能を実現する回路１２の出力Ｓｐ４である。
第６図は「イネーブル１機能が実現されるのを許容する
種々の要素の出力から引き出される信号のタイムチャー
トである。
種々の要素の出力から引き出される信号のタイムチャー
トである。
クロックパルス２８．２９Ｕ回路１２の入力Ｅｐ１およ
びＥｐ２ヘクロツク磯鉗１０．！全実現する回路によっ
て交付される信号である。可変容量単安定回路１６．１
７はそれぞれの幅がそれらの容量の値に依存する矩形１
ｇ号３０．３１にこれらのパルスを変換する。
びＥｐ２ヘクロツク磯鉗１０．！全実現する回路によっ
て交付される信号である。可変容量単安定回路１６．１
７はそれぞれの幅がそれらの容量の値に依存する矩形１
ｇ号３０．３１にこれらのパルスを変換する。
矩形信号３１のダウンリード前端は回路１２の出力Ｓｐ
４に送給される矩形信号３２の立上がり全制御し、そし
て矩形信号３０のダウンリード前端は矩形信号３２の立
ち下がりを利（財）する。刀）ぐして、信号３０．３１
の幅は出力Ｓｐ４に送給される矩形信号の幅を制御する
。単安定回路１６゜１７の可変容量の値を調整すること
により、したがって出力Ｓｐ４に送給される信号の幅か
つそれにより行導体の選択時間の間の重なり合せを決定
することができる。
４に送給される矩形信号３２の立上がり全制御し、そし
て矩形信号３０のダウンリード前端は矩形信号３２の立
ち下がりを利（財）する。刀）ぐして、信号３０．３１
の幅は出力Ｓｐ４に送給される矩形信号の幅を制御する
。単安定回路１６゜１７の可変容量の値を調整すること
により、したがって出力Ｓｐ４に送給される信号の幅か
つそれにより行導体の選択時間の間の重なり合せを決定
することができる。
回路１８は信号３０．３１からの信号３２の獲得金可能
にする論理ゲートからなる公知の要素の完全なセットに
よって形成される。
にする論理ゲートからなる公知の要素の完全なセットに
よって形成される。
回路１ろは２つの可変容量単安定回路および１つの論理
回路から回路１２と同じ方法において実現され、単安定
回路の入力はそれぞれ回路１０および１１に接続される
。
回路から回路１２と同じ方法において実現され、単安定
回路の入力はそれぞれ回路１０および１１に接続される
。
信号３０′および３１′は回路１３の単安定回路の出力
信号の例全示す。信号３０′および３１′は信号３０と
同じ矩形信号でありかつそれぞれのクロックパルス２８
．２９から得られる。信号５３は回路１２の出力Ｓｐ４
に得られる信号３２を発生するための手段と同じ手段Ｖ
Ｃよって回路１３の出力８ｉ４に得られる合成矩形信号
を示す。
信号の例全示す。信号３０′および３１′は信号３０と
同じ矩形信号でありかつそれぞれのクロックパルス２８
．２９から得られる。信号５３は回路１２の出力Ｓｐ４
に得られる信号３２を発生するための手段と同じ手段Ｖ
Ｃよって回路１３の出力８ｉ４に得られる合成矩形信号
を示す。
これらの図は１つの行の選択時間の先行の行の選択時間
および次の行の選択時間の東ｆｘり合せが一致すること
を示すが、もちろんそれらは異なっても良い。種々の重
なり合せ全実施するためには異なる存続時間の矩形信号
を有する奇数ひよび偶数の「イネーブル」機能を有する
だけで十分である。
および次の行の選択時間の東ｆｘり合せが一致すること
を示すが、もちろんそれらは異なっても良い。種々の重
なり合せ全実施するためには異なる存続時間の矩形信号
を有する奇数ひよび偶数の「イネーブル」機能を有する
だけで十分である。
第１Ａ図、第１Ｂ図および第１Ｃ図はマトリクスディス
プレイスクリーンを制［有］するための従来の方法全示
す説明図、 第２図は広範囲の重なり台せが選択時間の間に存在する
６つの行導体全制御する本発明ＶＣよるシーケンスを示
す説明図、 第３図は本発明による方法が実施されることができる装
置を示すブロック回路図、 第４図は本発明による装置の種々の要素によって送給さ
れる信号のタイムチャート、 第５図はイネーブル機能の実施例をホす回路図、第６図
はイイ・−プル機能の実施全可能にする種々の要素によ
って供給さｈる信号のタイムチャートである。 図中、符号Ｌ １ 、’Ｌ２ 、 Ｌ’３は行導体、Ｔ
ｓ。 Ｔ ｓ’ｉ選択時間、ＡＩ、Ａ２はアドレッシング回路
、１０．１１はクロック機能実現回路、１２゜１３はイ
ンターロック（イネーブル）実現回路、１４．１５は制
御回路である。 代理人 弁理士 佐 々 木 清 隆 （外３名） （す ０つ 一
プレイスクリーンを制［有］するための従来の方法全示
す説明図、 第２図は広範囲の重なり台せが選択時間の間に存在する
６つの行導体全制御する本発明ＶＣよるシーケンスを示
す説明図、 第３図は本発明による方法が実施されることができる装
置を示すブロック回路図、 第４図は本発明による装置の種々の要素によって送給さ
れる信号のタイムチャート、 第５図はイネーブル機能の実施例をホす回路図、第６図
はイイ・−プル機能の実施全可能にする種々の要素によ
って供給さｈる信号のタイムチャートである。 図中、符号Ｌ １ 、’Ｌ２ 、 Ｌ’３は行導体、Ｔ
ｓ。 Ｔ ｓ’ｉ選択時間、ＡＩ、Ａ２はアドレッシング回路
、１０．１１はクロック機能実現回路、１２゜１３はイ
ンターロック（イネーブル）実現回路、１４．１５は制
御回路である。 代理人 弁理士 佐 々 木 清 隆 （外３名） （す ０つ 一
Claims (3)
- （１）行導体と列導体からなるマトリクスディスプレイ
スクリーンの制御方法において、一定期間だけ絶対値と
して値Ｖ＿ｍ＿ａ＿ｘを有するアドレッシング信号を前
記行導体に周期的に印加し、前記列導体に制御信号を印
加し、前記アドレッシング信号が前記行導体に印加され
、或る値を有する前記信号の周期が２つの連続する行に
わたつて部分的に重なり合せられることを特徴とするマ
トリクスディスプレイスクリーンの制御方法。 - （２）前記アドレッシング信号が値Ｖ＿ｍ＿ａ＿ｘを有
する周期は調整可能であることを特徴とする請求項１に
記載のマトリクスディスプレイスクリーンの制御方法。 - （３）一定期間だけ絶対値として値Ｖ＿ｍ＿ａ＿ｘを有
するアドレッシング信号を行導体に周期的に印加し、列
導体に制御信号を印加し、前記アドレッシング信号が前
記行導体に印加され、或る値を有する信号の周期が２つ
の連続する行にわたつて部分的に重なり合せられる行導
体と列導体からなるマトリクスディスプレイスクリーン
の制御方法の実施装置において、 行導体Ｌｉへの接続により接続されるアドレッシング回
路Ａ１で、ｉが１≦ｉ≦Ｍであるような奇数の整数で、
Ｍが行導体の数であり、 行導体Ｌｐへの接続により接続されるアドレッシング回
路Ａ２で、ｐが２≦ｐ≦Ｍであるような偶数の整数であ
り； 前記アドレッシング回路Ａ２は、 出力Ｓｐ１へ信号を交付するクロック機能を実現する回
路、 クロック機能を実現しかつ出力Ｓｐ４へ信号を交付する
回路の出力Ｓｐ１へ入力Ｅｐ１を介して接続されるイン
ターロック機能を実現する回路、インターロック機能を
実現する回路の出力Ｓｐ４に入力Ｅｐ４によつてそして
クロック機能を実現しかつそれに接続された行導体Ｌｐ
に電圧を交付する回路の出力Ｓｐ１に入力Ｅｐ３によつ
て接続される制御回路を含み、 前記アドレッシング回路Ａ１が、 出力信号Ｓｉ１に信号を交付するクロック機能を実現す
る回路、 クロック機能を実現しかつ出力Ｓｉ４に信号を交付する
回路の出力Ｓｉ１に入力Ｅｉ１を介して接続されるイン
ターロック機能を実現する回路、インターロック機能を
実現する回路の出力Ｓｉ４へ入力Ｅｉ４を介してかつク
ロック機能を実現しかつそれに接続された行導体Ｌｉに
電圧を交付する回路の出力Ｓｉ１に入力Ｅｉ３を介して
接続される制御回路を含み、そして前記アドレッシング
回路Ａ２のインターロック機能を実現する回路はまた前
記アドレッシング回路Ａ１のクロック機能を実現する回
路の出力Ｓｉ１に入力Ｅｐ２を介して接続され、前記ア
ドレッシング回路Ａ１のインタロック機能を実現する回
路はまた前記アドレッシング回路Ａ２のクロック機能を
実現する回路の出力Ｓｐ１に入力Ｅｉ２を介して接続さ
れることを特徴とするマトリクスディスプレイスクリー
ンの制御方法の実施装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8801741 | 1988-02-15 | ||
| FR8801741A FR2627308B1 (fr) | 1988-02-15 | 1988-02-15 | Procede de commande d'un ecran d'affichage matriciel permettant d'ajuster son contraste et dispositif pour la mise en oeuvre de ce procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025088A true JPH025088A (ja) | 1990-01-09 |
Family
ID=9363253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031237A Pending JPH025088A (ja) | 1988-02-15 | 1989-02-13 | マトリクスディスプレイスクリーンの制御方法およびその実施装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5032832A (ja) |
| EP (1) | EP0329528B2 (ja) |
| JP (1) | JPH025088A (ja) |
| DE (1) | DE68907942T3 (ja) |
| FR (1) | FR2627308B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2941883B2 (ja) * | 1990-04-16 | 1999-08-30 | キヤノン株式会社 | 表示装置 |
| JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
| US5543691A (en) * | 1995-05-11 | 1996-08-06 | Raytheon Company | Field emission display with focus grid and method of operating same |
| US6252347B1 (en) | 1996-01-16 | 2001-06-26 | Raytheon Company | Field emission display with suspended focusing conductive sheet |
| FR2749431B1 (fr) * | 1996-05-31 | 1998-08-14 | Pixtech Sa | Reglage de la luminosite d'ensemble d'un ecran matriciel a emission de champ |
| JP2935360B1 (ja) * | 1998-02-10 | 1999-08-16 | 日本電気株式会社 | 無線選択呼出受信機及びその制御方法 |
| JP3758930B2 (ja) * | 2000-03-17 | 2006-03-22 | 三星エスディアイ株式会社 | 画像表示装置及びその駆動方法 |
| US7562445B2 (en) * | 2005-07-18 | 2009-07-21 | Bartronics America, Inc. | Method of manufacture of an identification wristband construction |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156827A (ja) * | 1974-06-06 | 1975-12-18 | ||
| JPS56156884A (en) * | 1980-05-09 | 1981-12-03 | Hitachi Ltd | Method of driving gas discharge display element |
| JPS59129837A (ja) * | 1983-01-14 | 1984-07-26 | Canon Inc | 時分割電圧印加方法及び装置 |
| FR2541027A1 (fr) * | 1983-02-16 | 1984-08-17 | Commissariat Energie Atomique | Imageur matriciel a dispositif de compensation du couplage entre les lignes et les colonnes |
| FR2541807B1 (fr) * | 1983-02-24 | 1985-06-07 | Commissariat Energie Atomique | Procede de commande sequentielle d'un imageur matriciel utilisant l'effet de transition de phase cholesterique-nematique d'un cristal liquide |
| JPS61117599A (ja) * | 1984-11-13 | 1986-06-04 | キヤノン株式会社 | 映像表示装置のスイツチングパルス |
| GB2173336B (en) * | 1985-04-03 | 1988-04-27 | Stc Plc | Addressing liquid crystal cells |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
| FR2594579B1 (fr) * | 1986-02-17 | 1988-04-15 | Commissariat Energie Atomique | Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris |
| US4938574A (en) * | 1986-08-18 | 1990-07-03 | Canon Kabushiki Kaisha | Method and apparatus for driving ferroelectric liquid crystal optical modulation device for providing a gradiational display |
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
-
1988
- 1988-02-15 FR FR8801741A patent/FR2627308B1/fr not_active Expired - Lifetime
-
1989
- 1989-02-08 DE DE68907942T patent/DE68907942T3/de not_active Expired - Fee Related
- 1989-02-08 EP EP89400355A patent/EP0329528B2/fr not_active Expired - Lifetime
- 1989-02-13 JP JP1031237A patent/JPH025088A/ja active Pending
- 1989-02-14 US US07/310,340 patent/US5032832A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
| US7889168B2 (en) | 2002-10-09 | 2011-02-15 | Canon Kabushiki Kaisha | Image display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2627308B1 (fr) | 1990-06-01 |
| DE68907942T2 (de) | 1994-02-10 |
| EP0329528B2 (fr) | 1997-09-03 |
| EP0329528B1 (fr) | 1993-08-04 |
| FR2627308A1 (fr) | 1989-08-18 |
| US5032832A (en) | 1991-07-16 |
| EP0329528A1 (fr) | 1989-08-23 |
| DE68907942T3 (de) | 1998-03-26 |
| DE68907942D1 (de) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030843B2 (en) | Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same | |
| USRE33882E (en) | Liquid crystal display device | |
| KR101112554B1 (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
| KR101152123B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3230755B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| EP2511900A1 (en) | Liquid Crystal Display device with compensation for polarity inversion | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| JPS60257497A (ja) | 液晶表示装置の駆動方法 | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| JPH07239463A (ja) | アクティブマトリクス型表示装置およびその表示方法 | |
| JPS6249398A (ja) | マトリクス表示パネル | |
| JPH06265846A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| KR100366933B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| US5657041A (en) | Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio | |
| JPH025088A (ja) | マトリクスディスプレイスクリーンの制御方法およびその実施装置 | |
| JPH10104576A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH02118521A (ja) | 液晶表示装置 | |
| JPH10115819A (ja) | マトリクス型液晶表示装置およびその駆動方法 | |
| JPH0488770A (ja) | 表示装置の駆動方法 | |
| JPS60134293A (ja) | 液晶表示装置の駆動方法 | |
| JPH05260418A (ja) | 液晶表示装置 | |
| US20120287179A1 (en) | Method for Writing an Image in a Liquid Crystal Display | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JP2002132227A (ja) | 表示装置およびその駆動方法 |