FR2925745A1 - Afficheur a cristaux liquides et son procede de pilotage - Google Patents
Afficheur a cristaux liquides et son procede de pilotage Download PDFInfo
- Publication number
- FR2925745A1 FR2925745A1 FR0807121A FR0807121A FR2925745A1 FR 2925745 A1 FR2925745 A1 FR 2925745A1 FR 0807121 A FR0807121 A FR 0807121A FR 0807121 A FR0807121 A FR 0807121A FR 2925745 A1 FR2925745 A1 FR 2925745A1
- Authority
- FR
- France
- Prior art keywords
- gate
- data
- black
- period
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims description 20
- 238000003780 insertion Methods 0.000 claims abstract description 99
- 230000037431 insertion Effects 0.000 claims abstract description 99
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 16
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 230000007423 decrease Effects 0.000 claims description 16
- 238000010304 firing Methods 0.000 claims description 12
- 241000159610 Roya <green alga> Species 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000010200 validation analysis Methods 0.000 description 6
- 238000012966 insertion method Methods 0.000 description 4
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 2
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005032 impulse control Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Abstract
Un afficheur à cristaux liquides comprend un panneau à cristaux liquides comportant des cellules de cristal liquide en un réseau matriciel aux intersections de lignes de données (84) et de lignes de grille, un circuit de commande de données (82) pour fournir des signaux de données aux lignes de données, un circuit de commande de grille (83) pour fournir des signaux de grille aux lignes de grille, et un contrôleur de synchronisation (81) pour recevoir des données vidéo et des signaux de synchronisation, pour vérifier une fréquence de trame des données vidéo en temps réel pour détecter des changements de la fréquence de trame, et pour délivrer un signal de commande de synchronisation de grille pour commander le circuit de commande de grille (83) en réponse à des changements de la fréquence de trame et un signal de commande de synchronisation de données pour commander le circuit de commande de données (82), dans lequel le signal de commande de synchronisation de grille commande un pourcentage d'insertion de données de noir dans une trame.
Description
AFFICHEUR A CRISTAUX LIQUIDES ET SON PROCEDE DE PILOTAGE Les modes de réalisation de l'invention concernent un afficheur et, plus particulièrement, un afficheur à cristaux liquides et son procédé de pilotage. Bien que les modes de réalisation de l'invention soient appropriés pour une large gamme d'applications, l'invention est particulièrement appropriée pour éviter un phénomène de scintillement d'un afficheur à cristaux liquides piloté tout en commandant avec un procédé d'insertion de données de noir. Les afficheurs à cristaux liquides du type à matrice active affichent une image animée en utilisant un transistor à couches minces (TFT) comme élément de commutation. Les afficheurs à cristaux liquides du type à matrice active ont été mis en oeuvre dans des téléviseurs ainsi que dans des dispositifs d'affichage dans des dispositifs portables, tels que des équipements de bureau et des ordinateurs, du fait du profil mince des afficheurs à cristaux liquides du type à matrice active. Par conséquent, les tubes à rayons cathodiques (CRT) sont en cours de remplacement par des afficheurs à cristaux liquides du type à matrice active. Un phénomène de flou apparaît dans lequel une image animée affichée sur l'écran d'un afficheur à cristaux liquides n'est pas nette et est floue à cause des caractéristiques de maintien du matériau de cristal liquide. Comme montré sur la figure 1, le CRT fournit des données à des cellules en amenant un phosphore à émettre une lumière pendant une très courte période de temps de manière à afficher une image par un pilotage impulsionnelle. D'autre part, l'afficheur à cristaux liquides, comme montré sur la figure 2, affiche une image par un pilotage de type à maintient en fournissant des données à des cellules de cristal liquide pendant une période de balayage et en maintenant les données chargées dans les cellules de cristal liquide pendant la période de champ (ou la période de trame) restante. Parce que le CRT affiche l'image animée par un pilotage impulsionnelle, comme montré sur la figure 3, l'image perçue par un spectateur est plus nette. D'autre part, comme montré sur la figure 4, sur l'afficheur à cristaux liquides, un aspect lumineux et sombre d'une image perçue par un spectateur n'est pas net et est flou à cause des caractéristiques de maintien des cristaux liquides. Une différence entre les images perçues du CRT et de l'afficheur à cristaux liquides est due à un effet d'intégration d'une image maintenue temporairement devant les yeux à la suite d'un mouvement. Par conséquent, même si l'afficheur à cristaux liquides a un court temps de réponse, le spectateur voit une image floue parce qu'il existe une différence entre le mouvement des yeux et une image statique de chaque trame. Un procédé d'insertion de données de noir (BDI) a été proposé de manière à améliorer le phénomène de flou de mouvement. Dans le procédé d'insertion de données de noir, R: ABrevetsV29100\291 E - ~CTY6EF.dec 2 après que des données vidéo aient été écrites sur l'écran, l'afficheur à cristaux liquides est piloté par un pilotage impulsionnel en délivrant des données de noir à l'écran. En tant qu'exemple du procédé d'insertion de données de noir, un écran est piloté par division en divisant l'écran en une pluralité de blocs, et chaque bloc est piloté en passant par une opération d'écriture de tension de données, une opération de maintien de données et une opération d'insertion de données de noir dans l'ordre cité. Dans le procédé d'insertion de données de noir de l'art antérieur, un pourcentage d'insertion de données de noir est fixé indépendamment du taux de trame (image par seconde ou fréquence de trame). Le pourcentage d'insertion de données de noir, comme montré sur la figure 5, est défini par un taux de période d'une trame occupée par une période d'insertion de données de noir en termes de pourcentage. Etant donné que le procédé d'insertion de données de noir de l'art antérieur fixe le pourcentage d'insertion de données de noir indépendamment du taux de trame, un phénomène de scintillement dans lequel un écran d'affichage semble scintiller se produit lorsque la fréquence de trame change. Par exemple, il est supposé qu'il existe un afficheur à cristaux liquides dans lequel trois fréquences de trame de 50 Hz, 60 Hz et 75 Hz sont prises en charge et un pourcentage d'insertion de données de noir est fixé à 30 %. Comme montré sur la figure 6, parce qu'une période d'insertion de données de noir est d'environ 3,99 ms à la fréquence de trame de 75 Hz (13,33 ms), un niveau de scintillement est faible dans la mesure où un spectateur ne reconnaît pas le phénomène de scintillement. Cependant, parce qu'un pourcentage d'insertion de données de noir est fixé à 30 %, une période d'insertion de données de noir augmente à 6,0 ms lorsque la fréquence de trame tombe à 50 Hz. Par conséquent, le procédé d'insertion de données de noir de l'art antérieur génère le phénomène de scintillement lorsque la fréquence de trame est diminuée. Par conséquent, les modes de réalisation de l'invention concernent un afficheur à cristaux liquides et son procédé de pilotage qui évitent sensiblement un ou plusieurs des problèmes dus aux limitations et inconvénients de l'art antérieur.
Un objet des modes de réalisation de l'invention consiste à proposer un afficheur à cristaux liquides et un procédé de pilotage du susdit capables d'empêcher un phénomène de scintillement de l'afficheur à cristaux liquides piloté en utilisant un procédé d'insertion de données de noir. A cet effet, l'invention propose un afficheur à cristaux liquides, comprenant : un panneau à cristaux liquides comportant des cellules de cristal liquide en un réseau matriciel aux intersections de lignes de données et de lignes de grille; un circuit de commande de données pour fournir des signaux de données aux lignes de données ; 291E5 _C Sep errre 200E - Page 2 sur 40 3 un circuit de commande de grille pour fournir des signaux de grille aux lignes de grille; et un contrôleur de synchronisation pour recevoir des données vidéo et des signaux de synchronisation, pour vérifier une fréquence de trame des données vidéo en temps réel pour détecter des changements de la fréquence de trame, et pour délivrer un signal de commande de synchronisation de grille pour commander le circuit de commande de grille en réponse à des changements de la fréquence de trame et un signal de commande de synchronisation de données pour commander le circuit de commande de données, dans lequel le signal de commande de synchronisation de grille commande un pourcentage d'insertion de données de noir dans une trame. Suivant des modes de réalisations préférés, l'invention comprend une ou plusieurs des caractéristiques suivantes : le contrôleur de synchronisation commande le signal de commande de synchronisation de grille pour réduire le pourcentage d'insertion de données de noir lorsque la fréquence de trame diminue ; le contrôleur de synchronisation commande le signal de commande de synchronisation de grille pour augmenter le pourcentage d'insertion de données de noir lorsque la fréquence de trame augmente ; le signal de commande de synchronisation de grille comprend une première impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir des données vidéo et une deuxième impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir une tension de niveau de gris de noir de sorte qu'une quantité de retard entre la première impulsion de déclenchement de grille et la deuxième impulsion de déclenchement de grille commande un pourcentage d'insertion de données de noir dans une trame ; le circuit de commande de grille comprend une pluralité de puces de circuit intégré de commande de grille respectivement connectées à des blocs de lignes de grille; dans lequel, lorsque le pourcentage d'insertion de données de noir est inférieur ou égal à 20 %, les blocs sont pilotés par le contrôleur de synchronisation en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, et une opération d'insertion de noir, et lorsque le pourcentage d'insertion de données de noir est supérieur à 20 %, les blocs sont pilotés par le contrôleur de synchronisation en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données. une opération d'insertion de noir, et une opération de maintien de noir ; 29:,3F PS`;A 7 - Septembre 2008 - Page 3 sur 40 4 le contrôleur de synchronisation est connecté à une première puce de circuit intégré de commande de grille pour recevoir une impulsion de déclenchement de grille et les puces de circuit intégré de commande de grille restantes sont connectées les unes aux autres pour recevoir une impulsion de déclenchement de grille ; le contrôleur de synchronisation comprend : un signal d'horloge pour générer un signal d'horloge fixe indépendamment de la fréquence de trame ; et un détecteur de fréquence de trame pour compter le signal de synchronisation sur la base du signal d'horloge fixe pour détecter la fréquence de trame d'une image d'entrée actuelle ; Selon un autre aspect, l'invention propose aussi un afficheur à cristaux liquides, comprenant : un panneau à cristaux liquides comportant des cellules de cristal liquide en un réseau matriciel aux intersections de lignes de données et de lignes de grille; un circuit de commande de données pour fournir des signaux de données aux lignes de données ; un circuit de commande de grille pour fournir des signaux de grille aux lignes de grille ; et un contrôleur de synchronisation pour recevoir des données vidéo et des signaux de synchronisation, pour vérifier une fréquence de trame des données vidéo en temps réel pour détecter des changements de la fréquence de trame, et pour délivrer un signal de commande de synchronisation de grille au circuit de commande de grille pour maintenir une période d'insertion de données de noir dans les limites d'une période de trame pour une plage de fréquences de trame et un signal de commande de synchronisation de données pour commander le circuit de commande de données. Suivant des modes de réalisations préférés, l'afficheur à cristaux liquides comprend une ou plusieurs des caractéristiques suivantes : le contrôleur de synchronisation modifie un pourcentage d'insertion de données de noir pour une trame dans une plage de 20 % à 80 % ; le dispositif de commande de grille comprend une pluralité de puces de circuit intégré de commande de grille respectivement connectées à des blocs de lignes de grille ; dans lequel, lorsque le pourcentage d'insertion de données de noir est inférieur ou égal à 20 %, les blocs sont pilotés par le contrôleur de synchronisation en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, et une opération d'insertion de noir. et lorsque le pourcentage d'insertion de données de noir est supérieur à 20 %, les blocs sont 2ROYA 7 - 30 Septembre _ C'S Pe e , su, 40 pilotés par le contrôleur de synchronisation en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, une opération d'insertion de noir, et une opération de maintien de noir ; le contrôleur de synchronisation est connecté à une première puce de circuit 5 intégré de commande de grille pour recevoir une impulsion de déclenchement de grille et les puces de circuit intégré de commande de grille restantes sont connectées les unes aux autres pour recevoir une impulsion de déclenchement de grille ; le signal de commande de synchronisation de grille comprend une première impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir des données vidéo et une deuxième impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir une tension de niveau de gris de noir de sorte qu'une quantité de retard entre la première impulsion de déclenchement de grille et la deuxième impulsion de déclenchement de grille maintienne la période de données de noir ; le contrôleur de synchronisation comprend : un signal d'horloge pour générer un signal d'horloge fixe indépendamment de la fréquence de trame ; et un détecteur de fréquence de trame pour compter un signal de synchronisation 20 sur la base du signal d'horloge fixe pour détecter la fréquence de trame d'une image d'entrée actuelle ; dans lequel le contrôleur de synchronisation commande le signal de commande de synchronisation de grille pour réduire un pourcentage d'insertion de données de noir lorsque la fréquence de trame diminue ; 25 le contrôleur de synchronisation commande le signal de commande de synchronisation de grille pour augmenter un pourcentage d'insertion de données de noir lorsque la fréquence de trame augmente ; Selon un autre aspect, l'invention propose aussi procédé pour commander un afficheur à cristaux liquides comportant un panneau à cristaux liquides avec des 30 cellules de cristal liquide, un circuit de commande de données, un circuit de commande de grille, et un contrôleur de synchronisation, comprenant les étapes consistant à compter un signal de synchronisation sur la base d'un signal d'horloge fixe pour vérifier une fréquence de trame en temps réel d'une image d'entrée actuelle ; 35 maintenir un pourcentage d'insertion de données de noir actuel s'il n'y a aucun changement de la fréquence de trame ; et modifier un pourcentage d'insertion de données de noir actuel s'il y a un changement de la fréquence de trame. 29165 RCYA Septerbre 2008 - Page 5 sur 40 6 Suivant des modes de réalisations préférés, le procédé pour commander un afficheur à cristaux liquides comprend une ou plusieurs des caractéristiques suivantes: la modification d'un pourcentage d'insertion de données de noir actuel s'il y a 5 un changement d'une fréquence de trame comprend la diminution du pourcentage d'insertion de données de noir actuel si une fréquence de trame de l'image d'entrée actuelle diminue ; la modification d'un pourcentage d'insertion de données de noir actuel s'il y a un changement d'une fréquence de trame comprend l'augmentation du pourcentage 10 d'insertion de données de noir actuel si une fréquence de trame de l'image d'entrée actuelle augmente. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit de modes de réalisation de l'invention, donnés à titre d'exemple et en référence aux figures annexées qui montrent : 15 la figure 1 est un schéma montrant les caractéristiques d'émission de lumière d'un tube à rayons cathodiques ; la figure 2 est un schéma montrant les caractéristiques d'émission de lumière d'un afficheur à cristaux liquides ; la figure 3 est un schéma montrant une image perçue par un spectateur d'un 20 tube à rayons cathodiques; la figure 4 est un schéma montrant une image perçue par un spectateur d'un afficheur à cristaux liquides; la figure 5 est un schéma montrant un exemple d'un pourcentage d'insertion de données de noir (BDI) ; 25 la figure 6 est un schéma montrant un exemple d'un pourcentage d'insertion de données de noir fixe en fonction de changements d'une fréquence de trame ; la figure 7 est un schéma pour expliquer un pourcentage d'insertion de données de noir en fonction de changements d'une fréquence de trame dans un afficheur à cristaux liquides selon un mode de réalisation ; 30 la figure 8 est un schéma de principe de l'afficheur à cristaux liquides selon le mode de réalisation : la figure 9 est un schéma de formes d'onde montrant un signal de commande de synchronisation de grille montré sur la figure 8 ; la figure 10 est un schéma de formes d'onde montrant en détail un signal de 35 commande de synchronisation de grille montré sur la figure 8 dans un bloc d'écriture de données et dans un bloc d'écriture de noir ; les figures 11A à 11D sont des schémas montrant des modifications d'un pourcentage d'insertion de données de noir en fonction d'une fréquence de trame ; et 29165 ROYA 7 - 30 Septembre 2008 - Page 6 sur 40 7 la figure 12 est un organigramme montrant séquentiellement un procédé de pilotage de l'afficheur à cristaux liquides selon le mode de réalisation exemplaire. Ci-après, un mode de réalisation va être décrit en détail en faisant référence aux figures 7 à 12.
Comme montré sur la figure 7, un procédé de pilotage d'un afficheur à cristaux liquides selon un mode de réalisation raccourcit une période d'insertion de données de noir dans une période d'une trame en vérifiant une fréquence de trame en temps réel de manière à éviter un scintillement lorsque la fréquence de trame diminue. Lorsqu'un pourcentage d'insertion de données de noir est de 30 % à une fréquence de trame de 75 Hz (13,33 ms), la période d'insertion de données de noir est de 3,99 ms. Par conséquent, un niveau de scintillement est faible dans la mesure où un spectateur ne reconnaît pas le phénomène de scintillement. Lorsque la fréquence de trame tombe de 75 Hz à 60 Hz (16,67 ms), le pourcentage d'insertion de données de noir est diminué à 24 % (4,0 ms). Lorsque la fréquence de trame tombe de 75 Hz à 50 Hz (20 ms) ou de 60 Hz à 50 Hz, le pourcentage d'insertion de données de noir est diminué à 20 % (4,0 ms). Par conséquent, le procédé de pilotage de l'afficheur à cristaux liquides selon le mode de réalisation peut maintenir la période d'insertion de données de noir à une valeur égale ou inférieure à 4,0 ms dans une période d'une trame pour une plage de fréquences de trame en vérifiant la fréquence de trame en 2 0 temps réel de sorte qu'un spectateur ne voie pas un scintillement lorsque la fréquence de trame diminue. Si le pourcentage d'insertion de données de noir est fixé à une valeur faible lorsque la fréquence de trame augmente après une diminution de la fréquence de trame, le pourcentage d'insertion de données de noir dans la période d'une trame est 25 faible. Par conséquent, un effet impulsionnel suffisant ne peut pas être obtenu. Par conséquent, lorsque la fréquence de trame augmente après une diminution de la fréquence de trame, le pourcentage d'insertion de données de noir dans la période d'une trame est augmenté de manière à obtenir un effet impulsionnel satisfaisant. Par exemple, lorsque la fréquence de trame augmente de 50 Hz à 60 Hz, le pourcentage 30 d'insertion de données de noir augmente de 20 à 24 %. Par conséquent, lorsque la fréquence de trame augmente de 50 Hz à 75 Hz ou de 60 Hz à 75 Hz, le pourcentage d'insertion de données de noir augmente à 30 %. Le procédé de pilotage de l'afficheur à cristaux liquides selon le mode de réalisation commande les signaux de commande de synchronisation de grille 35 appliqués à chacun des circuits intégrés (ICs) de commande de grille pour commander par division un écran pour régler de ce fait le pourcentage d'insertion de données de noir. ~E` FC:'iN ,r ep:em:_re 2008 - Page 7 sur 40 Les figures 8 à 11D sont des schémas pour expliquer un exemple dans lequel un pourcentage d'insertion de données de noir change dans une plage entre 20 % et 80 % lorsqu'un écran est piloté par division en utilisant cinq circuits intégrés de commande de grille dans un état dans lequel l'écran est divisé en cinq blocs.
Comme montré sur la figure 8, l'afficheur à cristaux liquides selon le mode de réalisation comprend un panneau d'affichage à cristaux liquides, un contrôleur de synchronisation 81, un circuit de commande de données 82 et un circuit de commande de grille 83. Le circuit de commande de données 82 comprend une pluralité de circuits intégrés de commande de source (non montrés). Le circuit de commande de grille 83 comprend une pluralité de circuits intégrés de commande de grille 831 à 835. Dans le panneau d'affichage à cristaux liquides, une couche de cristal liquide est formée entre deux substrats en verre. Le panneau d'affichage à cristaux liquides comprend m x n cellules de cristal liquide Clc agencées sous forme de tableau matriciel formé par chaque intersection des m lignes de données 84 et des n lignes de grille 85. Les lignes de données 84, les lignes de grille 85, les transistors à couches minces (TFT) et un condensateur de stockage Cst sont formés sur un substrat en verre inférieur du panneau d'affichage à cristaux liquides. La cellule de cristal liquide Clc est connectée au TFT et est pilotée par un champ électrique entre les électrodes de pixel 1 et une électrode commune 2. Une matrice de noir, un filtre de couleur et une électrode commune 2 sont formés sur un substrat en verre supérieur du panneau d'affichage à cristaux liquides. L'électrode commune 2 est formée sur le substrat en verre supérieur de façon à former une commande électrique verticale, telle qu'un mode nématique en hélice (TN) et un mode à alignement vertical (VA). L'électrode commune 2 et l'électrode de pixel 1 sont formées sur le substrat en verre supérieur de façon à former une commande électrique parallèle, telle qu'un mode de commutation dans le plan (IPS) et un mode de commutation de champ de franges fringe field switching (FFS). Des polariseurs ayant des axes optiques qui se croisent à angle droit sont respectivement fixés aux substrats en verre supérieur et inférieur. Des couches d'alignement pour fixer un angle de pré-inclinaison du cristal liquide dans une interface en contact avec le cristal liquide sont respectivement formées sur les substrats en verre supérieur et inférieur. Un écran d'affichage du panneau d'affichage à cristaux liquides est piloté par division en divisant l'écran d'affichage en une pluralité de blocs BLI à BL5 en fonction des signaux de commande de synchronisation de grille appliqués aux circuits intégrés de commande de grille 831 à 835. Lorsque le pourcentage d'insertion de données de noir est inférieur ou égal à 20 %, les blocs BLI à BL5 sont pilotés en 29165 PCYA 30 Se ambre 2008 - Page b sur 40 passant séquentiellement par une opération d'écriture de données, une opération de maintien de données et une opération d'insertion de noir, dans l'ordre cité. Lorsque le pourcentage d'insertion de données de noir est supérieur à 20 %, les blocs BL1 à BL5 sont pilotés en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, une opération d'insertion de noir et une opération de maintien de noir, dans l'ordre cité. Le contrôleur de synchronisation 81 reçoit des signaux de synchronisation, tels que des signaux de synchronisation verticale et horizontale Vsync et Hsync, un signal de validation de données DE, un signal d'horloge de point DCLK, un signal d'horloge fixe FCLK, et génère des signaux de commande pour commander une synchronisation de fonctionnement du circuit de commande de données 82 et du circuit de commande de grille 83. Ces signaux de commande comprennent un signal de commande de synchronisation de grille et un signal de commande de synchronisation de données. Le contrôleur de synchronisation 81 vérifie la fréquence de trame en temps réel pour détecter de ce fait des changements de la fréquence de trame. Lorsque la fréquence de trame diminue, le contrôleur de synchronisation 81 commande le signal de commande de synchronisation de grille pour réduire de ce fait le pourcentage d'insertion de données de noir. Lorsque la fréquence de trame augmente, le contrôleur de synchronisation 81 commande le signal de commande de synchronisation de grille pour augmenter de ce fait le pourcentage d'insertion de données de noir. Le contrôleur de synchronisation 81 délivre des données vidéo numériques RVB au circuit de commande de données 82. Le signal de commande de synchronisation de grille comprend une impulsion de déclenchement de grille GSP, un signal d'horloge de décalage de grille GSC, un 2 5 signal de validation de sortie de grille GOE, et ainsi de suite. L'impulsion de déclenchement de grille GSP est appliquée au premier circuit intégré de commande de grille 831 et indique une ligne de départ de balayage d'une opération de balayage de sorte que le premier circuit intégré de commande de grille 831 génère une première impulsion de grille. Le signal d'horloge de décalage de 30 grille GSC est un signal d'horloge pour décaler l'impulsion de déclenchement de grille GSP. Les registres à décalage des circuits intégrés de commande de grille 831 à 835 décalent l'impulsion de déclenchement de grille GSP et l'impulsion de grille vers un étage suivant sur un front montant du signal d'horloge de décalage de grille GSC. Les deuxième à cinquième circuits intégrés de commande de grille 832 à 835 35 reçoivent une dernière sortie du premier circuit intégré de commande de grille 831 en tant qu'impulsion de déclenchement de grille GSP et génèrent une première impulsion de grille. Le signal de validation de sortie de grille GOE est appliqué de manière indépendante aux circuits intégrés de commande de grille 831 à 835. Les 9165 FCYA 7 - 30 Septembre 2008 - Page 9 sur 40 circuits intégrés de commande de grille 831 à 835 délivrent une impulsion de grille pendant une période au niveau logique bas du signal de validation de sortie de grille GOE, c'est-à-dire, pendant une période de temps allant d'un instant immédiatement après un temps de descente d'une impulsion à un instant immédiatement avant un temps de montée d'une impulsion suivante. Les circuits intégrés de commande de grille 831 à 835 ne génèrent pas d'impulsion de grille pendant une période au niveau logique haut du signal de validation de sortie de grille GOE. Le signal de commande de synchronisation de données comprend une impulsion de déclenchement de source SSP, un signal d'horloge d'échantillonnage de source SSC, un signal de commande de polarité POL, un signal de validation de sortie de source SOE, et ainsi de suite. L'impulsion de déclenchement de source SSP indique un pixel de début dans une ligne horizontale dans laquelle des données seront affichées. Le signal d'horloge d'échantillonnage de source SSC dirige une opération de verrouillage des données vers le circuit de commande de données 82 sur la base d'un front montant ou descendant. Le signal de commande de polarité POL commande une polarité d'une tension de données vidéo analogique délivrée par le circuit de commande de données 82. Le signal de validation de sortie de source SOE commande une sortie du circuit intégré de commande de source. Le signal de commande de synchronisation de données peut en outre comprendre un signal de commande de pré-charge. Le circuit de commande de données 82 délivre des tensions de pré-charge positive et négative avant des tensions de données positive et négative en réponse au signal de commande de pré-charge de manière à réduire une largeur d'oscillation d'une tension analogique appliquée aux lignes de données 84. Un détecteur de fréquence de trame est monté à l'intérieur du contrôleur de synchronisation 81. Le détecteur de fréquence de trame effectue un comptage sur le signal de synchronisation verticale Vsync sur la base du signal d'horloge fixe FLCK pour détecter une fréquence de trame d'une image d'entrée actuelle. Le signal d'horloge fixe FLCK est un signal d'horloge toujours généré à une fréquence constante indépendamment de la fréquence de trame. Un oscillateur piloté par tension (VCO) monté à l'intérieur du contrôleur de synchronisation 81 peut générer le signal d'horloge fixe FLCK. Parce que les fréquences des signaux de synchronisation, tels que le signal d'horloge de point DCLK, le signal de synchronisation horizontale Hsync et le signal de validation de données, changent avec le signal de synchronisation verticale Vsync lorsque la fréquence de trame change, les signaux de synchronisation ne peuvent pas être utilisés en tant que signal de référence pour vérifier des changements de la fréquence de trame. Lorsque la fréquence de trame change, le contrôleur de synchronisation 81 commande le signal de commande de synchronisation de grille, en particulier, les synchronisations de 29165 R.OYA 7 - 30 Septe re 2006 - Page 10 sur 40 l'impulsion de déclenchement de grille GSP et les signaux de validation de sortie de grille GOE pour changer le pourcentage d'insertion de données de noir en fonction des changements de la fréquence de trame. Dans un autre mode de réalisation , le détecteur de fréquence de trame et un circuit de modulation de signal de synchronisation sont connectés à un contrôleur de synchronisation existant au lieu du contrôleur de synchronisation 81, et ainsi un signal de commande de synchronisation de grille et un signal de commande de synchronisation de données délivrés par le contrôleur de synchronisation existant peuvent être modulés en fonction de la fréquence de trame.
Chaque circuit intégré de commande de données du circuit de commande de données 82 comprend un registre à décalage, une bascule, un convertisseur numérique-analogique, une mémoire tampon de sortie, et ainsi de suite. Le circuit de commande de données 82 verrouille les données vidéo numériques RVB sous le contrôle du contrôleur de synchronisation 81. Après que le circuit de commande de données 82 ait délivré une tension de niveau de gris de noir générée en tant que tension de partage de charge ou tensions de pré-charge positive et négative aux lignes de données 84, les données vidéo numériques RVB sont converties en des tensions de compensation de gamma positive et négative analogiques en réponse au signal de commande de polarité POL pour générer des tensions de données analogiques positive et négative. Ensuite, les tensions de données analogiques positive et négative sont appliquées aux lignes de données 84. Le circuit de commande de données 82 délivre la tension de données aux lignes de données 84 pendant un temps de balayage des blocs BL1 à BL5 pilotés en tant que bloc d'écriture de données, et délivre la tension de niveau de gris de noir aux lignes de données 84 pendant un temps de balayage des blocs BL1 à BL5 pilotés en tant que bloc d'insertion de noir. Chacun des circuits intégrés de commande de grille 831 à 835 comprend un registre à décalage, un dispositif de décalage de niveau pour décaler un signal de sortie du registre à décalage à une largeur d'oscillation appropriée pour une commande de TFT de la cellule de cristal liquide, et une mémoire tampon de sortie connectée entre le dispositif de décalage de niveau et les lignes de grille 85. Les circuits intégrés de commande de grille 831 à 835 appliquent séquentiellement l'impulsion de grille aux lignes de grille 85 en réponse au signal de commande de synchronisation de grille. Les circuits intégrés de commande de grille 831 à 835 commandent les blocs BL1 à BL5 de sorte que les blocs BL1 à BL5 passent par une opération d'écriture de données, une opération de maintien de données, une opération d'insertion de noir et une opération de maintien de noir en réponse à l'impulsion de déclenchement de grille GSP et aux signaux de validation de sortie de grille GOE 1 à 29165 ROYA 7 - 30 Septembre 2008 - Fage GOE5 du signal de commande de synchronisation de grille qui changent en fonction des changements de la fréquence de trame. Le contrôleur de synchronisation 81 avec le circuit de commande de données 82 peut générer la tension de niveau de gris de noir appliquée aux cellules de cristal liquide du bloc d'insertion de noir. Le contrôleur de synchronisation 81 insère des données d'échelle de gris de noir numériques entre les données vidéo numériques RVB de manière à se synchroniser avec l'instant de balayage du bloc d'insertion de noir. Le circuit de commande de données 82 peut convertir les données d'échelle de gris de noir numériques en une tension de niveau de gris de noir analogique. En tant que procédé pour augmenter un rapport cyclique du signal de validation de sortie de source SOE ou du signal de commande de pré-charge, le contrôleur de synchronisation 81 peut charger la tension de niveau de gris de noir dans les cellules de cristal liquide du bloc d'insertion de noir. Dans ce cas, le contrôleur de synchronisation 81 selon le mode de réalisation génère une tension de niveau de gris de noir séparée en augmentant un temps d'écriture de la tension de partage de charge ou de la tension de pré-charge dans la cellule de cristal liquide pour l'effet d'insertion de noir de sorte qu'un effet de commande par impulsions puisse être obtenu à partir de la tension de partage de charge ou de la tension de pré-charge. La figure 9 est un schéma de formes d'onde montrant le signal de commande de synchronisation de grille montré sur la figure 8. Comme montré sur la figure 9, l'impulsion de déclenchement de grille GSP comprend une première impulsion PI et une deuxième impulsion P2 dans lesquelles un retard entre les impulsions change en fonction des changements du pourcentage d'insertion de données de noir. Une durée de la première impulsion PI est approximativement d'une période horizontale, et une durée de la deuxième impulsion P2 est approximativement de N périodes horizontales (où N est un entier égal ou supérieur à 2). Les circuits intégrés de commande de grille 831 à 835 décalent séquentiellement la première impulsion PI en réponse au signal d'horloge de décalage de grille GSC. Les blocs BL1 à BL5 commencent à être balayés par les circuits intégrés de commande de grille 831 à 835 qui commencent à fonctionner en réponse à la première impulsion PI, et fonctionnent en tant que bloc d'écriture de données. Dans les blocs BLI à BL5 fonctionnant en tant que bloc d'écriture de données, les impulsions de grille sont appliquées séquentiellement à chacune des lignes de grille. Les circuits intégrés de commande de grille 831 à 835 décalent séquentiellement la deuxième impulsion P2 en réponse au signal d'horloge de décalage de grille GSC. Les blocs BLI à BL5 commencent à être balayés par les circuits intégrés de commande de grille 831 à 835 qui commencent à fonctionner en réponse à la deuxième impulsion P2, et fonctionnent en tant que bloc d'insertion de 29165 ROYA 7 - 30 Septec.bre 190E - Page 12 sur 40 noir. Dans les blocs BLI à BL5 fonctionnant en tant que bloc d'insertion de noir, les impulsions de grille se superposent partiellement en fonction d'une relation entre la deuxième impulsion P2 de grande durée et le signal d'horloge de décalage de grille GSC généré pendant un cycle d'environ une période horizontale. Par exemple, dans les blocs BL1 à BL5 fonctionnant en tant que bloc d'insertion de noir, une impulsion de grille appliquée à une k-ième (où k est un entier positif) ligne de grille et une impulsion de grille appliquée à une (k+l)-ième ligne de grille peuvent se superposer partiellement. Du fait des signaux de validation de sortie de grille GOE1 à GOE5 appliqués de manière indépendante aux circuits intégrés de commande de grille 831 à 835, N impulsions de grille sont appliquées simultanément aux blocs d'insertion de noir BL1 à BL5 qui suivent les N impulsions de grille appliquées séquentiellement aux blocs d'écriture de données BL1 à BL5, et ensuite les N impulsions de grille sont appliquées séquentiellement aux blocs d'écriture de données BL1 à BL5. Les opérations décrites ci-dessus se répètent, et ainsi les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de données et les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'insertion de noir appliquent alternativement les impulsions de grille. Les signaux de validation de sortie de grille GOE1 à GOE5 sont décalés séquentiellement. Les signaux de validation de sortie de grille GOEI à GOE5 2 0 comprennent chacun une première période Tl pendant laquelle des opérations tout ou rien d'une sortie des circuits intégrés de commande de grille 831 à 835 balayant un bloc d'écriture de données sont pilotées, une deuxième période T2 pendant laquelle une sortie des circuits intégrés de commande de grille 831 à 835 balayant un bloc de maintien de données est coupée ou interompue, et une troisième période T3 25 pendant laquelle des opérations tout ou rien d'une sortie de grille des circuits intégrés de commande de grille 831 à 835 balayant un bloc d'insertion de noir sont pilotées. Pendant la première période Tl de chacun des signaux de validation de sortie de grille GOE1 à GOE5, le contrôleur de synchronisation 81 génère des impulsions des signaux de validation de sortie de grille GOE1 à GOE5 pendant chaque temps de 30 montée de l'impulsion de déclenchement de grille GSC. Pendant une période au niveau logique bas entre les impulsions, les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de données génèrent des impulsions de grille. Par conséquent, pendant la première période T1, les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de données décalent l'impulsion de 35 déclenchement de grille GSP pendant chaque temps de montée du signal d'horloge de décalage de grille GSC pour appliquer séquentiellement l'impulsion de grille aux lignes de grille. Les circuits intégrés de commande de grille 831 à 835 appliquent la tension de données analogique synchronisée avec les impulsions de grille appliquées 29165 ROYA - 3^ Septee:re 1308 - Page :3 sur 40 au bloc d'écriture de données aux lignes de données. Par conséquent, les cellules de cristal liquide du bloc d'écriture de données sont chargées à la tension de données analogique. Pendant la deuxième période T2 de chacun des signaux de validation de sortie de grille GOEI à GOE5, le contrôleur de synchronisation 81 génère les signaux de validation de sortie de grille GOE1 à GOE5 sous la forme d'une tension continue (DC) de niveau logique haut. Par conséquent, les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de données ne génèrent pas l'impulsion de grille. Pendant la deuxième période T2, les circuits intégrés de commande de grille 831 à 835 délivrent la tension de données analogique à écrire sur un autre bloc d'écriture de données et la tension de niveau de gris de noir à charger dans les cellules de cristal liquide du bloc d'écriture de noir. Pendant la troisième période T3 de chacun des signaux de validation de sortie de grille GOE1 à GOE5, le contrôleur de synchronisation 81 génère des impulsions des signaux de validation de sortie de grille GOE1 à GOE5 avec une durée correspondant à environ N périodes horizontales (par exemple, 4 périodes horizontales sur la figure 10) dans les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de noir pendant l'application séquentielle des impulsions de grille aux 4 lignes de grille du bloc d'écriture de données. Par conséquent, pendant la troisième période T3, les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de noir ne délivrent pas l'impulsion de grille, et les impulsions de grille sont appliquées séquentiellement aux lignes de grille du bloc d'écriture de données. Alors que les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de noir ne délivrent pas l'impulsion de grille pendant la troisième période T3, les registres à décalage à l'intérieur des circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de noir décalent l'impulsion de déclenchement de grille GSP d'environ 4 périodes horizontales vers un étage suivant. Le contrôleur de synchronisation 81 maintient les signaux de validation de sortie de grille GOE1 à GOE5 à une tension de niveau logique bas pendant environ une période horizontale qui suit les impulsions avec la durée correspondant à 4 périodes horizontales. Les circuits intégrés de commande de grille 831 à 835 balayant le bloc d'écriture de noir délivrent simultanément les impulsions de grille, qui se superposent partiellement et sont décalées dans les registres à décalage intérieurs, vers les 4 lignes de grille, et les circuits intégrés de commande de données délivrent simultanément les tensions d'échelle de gris de noir synchronisées avec les impulsions de grille. Les figures 11A à 11D sont des schémas montrant des changements de pourcentage d'insertion de données de noir en fonction d'une fréquence de trame. 29188 ROYA - 30 Septembre 2008 - Page 19 sur 4C Comme montré sur les figures 11A à 11D, dans le cas où les 5 circuits intégrés de commande de grille 831 à 835 divisent un écran d'affichage en 5 blocs BL1 à BL5 et commandent par division l'écran d'affichage, chacun des blocs BL1 à BL5 est piloté par division dans le temps pendant 5 périodes de sous-trame SF1 à SF5 d'une période d'une trame. La figure 11A montre le cas dans lequel les 5 blocs BL1 à BL5 sont pilotés avec un pourcentage d'insertion de données de noir de 20 %. Une période de première sous-trame SF1 d'une période de N-ième trame débute et, en même temps, le contrôleur de synchronisation 8 1 délivre la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et le signal de première période Tl du premier signal de validation de sortie de grille GOE1 au premier circuit intégré de commande de grille 831 balayant le premier bloc BLI. Une différence de temps entre les première et deuxième impulsions Pl et P2 de l'impulsion de déclenchement de grille GSP est approximativement d'une période de 4 sous-trames. L'impulsion de déclenchement de grille GSP générée pendant une période de (N-1)-ième trame est décalée vers le deuxième circuit intégré de commande de grille 832 par le premier circuit intégré de commande de grille 831. Par conséquent, la période de première sous-trame SF1 de la période de N-ième trame débute et, en même temps, la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et le signal de troisième période T3 du deuxième signal de validation de sortie de grille GOE2 sont délivrés au deuxième circuit intégré de commande de grille 832. Pendant la période de première sous-trame SF1, alors que le premier bloc BL1 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de données analogique pour le premier bloc BL1. Alors que le deuxième bloc BL2 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le deuxième bloc BL2. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du 29165 ROYA 7 - 30 Septembre 5 0 - Faae 15 sur 40 quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de première sous-trame SF1, les premier, troisième, quatrième et cinquième blocs BL1, BL3, BL4 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et le deuxième bloc BL2 fonctionne en tant que bloc d'écriture de noir chargé à la tension de niveau de gris de noir. Pendant la période de deuxième sous-trame SF2, le premier bloc BLl est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOEI coupant une sortie de l'impulsion de grille. Alors que le deuxième bloc BL2 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de données analogique pour le deuxième bloc BL2. Alors que le troisième bloc BL3 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le troisième bloc BL3. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 de la période de (N-1 )-ième trame en fonction du signal de deuxième période T2 du quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de deuxième sous-trame SF2, les premier, deuxième, quatrième et cinquième blocs BLI, BL2, BL4 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et le troisième bloc BL3 fonctionne en tant que bloc d'écriture de noir chargé à la tension de niveau de gris de noir. 29165 ROTA , Septerntr, 200 - Page 16 sur 46.
Pendant la période de troisième sous-trame SF3, le premier bloc BL1 est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOE1 coupant une sortie de l'impulsion de grille. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous-trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Alors que le troisième bloc BL3 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de données analogique pour le troisième bloc BL3. Alors que le quatrième bloc BL4 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le quatrième bloc BL4. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de troisième sous-trame SF3, les premier, deuxième, troisième et cinquième blocs BU, BL2, BL3 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et le quatrième bloc BL4 fonctionne en tant que bloc d'écriture de noir chargé à la tension de niveau de gris de noir. Pendant la période de quatrième sous-trame SF4, le premier bloc BLI est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOE1 coupant une sortie de l'impulsion de grille. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous-trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Alors que le quatrième bloc BL4 est balayé par des impulsions de grille générées séquentiellement dans chacune des 29165 ROYA 7 - 30 Septembre 2008 - Page 17 sur 40 lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période TI du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de données analogique pour le quatrième bloc BL4. Alors que le cinquième bloc BL5 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le cinquième bloc BL5. Par conséquent, pendant la période de quatrième sous-trame SF4, les premier à quatrième blocs BLI à BL4 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et le cinquième bloc BL5 fonctionne en tant que bloc d'écriture de noir chargé à la tension de niveau de gris de noir. Pendant la période de cinquième sous-trame SF5, alors que le premier bloc BL1 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le premier bloc BL1. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous-trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 en fonction du signal de deuxième période T2 du quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Alors que le cinquième bloc BL5 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période TI du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de données analogique pour le cinquième bloc BL5. Par conséquent. pendant la période de cinquième sous-trame SF5, les deuxième à cinquième blocs BL2 à BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et le premier bloc BLI fonctionne en tant que bloc d'écriture de noir chargé à la tension de niveau de gris de noir. 29165 ROYA 7 - 30 Septembre 3 ^_JE - Eaae lE sur 10 Une forme d'onde de la figure 9 présente un signal de commande de synchronisation de grille appliqué lorsque chacun des blocs BL1 à BL5 fonctionne selon la commande montrée sur la figure 11A. Chacun des blocs BLI à BL5 est chargé à la tension de niveau de gris de noir pendant une période de temps correspondant à 1/5 d'une période d'une trame en fonction du signal de commande de synchronisation de grille des figures 9 et 11A généré par le contrôleur de synchronisation 81. Autrement dit, les blocs BL1 à BL5 montrés sur la figure 11A sont pilotés au pourcentage d'insertion de données de noir de 20 %. La figure 11 B montre le cas dans lequel les blocs BL1 à BL5 sont pilotés à un pourcentage d'insertion de données de noir de 40 %. Comme montré sur la figure 11B, la période de première sous-trame SF1 de la période de n-ième trame débute et, en même temps, le contrôleur de synchronisation 81 délivre la première impulsion PI de l'impulsion de déclenchement de grille GSP et le signal de première période Tl du premier signal de validation de sortie de grille GOE I au premier circuit intégré de commande de grille 831 balayant le premier bloc BL1. Une différence de temps entre les première et deuxième impulsions P 1 et P2 de l'impulsion de déclenchement de grille GSP est approximativement égale à une période de 3 sous-trames. L'impulsion de déclenchement de grille GSP générée pendant la période de (N-1)-ième trame est décalée vers le troisième circuit intégré de commande de grille 833 par l'intermédiaire des premier et deuxième circuits intégrés de commande de grille 831 et 832. Par conséquent, la période de première sous-trame SF1 de la période de N-ième trame débute et, en même temps, la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et le signal de troisième période T3 du troisième signal de validation de sortie de grille GOE3 sont délivrés au troisième circuit intégré de commande de grille 833. Pendant la période de première sous-trame SF1, alors que le premier bloc BL1 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du premier signal de validation de sortie de grille GOE 1, les circuits intégrés de commande de données chargent la tension de données analogique pour le premier bloc BL1. Pendant la période de première sous-trame SF1, le deuxième signal de validation de sortie de grille GOE2 est appliqué au deuxième circuit intégré de commande de grille 832 sous la forme d'une tension continue de niveau logique haut maintenu comme un signal de deuxième période T2. Par conséquent, le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du deuxième signal de validation de sortie de grille GOE2 sous la forme d'une tension continue d'un niveau logique 29165 ROYA 7 - 30 Sep*_errbrP - Page 19 sur 40 haut maintenu. Alors que le troisième bloc BL3 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le troisième bloc BL3. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de première sous-trame SF1, les premier, quatrième et cinquième blocs BL1, BL4 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les deuxième et troisième blocs BL2 et BL3 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de deuxième sous-trame SF2, le premier bloc BL1 est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOE1 coupant une sortie de l'impulsion de grille. Alors que le deuxième bloc BL2 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de données analogique pour le deuxième bloc BL2. Pendant la période de deuxième sous-trame SF2, le troisième signal de validation de sortie de grille GOE3 est appliqué au troisième circuit intégré de commande de grille 833 sous la forme d'une tension continue de niveau logique haut maintenu comme le signal de deuxième période T2. Par conséquent, le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée pendant la période de première sous-trame SF1 en fonction du troisième signal continu de validation de sortie de grille GOE3 de niveau logique haut maintenu. Alors que le quatrième bloc BL4 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de 29165 ROYA 7 - 30 Septerntr 2008 - Page 20 sur 40 niveau de gris de noir pour le quatrième bloc BL4. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de deuxième sous-trame SF2, les premier, deuxième et cinquième blocs BLI, BL2 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les troisième et quatrième blocs BL3 et BL4 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de troisième sous-trame SF3, le premier bloc BL1 est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOE1 coupant une sortie de l'impulsion de grille. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous-trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Alors que le troisième bloc BL3 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de données analogique pour le troisième bloc BL3. Pendant la période de troisième sous-trame SF3, le quatrième signal de validation de sortie de grille GOE4 est appliqué au quatrième circuit intégré de commande de grille 834 sous la forme d'une tension continue de niveau logique haut maintenu comme le signal de deuxième période T2. Par conséquent, le quatrième bloc BL4 est maintenu à la tension de niveau de gris de noir chargée pendant la période de deuxième sous-trame SF2 en fonction du quatrième signal continu de validation de sortie de grille GOE4 de niveau logique haut maintenu. Alors que le cinquième bloc BL5 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le cinquième bloc BL5. Par conséquent, pendant la période de troisième sous-trame SF3, les premier à troisième blocs BL1 à BL3 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les quatrième et 29165 P -- 30 Septemwre 2906 - Page 21 sur 4C cinquième blocs BL4 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de quatrième sous-trame SF4, alors que le premier bloc BL1 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le premier bloc BL1. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous- trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Alors que le quatrième bloc BL4 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de données analogique pour le quatrième bloc BL4. Pendant la période de quatrième sous-trame SF4, le cinquième signal de validation de sortie de grille GOE5 est appliqué au cinquième circuit intégré de commande de grille 835 sous la forme d'une tension continue de niveau logique haut maintenu comme le signal de deuxième période T2. Par conséquent, le cinquième bloc BL5 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF3 en fonction du cinquième signal continu de validation de sortie de grille GOE5 de niveau logique haut maintenu. Par conséquent, pendant la période de quatrième sous-trame SF4, les deuxième à quatrième blocs BL2 à BL4 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les premier et cinquième blocs BL1 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de cinquième sous-trame SF5, le premier signal de validation de sortie de grille GOEI est appliqué au premier circuit intégré de commande de grille 831 sous la forme d'une tension continue de niveau logique haut maintenu comme le signal de deuxième période T2. Par conséquent, le premier bloc BLI est maintenu à la tension de niveau de gris de noir chargée pendant la période de quatrième sous-trame SF4 en fonction du premier signal continu de validation de sortie de grille GOE 1 de niveau logique haut maintenu. Alors que le deuxième bloc 291E5 RCYA. - 30 Se ombre 20'08 - Paye 22 sur 40 BL2 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le deuxième bloc BL2. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 en fonction du signal de deuxième période T2 du quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Alors que le cinquième bloc BL5 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de données analogique pour le cinquième bloc BL5. Par conséquent, pendant la période de cinquième sous-trame SF5, les troisième à cinquième blocs BL3 à BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les premier et deuxième blocs BLI et BL2 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pour commander les blocs BLI à BL5 selon la commande montrée sur la figure 11B, le contrôleur de synchronisation 81 amène une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP sur la figure 11B à être inférieure à une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP de la forme d'onde de la figure 9. En outre, le contrôleur de synchronisation 81 doit attribuer une période à une tension de niveau logique haut pour le maintien de noir pendant la période restante (c'est-à-dire, pendant une période entre le signal de troisième période T3 et le signal de première période T1 dans les signaux de validation de sortie de grille GOEI à GOE5) obtenu en réduisant la valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP. Chacun des blocs BLI à BL5 montrés sur la figure 11B est chargé à la tension de niveau de gris de noir pendant une période correspondant à 2/5 d'une période d'une trame en fonction du signal de commande de synchronisation de grille dont la synchronisation est pilotée par le contrôleur de synchronisation 81. Autrement dit, les blocs BL1 à BL5 montrés sur la figure II B sont pilotés à un pourcentage d'insertion de données de noir de 40 %. 29165 ROYA 7 - 30 Septembre 2008 -Page 23 sur 40 La figure 11C montre le cas dans lequel les blocs BLI à BL5 sont pilotés à un pourcentage d'insertion de données de noir de 60 %. Comme montré sur la figure 11C, la période de première sous-trame SF1 de la période de N-ième trame débute et, en même temps, le contrôleur de synchronisation 81 délivre la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et le signal de première période TI du premier signal de validation de sortie de grille GOE1 au premier circuit intégré de commande de grille 831 balayant le premier bloc BL1. Une différence de temps entre les première et deuxième impulsions P1 et P2 de l'impulsion de déclenchement de grille GSP est approximativement d'une période de deux sous-trames. L'impulsion de déclenchement de grille GSP générée pendant la période de (N-1)-ième trame est décalée vers le quatrième circuit intégré de commande de grille 834 par les premier à troisième circuits intégrés de commande de grille 831 à 833. Par conséquent, la période de première sous-trame SF1 de la période de N-ième trame débute et, en même temps, la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et le signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4 sont délivrés au quatrième circuit intégré de commande de grille 834. Pendant la période de première sous-trame SF1, alors que le premier bloc BL1 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période TI du premier signal de validation de sortie de grille GOEI, les circuits intégrés de commande de données chargent la tension de données analogique pour le premier bloc BL1. Le deuxième signal de validation de sortie de grille GOE2 est maintenu à une tension de niveau logique haut comme le signal de deuxième période T2 pendant une période de temps allant d'un début de la période de cinquième sous-trame SF5 de la période de (N- 1)-ième trame à une fin de la période de première sous-trame SF1 de la période de N-ième trame. La période de première sous-trame SF1 débute et, en même temps, le troisième signal de validation de sortie de grille GOE3 est généré sous la forme d'une tension de niveau logique haut. Le troisième signal de validation de sortie de grille GOE3 est maintenu à la tension de niveau logique haut jusqu'à ce que la période de deuxième sous-trame SF2 se termine. Par conséquent, pendant la période de première sous-trame SF1, le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame en fonction du deuxième signal de validation de sortie de grille GOE2. Le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du troisième signal de validation de sortie de grille GOE3. Alors que le quatrième bloc BL4 est balayé par les impulsions de grille se superposant toutes les 2910` FCYA - 3C SeptFmrre 2008 - Page 24 sur 40 N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le quatrième bloc BL4. Le cinquième bloc BL5 est maintenu à la tension de données analogique chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du signal de deuxième période T2 du cinquième signal de validation de sortie de grille GOE5 coupant une sortie de l'impulsion de grille. Par conséquent, pendant la période de première sous-trame SF1, les premier et cinquième blocs BL1 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les deuxième, troisième et quatrième blocs BL2, BL3 et BL4 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de deuxième sous-trame SF2, le premier bloc BL1 est maintenu à la tension de données analogique chargée pendant la période de première sous-trame SF1 en fonction du signal de deuxième période T2 du premier signal de validation de sortie de grille GOEI coupant une sortie de l'impulsion de grille. Alors que le deuxième bloc BL2 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de données analogique pour le deuxième bloc BL2. Le troisième signal de validation de sortie de grille GOE3 est maintenu à une tension de niveau logique haut comme le signal de deuxième période T2 pendant une période de temps allant d'un début de la période de première sous-trame SF1 à une fin de la période de deuxième sous-trame SF2. Le quatrième signal de validation de sortie de grille GOE4 est maintenu à une tension de niveau logique haut comme le signal de deuxième période T2 pendant une période de temps allant d'un début de la période de deuxième sous-trame SF2 à une fin de la période de troisième sous-trame SF3. Par conséquent, pendant la période de deuxième sous-trame SF2, le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du troisième signal de validation de sortie de grille GOE3. Le quatrième bloc BL4 est maintenu à la tension de niveau de gris de noir chargée pendant la période de première sous-trame SF1 en fonction du quatrième signal de validation de sortie de grille GOE4. Alors que le cinquième bloc BL5 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de 2910 P YA % - 30 Septembre 2003 - Page t_ _,.r 40 commande de données chargent la tension de niveau de gris de noir pour le cinquième bloc BL5. Par conséquent, pendant la période de deuxième sous-trame SF2, les premier et deuxième blocs BL1 et BL2 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les troisième à cinquième blocs BL3 à BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de troisième sous-trame SF3, alors que le premier bloc BL1 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le premier bloc BL1. Le deuxième bloc BL2 est maintenu à la tension de données analogique chargée pendant la période de deuxième sous-trame SF2 en fonction du signal de deuxième période T2 du deuxième signal de validation de sortie de grille GOE2 coupant une sortie de l'impulsion de grille. Alors que le troisième bloc BL3 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de données analogique pour le troisième bloc BL3. Alors que le quatrième bloc BL4 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le quatrième bloc BL4. Le cinquième bloc BL5 est maintenu à la tension de niveau de gris de noir chargée pendant la période de deuxième sous-trame SF2 en fonction du cinquième signal de validation de sortie de grille GOE5. Par conséquent, pendant la période de troisième sous-trame SF1, les deuxième et troisième blocs BL2 et BL3 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les premier, quatrième et cinquième blocs BL1, BL4 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Le premier signal de validation de sortie de grille GOE1 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de quatrième sous-trame SF4 à une fin de la période de cinquième sous-trame SF5. Par conséquent, le premier bloc BL1 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF3 en fonction 29165 ROYr, 7 - 30 Septembre 2008 - Page 26 sur 40 du premier signal de validation de sortie de grille GOE1, qui est maintenu à la tension de niveau logique haut, pendant la période de quatrième sous-trame SF4. Alors que le deuxième bloc BL2 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le deuxième bloc BL2. Le troisième bloc BL3 est maintenu à la tension de données analogique chargée pendant la période de troisième sous-trame SF3 en fonction du signal de deuxième période T2 du troisième signal de validation de sortie de grille GOE3 coupant une sortie de l'impulsion de grille. Alors que le quatrième bloc BL4 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P i de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de données analogique pour le quatrième bloc BL4. Alors que le cinquième bloc BL5 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le cinquième bloc BL5. Par conséquent, pendant la période de quatrième sous-trame SF4, les troisième et quatrième blocs BL3 et BL4 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les premier, deuxième et cinquième blocs BLI, BL2 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Le premier signal de validation de sortie de grille GOEI est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de quatrième sous-trame SF4 à une fin de la période de cinquième sous-trame SF5. Le deuxième signal de validation de sortie de grille GOE2 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de cinquième sous-trame SF5 à une fin d'une période de première sous-trame SF1 d'une période de (N+I)-ième trame. Par conséquent, le premier bloc BL1 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF3 en fonction du premier signal de validation de sortie de grille GOEI, qui est maintenu à la tension de niveau logique haut, pendant la période de cinquième sous-trame SF5, et le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de quatrième sous-trame SF4 en 29:E5 RCYA 7 - 3C Septembre 2008 - Page 27 sur 40 fonction du deuxième signal de validation de sortie de grille GOE2, qui est maintenu à la tension de niveau logique haut, pendant la période de cinquième sous-trame SF5. Alors que le troisième bloc BL3 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le troisième bloc BL3. Le quatrième bloc BL4 est maintenu à la tension de données analogique chargée pendant la période de quatrième sous-trame SF4 en fonction du signal de deuxième période T2 du quatrième signal de validation de sortie de grille GOE4 coupant une sortie de l'impulsion de grille. Alors que le cinquième bloc BL5 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de données analogique pour le cinquième bloc BL5. Par conséquent, pendant la période de cinquième sous-trame SF5, les quatrième et cinquième blocs BL4 et BL5 fonctionnent en tant que bloc d'écriture de données chargé ou maintenu à la tension de données, et les premier à troisième blocs BL1 à BL3 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pour commander les blocs BL1 à BL5 selon la commande montrée sur la figure 11C, le contrôleur de synchronisation 81 amène une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP de la figure Il c à être inférieure à une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP dans la forme d'onde générée selon la commande de la figure 11B. En outre, le contrôleur de synchronisation 81 doit attribuer une période à une tension de niveau logique haut pour le maintien de noir pendant la période restante (c'est-à-dire, pendant une période entre le signal de troisième période T3 et le signal de première période Tl dans les signaux de validation de sortie de grille GOE1 à GOE5) obtenus en réduisant la valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP. Chacun des blocs BLI à BL5 montrés sur la figure 11C est chargé à la tension de niveau de gris de noir pendant une période correspondant à 3/5 de la période d'une trame en fonction du signal de commande de synchronisation de grille dont la synchronisation est pilotée par le contrôleur de synchronisation 81. Autrement dit, les blocs BL1 à BL5 montrés sur la figure 11C sont pilotés à un pourcentage d'insertion de données de noir de 60 %. 29165 RO]'r epte:aS'_ 2008 ù Page 28 sur 40 La figure 1 ID montre le cas dans lequel les blocs BLI à BL5 sont pilotés à un pourcentage d'insertion de données de noir de 80 %. Comme montré sur la figure 11D, la période de première sous-trame SFl de la période de N-ième trame débute et, en même temps, le contrôleur de synchronisation 81 délivre la première impulsion PI de l'impulsion de déclenchement de grille GSP et le signal de première période TI du premier signal de validation de sortie de grille GOE1 au premier circuit intégré de commande de grille 831 balayant le premier bloc BL1. Une différence de temps entre les première et deuxième impulsions P1 et P2 de l'impulsion de déclenchement de grille
GSP est approximativement d'une période d'une sous-trame. L'impulsion de déclenchement de grille GSP générée pendant la période de (N-1)-ième trame est décalée vers le cinquième circuit intégré de commande de grille 835 par les premier à quatrième circuits intégrés de commande de grille 831 à 834. Par conséquent, la période de première sous-trame SF1 de la période de N-ième trame débute et, en même temps, la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et le signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5 sont délivrés au cinquième circuit intégré de commande de grille 835. Pendant la période de première sous-trame SF1, alors que le premier bloc BL1 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P 1 de l'impulsion de déclenchement de grille GSP et du signal de première période TI du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de données analogique pour le premier bloc BLI. Le deuxième signal de validation de sortie de grille GOE2 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame à une fin de la période de première sous- trame SF1 de la période de N-ième trame. Le troisième signal de validation de sortie de grille GOE3 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame à une fin de la période de deuxième sous-trame SF2 de la période de N-ième trame. Le quatrième signal de validation de sortie de grille GOE4 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de première sous-trame SF 1 à une fin de la période de troisième sous-trame SF3. Par conséquent, pendant la période de première sous-trame SF1, le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF3 de la période de (N-1)-ième trame en fonction du deuxième signal de validation de sortie de grille GOE2. Le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée 29165 ROYA 7 - 30 Septembre 2008 - Page 29 sur 40 pendant la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame en fonction du troisième signal de validation de sortie de grille GOE3. Le quatrième bloc BL4 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du quatrième signal de validation de sortie de grille GOE4. Alors que le cinquième bloc BL5 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le cinquième bloc BL5. Par conséquent, pendant la période de première sous-trame SF1, le premier bloc BL1 fonctionne en tant que bloc d'écriture de données chargé à la tension de données, et les deuxième à cinquième blocs BL2 à BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir.
Pendant la période de deuxième sous-trame SF2, alors que le premier bloc BL1 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du premier signal de validation de sortie de grille GOE1, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le premier bloc BL1. Alors que le deuxième bloc BL2 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion Pl de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de données analogique pour le deuxième bloc BL2. Le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée pendant la période de quatrième sous-trame SF4 de la période de (N-1)-ième trame en fonction du troisième signal de validation de sortie de grille GOE3 qui est maintenu à une tension de niveau logique haut. Le quatrième bloc BL4 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du quatrième signal de validation de sortie de grille GOE4. Le cinquième signal de validation de sortie de grille GOE5 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de deuxième sous-trame SF2 à une fin de la période de quatrième sous- trame SF4. Par conséquent, le cinquième bloc BL5 est maintenu à la tension de niveau de gris de noir chargée pendant la période de première sous-trame SF1 en fonction du cinquième signal de validation de sortie de grille GOE5 qui est maintenu à la tension de niveau logique haut. Par conséquent, pendant la période de 29165 PCYA 7 - 30 Septembre 2008 - Page 30 sur 40 deuxième sous-trame SF2, le deuxième bloc BL2 fonctionne en tant que bloc d'écriture de données chargé à la tension de données, et les premier, troisième, quatrième et cinquième blocs BL1, BL3, BL4 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir.
Le premier signal de validation de sortie de grille GOE1 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de troisième sous-trame SF3 à une fin de la période de cinquième sous-trame SF5. Par conséquent, le premier bloc BL1 est maintenu à la tension de niveau de gris de noir chargée pendant la période de deuxième sous-trame SF2 en fonction du premier signal de validation de sortie de grille GOEI pendant la période de troisième sous-trame SF3. Alors que le deuxième bloc BL2 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du deuxième signal de validation de sortie de grille GOE2, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le deuxième bloc BL2. Alors que le troisième bloc BL3 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion PI de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de données analogique pour le troisième bloc BL3. Le quatrième bloc BL4 est maintenu à la tension de niveau de gris de noir chargée pendant la période de cinquième sous-trame SF5 de la période de (N-1)-ième trame en fonction du quatrième signal de validation de sortie de grille GOE4 qui est maintenu à la tension de niveau logique haut. Le cinquième bloc BL5 est maintenu à la tension de niveau de gris de noir chargée pendant la période de première sous-trame SF1 en fonction du cinquième signal de validation de sortie de grille GOE5 qui est maintenu à la tension de niveau logique haut. Par conséquent, pendant la période de troisième sous-trame SF3, le troisième bloc BL3 fonctionne en tant que bloc d'écriture de données chargé à la tension de données, et les premier, deuxième, quatrième et cinquième blocs BL1, BL2, BL4 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de quatrième sous-trame SF4, le premier bloc BL1 est maintenu à la tension de niveau de gris de noir chargée pendant la période de deuxième sous-trame SF2 en fonction du premier signal de validation de sortie de grille GOEI qui est maintenu à la tension de niveau logique haut. Le deuxième signal de validation de sortie de grille GOE2 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de quatrième sous-trame SF4 à une fin de la période de première sous-trame SF1 de la période de RC:'r1 7 - EO S ertern re - Page 31 sur 40 (N+1)-ième trame. Par conséquent, le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF3 en fonction du deuxième signal de validation de sortie de grille GOE2 pendant la période de quatrième sous-trame SF4. Alors que le troisième bloc BL3 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du troisième signal de validation de sortie de grille GOE3, les circuits intégrés de commande de données chargent la tension de niveau de gris de noir pour le troisième bloc BL3. Alors que le quatrième bloc BL4 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de données analogique pour le quatrième bloc BL4. Le cinquième bloc BL5 est maintenu à la tension de niveau de gris de noir chargée pendant la période de première sous-trame SF1 en fonction du cinquième signal de validation de sortie de grille GOE5 qui est maintenu à la tension de niveau logique haut. Par conséquent, pendant la période de quatrième sous-trame SF4, le quatrième bloc BL4 fonctionne en tant que bloc d'écriture de données chargé à la tension de données, et les premier, deuxième, troisième et cinquième blocs BL1, BL2, BL3 et BL5 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pendant la période de cinquième sous-trame SF5, le premier bloc BL1 est maintenu à la tension de niveau de gris de noir chargée pendant la période de deuxième sous-trame SF2 en fonction du premier signal de validation de sortie de grille GOE1 qui est maintenu à la tension de niveau logique haut. Le deuxième bloc BL2 est maintenu à la tension de niveau de gris de noir chargée pendant la période de troisième sous-trame SF31 en fonction du deuxième signal de validation de sortie de grille GOE2 qui est maintenu à la tension de niveau logique haut. Le troisième signal de validation de sortie de grille GOE3 est maintenu à une tension de niveau logique haut pendant une période de temps allant d'un début de la période de cinquième sous-trame SF5 à une fin de la période de deuxième sous-trame SF2 de la période de (N+l)-ième trame. Le troisième bloc BL3 est maintenu à la tension de niveau de gris de noir chargée pendant la période de quatrième sous-trame SF4 en fonction du troisième signal de validation de sortie de grille GOE3. Alors que le quatrième bloc BL4 est balayé par les impulsions de grille se superposant toutes les N lignes en fonction de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP et du signal de troisième période T3 du quatrième signal de validation de sortie de grille GOE4, les circuits intégrés de commande de données chargent la tension de 29165 GOYA 7 - 30 Septembre 2008 - Page 32 sur 40 niveau de gris de noir pour le quatrième bloc BL4. Alors que le cinquième bloc BL5 est balayé par des impulsions de grille générées séquentiellement dans chacune des lignes en fonction de la première impulsion P1 de l'impulsion de déclenchement de grille GSP et du signal de première période Tl du cinquième signal de validation de sortie de grille GOE5, les circuits intégrés de commande de données chargent la tension de données analogique pour le cinquième bloc BL5. Par conséquent, pendant la période de cinquième sous-trame SF5, le cinquième bloc BL5 fonctionne en tant que bloc d'écriture de données chargé à la tension de données, et les premier à quatrième blocs BLI à BL4 fonctionnent en tant que bloc d'écriture de noir chargé ou maintenu à la tension de niveau de gris de noir. Pour commander les blocs BLI à BL5 selon la commande montrée sur la figure 11D, le contrôleur de synchronisation 81 amène une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP sur la figure 11D à être inférieure à une valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP dans la forme d'onde générée selon la commande de la figure 11C. En outre, le contrôleur de synchronisation 81 doit attribuer une période à une tension de niveau logique haut pour le maintien de noir pendant la période restante (c'est-à-dire, pendant une période entre le signal de troisième période T3 et le signal de première période T1 dans les signaux de validation de sortie de grille GOEI à GOE5) obtenu en réduisant la valeur de retard de la deuxième impulsion P2 de l'impulsion de déclenchement de grille GSP. Chacun des blocs BL1 à BL5 montrés sur la figure I l D est chargé à la tension de niveau de gris de noir pendant une période correspondant à 4/5 de la période d'une trame en fonction du signal de commande de synchronisation de grille dont la synchronisation est pilotée par le contrôleur de synchronisation 81. Autrement dit, les blocs BLI à BL5 montrés sur la figure 11D sont pilotés à un pourcentage d'insertion de données de noir de 80 %. Bien que les figures II A à 'ID aient illustré et décrit la commande des blocs BLI à BL5 lorsque le pourcentage d'insertion de données de noir change à 20 %, 40 %, 60 % et 80 %, le mode de réalisation n'est pas limité à la plage ci-dessus du pourcentage d'insertion de données de noir. Par exemple, le mode de réalisation peut fixer le pourcentage d'insertion de données de noir de la même manière que sur la figure 7 en augmentant le nombre de circuits intégrés de commande de données et en commandant la synchronisation du signal de commande de synchronisation de grille par le contrôleur de synchronisation 81. La figure 12 est un organigramme montrant séquentiellement un procédé de pilotage de l'afficheur à cristaux liquides selon un mode de réalisation . Comme montré sur la figure 12, le contrôleur de synchronisation 81 compte le signal de 29165 POYA 7 30 Septembre 2008 - Page 33 sur 40 34 synchronisation verticale Vsync sur la base du signal d'horloge fixe FCLK pour vérifier une fréquence de trame en temps réel à l'étape SI. S'il n'y a aucun changement d'une fréquence de trame d'une image d'entrée actuelle à l'étape S2, le contrôleur de synchronisation 81 maintient un pourcentage 5 d'insertion de données de noir actuel sans changement à l'étape S3. Si une fréquence de trame de l'image d'entrée actuelle diminue à l'étape S4, le contrôleur de synchronisation 81 diminue un pourcentage d'insertion de données de noir actuel à l'étape S5 de manière à maintenir un scintillement à un niveau bas. Comme décrit ci-dessus, lorsque la fréquence de trame diminue, le contrôleur de 10 synchronisation 81 réduit une différence de temps entre les première et deuxième impulsions P1 et P2 de l'impulsion de déclenchement de grille GSP et réduit la valeur de retard du signal de deuxième période T2 des signaux de validation de sortie de grille GOE1 à GOE5, et réduit ainsi le temps d'écriture de la tension de niveau de gris de noir dans les limites de la période d'une trame.
15 Si une fréquence de trame de l'image d'entrée actuelle augmente à l'étape S6, le contrôleur de synchronisation 81 augmente le pourcentage d'insertion de données de noir actuel à l'étape S7 de manière à obtenir l'effet impulsionnel dans la mesure satisfaisante où un phénomène de flou de mouvement ne se produit pas dans une image animée. Lorsque la fréquence de trame augmente après une diminution de la 20 fréquence de trame, le contrôleur de synchronisation 81 augmente une différence de temps entre les première et deuxième impulsions P l et P2 de l'impulsion de déclenchement de grille GSP et augmente la valeur de retard du signal de deuxième période T2 des signaux de validation de sortie de grille GOE1 à GOE5, et augmente ainsi un temps d'écriture de la tension de niveau de gris de noir dans les limites de la 25 période d'une trame. Comme décrit ci-dessus, l'afficheur à cristaux liquides et le procédé de pilotage du susdit selon le mode de réalisation réduisent un pourcentage d'insertion de données de noir en vérifiant une fréquence de trame de l'afficheur à cristaux liquides piloté par insertion de données de noir en temps réel et en commandant une 3 0 synchronisation d'un signal de commande de synchronisation de grille lorsque la fréquence de trame diminue, et peuvent ainsi éviter un scintillement. En outre, l'afficheur à cristaux liquides et le procédé de pilotage du susdit selon le mode de réalisation fixent un pourcentage d'insertion de données de noir en fonction du changement d'une fréquence de trame, et peuvent ainsi obtenir un effet de commande 35 impulsionnelle tel que la prévention d'un phénomène de flou de mouvement à une fréquence de trame quelconque.
29165 ROYA , - 30 Septemtre 2008 - Page 34 sur 40 35 Bien ententendu, la présente invention n'est pas limitée aux exemples et au mode de réalisation décrits et représentés, mais elle est susceptible de nombreuses variantes accessibles à l'homme du métier..
29165 ROYA 7 - 30 Septembre 2008 - Page 35 sur 40
Claims (20)
1. Afficheur à cristaux liquides, comprenant : un panneau à cristaux liquides comportant des cellules de cristal liquide en un 5 réseau matriciel aux intersections de lignes de données (84) et de lignes de grille (85) ; un circuit de commande de données (82) pour fournir des signaux de données aux lignes de données (84); un circuit de commande de grille (83) pour fournir des signaux de grille aux 10 lignes de grille (85) ; et un contrôleur de synchronisation (81) pour recevoir des données vidéo et des signaux de synchronisation, pour vérifier une fréquence de trame des données vidéo en temps réel pour détecter des changements de la fréquence de trame, et pour délivrer un signal de commande de synchronisation de grille pour commander le 15 circuit de commande de grille (83) en réponse à des changements de la fréquence de trame et un signal de commande de synchronisation de données pour commander le circuit de commande de données (82), dans lequel le signal de commande de synchronisation de grille commande un pourcentage d'insertion de données de noir dans une trame. 20
2. Afficheur à cristaux liquides selon la revendication 1, dans lequel le contrôleur de synchronisation (81) commande le signal de commande de synchronisation de grille pour réduire le pourcentage d'insertion de données de noir lorsque la fréquence de trame diminue.
3. Afficheur à cristaux liquides selon la revendication l ou 2, dans lequel le 25 contrôleur de synchronisation (81) commande le signal de commande de synchronisation de grille pour augmenter le pourcentage d'insertion de données de noir lorsque la fréquence de trame augmente.
4. Afficheur à cristaux liquides selon l'une quelconque des revendications 1 à 3, dans lequel le signal de commande de synchronisation de grille comprend une 30 première impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir des données vidéo et une deuxième impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir une tension de niveau de gris de noir de sorte qu'une quantité de retard entre la première impulsion de déclenchement de 35 grille et la deuxième impulsion de déclenchement de grille commande un pourcentage d'insertion de données de noir dans une trame.
5. Afficheur à cristaux liquides selon l'une quelconque des revendications 1 à 4, dans lequel le circuit de commande de grille (83) comprend une pluralité de puces R:\Brevets\29100\29165--081001-TradTXTFR.doc 37 de circuit intégré de commande de grille respectivement connectées à des blocs de lignes de grille.
6. Afficheur à cristaux liquides selon la revendication 5, dans lequel, lorsque le pourcentage d'insertion de données de noir est inférieur ou égal à 20 %, les blocs sont pilotés par le contrôleur de synchronisation (81) en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, et une opération d'insertion de noir, et lorsque le pourcentage d'insertion de données de noir est supérieur à 20 %, les blocs sont pilotés par le contrôleur de synchronisation (81) en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, une opération d'insertion de noir, et une opération de maintien de noir.
7. Afficheur à cristaux liquides selon la revendication 5 ou 6, dans lequel le contrôleur de synchronisation (81) est connecté à une première puce de circuit intégré de commande de grille pour recevoir une impulsion de déclenchement de grille et les puces de circuit intégré de commande de grille restantes sont connectées les unes aux autres pour recevoir une impulsion de déclenchement de grille.
8. Afficheur à cristaux liquides selon l'une quelconque des revendications 1 à 7, dans lequel le contrôleur de synchronisation (81) comprend : un signal d'horloge pour générer un signal d'horloge fixe indépendamment de 20 la fréquence de trame ; et un détecteur de fréquence de trame pour compter le signal de synchronisation sur la base du signal d'horloge fixe pour détecter la fréquence de trame d'une image d'entrée actuelle.
9. Afficheur à cristaux liquides, comprenant : 25 un panneau à cristaux liquides comportant des cellules de cristal liquide en un réseau matriciel aux intersections de lignes de données (84) et de lignes de grille (85); un circuit de commande de données (82) pour fournir des signaux de données aux lignes de données (84) ; 30 un circuit de commande de grille (83) pour fournir des signaux de grille aux lignes de grille (85) ; et un contrôleur de synchronisation (81) pour recevoir des données vidéo et des signaux de synchronisation, pour vérifier une fréquence de trame des données vidéo en temps réel pour détecter des changements de la fréquence de trame, et pour 35 délivrer un signal de commande de synchronisation de grille au circuit de commande de grille (83) pour maintenir une période d'insertion de données de noir dans les limites d'une période de trame pour une plage de fréquences de trame et un signal de 29165 ROYF, 7 - 30 Septembre 2008 -Page 37 sur 4038 commande de synchronisation de données pour commander le circuit de commande de données (82).
10. Afficheur à cristaux liquides selon la revendication 9, dans lequel le contrôleur de synchronisation (81) modifie un pourcentage d'insertion de données de 5 noir pour une trame dans une plage de 20 % à 80 %.
11. Afficheur à cristaux liquides selon la revendication 9 ou 10, dans lequel le dispositif de commande de grille comprend une pluralité de puces de circuit intégré de commande de grille respectivement connectées à des blocs de lignes de grille.
12. Afficheur à cristaux liquides selon la revendication 11, dans lequel, 10 lorsque le pourcentage d'insertion de données de noir est inférieur ou égal à 20 %, les blocs sont pilotés par le contrôleur de synchronisation (81) en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, et une opération d'insertion de noir, et lorsque le pourcentage d'insertion de données de noir est supérieur à 20 %, les blocs sont pilotés par le contrôleur de 15 synchronisation (81) en passant séquentiellement par une opération d'écriture de données, une opération de maintien de données, une opération d'insertion de noir, et une opération de maintien de noir.
13. Afficheur à cristaux liquides selon la revendication 11, dans lequel le contrôleur de synchronisation (81) est connecté à une première puce de circuit 20 intégré de commande de grille pour recevoir une impulsion de déclenchement de grille et les puces de circuit intégré de commande de grille restantes sont connectées les unes aux autres pour recevoir une impulsion de déclenchement de grille.
14. Afficheur à cristaux liquides selon l'une quelconque des revendications 9 à 13, dans lequel le signal de commande de synchronisation de grille comprend une 25 première impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir des données vidéo et une deuxième impulsion de déclenchement de grille pour commander une synchronisation des circuits de commande de grille pour fournir une tension de niveau de gris de noir de sorte qu'une quantité de retard entre la première impulsion de déclenchement de 3 0 grille et la deuxième impulsion de déclenchement de grille maintienne la période de données de noir.
15. Afficheur à cristaux liquides selon l'une quelconque des revendications 9 à 14, dans lequel le contrôleur de synchronisation (81) comprend : un signal d'horloge pour générer un signal d'horloge fixe indépendamment de 35 la fréquence de trame ; et un détecteur de fréquence de trame pour compter un signal de synchronisation sur la base du signal d'horloge fixe pour détecter la fréquence de trame d'une image d'entrée actuelle. 29165 ROYA 7 - 30 Septembre 2008 - Page 38 sur 40 39
16. Afficheur à cristaux liquides selon l'une quelconque des revendications 9 à 15, dans lequel le contrôleur de synchronisation (81) commande le signal de commande de synchronisation de grille pour réduire un pourcentage d'insertion de données de noir lorsque la fréquence de trame diminue.
17. Afficheur à cristaux liquides selon l'une quelconque des revendications 9 à 16, dans lequel le contrôleur de synchronisation (81) commande le signal de commande de synchronisation de grille pour augmenter un pourcentage d'insertion de données de noir lorsque la fréquence de trame augmente.
18. Procédé pour commander un afficheur à cristaux liquides comportant un panneau à cristaux liquides avec des cellules de cristal liquide, un circuit de commande de données (82), un circuit de commande de grille (83), et un contrôleur de synchronisation, comprenant les étapes consistant à : compter un signal de synchronisation sur la base d'un signal d'horloge fixe pour vérifier une fréquence de trame en temps réel d'une image d'entrée actuelle ; maintenir un pourcentage d'insertion de données de noir actuel s'il n'y a aucun changement de la fréquence de trame ; et modifier un pourcentage d'insertion de données de noir actuel s'il y a un changement de la fréquence de trame.
19. Procédé pour commander un afficheur à cristaux liquides selon la revendication 18, dans lequel la modification d'un pourcentage d'insertion de données de noir actuel s'il y a un changement d'une fréquence de trame comprend la diminution du pourcentage d'insertion de données de noir actuel si une fréquence de trame de l'image d'entrée actuelle diminue.
20. Procédé pour commander un afficheur à cristaux liquides selon la revendication 18 ou 19, dans lequel la modification d'un pourcentage d'insertion de données de noir actuel s'il y a un changement d'une fréquence de trame comprend l'augmentation du pourcentage d'insertion de données de noir actuel si une fréquence de trame de l'image d'entrée actuelle augmente. 29165 ROYA 7 - 30 Septembre 2008 - Page 39 sur 40
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135788A KR101301769B1 (ko) | 2007-12-21 | 2007-12-21 | 액정표시장치와 그 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2925745A1 true FR2925745A1 (fr) | 2009-06-26 |
| FR2925745B1 FR2925745B1 (fr) | 2013-06-28 |
Family
ID=40019743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0807121A Active FR2925745B1 (fr) | 2007-12-21 | 2008-12-18 | Afficheur a cristaux liquides et son procede de pilotage |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8743108B2 (fr) |
| KR (1) | KR101301769B1 (fr) |
| CN (1) | CN101465103B (fr) |
| DE (1) | DE102008061119B4 (fr) |
| FR (1) | FR2925745B1 (fr) |
| GB (1) | GB2455846B (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048994B1 (ko) * | 2009-01-29 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
| WO2011117679A1 (fr) | 2010-03-25 | 2011-09-29 | Nokia Corporation | Appareil, module d'affichage et procédé d'insertion de trame vide adaptative |
| KR101332484B1 (ko) * | 2010-12-13 | 2013-11-26 | 엘지디스플레이 주식회사 | 타이밍 콘트롤러와 이를 이용한 표시장치, 및 그 타이밍 콘트롤러의 구동방법 |
| KR101729982B1 (ko) * | 2010-12-30 | 2017-04-26 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| WO2013125406A1 (fr) * | 2012-02-20 | 2013-08-29 | シャープ株式会社 | Dispositif d'excitation et dispositif d'affichage |
| KR102035755B1 (ko) * | 2013-04-30 | 2019-11-08 | 엘지디스플레이 주식회사 | 저속 구동용 표시장치와 그 구동방법 |
| KR102135877B1 (ko) | 2013-11-22 | 2020-08-27 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| KR20150069413A (ko) | 2013-12-13 | 2015-06-23 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR102147375B1 (ko) * | 2013-12-31 | 2020-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| KR102193918B1 (ko) * | 2014-10-24 | 2020-12-23 | 삼성디스플레이 주식회사 | 표시 장치의 동작 방법 |
| KR102316983B1 (ko) * | 2015-04-30 | 2021-10-25 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102627276B1 (ko) * | 2016-11-23 | 2024-01-23 | 엘지디스플레이 주식회사 | 구동회로, 표시장치 및 이의 구동방법 |
| KR102422036B1 (ko) * | 2017-12-29 | 2022-07-18 | 엘지디스플레이 주식회사 | 낮은 레이턴시 가상 현실을 구동 및 보상하는 표시장치 |
| JP6741046B2 (ja) * | 2018-07-23 | 2020-08-19 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| JP7463074B2 (ja) * | 2019-10-17 | 2024-04-08 | エルジー ディスプレイ カンパニー リミテッド | 表示制御装置、表示装置及び表示制御方法 |
| KR20210081905A (ko) * | 2019-12-24 | 2021-07-02 | 엘지디스플레이 주식회사 | 표시장치 |
| CN111312149B (zh) * | 2020-03-10 | 2023-12-08 | Tcl华星光电技术有限公司 | 驱动方法及驱动装置 |
| CN113763890B (zh) * | 2020-06-01 | 2023-08-22 | 奇景光电股份有限公司 | 具背光的显示系统 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW349218B (en) * | 1992-11-20 | 1999-01-01 | Toshiba Corp | Display control device and display control method |
| JP4040826B2 (ja) * | 2000-06-23 | 2008-01-30 | 株式会社東芝 | 画像処理方法および画像表示システム |
| US7554535B2 (en) * | 2001-10-05 | 2009-06-30 | Nec Corporation | Display apparatus, image display system, and terminal using the same |
| JP4540605B2 (ja) | 2002-12-06 | 2010-09-08 | シャープ株式会社 | 液晶表示装置 |
| KR100832610B1 (ko) | 2003-08-05 | 2008-05-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Ｅｌ 표시 장치 |
| JP2005189820A (ja) | 2003-12-04 | 2005-07-14 | Sharp Corp | 液晶表示装置及びその駆動方法 |
| JP2005241787A (ja) * | 2004-02-25 | 2005-09-08 | Victor Co Of Japan Ltd | 画像表示装置 |
| JP4551712B2 (ja) * | 2004-08-06 | 2010-09-29 | 東芝モバイルディスプレイ株式会社 | ゲート線駆動回路 |
| US20060170639A1 (en) * | 2004-09-06 | 2006-08-03 | Seiji Kawaguchi | Display control circuit, display control method, and liquid crystal display device |
| US20080136752A1 (en) * | 2005-03-18 | 2008-06-12 | Sharp Kabushiki Kaisha | Image Display Apparatus, Image Display Monitor and Television Receiver |
| US20090122207A1 (en) * | 2005-03-18 | 2009-05-14 | Akihiko Inoue | Image Display Apparatus, Image Display Monitor, and Television Receiver |
| JPWO2006117878A1 (ja) * | 2005-04-28 | 2008-12-18 | 株式会社日立製作所 | フレームレート変換装置及び映像表示装置 |
| WO2007043214A1 (fr) * | 2005-10-07 | 2007-04-19 | Sharp Kabushiki Kaisha | Affichage |
| JP4843295B2 (ja) * | 2005-11-17 | 2011-12-21 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2007206651A (ja) * | 2006-02-06 | 2007-08-16 | Toshiba Corp | 画像表示装置及びその方法 |
| JP2007286135A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4883524B2 (ja) * | 2006-03-31 | 2012-02-22 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置、該液晶表示装置に用いられる駆動制御回路及び駆動方法 |
| KR101345675B1 (ko) * | 2007-02-15 | 2013-12-30 | 삼성디스플레이 주식회사 | 액정표시장치 |
| TWI336874B (en) * | 2007-03-12 | 2011-02-01 | Au Optronics Corp | Drive circuit, display apparatus, and method for adjusting screen refresh rate |
-
2007
- 2007-12-21 KR KR1020070135788A patent/KR101301769B1/ko active IP Right Grant
-
2008
- 2008-09-29 GB GB0817819A patent/GB2455846B/en active Active
- 2008-11-24 US US12/292,694 patent/US8743108B2/en active Active
- 2008-11-25 CN CN2008101781686A patent/CN101465103B/zh active Active
- 2008-12-09 DE DE102008061119.0A patent/DE102008061119B4/de active Active
- 2008-12-18 FR FR0807121A patent/FR2925745B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101465103B (zh) | 2011-12-21 |
| GB2455846B (en) | 2010-06-16 |
| KR20090067950A (ko) | 2009-06-25 |
| CN101465103A (zh) | 2009-06-24 |
| DE102008061119A1 (de) | 2009-07-02 |
| DE102008061119B4 (de) | 2018-07-19 |
| GB2455846A (en) | 2009-06-24 |
| US20090160845A1 (en) | 2009-06-25 |
| KR101301769B1 (ko) | 2013-09-02 |
| US8743108B2 (en) | 2014-06-03 |
| FR2925745B1 (fr) | 2013-06-28 |
| GB0817819D0 (en) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2925745A1 (fr) | Afficheur a cristaux liquides et son procede de pilotage | |
| CN101751885B (zh) | 液晶显示设备及其驱动方法 | |
| KR101298438B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR101324361B1 (ko) | 액정표시장치 | |
| JP5619119B2 (ja) | 液晶表示装置とそのフレームレートコントロール方法 | |
| KR101798489B1 (ko) | 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법 | |
| FR2890776A1 (fr) | Dispositif d'affichage et procede de pilotage de ce dernier | |
| TW201349199A (zh) | 顯示面板驅動與掃描之系統及方法 | |
| JP4597949B2 (ja) | 液晶表示装置の駆動装置及び駆動方法 | |
| JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
| KR101746616B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101446349B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR101421439B1 (ko) | 액정표시장치와 그 구동방법 | |
| US7880712B2 (en) | Liquid crystal display device and method of driving the same | |
| KR101476882B1 (ko) | 액정표시장치와 그 ｆｒｃ 방법 | |
| TW200411619A (en) | Method for driving liquid crystal display | |
| KR101084941B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR20060028900A (ko) | 액정표시장치 및 그 구동방법 | |
| KR100815896B1 (ko) | 액정표시장치의 구동방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |