DE7221345U - Halbleiteranordnung mit einem transistoraufbau - Google Patents
Halbleiteranordnung mit einem transistoraufbauInfo
- Publication number
- DE7221345U DE7221345U DE19727221345U DE7221345U DE7221345U DE 7221345 U DE7221345 U DE 7221345U DE 19727221345 U DE19727221345 U DE 19727221345U DE 7221345 U DE7221345 U DE 7221345U DE 7221345 U DE7221345 U DE 7221345U
- Authority
- DE
- Germany
- Prior art keywords
- region
- emitter
- area
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000010276 construction Methods 0.000 title description 4
- 239000012535 impurity Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000002452 interceptive effect Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 74
- 230000005684 electric field Effects 0.000 description 15
- 230000006378 damage Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 230000029058 respiratory gaseous exchange Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
Halbleiteranordnung «it einem Transistoraufbau
Die Erfindung betrifft eine Halbleiteranordnung mit einem Transistoraufbau, bei dem der Kollektorbereich vorzugs
weise vom Halbleiterkörper und der Basis- sowie Emitterbereich durch Diffusionsbereiche im Kollektorbereich gebildet werden, wobei zwischen dem Emitter- und Kollektorbereich eine Sperrvorspannung wirksam 1st.
Es ist bekannt, dass Transistoren im allgemeinen sehr
leicht durch das Anlegen einer zu grossen Sperrvorspannung zwischen den Kollektor- und Emitterbereich zerstörbar sind.
Diese Zerstörung der Transistoren ist primär beim Anlegen einer zu grossen Sperrvorspannung durch das Auftreten eines
Lawinendurchbruchs bedingt. Der Lawinendurchbruch besteht
in einem lokalen, lawinenartig anwachsenden Sperrstrom, der in der Regel im Kollektor-Basisübergang seinen Ursprung
Fs/ba
findet
findet. Wenn ein bestimmter Spannungswert erreicht ist,
erzeugt das durch die Spannung ausgelöste elektrische Feld eine ausreichend hohe Lauüügäträgsrsnsrgis, sod=??
diese weitere Ladungsträger von Atomen in ihrer unmittebaren Umgebung ionisieren können. Diese Ionisierung schon
vorhandener, freier Ladungsträger aufgrund von hohen Driftgeschwindigkeiten führt zu dem eng lokal begrenzten
Stromanstieg, der mit einer hohen Verlustleistung verbunden ist, die sich jedoch nur auf den engen Bereich
begrenzt, in dem der Lawinendurchbruch ausgelöst ist und damit das Halbleitermaterial in diesem Bereich thermisch
übermässig belastet. Dies kann,zusammen mit weiteren Einflüssen, zu einer thermischen Zerstörung des Halbleitermaterials in einem lokalisierten Bereich führen.
Dieser Lawinendurchbruch ist daher bei Kälbleitern unerwünscht üsd soil\dshcr eine M»«rT iebk«it Befunden werden,
einen anderen Durchbruch, und %·--■:■£ «inen Punch-Through-Durchbruch, zu verursachen, bevor der zerstörerische
Lawinendurchbruch auftritt. Dieser Punch-Through-Durchbrucli neigt nicht dazu, in einem bestimmten, eng begrenzten
Bereich aufzutreten, sonder neigt dazu, in einem grossen Bereich sich auszubilden, wenn sich die Sperrschicht mit
steigender Spannung von dem Kollektor-Basisübergang zum Emitterbereich hin ausbreitet. Bei dieser Ausbreitung- des
sogenannten Verarmungsbereiches, die auch als Sperrschicht- ;
Atmung bezeichnet wird, entsteht der Durchbruch, wenn der Verarmungsbereich den Emitter-Basisübergang berührt. Entgegen bekannter Massnahmen, um einen Punch-Through-Durchbruch zu verhindern, ist die Erfindung auf den Zweck ausgerichtet, dem Emitterbereich den Punch-Through-Strom zuzuführen, da dieser Emitterbereich in der Regel beisTransistoraufbauten verhältnismässig gross im Vergleich mit den Bereich
ist, in welchem der Lawinendurchbruch sich einstellt. Daher
wird
72I1MIM1.78
wird während des Punch-Through-Durchbruchs die Verlustleistung über den verhältnismässig grossen Emitterbereich
verteilt; soda** eine Beschädigung des Transistors durch
Wärmebelastung verhindert werden kann.
Für bevorzugte Transistoraufbauten ist es wünschenswert, den Aufbau strukturell so zu verändern, dass der
Punch-Through-Strom durch einen Punch-Through-Bereich
derart geleitet wird, dass der Hauptanteil des aktiven Bereiches zwischen dem Kollektor-Basisübergang und dem
Emitter-Basisübergang von dem Punch-Through-Strom nicht erfasst wird. Dieser Punch-Through-Strom soll zu dem
eigentlichen Emitterbereich durch verschiedene, strukturelle Ausgestaltungen des Transistoraufbaus zurückgeleitet
werden.
Der Erfindung liegt die Aufgabe zugrunde eine Halbleiteranordnung mit einem Transistoraufbau zu schaffen, die
sehr unempfindlich gegen übermässig hohe Sperrvorspannungen ist. Dabei soll der Transistoraufbau vor einer Zerstörung
oder einer Funktionsverschlechterung bewahrt werden, indem ein Punch-Through-Purchbruch ausgelöst wird, bevor ein
Lawinendurchbruch sich einstellen würde. Ein solche! Transistoraufbau soll jedoch dabei bezüglich seines ß-Wertes
nicht nachteilig beeinflusst werden, sodass durch die Bevorzugung des Punch-Through-Durchbruches keine wesentliche
VeTstärkungsverschlechterung ausgelöst wird.
Diese Aufgabe wird ausgehend von dem eingangs erwähnten Transistoraufbau erfindungsgemäss dadurch gelöst,dass
zur Sicherstellung eines, auf der SperrschichtAtmung
beruhenden Punch-Through-Druchbruchs, vor dem Auftreten eines Lawinendurchbruchs in irgendeinem Teil des HaIb-
!.eiterkfixpers sinerseits, der Abstand zwischen dem Emitter-
- 3 - Basisübergang
Basisübergang und dem KctHektor-Basisübergang soweit verkleinert
und/oder andererseits die Störstellenkcnsentration des Basisbereichs zwischen dem Emitter-Basisübergang und
dem Kollektor-Basisübergang soweit verringert ist, dass der Punch-Through-Durchbruch vor dem Lawinendurchbrüch
erfolgt.
Weitere Merkmale und Ausgestaltungen der Erfindung sind
Gegenstand von Unteransprüchen.
Eine nach den Merkmalen der Erfindung aufgebaute Halbleiteranordnung
besitzt den Vorteil, dass der Punch-Through-Durchbruch
vor dem Lawinendurchbrüch sich einstellt und somit ein Lawinendurchbrüch für den Halbleiteraufbau vermeidbar
ist. Dieser Vorteil lässt sich sowohl für Leistungstransistoren als auch für Transistoren für Signale mit
schwacher Leistung erzielen.
Für einen Leistungstransistor, der zur Steuerung eines Stromes für eine Induktivität verwendet wird, ist es
bekannt, dass beim Abschalten des Stromes durch die Induktivität für eine begrenzte Zeit aufgrund der Gegeninduktivität
ein Strom in entgegengesetzter Richtung fliesst. Wenn dieser Strom in Sperrichtung des Transistors zu gross wird,
kann er den Leistungstransistor zerstören, da der Strom in
Durchlassrichtung etwa um das 100-fache grosser als der zulässige Strom in Sperrichtung ist. Es sind daher Einrichtungen
notwendig, um diesen Strom zu verteilen und eine Zerstörung des Leistungstransistors zu verhindern.
Wenn dieser Sperrstrom im Transistor einen Punch-Through-Durchbruch auslöst, so wird dadurch eine bleibende Zerstörung
des Transistors nicht ausgelöst, vielmehr kann dieser nach dem Abklingen des Durchbruchs in seiner normalen
Betriebsweise weiterbetrieben werden. Leistungstransistoren
- 4 - mit
mit derartigen Eigenschaften können sehr vorteilhaft zur Regelung und Steuerung von Motoren und Zündschaltkreisen Verwendung finden. Ausserdem bietet sich durch
den Punch-Through-Schutzmechanismus die Möglichkeit, kleinere Transistoren für Anwendungsfälle zu benutzen,
bei denen bisher nur grösse Transistoren verwendbar sind.
Der Einsatz des Punch-Through-Mechanismus gemäss der Erfindung
ist auch von besonderem Vorteil beim Testen von Transistoren. Bei einem Standard-Testverfahren für Transistoren wird der
sogenannte, bekannte CBO-Test angewandt. Bei diesem Test wird ein Sperrstrom von typischerjieise einem mA vorgesehen,
um sicherzustellen, dass die gewünschte Durchbruchspannung eingehalten wird. Bei diesem CBO-Test werden jedoch Transistoren zerstört, wenn ein lokaler Emitter-Kollektordurchbruch auftritt, oder wenn sich ein Avalanchedurchbruch
am Emitter-Basisübergang einstellt. Wenn der Punch-Through-Mechanismus und der diesem entsprechende Aufbau des Transistors gemäss der Erfindung Verwendung findet» können
selbst kleine Transistoren dem CBO-Test unterzogen werden, da sich anstelle eines Avalanchedurchbruchs ein Punch-Through-Durchbruch einstellt und damit der geprüfte Transistor nicht
zerstört wird. Auch die kleinen Transistoren werden in derselben Weise wie Leistungstransistoren durch den Punch-Through-Mechanismus geschützt, indem nämlich der Durchbruchstrom über den verhältnismässig grossen Emitierbereich
verteilt und ein eng lokalisierter Lawinendurchbruch verhindert wird. Der Punch-Through-Durchbruch, selbst bei
kleinen Transistoren, bewirkt für diese Transistoren keine Verschlechterung. Die Verringerung der Basisdotierung und der Dicke der Verarmungsschicht kann
in einer Vergrösserung der Stromverstärkung ß bestehen. Dieser Nachteil der Vergrösserung der Stromverstärkung &
lässt sich jedoch durch die weiteren Ausgestaltungen der
- 5 - Erfindung
7223345 22.2.73
Erfindung in vorteilhafter Weise verhindern, indem nämlich
der Punch-Through-Bereich von dem aktiven Bereich, d.h. dem für die Funktion des Transistors zwischen dem Emitter und
dem Kollektor liegenden Bereich in einer solchen Weise getrennt wird, dass eine unabhängige Einstellung der ß-Verstärkung
und der Punch-Through-Spannung möglich ist. Bei der hierfür vorgesehenen Ausgestaltung der Erfindung kann
auch die Leistungsverteilung über einen maximalen Bereich, ohne Beeinträchtigung der Betriebsfunktion beibehalten
werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen
in Verbindung mit den Ansprüchen und der Zeichnung. Es
zeigen:
Fig. 1 siner* Querschnitt durch einen Transistor anhand
dessen ein Punch-Through-Durchbruch und ein Lawinendurchbruch
erläutert wird und anhand welchem die Parameter für die Herstellung des Transistors ange
deutet sind, die für den Vorzug des Punch-Through-ä Durchbruchs verantwortlich sind;
Fig. 2a bis 2d graphische Darstellungen für das elektrische Feld über zwei aktive Bereiche eines Transistors zur
Andeutung der Bedingungen unter welchen ein Punch-Through-Durchbruch auftritt;
Fig. 3 einen Schnitt durch einen Transistoraufbau mit einem H'lfs-Emitter und einem ß-Kontrollbereich zur Festlegung des Punch-Through-Bereiches sowie zur Verbindung des Punch-Through-Bereiches mit dem Emitter
und zur Schaffung eines steuerbaren ß-Wertes für den Transistor;
- 6 - Erfindung
72 2134 SlM
Erfindung bei welcher der Punch-Through-Bereich
auf den Zentralbereich des Emitters eines Transistors . ; begrenzt ist;
5 : Fig. 5 eine weitere Ausführungsform der Erfindung mit
[ ; bestimmt wird;
I Fig. 6 eine weitere Ausführungsform eines Transistors,
I bei den, ein Punch-Through-Bereich unmittelbar auf
f
den Beieich über einer begrabenen Schicht begrenzt
I . ist.
f Kollektorbereich 11, einem P-leitenden Basisbereich 12
jr. ·
1 u;id einem N -leitenden Emitterbereich 13 dargestellt, Die
jj Kontaktverbindung zum Basisbereich 12 erfolgt über einen
| P*-diffundierten Bereich 15 und einen Kontakt 16. Der
über einen Kontakt J7, wogegen der N-leitende Kollektorbereich 11 mit einem Kontakt 18 verbunden ist.
Anhand dieser Fig. 1 wird der Punch-Through-Durchbruch und der Lawinendurchbruch dargestellt. Der mit uem Pfeil
20 bezeichnete Lawinendurchbruch tritt bei einer Feldstärke CA am Kollektor-Basisübergang J1 auf. Dieser vom Kollektor-Basisübergang ausgehende Lawinendurchbruch verläuft in einem
schmalen, konischen Bereich gegen den Emitterbereich 13, Der Strom fliesst dann übeν den Emitterbereich 13 und den
Kontakt 17, der im vorliegenden Fall geerdet ist. Eiu
grosser Teil der Verlustenergie tritt als thermische Energie auf, die einen Durchbruch des Basismaterials auslöst.
Der Punch-Through-Durchbruch ergibt sich im Verarmungsbereich, wie er durch eine gestrichelte Schattierung zwischen
- 7 - ■ den
122.134512.2,73.
• · « 1
11 ·
den Grenzlinien 25 angedeutet ist und wird durch eine Sperrschicht-Atmung bewirkt. Der Verarmungsbereich beginnt
dabei sich vom Basis-Kollektorübergang aus auszubreiten und dehnt sich sowohl in den Basisbereich als auch in den
Kollektorbereich aus. Ein grosser Anteil der Energie im Bereich der Sperrschicht-Atmung ist gleichmässig über den
Bereich verteilt, der dem Emitterbereich 13 gegenüberliegt, sodass die beim Punch-Through-Durchbruch freiwerdende
thermische Energie sich über einen grossen Emitterbereich verteilt, der den Strom ohne wesentliche Erwärmung führen
kann. Der Punch-Through-Durchbruch ergibt sich, wenn das Potential des elektrischen Feldes am Emitter-Basisübergang
J, positiv wird. Dies entspricht einem gegebenen Feldpotential f an der Grenzschicht J1 und beim Erreichen des Emitter-Basisüberganges
J2 beim Ausbreiten des Verarmungsbereiches. Es ist möglich, durch Änderung der normalen Störstellenkonzeniration
in dem Bääisbcieich, Sowie »ca AbiZiuavS Z
zwischen der Grenzschicht J1 und J2, das Auftreten des
Punch-Through-Durchbruches bei einem Potential £p des
elektrischen Feldes an der Grenzschicht J1 zu verursachen,
wobei das Potential £p kleiner als das Potential des elektri
schen Feldes an der Grenzschicht J1 ist, bei welchem der
Lawinendurchbruch auftritt. Wenn in der Regel die Basis-Störstellenkonzentration
um den Faktor 5 verringert wird, ergibt sich ein Punch-Through-Durchbruch vor den Lawinendurchbruch.
Es kann auch die Tiefe des Emitter-Basisübergangs 3j über den normalen Wert hinaus vergrössert werden, sodass
der mit t bezeichnete Bereich, z.B. durch den Faktor 5 verschmälert wird. Auch damit kann bewirkt werden, dass der
Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt. Zu demselben Ergebnis kommt man durch eine Kombination beider
Massnahmen, indem einerseits die Basis-Störstellenkonzentration verringert und die Dicke des Verarmungsbereiches aufgrund der
Sperrschicht-Atmung verringert wird. Diese Massnahmen sind
in den Fig. 2a bis 2d schematisch dargestellt. In diesen
- 8 - schematischen
schematischen Darstellungen ist das elektrische Feld £
über die verschiedenen Bereiche graphisch in Abhängigkeit
von der EntfsTnnTSff X au Ψ σ« T rs σαη .
ν -- ν sr
Unter Bezugnahme auf Fig. 2a ist der Mechanismus des Lawinendurchbruchs dargestellt, wobei die aufgetragene
Feldstärke Z über einen N-leitenden Kollektorbereich
entsprechend dem Kollektor 26, einen P-leitenden Basisbereich entsprechend der Basis 12 und einen N+-leitenden
Emitterbereich entsprechend dem Emitter 13 verlaufend dargestellt ist. Der Feldverlauf vou rechts nach links
wird als positiv angenommen. Die vertikalen Linien an den Abszissenpunkten J1 und J2 repräsentieren den Kollektor-Basisübergang und den Basis-Emitterübergang. Die elektrischen
Feldlinien sind als gestrichelte Linie 27 und ausgezogene . Linie 27* dargestellt. Der Bereich unterhalb dieser Linien
27 und 27* entspricht einer Spannung. Auf der Grenzschicht J1 ergibt sich ein Punkt bei dem der Lawinendurchbruch auftritt. Dieser Punkt £A ist mit 28 bezeichnet und entspricht
in der Regel bei Silicium einem Wert von (-10-50V/,um. Bei
diesem Potential des elektrischen Feldes reicht die Erregung für den Lawinendurchbruch an der Grenzschicht J1 aus. Mit
den Ansteigen der Sperrvorspannung, wie dies durch die Ausbreitung des elektrischen Feldes von der gestrichelten
Linie 27 zur ausgezogenen Linie 27* dargestellt ist, ergeben sich keine Durchbrüche im Transistor. Wenn jedoch das
elektrische,von der Sperrvorspannung erzeugte Feld den
Punkt 28 erreicht, erfolgt der Lawinendurchbruch in der voTausstehend erwähnten Weise. Diese Spannung, d.h. die
Spannung, die zur Erregung des Lawinendurchbruchs notwendig ist, ist als schraffierte Fläche V1 dargestellt.
Die Neigung der Linien 27 und 27* gemäss Fig. 2a hängen
direkt von der relativen »Dotierungskonzentration im Kollektor-
• ■
- 9 - bereich
I ,'υy.;O
bereich 26 und im Basisbereich 12 ab. Die Erfindung hat
zum Ziel, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch beim Ansteigen der Sperrvorspannung
am Transistor auftritt. Dies kann entweder durch eine
Verringerung der Dotierungskonzentration in Basisbereich oder eine Verringerung der Breite des für die Sperrschicht-Atmung zuständigen Verarmungsbereiches ersielt
werden. *
Der .Mechanismus des Punch-Through-Durchbruchs wird
anhand von Fig. 2b beschrieben. Der Basisbereich 12 ist dabei mit einer verringerten Störstellenkonzentration versehen, wodurch sich eine flacher geneigte
Linie für das elektrische Feld durch diesen Bereich ergibt. In entsprechender Weise ist auch die Störstellenkonzentration im Xoiiektorbereich 26 verringert, wodurch
sich eine Feldkonfiguration einstellt, wie sie durch die
gestrichelte Linie 31 und die aus £ *rogene Linie 31* dargestellt ist. Wenn man den Bereich unter der Linie 31*"V2
macht, so ergibt sich, uass V2 - V1 gemäss Fig. 2a gemacht
werden kann. Aus der Darstellung gemäss Fig. 2b kann entnommen werden, dass der Potentialwert 28 des elektrischen
Feldes,bei welchem der Lawinendurchbruch erfolgt, noch nicht erreicht ist. Vielmehr erreicht der Verarmungsbereich die
Grenzschicht J2a, bevor sich das elektrische Potential
dem Wert für den Lawinendurchbruch nähert. Wenn der Verarmungsbereich die Grenzschicht J2 bei einem elektrischen
Feld £ in der dargestellten Richtung erreicht, werden Elektronen aus dieser Grenzschicht in Richtung des Pfeiles
29 beschleunigt und verursachen einen wesentlichen StromfJuss, der als Punch-Through-Durchbruch bekannt ist. Bei
der vorliegenden Erfindung wird dieser Stromfluss über den gesamten Emitterbereich des Transistors verteilt, sodass
der Transistor nicht aufgrund einer thermischen Belastung zerstört wird. Das bedeutet, dass mit der Vergrösserung der
Sperrvorspannung am Transistor der Punch-Through-Durchbruch
- 10 - vor
TT
■■
vor dem Lawinendurchbruch auftreten kann. Da der Punch-Through-Durchbruch ein sich selbst begrenzender Durchschlag ist, kann sich ein Lawinendurchbruch nicht mehr
einstellen, sobald ein Punch-Through-Durchbruch erfolgte. Aus dem vorstehenden ergibt sich, dass mit derselben
Sperrvorspannung in einen Fall ein Lawinendurchbruch und im anderen Fall ein Punch-Through-Durchbruch erzielbar ist. Aus Fig. 2b ist ferner zu entnehmen, dass die
P"-Dotierung des Basisbereiches dafür ausschlaggebend ist, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt.
Gemäss Fig. 2c sind die Dotierungskonzentrationen in den Bereichen 26, 12 und 13 entsprechend der Konzentrationen
gemäss Fig. 2b beibehalten, jedoch wurde der Abstand zwischen den Grenzschichten J1 und J7 verringert. Eine Vergrösserung
* der Sperrvorspannung von der gestrichelten Linie 32 bis
zur gestrichelten Linie 33 bewirkt keinen Durchbruch. Wenn
jedoch die Spannung Vj über das Niveau hinaus vergrössert
wird, das ein Positivwerden .des elektrischen Feldes an
der Grenzschicht J2 bewirkt, erfolgt der Punch-Through-Durchbruch. Somit tritt ein Punch-Through-Durchbruch gemäss
Fig.2c bei einer geringeren Spannung als der für den Lawinendurchbruch verantwortlichen Spannung auf, d.h., dass ein
Transistor nunmehr mit einer Punch-Through-Durchbruchsspannung hergestellt werden kann, die wesentlich kleiner .
als die Lawinendurchbruchsspannung ist, womit die Verlustleistung beim Durchschlag auf ein Minimum verringerbar ist.
Aus dem Vergleich der Fig. 2c mit den Fig. 2a und 2b ergibt sich die Möglichkeit der Verringerung der Spannung für den
Punch-Through-Durchbruch bei einem Transistor, indem sowohl der aktive Verarmungsbereich in seiner Breite bzw. Dicke,
als auch die Basis-Störstellenkonzentration verringert wird.
- 11 - Diese
Diese Spannung kann jedoch, wie aus Fig. 2d hervorgeht, noch weiter verkleinert werden. In dieser Darstellung sind
die Teile links der Grenzschicht J, gleich denjenigen, die den Bedingungen gemäss Fig. 2b entsprechen. Der Bereich
26 wurde jedoch stark dotiert, wodurch sich eine starkabfallende Linie 35 für das elektrische Feld ergibt. Da
die der Spannung V4 entsprechende Fläche kleiner als die
Fläche unter der Linie 31' gemäss Fig. 2b ist, kann die Spannung, die zur Erzielung eines Punch-Through-Durchbruches
notwendig ist, durch einen höher dotierten Kollektorbereich kleiner gemacht werden.
Manchmal ist jedoch ein höher dotierter Kollektorbereich unerwünscht. Um daher dieselbe Verringerung der Punch-Through-Durchbruchspannung
zu erzielen, wird eine lokal begrenzte, vergrabene Schicht am Kollektor-Basisübergang
vorgesehen. Diese vergrabene Schichthat keinen Einfluss auf den normalen Betrieb eines Transistors, jedoch kann
sie die Punch-Through-Durchbruchspannung wesentlich verringern. Da der Punch-Through-Durchbruch den Transistor
nicht beschädigt, ist es häufig wünschenswert, Transistoren mit sehr, sehr niedrigen Punch-Through-Durchbruchspannungen
vorzusehen, um den Transistor vor übermässig hohen Sperrvorspannungen
zu schützen« Hie Verwendung einer begrabenen Schicht für diesen Zweck wird in Verbindung mit Fig. 6
nachfolgend näher erläutert.
Die Dotierungskonzentrationen für einen Siliciumtransistor,
bei welchem der Punch-Through-Durchbruch vor dem Lawinendurchbruch
erfolgt, ergeben sich unter Bezugnahme auf Fig. aus nachfolgender Tabelle:
TABELLE I
Kollektor: 1018 Atome/cm5 (5,um dick)
Kollektor: 1018 Atome/cm5 (5,um dick)
15 \ '
Basis: 10 Atome/cm (8/um dick unter dem Emitter)
Emitter: 10*u Atome/cnT (S^um dick)
- 12 - Diese
7971 .US99 9 τ«.
Diese Dotierungskonzentrationen sind jedoch wegen der Dotierungsprofile und der Tatsache, dass geradlinige
Verteilungen nicht möglich sind, nur qualitativ. Eine allgemeinere Beschreibung der Dotierungskonzentrationen
ergibt sich aus dem "«"-Produkt, aus der Dicke t des Bereiches und dem durchschnittlichen Dotierungsniveau N
dieses Bereiches. Diese N-tKonzentrationen für den Basis- und den Emitterbereich ergibt sich für das voravjsstehende Beispiel unter der Annahme eines stark dotierten
Koir.ektorbereicheSj sodass die Ausbreitung des Verarmungsbereiches in den Kollektor vernachlässigbar ist, aus
folgenden Angaben:
Basis (Punch-Through-Bereich): <8 χ 10 Atome/cm
1 A O
Bei einem speziellen Ausführungsbeispiel, bei dem die Punch-Through-Spannung 50 Volt annehmen soll, können
folgende N*t Konzentrationen in dem Punch-Through-Bereich verwendet werden.
TABEßCE
Dotierungskonzentration Dotierungskonzentraim Punch-Through-Bereich tion des Punch-Through-
6 | .5 | X | 1014 | AtomeZcm | 10 | X | ΙΟ"4 | cm | 6 | X | 1O11ZCm2 |
2 | .5 | X | 1014 | I | 15 | X | 10"4 | cm | 4 | X | 1O11ZCm2 |
1 | X | 1014 | « | 20 | X | ίο-4 | cm | 3 | X | 1O11ZCm2 | |
5 | .0 | X | 1015 | t | 3.5 | X | ΙΟ"4 | cm | 2 | X | 1012Zcm2 |
1 | X | 1015 | I | 8 | X | ΙΟ"4 | cm | 8 | X | 1O11ZCm2 | |
Aus diesen Angaben kann man entnehmen, dass sich die Punch-Through- Bedingungen bei Silicium einstellen, wenn N*t
12 2 ·
x 10 Atome/cm ist. Damit ist der Punch-Through-Durch-
- 13 - bruch
1 · t
I f
ι · · ι
bruch eine Funktion, sowohl der Basis-Störstellenkonzentration unter dem Emitter, als auch der Dicke des Punch-Through-Bereiches.
Es ist offensichtlich, dass N und t verändert werden können, um bestimmte Aufbauparameter
zu erhalten, wobei jedoch gleichzeitig die Punch-Through-Betriebsweise sichergestellt ist.
Bei dem Aufbau gemäss Fig. 1 besteht jedoch eine wesentliche
Schwierigkeit. Indem durch eine Verringerung der aktiven Breite des Punch-Through-Bereiches, sowie der
Dotierungskonzentration in der Basis, der Punch-Through-Durchbruch
vor dem Lawinendurchbruch erzielt wird, kann sich eine Vergrösserung des ß-Wertes für den Transistor
um eine Grössenordnung einstellen. Es sind Aawendungsfälle
denkbar, bei denen sich der ß-Wert von 100 auf 2 000 bis 3 000 vergrössert. Da dies für einige Anwendungsfälle UEerwünscht ist, wird der aktive Bereich des Transistors
gepen den Punch-Through-Durchbruch geschützt, während ein Punch-Through-Bereich hilfsweise vorgesehen wird. Der
Basisbereich um den Emitter wird höher dotiert, um den ß-Wert des Transistors in der Grössenordnung von 100 festzuhalten.
Ein solcher, höher dotierter Teil des Basisbereiches ist in Fig. 3 mit dem Bezugszeichen 50 angedeutet.
Der im dieser Figur dargestellte Transistor 45 hat einen N-leitenden Kollektorbereich 46, einen P".-leitenden Basisbereich
47 und einen N+-leitenden Emitterbereich 48. Der
N—leitende Emitterbereich ist mit einem P-leitenden
Kontakt- und ß-Einstellbereich umgeben, sodass sich eine Störstellenkonzentration in der Art ergibt, dass die
Gesai izahl der Störstellenatome pro Flächeneinheit unterhalb
des Emitters 48 (d.h. im Bereich 50 und 47) in der
12 2
Grössenordnung von 5 χ 10 cm liegt, um den ß-Wert auf etwa 100 einzustellen. Wenn die Bereiche 47 und SO unter dem Emitter in der Kombination eine Konzentration von
Grössenordnung von 5 χ 10 cm liegt, um den ß-Wert auf etwa 100 einzustellen. Wenn die Bereiche 47 und SO unter dem Emitter in der Kombination eine Konzentration von
• . - 14 - weniger
ι · · I1;
' · · Ii »«tr ,
weniger als 5 χ 10 Atome/cm aufweisen würden, ergäbe
sich ein Punch-Through-Durchbruchvvor dem Lawinendurchbruch, jedoch bei einem unerwünscht hohen ß-Wert. Es
wird deshalb dafür gesorgt, dass der Punch-Through-Durchbruch in einem Bereich auf der einen Seite des Emitters
derart erfolgt, dass der Punch-Through-Strom dann zum
hochdotierten Basisbereich und anschliessend zum Emitter geleitet wird. Zu diesem Zweck ist ein Hilfs-Emitterbereich 51 links vom Kontakt- und ß-Einstellbereich vorgesehen, dessen Grenzschicht tiefer als die des cmitterbereiches 48 lieg,:. Dieser Hilfs-Emitterbereich 51 wird
deshalb so tief ausgeführt, um den Punch-Through-Durch- ; . bruch am Hilfs-Emitterbereich Fl zu garantieren. Mit
anderen "Worten heisst das,,dass der Wert t für die Breite
ι des Punch-Through-Bereiches unter dem Hilfs-Emitterbereich Sl
klein gemacht wird, damit das Produkt N«t den Punch-Through-J Durchbruch im Bereich dieses Hilfsemitters sicherstellt,
t unabhängig von den übrigen Transistorparametern. Bei
diesem Aufbau werden jedoch zwei Diffusionsschritte für
die Herstellung des Emitters erforderlich.
j Es ist jedoch auch möglich, die beiden Emitter gleich-
zeitig auszubilden, und trotzdem zu erreichen, dass
ι erstens der Punch-Through-Durchbruch beim Hilfs-Emitter-
jj bereich 51 erfolgt und zweitens das Produkt N*t unterhalb des Emitters 48 gross genug ist, um den gewünschten
ß-Wert für den Transistor zu gewährleisten. Wenn der
f Basisbereich unter dem Hilfsemitter 51 und dem Emitter
eine Konzentration von <5 χ ΙΟ12 Atome/cm2 aufweist,
unterhalb des Emitters 48 mit einem Wert von etwa 1013 Atome/cm2
angenommen wird, dann ergeben sich zwei wesentliche Eigenschaften. Erstens erfolgt der Punch-Through-Durchbruch am
\ - Hilfs-Emitterbereich Sl und zweitens stellt sich für die ,
■ · ■
- 15 - Störstellenkonzentration
ο ■»
Störstellenkonzentration im Bereich unter dem Emitter 48 eine integrierte mittlere Konzentration aus den Bereichen
47 und 5G ein, uie als >-5 χ iC12Atöäs/C£2 eingestellt
werden kann. Somit ist die Konzentration in dem Bereich unter dem Emitter 48, d.h. zwischen der Grenzschicht
J1 bis J7 um einen ausreichend grossen Betrag grosser
12 2
als S χ 10 Atome/cm , um den ß-Wert begrentt zu halten. Damit lässt sich mit Hilfe einer einzigen Emitterdiffusion ein Transistor schaffen,der bei einem annehmbaren ß-Wert arbeitet und gleichzeitig einen Punch-Through-Bereich liefer^,der nicht mit der Funktion des Transistors in Wechselwirkung tritt.
als S χ 10 Atome/cm , um den ß-Wert begrentt zu halten. Damit lässt sich mit Hilfe einer einzigen Emitterdiffusion ein Transistor schaffen,der bei einem annehmbaren ß-Wert arbeitet und gleichzeitig einen Punch-Through-Bereich liefer^,der nicht mit der Funktion des Transistors in Wechselwirkung tritt.
Der Kontakt- und Einstellbereich 50 ist einerseits ein Teil der Basis des Transistors und dient andererseits der
Kontaktverbindung zum Basisbereich 47. Bei den dargestellten
Aufbau liegt der Punch-Through-Bereich auf der einen Seite
des Transistors, und zwar unter dem Hilfsemitterbereich 51
zwischen der Grenzschicht J1 und dem hilfsweisen Emitter-Basisübergang
J3. Wie durch die gestrichelte Linie I^ dargestellt,
verläuft der Punch-Through-Strom über den Hilfs-Emitterbereich
51, den Basiskontakt 52, den Kontakt- und ß-Einstellbereich 50, wo er sich beim Obergang in den Emitter·
bereich 48 über die gesamte Grenzschicht verteilt. Wie in der Darstellung gemäss Fig. 1 ist der Emitter 48 aber einen
Kontakt 53 mit Masse verbunden. Durch diesen Aufbau wird erreicht, dass der Punch-Through-Bereich die Gesamtfunktion
des Transistors nicht durch ein Vergrössern des ß-Wertes beeinträchtigt. Die Verlustleistung wird über den gesamten
Emitterbereich 48 verteilt, da der Hilfs-Emitterbereich
51 mit der Basis kurz geschlossen ist.
Es sind auch Fälle möglich, bei denen der Bereich 50 weg-
- 16 - gelassen
gelassen und der Hilfs-Emitterbereich direkt mit
der P~-leitenden Basis verbunden werden kann. Bei diesem Aufbau ergibt sich ein Vorteil gegenüber dem Aufbau
gemäss der Fig. 1, da der Transistor mit einem ausreichend
grossen Abstand zwischen den Grenzschichten J1 und J2
hergestellt werden kann, um hohe ß-Werte auszuschliessen und gleichzeitig einen Punch-Through-Durchbruch sicherzustellen. Der Punch-Through-Strom fliesst in diesem Fall
am Hilfsemitter hoch über die Basis neben dem regulären Emitter und von diesem aus ab.
Es ist selbstverständlich, dass der Leitfähigkeitsaufbau
gemäss den Fig. 1 und 3, sowie gemäss den nachfolgend beschriebenen Fig. 4, 5 und 6 auch umgekehrt werden
kann, um sowohl NPN als auch PNP Transistoren vorzusehen. Di* ungefähren Störstellenkonzentrationen der Transistoren
gemäss den Fig. 1, 3, 4 und 5 sind wie folgt: Kollektor-Störstellenkonzentration etwa 10i'* bis 10XO Atome/cm"";
15 2 Emitter-Störstellenkonzentration>10 Atome/cm ;
Hilfsemitter-Störstellenkonzentration, soweit anwendbar, >1015 Atome/cm2;
Störstellenkonzentration des Kontakt- und ß-Einstellbereichs
15 2 ' unter dem Emitter, soweit anwendbar, etwa 10 Atome/cm .
dargestellt, bei der der Punch-Through-Bereich im Zentrum
des Emitters eines Transistors angeordnet ist, wobei
trotzdem ein kontrollierbarer ß-Wert beizubehalten ist.
55, einen P"-leitenden Basisbereich 56 und einen N -leitenden·
eines zentralen Bereiches 60, von einem P-leitenden Kontakt-
und ß-Einstellbereich 58 umgeben. Der Bereich 58 ist
kreisförmig ajLt einer Öffnung 59 in der Mitte ausgebildet. ,·
- 17 - Bereiches
Bereiches 60 des Emitters zur Grenzschicht J1 des Transistors
in Verbindung mit der niedrigen Störstellenkonzentratiori
in der Basis bewirkt, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt. Dieser Durchbruch
erfolgt durch die Öffnung 59 und führt den Basisstrom
über den Emitterbereich 57 derart, dass die während des Durchbruchs auftretende Verlustleistung wiederum über den
gesamten Emitter verteilt wird. Eine weitere Ausgestaltung der Erfindung ist in Fig. 5 dargestellt, bei der eine
tiefe N+-leitende Diffusion durch den P-leitenden Bereich
im Zentrumsbereich 61 des Emitters ausgeführt ist. Damit erfolgt der Punch-Through-Durchbruch ebenfalls im Zentrum
des Emitters. Die aktive Punch-Through-Breite wirdbei diesem Fall auf den tiefdiffundierten Bereich 61 derart
reduziert, dass der P~-leitende Basisbereich nicht so leicht dotiert sein muss. Bei den mit einem Pluszeichen
gekennzeichneten Störstellenkönzentrationen liegen diese
in einem Bereich von etwa 10" is 10*v Atome/cm", wogegen
beim Bezeichnen der Leitfähigkeitssymbole mit einem Minuszeichen die dazugehörigen Konzentrationen etwa in einem
Bereich von 1014 bis 1016 Atome/cm3 liegen. Die neutralen
Leitfähigkeitssymbole kennzeichnen Störstellenkonzentrationen in einem Bereich von etwa 10 bis 10 Atome/cm .
Bei einer weiteren, in Fig.. 6 dargestellten Ausführungsform der Erfindung ist der für den Punch-Through-Durchbruch verantwortliche Verarmungsbereich auf nur einen Teil
des Emitters durch eine vergrabene Schicht 70 begrenzt. Der übrige Aufbau des Transistors entspricht in etwa der
Ausführungsform gemäss Fig. 1. Die Vergrabene Schicht
bewirkt, dass die Punch-Through-Durchbruchspannung für einen Tranistor entsprechend dem Aufbau gemäss Fig. 1
noch kleiner ist. Dies lässt sich .an Hand der Fig. 2b erläutern,und ist durch die steiler abfallende Linie 35
aufgrund der vergrabenen Schicht 70 bedingt, wobei diese
- 18
ill«. j
* t » i
vergrabene Schicht eine Störstellenkonzentration von etwa
18 3
10 Atome/cm für einen entsprechenden beispielsweisen
Halbleiteraufbau hat. Der Flächenbereich unterhalb der
Linie 35 ist beträchtlich kleiner als der Flächenbereich
unter der Linie 31* geraäss Fig. 2b. Aufgrund dieses kleineren Flächenbereiches unter der Linie 35 ist auch
die notwendige Spannung,um einen Punch-Through-Durchbruch auszulösen, entsprechend kleiner. Der durch die vergrabene
Schicht bewirkte Schutz ermöglicht die Produktion eines Transistors, der nicht so gross wie diejenigen Transistoren
sein muss, die nicht mit dem Gegenstand der Erfindung versehen sind. Damit kann für einen gegebenen Anwendungsfall ein Transistor mit einer verhältnismässig niedrigen
Leistung anstelle eines solchen mit einer verhältnismässig hohen Leistung verwendet werden, wenn der Punch-Through-Mechanismus gemäss der Erfindung Verwendung findet. Durch
das Vorsehen einer vergrabenen Schicht können leicht dotierte Kcllektorbereichc Verwendung finden, Wodurch der Kollektor
eine sehr hohe Dotierung im Punch-Through-Bereich erfährt.
Diese Massnähme der vergrabenen Schicht kann in Verbindung
mit den Massnahmen Verwendung finden, wie sie anhand der Fig. 1, 3, 4 und S beschrieben wurde. Vorausstehend wurden
ein Verfahren und Ausführungsformen für die Herstellung von Transistoren beschrieben, mit denen es möglich ist
einen Punch-Through-Durchbruch vor einem Lawinendurchbruch zu erzielen. Dies erreicht man durch ein Verändern der
elektrischen Charakteristiken des aktiven Bereiches bei konventionell aufgebauten Transistoren, oder indem Hilfs-Punch-Through-Bereich geschaffen werden, die die erforderliche
N χ t Charakteristik aufweisen. Mit einem den ß-Wert kontrollierenden Halbleiteraufbau ist es ferner möglich, den Punch-Through-Durchbruch beizubehalten, wobei gleichzeitig der ß-Wert* des
Transistors niedrig gehalten werden kann.
- 19 - "des
■■ti Il
• I ι
des Lawinendurchbruchs lässt sich eine erhebliche Verbesserung der Transistoren gegen zu grosse Sperrspannungen
schaffen. Dies wird durch die Verteilung des Punch-Through-Durchbruchstromes über einen grossen Flächenbereich erzielt, sodass keine oder nur sehr geringe strukturelle
Schäden auftreten können. Durch die besondere Ausgestaltung der Transistoren kann in vorteilhafter Weise der Punch-Through-Durchbruch entweder von dem aktiven Bereich entfernt,
oder auf einen so kleinen Bereich beschränkt werden, dass keine Wechselwirkung mit dem normalen Betrieb des Transistors
auftritt. Es ergibt sich somit, dass die Verstärkung und das Durchschlagverhalten eines Transistors getrennt beeinflusst werden können.
- 20 <■ Sehutzanspgüehe
Claims (1)
1. Halbleiteranordnung mit einem Transistoraufbau, bei dem
der Kollektorbereich vorzugsweise vom Halbleiterkörper and der Basisbereich sowie der Emitterbereich durch Diffusionsbereiche im Kollektorbereich gebildet sind, wobei
zwischen dem Emitterbereich und dem Kollektorbereich eine Sperrvorspannung liegt, dadurch gekennzeichnet, daß in einem gegebenen Teil des Halbleiterkörpers
der Abstand (t) zwischen dem Emitter-Basisübergang und dem Kollektor-Basisübergang einerseits und/oder andererseits
die Störstollenkonzentration (φ) des Basisbereichs zwischen dem Emitter-Basisübergang (J,) und denn Kollektor-Basisübergang (J.) auf einem relativ kleinen Wert gehalten ist.
2. Kalbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Störstellenkonzentration (N) im
Basisbereich kleiner als 5 χ 10 Atome/cm bei einem
Silicium-Transistor ist.
3. Halbleiter-Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß als ein Teil des Basis-Bereichee ein Zwischenbereich (50, 58) zwischen dem Emitterbereich (48, 57) und dem Basisbereich (47, 56) des Transistors angeordnet ist, der die gleiche Leitfähigkeit wie
der Basisbereich und eine höhere Störstellenkonzentration als dieser aufweist.
11.12.1972
I· 4. Halbleiteranordnung nach Anspruch 3, dadurch g e k e η η -
zeichnet, daß die mittlere Störstellenkonzentration
(N) des Zwischenbereiches (50, 58) unterhalb dem Emitter
bereich (48, 57) und des Teils des Basisbereiches (47, 56)
zwischen dem Emitterbereich und dem Kollektorbereich des
12 2
Transistors etwa bei 5 χ 10 Atome/cm* liegt.
5. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet , daß der Zwischenbereich (50) den Emitterbereich
(48) vollständig umgibt, daß ferner ein Hilfsemitterbereich
(51) in dom Basisbereich (47) angeordnet ist, und
daß der Boden des Hilfsemitterbereichs (51) einen vorgegebenen
Abstand (t) vom Kollektor-Basisübergang (J1) hat.
6. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet , daß der Zv/ischenbereich (58) den Emitterbereich
(57) des Transistors bis auf einen bestimmten, begrenzten Bereich (60) allseitig umgibt.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet
, daß durch den bestimmten, begrenzten Bereich des Emitterbereiches (57) sich ein Diffusionsbereich
(61) mit derselben Leitfähigkeit wie der Emitterbereich (57) erstreckt, der in einen vorgegebenen Abstand von dem Kollektor-Basisübergang
(J1) endet.
8. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Hllfs-Emitterbereich (51) vom
Emitterbereich (48) in einem Abstand angeordnet ist aad sich weiter in den Basisbereich (47) des Transistors hinein
erstreckt als der Emitterbereirh (48)♦
9. Halbleiteranordnung nach Anspruch 8, dadurch g e k e η η -
11.12.1972
zeichnet , daS der Transistor aus Silicium besteht,
daß ferner der Abstand (t) zwischen dem Boden dea Hilfaemitterbereichs
(51) und dem Kollektor-Basisübergang (J1)
und die Störstellenkonzentration (N) des Basisbereiche· unter dem Hilfs-Emitterbereich so vorgegeben sind, daß
das Produkt aus dem Abstand (t) und der Störstellenkonzentation (N) kleiner ist als 5 χ 1012 Atome/cm2.
10. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß am Kollektor-Basisübergang (J1) eine
vergrabene Schicht (70) angeordnet ist, die die gleiche Leitfähigkeit und eine höhere Störstellenkonzentration (N)
wie bzw. als der Kollektorbereich (11) aufweist.
11. Halbleiteranordnung nach Anspruch 5, dadurch g s k s a η zeichnet
, daß der Transistor aus Silicium besteht, daß ferner die Störstellenkonzentration zwischen dem Hilfsemitterbereich
(51) und dem Kollektorbereich (46) kleiner
als 5 χ 1012 Atome/cm2 und die mittlere Störeteilenkonzentration
zwischen dem Emitterbereich (48) und dem Kollektorbereich (46)
12 2
größer als etwa 5 χ 10 Atome/cm ist.
größer als etwa 5 χ 10 Atome/cm ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15042471A | 1971-06-07 | 1971-06-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE7221345U true DE7221345U (de) | 1973-02-22 |
Family
ID=22534463
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19727221345U Expired DE7221345U (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
DE2227697A Withdrawn DE2227697A1 (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2227697A Withdrawn DE2227697A1 (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
Country Status (4)
Country | Link |
---|---|
US (1) | US3758831A (de) |
JP (1) | JPS547195B1 (de) |
DE (2) | DE7221345U (de) |
NL (1) | NL7207254A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2211116A1 (de) * | 1972-03-08 | 1973-09-13 | Semikron Gleichrichterbau | Steuerbares halbleiterbauelement mit vier schichten abwechselnd entgegengesetzten leitfaehigkeitstyps |
US3911461A (en) * | 1974-11-07 | 1975-10-07 | Motorola Inc | Semiconductor device with improved reverse transient capability |
US4017882A (en) * | 1975-12-15 | 1977-04-12 | Rca Corporation | Transistor having integrated protection |
US4125933A (en) * | 1976-07-08 | 1978-11-21 | Burroughs Corporation | IGFET Integrated circuit memory cell |
US4476479A (en) * | 1980-03-31 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with operating voltage coupling region |
JPS56152261A (en) * | 1980-04-28 | 1981-11-25 | Toshiba Corp | I2l element withstanding high surge |
US4652895A (en) * | 1982-08-09 | 1987-03-24 | Harris Corporation | Zener structures with connections to buried layer |
JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
US5929503A (en) * | 1992-01-16 | 1999-07-27 | Harris Corporation | Punch-through diodes and applications |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US9478537B2 (en) * | 2009-07-15 | 2016-10-25 | Cree, Inc. | High-gain wide bandgap darlington transistors and related methods of fabrication |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2843515A (en) * | 1955-08-30 | 1958-07-15 | Raytheon Mfg Co | Semiconductive devices |
DE1250561B (de) * | 1957-07-23 | 1968-04-04 | Siemens Aktiengesellschaft, 1000 Berlin und 8000 München, 8520 Erlangen | Leistungstransistor mit einkristallinem Halbleitergrundkörper |
US3233125A (en) * | 1963-01-08 | 1966-02-01 | Trw Semiconductors Inc | Transistor technology |
US3325705A (en) * | 1964-03-26 | 1967-06-13 | Motorola Inc | Unijunction transistor |
US3484309A (en) * | 1964-11-09 | 1969-12-16 | Solitron Devices | Semiconductor device with a portion having a varying lateral resistivity |
GB1099049A (en) * | 1965-12-28 | 1968-01-10 | Telefunken Patent | A method of manufacturing transistors |
DE1564863C2 (de) * | 1966-06-28 | 1983-04-28 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Planartransistor mit einer Emitter-, einer Basis- und einer Kollektorzone |
US3483446A (en) * | 1967-06-15 | 1969-12-09 | Westinghouse Electric Corp | Semiconductor integrated circuit including a bidirectional transistor and method of making the same |
US3571630A (en) * | 1968-11-04 | 1971-03-23 | Nat Semiconductor Corp | Two-terminal monolithic voltage regulator and reach-through transistor |
-
1971
- 1971-06-07 US US00150424A patent/US3758831A/en not_active Expired - Lifetime
-
1972
- 1972-05-29 NL NL7207254A patent/NL7207254A/xx unknown
- 1972-05-30 JP JP5304772A patent/JPS547195B1/ja active Pending
- 1972-06-07 DE DE19727221345U patent/DE7221345U/de not_active Expired
- 1972-06-07 DE DE2227697A patent/DE2227697A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE2227697A1 (de) | 1973-01-25 |
JPS547195B1 (de) | 1979-04-04 |
NL7207254A (de) | 1972-12-11 |
US3758831A (en) | 1973-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2910566C2 (de) | Statische Induktionshalbleitervorrichtung | |
DE3633161C2 (de) | ||
DE69034157T2 (de) | Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung | |
DE102005035029A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE7221345U (de) | Halbleiteranordnung mit einem transistoraufbau | |
DE10226908B4 (de) | Isolierschicht-Bipolartransistor | |
DE3145592A1 (de) | "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" | |
DE2939193A1 (de) | Statischer induktionstransistor und eine diesen transistor verwendende schaltung | |
DE1614300C3 (de) | Feldeffekttransistor mit isolierter Gateelektrode | |
DE19917994A1 (de) | Isolationsstruktur für eine Halbleitervorrichtung und Verfahren zum Verhindern des vorzeitigen Durchbruchs und der nachfolgenden Änderung der Durchbruchspannung in einer grabenisolierten Halbleitervorrichtung | |
EP1297575A1 (de) | Halbleiter leistungsbauelement und verfahren zu seiner herstellung | |
CH695033A5 (de) | Diode. | |
EP1216488B1 (de) | Thyristor mit spannungsstossbelastbarkeit in der freiwerdezeit | |
DE2418560A1 (de) | Halbleitervorrichtung | |
DE1123402B (de) | Halbleiterdiode mit mehreren PN-UEbergaengen | |
DE2033800A1 (de) | Mehrfachemitter Transistor Aufbau und Schaltung | |
DE7312557U (de) | Hochspannungs-halbleiteranordnung | |
DE2332144C3 (de) | Transistor und Verfahren zu seiner Herstellung | |
DE1207010B (de) | Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren | |
DE1464971A1 (de) | Halbleiterschalter | |
DE10333556B4 (de) | Halbleiterbauelement mit verbesserter Kommutierung | |
DE2830735C2 (de) | Thyristortriode mit integriertem Hilfsthyristor und Verfahren zu ihrer Herstellung | |
DE2026376A1 (de) | Schaltung mit Halbleiter-Bauelement | |
DE2336287A1 (de) | Leicht abschaltbarer thyristor | |
DE3214566A1 (de) | Integrierte halbleiteranordnung |