DE69936045T2

DE69936045T2 - Verfahren zur herstellung eines widerstands

Info

Publication number: DE69936045T2
Application number: DE69936045T
Authority: DE
Inventors: Bo Wikström
Original assignee: Obducat AB
Current assignee: Obducat AB
Priority date: 1998-03-05
Filing date: 1999-03-05
Publication date: 2007-09-06
Anticipated expiration: 2019-03-06
Also published as: JP2002506293A; JP4230108B2; DE69936045D1; SE9800707L; SE9800707D0; AU2864599A; EP1060646B1; WO1999045753A1; EP1060646A1; SE511682C2; ATE362306T1; US6666980B1

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Widerstand und ein Verfahren zur Herstellung eines Widerstands auf Trägern, vorzugsweise Leiterplatten, Substrate oder Chips mit oder ohne integrierten Schaltkreisen, im Elektronikbereich.
Stand der Technik
Leiterplatten, Substrate oder Chips weisen Leiterstrukturen auf ihren Oberflächen oder inwendig auf, um andere Komponenten, integrierte Funktionen zu verbinden oder mit der Umgebung zu verbinden. Wenn Widerstandskomponenten erforderlich sind, werden sie als diskrete Komponenten montiert oder als Widerstandspasten auf Leiterplatten, Substraten oder Chips angewendet, um den notwendigen Widerstand zu erhalten.
Dies ist ein zeitaufwändiger und komplizierter Prozess. Daher besteht ein Bedarf für einen Prozess, der die Herstellung von Widerständen vereinfacht. Die EP-A2-016 37 60 offenbart eine Leiterplatte mit elektrischen Widerständen, die in das Leiterpfadsystem integriert sind, wobei diese Widerstände als relativ hochohmige Leiterabschnitte ausgelegt sind.
Zusammenfassung der Erfindung
Ein Ziel der vorliegenden Erfindung ist es, die obigen Nachteile zu überwinden und die Umsetzung der Widerstandsfunktion in elektronischen Produkten wie Leiterplatten, Substraten oder Chips effektiver zu machen.
Diese Ziele werden durch einen Widerstand und ein Verfahren gemäß den anhängenden Ansprüchen erreicht.
Ein Verfahren zur Herstellung einer Widerstandsfunktion in einem elektrischen Leiter auf der Oberfläche eines Trägers, vorzugsweise Leiter auf Leiterplatten, Substraten und Chips, gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass der Leiter durch Ätzen unter Verwendung einer anisotropen Ätztechnik mit mindestens einem Abschnitt versehen ist, der einen kleineren Querschnittsbereich als der Leiter auf beiden Seiten des Abschnitts aufweist, wobei die Länge und Breite des Abschnitts so ist, dass ein vorbestimmter Widerstand in dem Leiter erhalten wird.
Ein Widerstand, der auf beiden Seiten mit einem Leiter auf einem Träger wie einer Leiterplatte, einem Substrat oder einen Chip gemäß der Erfindung verbunden ist, ist dadurch gekennzeichnet, dass der Widerstand einen Leiterabschnitt umfasst, der auf dem Träger angeordnet ist und der einen wesentlich kleineren Querschnittsbereich als der Leiter auf beiden Seiten des Widerstands aufweist, wobei dem Leiterabschnitt des Widerstands ein kleinerer Querschnittsbereich durch anisotropes Ätzen gegeben worden ist.
Mit einem wesentlich kleineren Querschnittsbereich ist gemeint, dass der Querschnittsbereich kleiner als 20%, vorzugsweise kleiner als 5% des Querschnittsbereichs des Leiters ist.
Ein Verfahren gemäß der Erfindung basiert auf der Verwendung einer anisotropen Ätztechnik, um Leiterstrukturen zu erzeugen, die einen gewünschten Widerstand aufweisen.
Durch die Widerstandsfunktion, die durch den Leiter erzielt wird, der mit einem Abschnitt eines kleineren Querschnittsbereiches ist, kann die Widerstandsfunktion zur gleichen Zeit gefertigt werden wie die Leiterstruktur zum Beispiel auf einer Leiterplatte.
Durch die Ausbildung der Widerstandsfunktion gemäß einem bevorzugten Ausführungsbeispiel, die in dem normalen Leiterpfad auftritt, kann die Widerstandsfunktion auch in die internen Leiterschichten in Mehrlagenleiterplatten oder Substraten integriert werden, was eine verbesserte Verteilung der thermischen Energie, die durch die Widerstandsfunktion erzeugt wird, zur Folge hat.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der reduzierte Querschnittsbereich eine Reduzierung der Breite des Leiters in der Ebene der Oberfläche. Der gewünschte Widerstand wird dann durch eine Anpassung der Breite des Leiters oder durch Anpassung der Länge des verengten Abschnitts erzielt.
Die Leiter sind vorzugsweise mit einem verengten Abschnitt ausgebildet, der durch eine anisotrope Ätztechnik zu solch einer Leiterbreite geätzt wurde, dass ein erkennbares Widerstandsniveau erzielt wird, so dass andere Widerstandsfunktionen nicht notwendig sind in der Ausdehnung des Leiterpfades zwischen den anderen Komponentenverbindungen, mit denen eine angewandte Widerstandsfunktion verbunden worden wäre.
Gemäß einem alternativen Ausführungsbeispiel der vorliegenden Erfindung wird der reduzierte Querschnittsbereich durch mindestens eine im Wesentlichen längliche Rille bereitgestellt, die in die Oberfläche des Leiters geätzt ist. Wenn die Rillen durch den gesamten Leiter geätzt sind, werden mindestens zwei im Wesentlichen parallele Leiter geschaffen.
Ein Fachmann erkennt, dass die anisotrope Ätztechnik aus bekannten anisotropen Ätztechniken ausgewählt ist. Die spezielle Anwendung bestimmt, welche Ätztechnik ausgewählt werden muss. Beispiele der anisotropen Ätztechniken sind das reaktive Ionenätzen, das Plasmaätzen und verschiedene Arten des Nassätzens.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird von einer Nassätztechnik Gebrauch gemacht. Dies ist aus Kostengründen vorteilhaft.
Gemäß einem speziellen Aspekt der Erfindung wird von einem chemisch ätzenden Ätzfluqid Gebrauch gemacht, in dem das Ätzmittel, welches die aktive Substanz ausbildet, in einer wässrigen Lösung vorhanden ist. Äußerst gute Ergebnisse können erzeugt werden, wie zum Beispiel genaue Ätzungen in kleinen Ausmaßen. Dieser Aspekt der Erfindung basiert auf der überraschenden Entdeckung, dass ein Ätzfluid, das verdünnt worden ist, um einen vernachlässigbaren Ätzeffekt aufzuweisen, verwendet werden kann für anisotropes Ätzen unter der Wirkung eines elektrischen Feldes.
Dies führt zum Ätzen eines elektrisch leitenden Ätzmaterials mittels eines Ätzmittels, das in einer Lösung vorhanden ist, die zu solch einem großen Ausmaß verdünnt ist, dass sie praktisch nicht für chemisches Ätzen verwendbar ist. Die Ätzmittelkonzentration ist so gering, dass solche Reaktionen zwischen dem Ätzmittel und dem Ätzmaterial, die zur Entfernung von Atomen aus dem Ätzmittel führen, nur sporadisch auftreten. Durch ein elektrisches Feld, das in der Ätzmittellösung zwischen der Elektrode und einem Oberflächenabschnitt des Ätzmaterials erzeugt ist, bildet sich eine örtliche Konzentration des Ätzmittels auf dem Oberflächenabschnitt des Ätzmaterials aus. Dies führt zu einem ausgeprägten Anstieg der Ätzrate des Ätzmittels, während zur selben Zeit die Ätzrichtung des Ätzmittels bestimmt wird.
Das beschriebene Ätzverfahren ist bekannt aus der PCT-Anmeldung SE97/01480.
Wenn genaue Widerstände gefertigt werden sollen, ist es vorteilhaft, den Widerstand des Leiters während des Ätzens zu messen. Wenn der gemessene Widerstand mit dem gewünschten Wert übereinstimmt, wird das Ätzen unterbrochen.
Die obigen Merkmale können natürlich in demselben Ausführungsbeispiel kombiniert werden.
Um die Erfindung weiter zu veranschaulichen, werden detaillierte Ausführungsbeispiele im Folgenden beschrieben werden, ohne jedoch die Erfindung als darauf beschränkt anzusehen.
Kurzbeschreibung der Zeichnungen
1 veranschaulicht einen Leiter auf einer Leiterplatte, wobei der Leiter einen verengten Abschnitt entlang eines Teils der Länge des Leiterpfades gemäß einem Ausführungsbeispiel der Erfindung aufweist.
2 veranschaulicht einen Leiter auf einer Leiterplatte, wobei der Leiter mehrere parallele Leiterabschnitte entlang eines Teils der Länge des Leiterpfades gemäß einem alternativen Ausführungsbeispiel der Erfindung aufweist.
3 veranschaulicht einen Leiter auf einem Chip, wobei der Leiter einen Abschnitt mit einem Leiter aufweist, der enger als die umgebenden Leiterabschnitte ist, und der länger als der Abstand zwischen den umgebenden Leiterabschnitten ist.
Detaillierte Beschreibung der Erfindung
1 zeigt eine Leiterplatte, Substrat oder Chip 1, die einen Leiter 2 mit einem verengten Abschnitt 3 aufweist, um den vorgesehenen Widerstand in dem Leiter bereitzustellen. Im Ergebnis ist keine separate Widerstandskomponente oder Widerstandsdruck erforderlich. Die Länge und Breite des verengten Abschnitts ist angepasst worden, um den gewünschten Widerstand zu erzeugen. In der Figur weist der verengte Abschnitt dieselbe Breite über seine gesamte Länge auf, aber ein Fachmann erkennt, dass die Breite über die Länge variieren kann.
2a zeigt eine Leiterplatte, Substrat oder Chip 1, die mit einem Leiter 4 versehen ist. 2b ist eine Schnittansicht entlang der Linie A-A in 2a. Dieser ist mit geätzten Rillen 6 ausgebildet, was dazu führt, dass der Leiter 2 verengte Leiterabschnitte 5 aufweist. Dies wiederum führt zu dem gewünschten Widerstandswert, während gleichzeitig die Verteilung des Stroms auf mehrere Leiter die Energieerzeugung auf eine größere Oberfläche verteilt. In der Figur sind die Rillen durch die Dicke des gesamten Leiters geätzt, aber alternativ erstrecken sich die Rillen nur teilweise durch die Dicke des Leiters.
3 veranschaulicht eine Leiterplatte, Substrat oder Chip 1, die mit einem oder mehreren Leitern 2 versehen ist. Der Leiter oder die Leiter sind mit einem verengten Leiterabschnitt 3 ausgebildet worden, der solch eine große Verengung 3 in einem Leitermuster aufweist, das in Relation zu dem Abstand zwischen den Leiterpfaden, die nicht verengt sind, verlängert ist, um den Widerstandswert zu erhöhen.
Durch das derartige Vergrößern der Länge des Leiters kann die Breite für einen bestimmten vorbestimmten Widerstand größer sein im Vergleich zu dem Fall, in dem der Leiter gerade ausgebildet ist. Der verengte Leiterabschnitt ist über eine größere Oberfläche verteilt worden, was bedeutet, dass die Energieerzeugung über eine größere Oberfläche verteilt ist, was wiederum zu einer geringeren Temperatur des Leiters führt.
Die Leiterstruktur in 3 ist durch Maskierung und Ätzen hergestellt worden.
Die oben beschriebenen Ausführungsbeispiele sind nur als Beispiele anzusehen. Es ist selbstverständlich, dass die Erfindung für Modifikationen und Abwandlungen geeignet ist und nur durch die folgenden Ansprüche beschränkt ist.

Claims

Verfahren zur Herstellung einer Widerstandsfunktion in einem elektrischen Leiter auf der Oberfläche eines Trägers, vorzugsweise einem Leiter auf Leiterplatten, Substraten und Chips, dadurch gekennzeichnet, dass der Leiter durch Ätzen unter Verwendung einer anisotropen Ätztechnik mit mindestens einem Abschnitt versehen ist, der einen kleineren Querschnittsbereich als der Leiter aufweist, der den Abschnitt umgibt, wobei die Länge und Breite des Abschnitts so ist, dass ein vorbestimmter Widerstand in dem Leiter erhalten wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Leiter mit mehreren parallelen Abschnitten versehen ist, deren Gesamtquerschnittsbereich kleiner ist als der Querschnittsbereich des umgebenden Leiters.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Abschnitt des Leiters unter Verwendung einer anisotropen Ätztechnik geätzt wird, so dass der Abschnitt eine größere Länge und eine kleinere Breite als der Originalabschnitt erhält.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der reduzierte Querschnittsbereich aus einer Reduzierung der Breite des Leiters in der Ebene der Oberfläche besteht.
Verfahren nach einem der Ansprüche 1, 2, 3 oder 4, dadurch gekennzeichnet, dass das anisotrope Ätzen ein Nassätzverfahren ist, und dass es weiter den Schritt der Durchführung des anisotropen Ätzens umfasst, wobei ein elektrisches Feld in der Ätzflüssigkeit an dem Leiter angrenzend angeordnet wird, wobei die Ätzflüssigkeit in solch einer wässrigen Lösung vorhanden ist, dass sie nicht in der Lage ist, den Leiter ohne ein elektrisches Feld zu ätzen, aber in konzentrierter Form den Leiter ohne ein elektrisches Feld ätzt.
Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Schritte des Messens des Widerstands des Leiters während des Ätzens und des Unterbrechens des Ätzens, wenn der gemessene Widerstand dem vorbestimmten Widerstand entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leiter mit einer weiteren Schicht beschichtet ist.
Widerstand, der auf beiden Seiten mit einem Leiter auf einem Träger wie einer Leiterplatte, einem Substrat oder einem Chip verbunden ist, wobei der Widerstand einen Leiterabschnitt umfasst, der auf dem Träger angeordnet ist, und der einen wesentlich kleineren Querschnittsbereich als der Leiter auf beiden Seiten des Widerstands aufweist, dadurch gekennzeichnet, dass dem Leiterabschnitt des Widerstands ein kleinerer Querschnittsbereich durch anisotropes Ätzen gegeben worden ist.
Widerstand nach Anspruch 8, dadurch gekennzeichnet, dass der Leiterabschnitt mit einem wesentlich kleineren Querschnittsbereich aus mehreren parallelen Leitern besteht, deren Gesamtquerschnittsbereich kleiner als der des umgebenden Leiters ist.