DE69935780T2 - Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung - Google Patents
Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung Download PDFInfo
- Publication number
- DE69935780T2 DE69935780T2 DE69935780T DE69935780T DE69935780T2 DE 69935780 T2 DE69935780 T2 DE 69935780T2 DE 69935780 T DE69935780 T DE 69935780T DE 69935780 T DE69935780 T DE 69935780T DE 69935780 T2 DE69935780 T2 DE 69935780T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dielectric layer
- electrical resistance
- dielectric
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/07—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by resistor foil bonding, e.g. cladding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Description
- Diese Erfindung wurde mit staatlicher Unterstützung unter der von DRAPPA getroffenden Vereinbarung Nr. F33615-96-2-1838 gemacht. Die Regierung besitzt gewisse Rechte an der Erfindung.
- HINTERGRUND DER ERFINDUNG
- 1. GEBIET DER ERFINDUNG
- Die vorliegende Erfindung betrifft allgemein elektrische Schaltkreise sowie deren Herstellung. Insbesondere betrifft diese Erfindung einen relativ unkomplizierten Prozess zur Herstellung von Dünnfilm- oder Dünnschicht-Metallwiderständen mit verbesserten Abmessungstoleranzen.
- 2. BESCHREIBUNG DES STANDES DER TECHNIK
- Dünnfilm-Metallwiderstände wurden in elektronischen Hybridschaltkreisen im Allgemeinen durch Bedampfung im Vakuum auf kleine Substrate eingesetzt. Auf Nickel basierende Zusammensetzungen wie beispielsweise Nickelchrom werden ebenso wie andere Werkstoffe wie beispielsweise Chromsilizid und Tantalnitrid häufig verwendet. Dünnfilm-Widerstände aus Nickelphosphor wurden zudem zur Schichtung oder Laminierung großer Platten Ni-P-be schichteter oder verstärkter Kupferfolie in gedruckten Schaltungskonstruktionen hergestellt, wobei anschließend subtraktive Ätzschritte zur Abgrenzung der Widerstände durchgeführt wurden. Diese subtraktiven Ätzprozesse haben den Nachteil einer schwachen Abmessungssteuerung aufgrund der Unterätzungswirkungen von isotropem Nassätzen. Zur Sicherstellung einer linearen Beziehung zwischen dem Seitenverhältnis des Widerstands (L/W) und dem Widerstand wird oft eine einzige Breite des Widerstands für alle Seitenverhältnisse innerhalb eines Schaltkreises verwendet, wodurch dem Schaltkreis-Layout oder der Schaltkreiskonstruktion eine unerwünschte Einschränkung auferlegt wird. Ein zweiter Nachteil des subtraktiven Ätzens liegt darin, dass sich chemische Ätzflüssigkeiten für das Widerstandsmetall von den bei der Herstellung von Leiterplatten oder gedruckten Schaltungen für gewöhnlich eingesetzten Werkstoffen unterscheiden.
-
US 5,053,318 beschreibt die Verwendung einer plasmaresistenten oder -beständigen Metallmaske, welche als Sperre zum Schutz einer Photoresistbeschichtung während der Trockenentwicklung der Photoresistbeschichtung verwendet wird. - Dementsprechend wäre es wünschenswert, wenn ein Verfahren zur Verfügung stünde, welches die Komplexität der Bearbeitung metallhaltiger Widerstände reduziert, während zudem eine genaue Steuerung der Toleranzen des Widerstands gefördert würde.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Erfindungsgemäß wird ein Verfahren zur Herstellung einer mikroelektronischen Anordnung bereitgestellt, welche einen Widerstand und insbesondere einen Metall-Widerstandsfilm aufweist, wobei gewünschte Bearbeitungs- und Abmessungseigenschaften erzielt werden. Das Verfahren ist allgemein mit der Aufbringung eines fotosensitiven oder lichtempfindlichen Dielektrikums auf einem Substrat zur Bildung einer dielektrischen Schicht verbunden. Die dielektrische Schicht wird fotobelichtet, so dass ein erster Abschnitt der dielektrischen Schicht auf einem ersten Bereich des Substrats löslich ist, während ein zweiter Abschnitt der dielektrischen Schicht auf einem zweiten Bereich des Substrats nicht löslich oder unlöslich ist. Eine elektrische Widerstandsschicht wird dann auf die dielektrische Schicht aufgebracht, und die dielektrische Schicht wird entwickelt, um gleichzeitig dessen ersten Abschnitt und einen Abschnitt der den ersten Abschnitt überlagernden Widerstandsschicht zu entfernen, so dass ein Abschnitt der Widerstandsschicht auf dem zweiten Abschnitt zur Bildung des Widerstands zurückbleibt. Eine alternative Prozessreihenfolge umfasst die Aufbringung der Widerstandsschicht, bevor die dielektrische Schicht einer Strahlung ausgesetzt wird und die dielektrische Schicht anschließend durch die Widerstandsschicht freigelegt wird. Dieses Verfahren erfordert, dass die Dicke sowie die elektromagnetischen Eigenschaften der Widerstandsschicht eine elektromagnetische Durchdringung der Schicht zulassen, damit eine Aktivierung der fotosensitiven oder lichtempfindlichen Eigenschaften des lichtempfindlichen Dielektrikums ermöglicht wird.
- Erfindungsgemäß handelt es sich bei der Widerstandsschicht vorzugsweise um einen mehrschichtigen Film oder einen Überzug aus mehreren Schichten, welcher eine elektrisch widerstandsfähige Schicht wie beispielsweise NiP, NiCr oder eine andere nickelhaltige Legierung sowie eine Trägerschicht wie beispielsweise eine Kupferschicht aufweist. Nachdem die dielektrische Schicht auf die Kupferschicht aufgebracht oder laminiert worden ist, kann diese unter Verwendung herkömmlicher Ätzflüssigkeiten selektiv entfernt werden, damit die Widerstandsschicht auf der Oberfläche der dielektrischen Schicht verbleibt. Alternativ kann der Widerstandsfilm durch stromlose Abscheidung oder durch Verdampfen oder Sputtern auf die dielektrische Schicht gebildet werden. Das erfindungsgemäße Verfahren ist zudem vorzugsweise mit der Aufbringung einer zweiten dielektrischen Schicht auf die erste dielektrische Schicht verbunden, nachdem die erste dielektrische Schicht entwickelt worden ist, wobei in der zweiten dielektrischen Schicht Öffnungen ausgebildet werden, um Abschnitte der restlichen elektrischen Widerstandsschicht freizulegen, und die exponierten oder freiliegenden Abschnitte der Widerstandsschicht anschließend zur Bildung von Anschlüssen für eine elektrische Verbindung mit der Schicht galvanisiert oder metallisiert werden.
- Gemäß der vorstehenden Beschreibung bringt das bevorzugte erfindungsgemäße Verfahren nur eine einzige Metallätzung unter Verwendung herkömmlicher Ätzflüssigkeiten mit sich, um den Träger oder die Unterlagschicht des Filmlaminats selektiv zu entfernen. Daher wird die vorliegende Erfindung nicht durch eine Vielzahl von Ätzschritten mit nicht standardmäßigen Ätzflüssigkeiten wie bei den Verfahren des Standes der Technik zur Bildung metallhaltiger Widerstände verkompliziert. Es ist zudem von Bedeutung, dass das vorliegende Verfahren darüber hinaus eine hervorragende Ätzbegrenzung des Widerstands während des Vorgangs des Entfernens des überschüssigen Abschnitts der Widerstandsschicht mit dem löslichen Abschnitt der dielektrischen Schicht erzielt. Als Ergebnis dieses Verfahrens kann die Breite des Widerstands genau ohne jegliche Unterätzung des Widerstands gesteuert werden. Schließlich erreicht das erfindungsgemäße Verfahren eine genaue oder präzise Anordnung der Anschlüsse für den Widerstand unter Verwendung der Abbildungsschärfe, wodurch eine genaue Bestimmung der elektrischen Länge des Widerstands erfolgt. Folglich sind die Abmessungs- und Widerstandstoleranzen eines metallhaltigen Widerstands, welcher durch das erfindungsgemäße Verfahren erzeugt wird, enger als diejenigen, welche bei den Verfahren des Standes der Technik möglich sind.
- Andere Aufgaben und Vorteile dieser Erfindung ergeben sich deutlicher aus der nachfolgenden ausführlichen Beschreibung.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die vorstehend genannten und weitere Vorteile der Erfindung werden deutlicher aus der nachfolgenden Beschreibung in Verbindung mit den anliegenden Zeichnungen ersichtlich.
- Es zeigen:
-
1 bis3 Perspektivansichten und4 einen Querschnitt, welche Prozessschritte zur Bildung eines metallhaltigen Widerstands gemäß einer ersten erfindungsgemaßen Ausführungsform zeigen; -
5 bis8 Perspektivansichten, welche Prozessschritte zur Bildung eines metallhaltigen Widerstands gemäß einer zweiten erfindungsgemaßen Ausführungsform zeigen; und -
9 eine Perspektivansicht eines ringförmigen Widerstands, welcher durch die Prozessschritte von entweder1 mit4 oder5 mit8 gebildet wird. - AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- In den
1 bis4 ist ein Abschnitt einer Leiterplatte oder gedruckten Schaltung10 dargestellt, welche so bearbeitet wurde, dass sie einen erfindungsgemäßen metallhaltigen Widerstand aufweist. Wie es in4 dargestellt ist, weist der Widerstand12 eine Widerstandsschicht14 sowie ein Paar Endstücke16 , welche die elektrische Länge des Widerstands12 bestimmen. Wie nachfolgend mit Bezug auf die1 mit4 beschrieben wird, werden genaue physikalische Abmessungen für den Widerstand12 mit dieser Erfindung erzielt, so dass der Widerstand12 genau gesteuerte Widerstandstoleranzen aufweisen kann. Obwohl eine besondere Widerstands-Endstückkonfiguration in4 gezeigt ist, ist es für Fachleute in der Technik offensichtlich, dass zahlreiche Abänderungen und Modifikationen möglich sind, einschließlich denen von8 und9 , und dass derartige Abänderungen und Modifikationen innerhalb des Schutzumfangs dieser Erfindung liegen. - Mit Bezug auf
1 ist die Leiterplatte oder gedruckte Schaltung10 derart gezeigt, dass sie ein Substrat18 aufweist, auf welchem eine dielektrische Schicht20 ausgebildet worden ist. Das Substrat18 kann aus jedem geeigneten Werkstoff gebildet sein, wobei es eine gedruckte Verdrahtungsplatte, einen flexiblen Schaltkreis, ein Keramik- oder Siliziumsubstrat oder eine weitere dielektrische Schicht eines mehrschichtigen Schaltkreises aufweist, obwohl auch andere geeignete Substrate und Werkstoffe verwendet werden können. Die dielektrische Schicht20 ist aus einem positiven oder negativen fotobelichtbaren Dickfilm-Polymer gebildet, so dass bekannte Fotobelichtungs- und Entwicklungsverfahren eingesetzt werden können, um die dielektrische Schicht20 zu bemustern. Geeignete Dickfilm-Polymerzusammensetzungen umfassen für gewöhnlich Harz, fotosensitive Mittel und Härter. Bei dem Harzbestandteil kann es sich um jedes geeignete flüssige oder feste Harz handeln, so dass das Harzgemisch leicht auf die Oberfläche des Substrats18 in flüssiger Form oder als Schichtstoff oder Laminat zur Bildung der dielektrischen Schicht20 aufgebracht werden kann. Verwendbare Harze schließen thermoplastische Harze, aushärtende oder duroplastische Harze, Elastomere und Gemische davon ein, welche bei der Einbringung zusammen mit einem fotsensitiven Werkstoff eine fotobelichtbare Zusammensetzung ergeben. Erwünschte Eigenschaften für das Dickfilm-Polymer schließen physikalische Eigenschaften ein, welche während der Ablagerung und Fotobelichtung der dielektrischen Schicht20 stabil bleiben. Erfindungsgemäß dient die dielektrische Schicht20 als permanente dielektrische Schicht des Schaltkreisgefüges auf dem Substrat18 , so dass die dielektrischen Eigenschaften des Dünnfilm-Polymers ebenfalls vorzugsweise während der Ablagerungs- und Fotobelichtungsprozesse stabil bleiben. Aus den vorstehend genannten Gründen sind Epoxide besonders als das Harz für die dielektrische Schicht20 geeignet, wobei bevorzugte Zusammensetzungen auf Epoxidbasis LMB 7081 und LMB 7082 sind, welche auf dem Markt von der Firma Ciba-Geigy erhältlich sind. - Aufgrund der Präsenz fotosensitiver Mittel, kann ein Aussetzen oder eine Exposition der elektrischen Schicht
20 einer geeigneten elektromagnetischen Strahlung durch eine Maske (nicht gezeigt) erfolgen, um die dielektrische Schicht20 fotochemisch präzise zu bemustern. Die dielektrische Schicht20 wird anschließend zur Entfernung von löslichen Abschnitten der Schicht20 entwickelt, welche während der Fotobelichtung nicht polymerisiert wurden, während polymerisierte (unlösliche) Abschnitte der Schicht20 an der Oberfläche des Substrats18 haften bleiben. In1 wurde ein erster Abschnitt22 der dielektrischen Schicht20 polymerisiert, während der verbleibende oder Restabschnitt24 der dielektrischen Schicht20 , welcher den Abschnitt22 umschließt, unpolymerisiert bleibt. Wie aus der nachfolgenden Erörterung deutlich hervorgeht, stellt der polymerisierte Abschnitt22 die Breite und Länge der in4 gezeigten Widerstandsschicht14 her. - In
2 wurde eine Beschichtungsfolie26 auf die Oberfläche der dielektrischen Schicht20 vor der Entwicklung der dielektrischen Schicht20 aufgebracht. Die Folie26 weist eine Widerstandsschicht28 sowie eine Opfer-Trägerschicht30 auf, welche die Schichtaufbringung oder Laminierung der dünnen Widerstandsschicht28 auf die dielektrische Schicht20 vereinfacht. In einer bevorzugten Ausführungsform handelt es sich bei der Widerstandsschicht28 um eine Legierung auf Nickelbasis, vorzugsweise eine Legierung aus Nickelphosphor oder Nickelchrom, während es sich bei der Trägerschicht30 um Kupferfolie handelt. Eine bevorzugte Widerstandsschicht28 ist aus einer Nickelphosphor-Legierung gebildet, welche ein Höchstmaß von fünfzig Gewichtsprozent Phosphor bei Ausgleichs- oder Balance-Nickel und unwesentlichen Verunreinigungen enthält. Eine bevorzugte Dicke oder Stärke der Widerstandsschicht28 beträgt in etwa 0,01 bis in etwa 0,5 Mikrometer, um eine Eindringung der Entwicklerflüssigkeit in die Schicht28 während der Entwicklung der dielektrischen Schicht20 zu ermöglichen. Eine bevorzugte Dicke oder Stärke der Kupfer-Trägerschicht30 beträgt in etwa vier bis in etwa 50 Mikrometer. Nach der Schichtaufbringung der Folie26 auf die dielektrische Schicht20 wird die Trägerschicht30 entfernt, um die an der Oberfläche der dielektrischen Schicht20 haftende Widerstandsschicht28 freizulegen. Falls die Trägerschicht30 aus Kupfer gebildet ist, kann diese auf einfache Art und Weise mit Hilfe bekannter Verfahren abgezogen oder abgestreift werden, beispielsweise mit herkömmlichen alkalischen ammoniakhaltigen Ätzflüssigkeiten. - Wie es in
3 gezeigt ist, wird anschließend die dielektrische Schicht20 entwickelt, und dadurch wird der Abschnitt der Widerstandsschicht28 , welcher den unpolymerisierten Abschnitt24 der dielektrischen Schicht20 überlagert, ebenfalls mit Hilfe des auflösenden dielektrischen Werkstoffs entfernt. Der zurückbleibende Abschnitt der Widerstandsschicht28 ist dann der Widerstandsfilm14 des in4 gezeigten Widerstands12 . Im Anschluss daran wird eine zweite fotostrukturierbare dielektrische Schicht32 vorzugsweise auf die gedruckte Schaltung10 aufgebracht, d.h. auf das Substrat18 und den restlichen Widerstandsfilm14 . Diese dielektrische Schicht32 wird zur Ausbildung von Öffnungen34 fotobelichtet und entwickelt, durch welche die Endstücke16 beispielsweise durch bekannte Metallisierungs- und Galvanisierungsverfahren gebildet werden. Als Ergebnis werden die Kanten des Endstücks16 derart fotostrukturiert oder scharf abgebildet, dass die elektrische Länge des Widerstands12 präzise bestimmt werden kann. In einer in den5 mit8 gezeigten alternativen Ausführungsform werden die Endstücke oder Begrenzungen16 durch geeignetes Ätzen der Kupfer-Trägerschicht30 anstelle des vollständigen Entfernens der Trägerschicht30 , wie es in den1 mit4 der Fall ist, gebildet. Ein Nachteil dieses alternativen Ansatzes ist eine verminderte Steuerung der Toleranzen und eine Unterätzung der Endstücke16 als Ergebnis oder Folge des subtraktiven Ätzschrittes, welcher zur Bildung der Endstücke16 aus der Kupfer-Trägerschicht30 eingesetzt wird. - Aus der vorstehenden Beschreibung ist es für Fachleute in der Technik offensichtlich, dass der resultierende Widerstand
12 durch eine präzise Breite, welche der Breite des durch Fotobelichtung erzielten polymerisierten Abschnitts22 der dielektrischen Schicht20 entspricht, und durch eine präzise Länge, welche durch die fotobelichteten Öffnungen34 in der zweiten die lektrischen Schicht32 bestimmt wird, charakterisiert wird. Modifikationen des vorstehenden Prozesses sind vorhersehbar, während die gewünschte Genauigkeit, welche durch Fotobelichtung möglich wurde, beibehalten wird. Beispielsweise könnte bei ausreichend dünnen Widerstandsschichten28 oder optisch transparenten Widerstandsschichten28 wie beispielsweise Indiumzinnoxid, die dielektrische Schicht20 durch die Widerstandsschicht28 fotobelichtet werden, anstelle der Fotobelichtung der dielektrischen Schicht20 vor der Schichtaufbringung oder Laminierung der Folie26 auf die dielektrische Schicht20 gemäß obiger Beschreibung. Wenn man so vorgeht, weist die Widerstandsschicht28 zudem vorzugsweise elektromagnetische Eigenschaften auf, welche eine elektromagnetische Durchdringung der elektromagnetischen Strahlung mit einer vorher festgelegten Frequenz, Ausbreitungsrichtung und Intensität oder Stärke ermöglichen, welche ausreicht, um die fotosensitiven Eigenschaften der dielektrischen Schicht20 zu aktivieren. Darüber hinaus könnte die Widerstandsschicht28 durch Eindampfen, Sputtern oder stromloses Abscheiden oder Metallisieren einer Widerstandsschicht auf die dielektrische Schicht20 gebildet werden. - Obwohl die Erfindung mit Bezug auf besondere Ausführungsformen beschrieben worden ist, ist es offensichtlich, dass andere Ausführungsformen von einem Fachmann in der Technik herangezogen werden können. Beispielsweise kann die Konfiguration des Widerstands
12 erheblich von den in den1 mit8 gezeigten Konfiguration abweichen, wie es durch den in9 gezeigten ringförmigen Widerstand12 unter Beweis gestellt wird. Dementsprechend wird der Schutzumfang der Erfindung lediglich durch die nachfolgenden Ansprüche begrenzt.
Claims (10)
- Verfahren zur Herstellung einer mikroelektronischen Anordnung mit einer Widerstandsstruktur (
12 ) auf einem Substrat (18 ) mit einem ersten Bereich und einem zweiten Bereich, wobei das Verfahren die folgenden Schritte umfasst: Auftragen eines photosensitiven Dielektrikums auf das Substrat (18 ) zum Bilden einer ersten dielektrischen Schicht (20 ), die den ersten Bereich und den zweiten Bereich abdeckt, wobei das photosensitive Dielektrikum imstande ist, einen löslichen Zustand und einen unlöslichen Zustand zu haben; Aussetzen der ersten dielektrischen Schicht (20 ) einer elektromagnetischen Strahlung zur Erzeugung des löslichen Zustands für einen ersten Abschnitt der ersten dielektrischen Schicht (20 ) auf dem ersten Bereich und des unlöslichen Zustands für einen zweiten Abschnitt der ersten dielektrischen Schicht (20 ) auf dem zweiten Bereich; Auftragen einer elektrischen Widerstandsschicht (28 ) auf der ersten dielektrischen Schicht (20 ); und Entwickeln der ersten dielektrischen Schicht (20 ) zum gleichzeitigen Entfernen des ersten Abschnitts davon und eines Abschnitts der elektrischen Widerstandsschicht (28 ), der über dem ersten Abschnitt vorhanden ist, so dass ein Restabschnitt der elektrischen Widerstandsschicht (28 ) auf dem zweiten Abschnitt zurückbleibt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Auftragens der elektrischen Widerstandsschicht (
28 ) das Laminieren der ersten dielektrischen Schicht (20 ) mit einem Überzug aus mehreren Schichten als der elektrischen Widerstands- Schicht (28 ) umfasst, wobei der Überzug aus mehreren Schichten eine Widerstandsschicht und eine Trägerschicht aufweist. - Verfahren nach Anspruch 2, welches des Weiteren den Schritt des Entfernens der Trägerschicht nach dem Laminieren aufweist, um die Widerstandsschicht freizulegen.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Auftragens der elektrischen Widerstandsschicht (
28 ) das Laminieren der ersten dielektrischen Schicht (20 ) mit einem Überzug aus mehreren Schichten, welcher eine Kupferschicht und eine Nickelphosphorschicht aufweist, umfasst. - Verfahren nach Anspruch 1, welches des Weiteren den Schritt der Herstellung der elektrischen Widerstandsschicht (
28 ) als einen Überzug aus mehreren Schichten, welcher eine Widerstandsschicht und eine Trägerschicht umfasst, aufweist, wobei die Widerstandsschicht aus einem Widerstandswerkstoff besteht, der aus einer Gruppe ausgewählt wird, die eine Nickellegierung, Nickelphospor und Nickelchrom aufweist. - Verfahren nach Anspruch 1, welches des Weiteren den Schritt der Herstellung der elektrischen Widerstandsschicht (
28 ) als einen Überzug aus mehreren Schichten, welcher eine Widerstandsschicht und eine Trägerschicht umfasst, aufweist, wobei die Widerstandsschicht aus einer Nickelphosporlegierung besteht und eine Dicke innerhalb eines Bereichs von ungefähr 0,01 Mikrometer bis ungefähr 0,5 Mikrometer aufweist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Auftragens der elektrischen Widerstandsschicht (
28 ) die stromlose Ablagerung der elektrischen Widerstandsschicht umfasst. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Auftragens der elektrischen Widerstandsschicht (
28 ) das Sputtern bzw. Zerstäuben der elektrischen Widerstandsschicht umfasst. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des selektiven Freilegens der ersten dielektrischen Schicht (
20 ) durch das selektive Freilegen der ersten dielektrischen Schicht (20 ) durch die elektrische Widerstandsschicht (28 ) erreicht wird, wobei das Verfahren des Weiteren den Schritt des Bildens der elektrischen Widerstandsschicht (28 ) mit einer Dicke und elektromagnetischen Eigenschaften umfasst, die ein elektromagnetisches Eindringen durch die elektrische Widerstandsschicht (28 ) ermöglichen, damit die elektromagnetische Strahlung einer vorher festgelegten Frequenz, eine vorher festgelegte Ausbreitungsrichtung und ein vorher festgelegtes Ausmaß ausreichend genug sind, um die photosensitiven Eigenschaften des photosensitiven Dielektrikums zu aktivieren, was den löslichen Bereich und den unlöslichen Bereich zur Folge hat. - Verfahren nach Anspruch 1, welches des Weiteren die folgenden Schritte umfasst: Auftragen einer zweiten dielektrischen Schicht (
32 ) über der ersten dielektrischen Schicht (20 ) nach der Entwicklung der ersten dielektrischen Schicht (20 ); und Bilden von mindestens zwei Öffnungen in der zweiten dielektrischen Schicht (32 ) zum Freilegen von mindestens einem Teil des Restabschnitts der elektrischen Widerstandsschicht (28 ).
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US111189 | 1998-07-07 | ||
US09/111,189 US6232042B1 (en) | 1998-07-07 | 1998-07-07 | Method for manufacturing an integral thin-film metal resistor |
PCT/US1999/014755 WO2000002088A1 (en) | 1998-07-07 | 1999-06-29 | Integral thin-film metal resistor with improved tolerance and simplified processing |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69935780D1 DE69935780D1 (de) | 2007-05-24 |
DE69935780T2 true DE69935780T2 (de) | 2007-12-27 |
Family
ID=22337051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69935780T Expired - Lifetime DE69935780T2 (de) | 1998-07-07 | 1999-06-29 | Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6232042B1 (de) |
EP (1) | EP1053507B1 (de) |
JP (1) | JP2002520809A (de) |
AT (1) | ATE359539T1 (de) |
DE (1) | DE69935780T2 (de) |
TW (1) | TW425579B (de) |
WO (1) | WO2000002088A1 (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194990B1 (en) * | 1999-03-16 | 2001-02-27 | Motorola, Inc. | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor |
US6212078B1 (en) * | 1999-10-27 | 2001-04-03 | Microcoating Technologies | Nanolaminated thin film circuitry materials |
JP3760731B2 (ja) * | 2000-07-11 | 2006-03-29 | ソニーケミカル株式会社 | バンプ付き配線回路基板及びその製造方法 |
US6738600B1 (en) * | 2000-08-04 | 2004-05-18 | Harris Corporation | Ceramic microelectromechanical structure |
US6680668B2 (en) * | 2001-01-19 | 2004-01-20 | Vishay Intertechnology, Inc. | Fast heat rise resistor using resistive foil |
US6727780B2 (en) * | 2001-10-24 | 2004-04-27 | Sun Microsystems, Inc. | Adding electrical resistance in series with bypass capacitors using annular resistors |
JP2003332749A (ja) * | 2002-01-11 | 2003-11-21 | Denso Corp | 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板 |
US6751113B2 (en) | 2002-03-07 | 2004-06-15 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
US6682989B1 (en) * | 2002-11-20 | 2004-01-27 | Intel Corporation | Plating a conductive material on a dielectric material |
US20040187297A1 (en) * | 2003-03-27 | 2004-09-30 | E Touch Corporation | Method of fabricating a polymer resistor in an interconnection via |
US20040192039A1 (en) * | 2003-03-27 | 2004-09-30 | E Touch Corporation | Method of fabricating a multi-layer circuit structure having embedded polymer resistors |
US20050086037A1 (en) * | 2003-09-29 | 2005-04-21 | Pauley Robert S. | Memory device load simulator |
US20050018495A1 (en) * | 2004-01-29 | 2005-01-27 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
US7122898B1 (en) | 2005-05-09 | 2006-10-17 | International Business Machines Corporation | Electrical programmable metal resistor |
US7314786B1 (en) * | 2006-06-16 | 2008-01-01 | International Business Machines Corporation | Metal resistor, resistor material and method |
US7488682B2 (en) * | 2006-10-03 | 2009-02-10 | International Business Machines Corporation | High-density 3-dimensional resistors |
CN101227800B (zh) * | 2008-02-03 | 2011-05-04 | 华为终端有限公司 | 一种实现高精度埋阻的方法及装置 |
JP2012502274A (ja) * | 2008-09-05 | 2012-01-26 | トップ・エンジニアリング・カンパニー・リミテッド | Memsプローブ用カード及びその製造方法 |
US8530320B2 (en) | 2011-06-08 | 2013-09-10 | International Business Machines Corporation | High-nitrogen content metal resistor and method of forming same |
US9972671B2 (en) | 2016-04-19 | 2018-05-15 | International Business Machines Corporation | Metal resistors having varying resistivity |
US9985088B2 (en) | 2016-04-19 | 2018-05-29 | International Business Machines Corporation | Metal resistors having nitridized metal surface layers with different nitrogen content |
US10020358B2 (en) | 2016-04-19 | 2018-07-10 | International Business Machines Corporation | Metal resistors having nitridized dielectric surface layers and nitridized metal surface layers |
US9824967B1 (en) | 2016-07-28 | 2017-11-21 | International Business Machines Corporation | Semiconductor resistor structures embedded in a middle-of-the-line (MOL) dielectric |
US9831301B1 (en) | 2016-09-19 | 2017-11-28 | International Business Machines Corporation | Metal resistor structures with nitrogen content |
US9853025B1 (en) | 2016-10-14 | 2017-12-26 | International Business Machines Corporation | Thin film metallic resistors formed by surface treatment of insulating layer |
US9991330B1 (en) | 2017-01-11 | 2018-06-05 | International Business Machines Corporation | Resistors with controlled resistivity |
US9972672B1 (en) | 2017-01-11 | 2018-05-15 | International Business Machines Corporation | Tunable resistor with curved resistor elements |
US10283583B2 (en) * | 2017-01-11 | 2019-05-07 | International Business Machines Corporation | 3D resistor structure with controlled resistivity |
CN112055460B (zh) * | 2020-09-01 | 2022-12-06 | 王川川 | 电阻材料、含有电阻层的覆铜板及印刷电路板的制作方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3719508A (en) * | 1971-11-16 | 1973-03-06 | Shipley Co | Electroless nickel solution |
US4888574A (en) | 1985-05-29 | 1989-12-19 | 501 Ohmega Electronics, Inc. | Circuit board material and method of making |
US4786564A (en) * | 1987-02-25 | 1988-11-22 | Komag, Inc. | Method for manufacturing a magnetic disk having reduced bit shift, minimized noise, increased resolution and uniform magnetic characteristics, and the resulting disk |
JPS6457695A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Hybrid integrated circuit |
US4892776A (en) | 1987-09-02 | 1990-01-09 | Ohmega Electronics, Inc. | Circuit board material and electroplating bath for the production thereof |
JPH0256997A (ja) * | 1988-08-22 | 1990-02-26 | Nec Corp | 薄膜多層回路基板 |
US5053318A (en) * | 1989-05-18 | 1991-10-01 | Shipley Company Inc. | Plasma processing with metal mask integration |
US5122439A (en) * | 1989-08-28 | 1992-06-16 | International Business Machines Corp. | Forming a pattern on a substrate |
US5403672A (en) | 1992-08-17 | 1995-04-04 | Hitachi Chemical Co., Ltd. | Metal foil for printed wiring board and production thereof |
US5347258A (en) | 1993-04-07 | 1994-09-13 | Zycon Corporation | Annular resistor coupled with printed circuit board through-hole |
MY111621A (en) | 1993-12-16 | 2000-09-27 | Kiyokawa Plating Ind Co Ltd | Method for producing metal film resistor |
US5679498A (en) * | 1995-10-11 | 1997-10-21 | Motorola, Inc. | Method for producing high density multi-layer integrated circuit carriers |
US6171921B1 (en) * | 1998-06-05 | 2001-01-09 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
WO2000007197A2 (en) * | 1998-07-31 | 2000-02-10 | Oak-Mitsui Inc. | Composition and method for manufacturing integral resistors in printed circuit boards |
-
1998
- 1998-07-07 US US09/111,189 patent/US6232042B1/en not_active Expired - Fee Related
-
1999
- 1999-06-29 EP EP99939643A patent/EP1053507B1/de not_active Expired - Lifetime
- 1999-06-29 DE DE69935780T patent/DE69935780T2/de not_active Expired - Lifetime
- 1999-06-29 AT AT99939643T patent/ATE359539T1/de not_active IP Right Cessation
- 1999-06-29 JP JP2000558425A patent/JP2002520809A/ja active Pending
- 1999-06-29 WO PCT/US1999/014755 patent/WO2000002088A1/en active IP Right Grant
- 1999-07-13 TW TW088111519A patent/TW425579B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP1053507A1 (de) | 2000-11-22 |
EP1053507A4 (de) | 2002-07-24 |
WO2000002088A1 (en) | 2000-01-13 |
JP2002520809A (ja) | 2002-07-09 |
EP1053507B1 (de) | 2007-04-11 |
DE69935780D1 (de) | 2007-05-24 |
ATE359539T1 (de) | 2007-05-15 |
US6232042B1 (en) | 2001-05-15 |
TW425579B (en) | 2001-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69935780T2 (de) | Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung | |
DE69937561T2 (de) | Photolithographisch hergestellter, integrierter kondensator mit selbst-ausgerichteten elektroden und dielektrika | |
DE60037168T2 (de) | Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung | |
US6507993B2 (en) | Polymer thick-film resistor printed on planar circuit board surface | |
DE60002879T2 (de) | Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung | |
DE69812179T2 (de) | Gedruckte schaltungsplatine mit integrierter schmelzsicherung | |
DE3927181C2 (de) | Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip | |
US6440318B1 (en) | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor | |
DE19636735B4 (de) | Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung | |
DE19645854A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE2144137A1 (de) | Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung | |
DE102010011747A1 (de) | Träger für die Herstellung eines Substrats und Verfahren zur Herstellung eines Substrats unter Verwendung dieses Trägers | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
DE69630169T2 (de) | Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE602005001826T2 (de) | RC Vorrichtungen, organische dielektrische Laminate und Leiterplatten dergleichen Vorrichtungen umfassend, und Verfahren um diese herzustellen | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
DE3700912C2 (de) | ||
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE69911902T2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
DE1085209B (de) | Gedruckte elektrische Leiterplatte | |
DE2839215A1 (de) | Anordnung zum verbinden von mikroschaltungen | |
DE19501693C2 (de) | Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement | |
DE2315845A1 (de) | Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen | |
WO2002065822A1 (de) | Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |