DE69932004T2

DE69932004T2 - Spreizspektrumphasenmodulation zur unterdrückung von elektromagnetischen störungen in parallellen datenkanäle

Info

Publication number: DE69932004T2
Application number: DE69932004T
Authority: DE
Inventors: Yongsam Moon; Deog-Kyoon Bundang-gu Sungnam-shi JEONG; Gyudong Sunnyvale KIM
Original assignee: Silicon Image Inc
Current assignee: Silicon Image Inc
Priority date: 1998-01-20
Filing date: 1999-01-20
Publication date: 2007-06-28
Anticipated expiration: 2019-01-21
Also published as: CA2283945C; AU3448799A; JP2001515696A; WO1999038281A2; CA2283945A1; WO1999038281A3; JP4179568B2; US6600771B1; DE69932004D1; EP0968580A2; KR20010005496A; WO1999038281A9; EP0968580B1

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht Priorität der eingereichten, ebenfalls anhängigen vorläufigen Anmeldung Nummer 60/071,805 mit dem Titel „Suppression of Electromagnetic Interference in Parallel Data Channels through Spread Spectrum Phase Modulation", eingereicht am 20. Januar 1998, von den Erfindern Yongsam Moon, Deog-Kyoon Jeong und Gyudong Kim.
HINTERGRUND DER ERFINDUNG
Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein eine elektronische Schaltungsanordnung zur parallelen Takt- und Datenübertragung. Insbesondere bezieht sich die vorliegende Erfindung auf das Verringern elektromagnetischer Störungen (EMI = Electromagnetic Interference) während einer solchen Übertragung.
Beschreibung der verwandten Technik
Mit fortschreitender Entwicklung von Elektronik- und Computertechnik wird die Übertragung von Daten zwischen verschiedenen Geräten, ob nahe beieinander oder voneinander entfernt gelegen, zunehmend wichtiger: Es wird zudem immer wünschenswerter, Datenübertragungen mit sehr hoher Geschwindigkeit vorzusehen, insbesondere im Hinblick auf die große Datenmenge, die für Datenübertragungen in Systemen mit großem Datenmengen erforderlich ist, die Graphik- oder Videoinformationen, mehrere Eingabe/Ausgabe-Kanäle, lokale Netzwerke und dergleichen verwenden. Folglich ist es heutzutage wünschenswerter denn je, eine Hochgeschwindigkeitsdatenübertragung zwischen unterschiedlichen Chips auf einer Leiterplatte, unterschiedlichen Leiterplatten in einem System und unterschiedlichen Systemen untereinander vorzusehen.
Ein Problem, das bei derartigen Datenübertragungen immer mehr an Bedeutung gewinnt, ist die beträchtliche elektromagnetische Störstrahlung (EMI-Strahlung), die häufig zulässige Pegel überschreitet. In dem Maße wie sich die Anzahl an Datenleitungen und die Datentreib- und Datenübertragungsrate erhöht, verstärkt sich auch die abgestrahlte EMI.
Ein frühes Verfahren des Stands der Technik zum Verringern von EMI-Strahlung bezieht sich auf physikalische Abschirmung. Durch physikalische Abschirmung kann EMI-Strahlung zwar verringert werden, aber eine physikalische Abschirmung kann auch unpraktisch und teuer und abhängig von den betroffenen Frequenzen nicht effektiv genug sein, um EMI-Strahlung wesentlich zu verringern.
Elektromagnetische Störungen können einen negativen Einfluß auf den Betrieb elektronischer Geräte haben. Daher gibt es strenge Vorschriften hinsichtlich elektromagnetischer Emission von elektronischen Geräten sowohl im privaten als auch im industriellen Bereich. In jüngster Zeit hat sich die Dringlichkeit verstärkt, die EMI derartiger Geräte zu verringern.
Ein eingebauter paralleler Takt- und Datenkanal, wie er beispielhaft in 1 gezeigt ist, ist eine Hauptquelle für EMI bei einigen Systemen. Bei der folgenden Analyse gehen wir der Einfachheit halber von einem Zweiflanken-Taktschema aus, da dieses im Hinblick auf die EMI-Problematik zu bevorzugen ist. Im Fernfeld kann jeder Metalldraht als ein einziger Punkt angesehen werden und die von der Drahtleitung abgestrahlte EMI-Leistung wird mittels P(f) ∝ I²(f)·f² berechnet, wobei f die Signalfrequenz und I(f) der Strom durch den Draht ist. Unter der Annahme, daß 8-Bit-Datendrähte eine identische alternierende 01-Sequenz mit einem Takt von 62,5 Megahertz (MHz) mit Anstiegs- und Abfallzeiten von 1 Nanosekunde (ns) führen, erreicht die EMI bei 812,5 MHz ihren Höhepunkt, wie es in 2(c) gezeigt ist. Es ist zu beachten, daß nur die in 2(b) gezeigte Stromwellenform mit EMI in Verbindung steht und nicht die in 2(a) gezeigte Spannungswellenform.
Um die Spitzen-EMI zu verringern, muß entweder das Leistungsspektrum der EMI gleichmäßig über einen breiten Frequenzbereich verteilt sein oder müssen die Hochfrequenzkomponenten des Stroms verringert werden.
Eines der herkömmlichen Verfahren ist das Direktsequenz-Spreizspektrum(DSSS)-Verfahren, bei dem jedes Datenelement mit einer Pseudozufallsfolge XOR-verknüpft und dann mit derselben Folge XOR-verknüpft werden, um Daten in dem Empfänger wiederherzustellen. Dadurch wird die Frequenz der Daten vor der Übertragung gespreizt und an dem Empfänger „entspreizt", wie es durch das in 3 angegebene Beispiel gezeigt ist.
Das DSSS-Verfahren ist jedoch mit erheblichen Nachteilen und Problemen verbunden. Ein Nachteil besteht darin, daß das DSSS-Verfahren zwar für Datensignale, aber nicht für ein Taktsignal angewandt werden kann. Das liegt daran, daß das Taktsignal frei von Störimpulsen, sog. „Glitch", und Zittern (Jitter) sein muß. Bei dem in 3 gezeigten Beispiel wird EMI lediglich auf minus 19,1 dB (Dezibel) bei 812,5 MHz verringert, und die verbleibende Spitze ergibt sich in erster Linie aus der nicht gespreizten Taktleitung. [1 dB = 10 log₁₀(P₂/P₁), wobei P₁ und P₂ die Leistung zweier Signale darstellen.] Eines der Probleme liegt darin, daß das DSSS-Verfahren sowohl in dem Sender als auch dem Empfänger Pseudozufalls(PN)-Codegeneratoren zur Verschlüsselung/Entschlüsselung (Scrambling/Descrambling) und Synchronisation zwischen dem Sender und dem Empfänger erfordert.
Das Dokument DE 195 17 265 A1 beschreibt ein Verfahren und eine Schaltung zur Verringerung von Störungen, die von einem Taktsignal verursacht werden, wobei das Taktsignal als Funktion einer Zufallszahl phasenverschoben wird. Die Phasenverschiebung wird von Verzögerungselementen durchgeführt, die in die Taktleitung eingebracht werden. Der maximale Grad der Phasenmodulation ist durch die maximal zulässige Fehlausrichtung zwischen dem Zeitsignal und den Datensignalen begrenzt.
Das Dokument US 5,283,807 beschreibt ein Verfahren zur Unterdrückung elektromagnetischer Störungen, bei dem die Übergänge eines Datensignals von einem Pseudozufallscodegenerator randomisiert werden. Durch die zufällige Auswahl des Übergangs wird das Energiespektrum des Datensignals wesentlich verbreitert.
ABRISS DER ERFINDUNG
Die oben beschriebenen Probleme und Nachteile werden durch die vorliegende Erfindung gelöst. Die vorliegende Erfindung bezieht sich auf ein neues Spreizspektrum-Phasenmodulations(SSPM)-Verfahren, das sowohl für Daten- als auch für Taktsignale anwendbar ist. Das SSPM-Verfahren ist geeigneter für Designs auf Leiterplattenebene als das Direktsequenz-Spreizspektrum(DSSS)-Verfahren. SSPM kann zudem mit einer Signalisierung mit gesteuerter Flankenrate kombiniert sein, um DSSS zu übertreffen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein schematisches Diagramm, das eine typische Konfiguration aus einem Sender, einem Empfänger und einem Kanal zeigt, der eine Taktleitung und 8 Datenleitungen umfaßt.
2(a) ist ein Graph, der eine Spannungswellenform zeigt, die von einer Anschlußfläche eines Senders an einen Draht eines Kanals ausgegeben wird.
2(b) ist ein Graph, der eine Stromwellenform zeigt, die von einer Anschlußfläche eines Senders an einen Draht eines Kanals ausgegeben wird.
2(c) ist ein Graph, der ein Leistungsspektrum basierend auf der Stromwellenform von 2(b) zeigt.
3(a) ist ein schematisches Diagramm, das ein Datenübertragungssystem mit Direktsequenz-Spreizspektrum einschließlich eines Pseudozufallscodegenerators in einem Sender und einem Empfänger zeigt.
3(b) ist ein Graph, der das Spreizen eines Datensignals und das Nichtspreizen eines Taktsignals mittels des Direktsequenz-Spreizspektrum-Verfahrens zeigt.
3(c) ist ein Graph, der die Verringerung der Spitzenwerte in dem Leistungsspektrum zeigt, wenn das Direktsequenz-Spreizspektrum-Verfahren angewandt wird.
4(a) ist ein Graph, der die Phasenmodulation eines Signals gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
4(b) ist ein Graph, der die Phasen des Signals zeigt, das mittels eines Pseudozufallscodegenerators gemäß einer bevorzugten Ausführung der vorliegenden Erfindung gedithert wird.
5(a) ist ein schematisches Diagramm, das ein Datenübertragungssystem mit Spreizspektrum-Phasenmodulation gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
5(b) ist ein Graph, der die verbesserte Verringerung der Spitzenwerte in dem Leistungsspektrum zeigt, wenn das Spreizspektrum-Phasenmodulations-Verfahren gemäß einer bevorzugten Ausführung der vorliegenden Erfindung angewandt wird.
6(a) ist ein Graph, der eine Ausgangsspannungswellenform mit erhöhter Übergangszeit gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
6(b) ist ein Graph, der eine Ausgangsstromwellenform mit erhöhter Übergangszeit gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
6(c) ist ein Graph, der die weiter verbesserte Verringerung der Spitzenwerte in dem Leistungsspektrum zeigt, wenn die Übergangszeit erhöht ist und das Direktsequenz-Spreizspektrum-Verfahren gemäß einer bevorzugten Ausführung der vorliegenden Erfindung angewandt wird.
7 ist ein schematisches Diagramm, das eine SSPM-Senderschaltungsanordnung gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
8(a) ist ein schematisches Diagramm, das eine Schaltungsanordnung für einen T/2-Phasendetektor gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
8(b) ist ein Graph, der Takt- und Phasenerfassungssignale gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt.
8(c) ist ein Graph einer Phasendifferenz gegenüber einer Steuerspannungsveränderung gemäß einer bevorzugten Ausführung der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
Spreizspektrum-Phasenmodulation und Verringerung der EMI
4(a) zeigt eine Signalwellenform bei Phasenmodulation. Das ursprüngliche und nicht modulierte Signal 402 ist in der obersten Zeile von 4(a) gezeigt. Das phasenmodulierte oder geditherte Signal 404 und seine Phase 406 sind in der zweiten bzw. dritten Zeile von 4(a) gezeigt.
Gemäß der Darstellung verändert sich die Phase 406 kontinuierlich zwischen 0 Grad (FRÜH-Zustand) und minus 180 Grad (SPÄT-Zustand). Um eine übermäßige Phasenveränderung zwischen den beiden aufeinanderfolgenden Phasenwerten (FRÜH-Zustand und SPÄT-Zustand) zu verhindern, werden ein LANGSAM-Zustand (Übergang von FRÜH zu SPÄT) und ein SCHNELL-Zustand (Übergang von SPÄT zu FRÜH) zwischen die Übergänge von und zu dem FRÜH- und SPÄT-Zustand eingebracht. Gemäß einer bevorzugten Ausführung der vorliegenden Erfindung nehmen der LANGSAM-Zustand und der SCHNELL-Zustand mindestens 16 Zyklen ein und die Phasenveränderung zwischen zwei aufeinanderfolgenden Zyklen ist auf 12 Grad begrenzt. Natürlich kann im Rahmen der vorliegenden Erfindung die Anzahl an eingenommenen Zyklen und die Phasenveränderung zwischen zwei aufeinanderfolgenden Zyklen von der oben genannten speziellen Anzahl abweichen.
4(b) ist ein Graph, der die Phase 408 des durch einen Pseudozufallscode (PN-Folge) 410 geditherten Signals gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt. Zu Veranschaulichungszwecken beginnt die gezeigte Pseudozufallsfolge 410 mit der Folge 011010. Verfahren zur Erzeugung derartiger Pseudozufallsfolgen sind einem Fachmann auf dem Gebiet bekannt.
Wenn die Phasenmodulation durch eine PN-Folge 410 gesteuert wird, wie es in 4(b) gezeigt ist, wird das resultierende Leistungsspektrum wie das Leistungsspektrum in 5(b) gespreizt. Das Leistungsspektrum in 5(b) hat Spitzen mit einer maximalen Leistung von minus 14,6 dB bei 1 GHz. Im Vergleich dazu hat das Leistungsspektrum in 2(b) Spitzen mit einer maximalen Leistung von 0 dB. Eine derartige Anwendung der Spreizspektrum-Phasenmodulation auf das Signal resultiert also in einer Verringerung der Spitzen-EMI um einen Betrag von 14,6 dB.
Obwohl die Verringerung um 14,6 dB bei dieser Implementierung von SSPM erheblich ist, liegt sie unter der Verringerung um 19,1 dB bei der in 3(c) gezeigten Implementierung von DSSS. Dennoch bietet diese Implementierung von SSPM Vorteile gegenüber DSSS, da, anders als bei DSSS, SSPM keinen Pseudozufallscodegenerator in dem Empfänger erfordert und somit nur eine einfachere Schaltungsanordnung im Vergleich zu der in 3(a) gezeigten Schaltungsanordnung für DSSS erforderlich ist.
Eine SSPM-Senderschaltung 502 für eine parallele Übertragung eines Taktsignals und mehrerer Datensignale und für eine Phasenmodulation dieser Takt- und Datensignale ist in 5(a) gezeigt. Die Schaltung 502 umfaßt: eine Taktsignalquelle 504 zum Erzeugen des Taktsignals (CLK); mehrere Datensignalquellen 506 zum Erzeugen der mehreren Datensignale (D0, D1, D2, ..., D7); eine Steuerspannungsquelle 508 zum Erzeugen einer Steuerspannung (Vctrl1); eine erste spannungsgesteuerte Verzögerungsleitung 510, die mit der Taktsignalquelle 504 verbunden ist, um das Taktsignal zu empfangen, und die mit der Steuerspannungsquelle 508 verbunden ist, um die Steuerspannung zu empfangen, wobei die erste spannungsgesteuerte Verzögerungsleitung das Taktsignal gemäß der Steuerspannung verzögert; und mehrere spannungsgesteuerte Verzögerungsleitungen 512, die mit der Vielzahl von Datensignalquellen 506 verbunden sind, um die mehreren Datensignale zu empfangen, und die mit der Steuerspannungsquelle 508 verbunden sind, um die Steuerspannung zu empfangen, wobei die Vielzahl spannungsgesteuerter Verzögerungsleitungen die mehreren Datensignale gemäß der Steuerspannung verzögern. Die Ausgabe der Schaltung 502 ist ebenfalls in 5(a) gezeigt. Die erste spannungsgesteuerte Verzögerungsleitung 510 gibt ein gedithertes Taktsignal (gedithertes CLK-Signal) 514 aus. Die Vielzahl von spannungsgesteuerten Verzögerungsleitungen 512 gibt geditherte Datensignale 516 aus.
Somit kann das Spreizspektrum-Phasenmodulations(SSPM)-Verfahren sowohl für Takt als auch Daten ohne Versatzfehler zwischen Takt und Daten angewandt werden, wie es in 5(a) gezeigt ist. Versatzfehler werden durch eine Phasenmodulation des Takts und der Daten durch spannungsgesteuerte Verzögerungsleitungen (VCDLs 510 und 512; VCDL = Voltage-Controlled Delay Lines) vermieden, deren Verzögerungen durch dieselbe Steuerspannung gesteuert werden. Es ist wünschenswert, daß die Phasendifferenz zwischen der von den VCDLs ausgeübten maximalen und minimalen Verzögerung 180 Grad beträgt. Das ist darauf zurückzuführen, daß die Verringerung der EMI gemäß unseren Simulationen geringer wird, wenn sich die Phasendifferenz zwischen der maximalen und minimalen Verzögerung von 180 Grad entfernt.
Auswirkung einer erhöhten Übergangszeit (ITT=Increased Transition Time) von Datenausgangssignalen
Um die Hochfrequenzkomponente des Stroms zu verringern, ist eine Erhöhung der Übergangszeit (t_s) erwünscht. Die langsame Flankenrate kann jedoch nicht auf ein Taktsignal angewandt werden, so daß eine Verringerung der EMI bei einem Taktsignal nicht zu erwarten ist.
Da die Spitze von minus 19,1 dB bei 812,5 MHz in dem Fall von DSSS hauptsächlich auf das Taktsignal zurückzuführen ist, würde eine Erhöhung der Übergangszeit (t_s) bei DSSS zu keiner weiteren Verringerung der Spitze führen. Da im Gegensatz dazu die Spitze von minus 14,6 dB bei 1 GHz in dem Fall von SSPM nicht hauptsächlich auf das Taktsignal zurückzuführen ist, würde die Spitze durch eine Erhöhung der Übergangszeit (t_s) bei SSPM wesentlich stärker verringert.
6(a) ist ein Graph, der eine Ausgangsspannungswellenform mit erhöhter Übergangszeit (t_s) gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt. Die erhöhte Übergangszeit (t_s) ist deutlicher in 6(b) dargestellt, welche die entsprechende Ausgangsstromwellenform zeigt. Die Übergangszeit (t_s) für die in 6(a) und 6(b) gezeigten Wellenformen beträgt 5 Nanosekunden (ns). Im Vergleich dazu beträgt die Übergangszeit (t_s) für die in 2(a) und 2(b) gezeigten Wellenformen 1 Nanosekunde (ns).
6(c) ist ein Graph, der die weiter verbesserte Verringerung der Spitzenwerte in dem Leistungsspektrum zeigt, wenn die Übergangszeit (t_s) auf 5 ns erhöht und das Spreizspektrum-Phasenmodulations-Verfahren gemäß einer bevorzugten Ausführung der vorliegenden Erfindung angewandt wird. Wie aus 6(c) ersichtlich ist, wird die Spitze bei 1 GHz weiter auf minus 31,3 dB verringert.
7 ist ein schematisches Diagramm, das die SSPM-Senderschaltungsanordnung 700 gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt. Die Senderschaltungsanordnung 700 umfaßt die Phasenauswahlschaltung (PSC = Phase Selection Circuit) 508 und einen Verzögerungsregelkreis (DLL = Delay-Locked Loop) 702. Sowohl die PSC 508 als auch der DLL 702 liefern Steuerspannungen an eine spannungsgesteuerte Verzögerungsleitung (VCDL) 510. Dieselbe oder eine ähnlich Schaltungsanordnung würde verwendet werden, um Steuerspannungen an die anderen spannungsgesteuerten Verzögerungsleitungen 512 zu liefern.
Das übertragene Signal (in dem Fall von 7 das CLK-Signal) wird durch die VCDL 510 moduliert. Die von der VCDL 510 ausgeübte Verzögerung wird durch zwei Spannungen gesteuert: Vctrl1 und Vctrl2.
Die Erzeugung von Vctrl1 durch PSC 508 wird durch einen Umschaltalgorithmus gesteuert, und Vctrl1 wird für die Interpolierung der durch die VCDL 510 ausgeübte Verzögerung verwendet. Beispielsweise erzeugt die VCDL 510 eine minimale Verzögerung (0), wenn Vctrl1 auf V₁₅ geschaltet wird. Als ein weiteres Beispiel erzeugt die VCDL 510 eine maximale Verzögerung (T/2), wenn Vctrl1 auf V₀ geschaltet wird. Gemäß einer bevorzugten Ausführung der vorliegenden Erfindung wird Vctrl1 kontinuierlich von V₁₅ auf V₁₄, V₁₃, V₁₂ und so weiter auf V₀ geschaltet, dann auf V₁, V₂, V₃ und so weiter auf V₁₅, etc.
Der DLL 702 erzeugt Vctrl2, die einer Halbperioden(T/2)-Verzögerungsdifferenz entspricht. Der DLL 702 umfaßt einen T/2-Phasendetektor 704 mit Eingangsignalen CLK0 und CLK1 und Ausgangssignalen AUF und AB. Der DLL 702 stellt Vctrl2 ein, bis eine ansteigende Flanke des Signals CLK0 und die fallende Flanke des Signals CLK1 ausgerichtet sind.
Da Vctrl1 basierend auf dem Umschaltalgorithmus gemäß einer Pseudozufalls(PN)-Folge 410 kontinuierlich zwischen V₁₅ und V₀ geschaltet wird, variiert die durch VCDL 510 ausgeübte Verzögerung zwischen 0 und T/2. Da zudem ein Tiefpaßfilter 706 bei der Erzeugung von Vctrl1 verwendet wird, verändern sich die Phase und die Verzögerung sanft.
8(a) ist ein schematisches Diagramm, das die Schaltungsanordnung für einen T/2-Phasendetektor 704 gemäß einer bevorzugten Ausführung der vorliegenden Erfindung zeigt. Der T/2-Phasendetektor 704 ist ein dynamischer Phasendetektor, der zwei Eingangssignale CLK0 und CLK1 und zwei Ausgangsignale AUF und AB aufweist.
Um das Ausgangssignal AUF zu erzeugen, wird das Signal CLK1 in einen ersten Inverter 802 und Gates eines ersten PMOS-Transistors 804 und eines ersten NMOS-Transistors 806 eingegeben. Die Source des ersten PMOS-Transistors 804 ist mit einer Versorgungsspannung verbunden und das Drain des ersten PMOS-Transistors 804 ist mit der Source eines zweiten PMOS-Transistors 808 verbunden. Die Source des ersten NMOS-Transistors 806 ist mit dem Drain des zweiten PMOS-Transistors 808 verbunden und das Drain des ersten NMOS- Transistors 806 ist mit elektrischer Masse verbunden. Das Signal CLK1 wird in einen zweiten Inverter 810 eingegeben.
Zudem ist der Ausgang des ersten Inverters 802 mit einem Gate eines dritten PMOS-Transistors 812 verbunden. Der Ausgang des zweiten Inverters 810 und das Gate des zweiten PMOS-Transistors 808 sind mit einem Gate eines zweiten NMOS-Transistors 814 verbunden. Der Knoten zwischen dem Drain des zweiten PMOS-Transistors 808 und der Source des ersten NMOS-Transistors 806 ist mit dem Gate eines dritten NMOS-Transistors 816 verbunden.
Zudem ist die Source des dritten PMOS-Transistors 812 mit einer Versorgungsspannung verbunden und das Drain des dritten PMOS-Transistors ist mit einem Eingang eines dritten Inverters 818 verbunden. Die Source des zweiten NMOS-Transistors 814 ist mit dem Eingang des dritten Inverters 818 verbunden und das Drain des zweiten NMOS-Transistors 814 ist mit der Source des dritten NMOS-Transistors 816 verbunden. Das Drain des dritten NMOS-Transistors 816 ist mit elektrischer Masse verbunden. Schließlich ist die Ausgabe des dritten Inverters 818 das Ausgangssignal AUF.
Die Schaltungsanordnung zur Erzeugung des Ausgangsignals AB entspricht derjenigen zum Erzeugen des Signals AUF, außer daß die Eingangssignale CLK0 und CLK1 umgekehrt sind, wie es in der unteren Hälfte von 8(a) gezeigt ist.
Die in 8(a) gezeigte Schaltungsanordnung umfaßt einen dynamischen Phasendetektor mit weniger Transistoren und einer höheren Präzision als dynamische Phasendetektoren nach dem Stand der Technik. Aufgrund der hohen Präzision seiner dynamischen Logikoperation kann der T/2-Phasendetektor 704 völlig ohne Phasenversatz arbeiten.
8(b) ist ein Graph, der Takt- und Phasenerfassungssignale gemäß einer bevorzugen Ausführung der vorliegenden Erfindung zeigt. Wie es in 8(b) gezeigt ist, sind die Breiten der Pulse AUF und AB proportional zu der Phasendifferenz der Eingangssignale CLK0 und CLK1. Desweiteren gibt es keine Pulse in verriegeltem Zustand.
8(c) ist ein Graph einer Phasendifferenz gegenüber einer Steuerspannungsveränderung gemäß einer bevorzugten Ausführung der vorliegenden Erfindung.

Claims

System zur Übertragung eines Taktsignals und paralleler Datensignale bei verringerter elektromagnetischer Störung, wobei das System umfaßt: eine Taktleitung zum Übertragen des Taktsignals; eine Vielzahl von Datenleitungen zum Übertragen der parallelen Datensignale; einen Sender zum Ausgeben des Taktsignals an die Taktleitung und zum Ausgeben der parallelen Datensignale an die Datenleitungen; einen Empfänger zum Empfangen des Taktsignals von der Taktleitung und zum Empfangen der parallelen Datensignale von den Datenleitungen, dadurch gekennzeichnet, daß: der Sender eine Spreizspektrums-Phasenmodulation auf das Taktsignal und auf die parallelen Datensignale anwendet, wobei die Modulation die Phase kontinuierlich variiert.
System nach Anspruch 1, wobei der Sender eine Spreizspektrum-Phasenmodulation auf das Taktsignal und auf die parallelen Datensignale mittels Dithering gemäß einer Pseudozufallsfolge anwendet.
Sender zur Spreizspektrum-Phasenmodulation und parallelen Übertragung eines Taktsignals und mehrerer Datensignale, wobei der Sender umfaßt: eine Taktsignalquelle zum Erzeugen des Taktsignals; eine Vielzahl von Datensignalquellen zum Erzeugen der mehreren Datensignale; eine Steuerspannungsquelle zum Erzeugen einer ersten Steuerspannung; eine erste spannungsgesteuerte Verzögerungsleitung, die mit der Taktsignalquelle verbunden ist, um das Taktsignal zu empfangen, und die mit der Steuerspannungsquelle verbunden ist, um die erste Steuerspannung zu empfangen, wobei die erste spannungsgesteuerte Verzögerungsleitung das Taktsignal gemäß einer ersten Steuerspannung verzögert, gekennzeichnet dadurch, daß der Sender ferner umfaßt: eine Vielzahl spannungsgesteuerter Verzögerungsleitungen, die mit der Vielzahl von Datensignalquellen verbunden sind, um die mehreren Datensignale zu empfangen, und die mit der Steuerspannungsquelle verbunden sind, um die erste Steuerspannung zu empfangen, wobei die Vielzahl spannungsgesteuerter Verzögerungsleitungen die mehreren Datensignale gemäß der ersten Steuerspannung verzögern, wobei die Verzögerung der ersten Verzögerungsleitung und der Vielzahl der Verzögerungsleitungen kontinuierlich variiert.
Sender nach Anspruch 3, wobei die Steuerspannungsquelle einen Umschalte-Algorithmus unter Verwendung einer Pseudozufallsfolge anwendet.
Sender nach Anspruch 3, ferner umfassend: einen Verzögerungsregelkreis zum Erzeugen einer zweiten Steuerspannung, wobei die erste spannungsgesteuerte Verzögerungsleitung ferner mit dem Verzögerungsregelkreis verbunden ist, um die zweite Steuerspannung zu empfangen, wobei die zweite Steuerspannung einer maximalen Verzögerungsdifferenz entspricht.
Sender nach Anspruch 5, wobei der Verzögerungsregelkreis umfaßt: einen dynamischen Phasendetektor zum Einstellen der zweiten Steuerspannung.