-
HINTERGRUND
DER ERFINDUNG
-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung bezieht sich auf eine Speicherzellenschaltungseinrichtung
und auf ein Verfahren zum Programmieren einer nicht-flüchtigen
Speicherzelle.
-
Beschreibung
des verwandten Standes der Technik
-
Nicht-flüchtige Speicherzellen
enthalten Einrichtungen, wie z. B. CMOS, NMOS und bipolare Transistoreinrichtungen,
die so ausgestaltet sind, daß sie
als EPROMS (elektrisch programmierbare Nur-Lese-Speicher) und EEPROMS
(elektrisch löschbare,
programmierbare Nur-Lese-Speicher)
arbeiten. Der Speichertransistor, der in einer Speicherzelle verwendet
wird, ist typischerweise eine Variante eines NMOS-Transistors, bei
welcher die Zelle Ladung auf einem Abschnitt aus Polysilizium speichert, welcher
in einem Bereich von Siliziumdioxid oberhalb des P-Substratmaterials
der Einrichtung potentialfrei ist. Dieser potentialfreie Bereich,
der auch als ein potentialfreies Gate oder Floating-Gate bezeichnet wird,
liegt zwischen dem P-Substratmaterial,
welches einen Drain- und einen Sourceanschluß sowie ein Steuergate umfaßt. Das
Siliziumdioxid ist typischerweise 8 bis 12 nm dick und isoliert
das Polysilizium des Floating-Gate von dem Steuergate oberhalb der N-Kanaleinrichtung.
-
Ein
elektrisch induzierter Lawineninjektionsmechanismus wird verwendet,
um das Floating-Gate mit Elektronen aus dem Substrat zu laden. Ein
Strom wird in der Weise induziert, daß er aufgrund von Anwendung
einer hohen Spannung über
den Drain- und Sourceanschlüssen
der Einrichtung durch das Substrat fließt. Während dieser Strom fließt, springen
mehrere heiße
Elektronen von dem Substratmaterial auf das Floating-Gate und erzeugen
dabei eine nutzbare Ladung auf der Einrichtung. Diese Ladung wird
dann beibehalten, bis sie mit Hilfe unterschiedlicher Techniken
entladen bzw. abgeleitet wird, beispielsweise durch Anwendung von
ultraviolettem Licht oder Röntgenstrahlen
oder durch die Ausbildung und Verwendung elektrischer Tunneleffekte
(beispielsweise des Fowler-Nordheim-Tunnelmechanismus).
-
Beim
Anlegen einer Spannung über
dem Substrat wirken sich, wenn die Spannung zu hoch ist, die damit
zusammenhängenden
nachteiligen Effekte, wie z. B. eines Durchstoßens bzw. Durchbrennens und
Drain-Einschaltens, auf die Zuverlässigkeit und Vorhersagbarkeit
der Programmierung der Speichereinrichtung aus. In den derzeitigen
Konfigurationen solcher Produkte sind typischerweise andere Zellen parallel
zu der Programmierzelle angeordnet. Solche Anordnungen können zusätzlich bewirken,
daß die nachteiligen
Effekte noch schlimmer werden und sie können den Programmierstrom größer als
erwünscht machen,
was ineffizient ist. Derartige Probleme treten noch deutlicher hervor,
wenn die Größe der Speicherzelleneinrichtungen
schrumpft und die Substratdicken abnehmen. Ein dünneres Substrat und zugehörige Schichten
sind empfindlicher auf Beschädigung
aufgrund übermäßiger Programmierströme.
-
Ein
weiteres Problem bei den derzeitigen Einrichtungen ist die Fähigkeit,
ausreichenden Strom zum Programmieren der Einrichtung verfügbar zu
haben. Ein heutiger Trend geht dahin, Einrichtungen zu erzeugen,
die weniger Energie bzw. Strom verbrauchen und darum möglicherweise
nur eine einzige Stromversorgung für ein Array oder eine Konfiguration
aus mehreren Zellen enthalten. Eine hohe interne Spannung wird über einen
Ladungspumpenschaltkreis erzeugt und wird danach mit dem Drainanschluß der Speichereinrichtung
verbunden, um den erforderlichen Spannungsabfall über den
Drain- und Sourceanschlüssen
zu erreichen. Ohne eine ausreichende Spannung kann die Speichereinrichtung nicht
in angemessener Weise programmiert werden. Für irgendeine gegebene Spannung über der
Zelle wird der Stromfluß durch
die Einrichtung beeinflußt durch
die relative Leitfähigkeit
der Zelle. Eine solche Leitfähigkeit
wird beeinflußt
durch Prozeßvariationen beim
Herstellen der Zelle. Während
die Hersteller nach bekannten Ergebnissen und einer Gleichförmigkeit
in der Ausbildung der Lehreinrichtungen streben, sind Prozeßvariationen
bis zu einem gewissen Grad unvermeidbar und es ist sehr teuer, sie
unter Kontrolle zu halten. Wenn beispielsweise die gesamten Prozeßvariationen
beim Herstellen der Einrichtung eine höhere Leitfähigkeit hervorrufen, so wird bei
Anlegen einer gegebenen Spannung ein höherer Programmierstrom auf
der Einrichtung erzeugt. Ein unvorhersagbar hoher Strom kann ein
Durchstoßen bzw.
Durchbrennen und ähnliche
Probleme hervorrufen, wie sie oben erwähnt wurden. Wenn andererseits
Prozeßvariationen
zu einer niedrigeren Leitfähigkeit
führen,
so wird bei Anlegen derselben gegebenen Spannung ein niedrigerer
Programmierstrom erzeugt. Nicht vorhersagbar niedrigere Ströme können zu
einer unwirksamen Programmierung der Zelle führen.
-
Es
sind schon früher
Versuche unternommen worden, bei der Vorspannung oder durch die Vorspannung
eines Speicherzellenschaltkreises die Verarbeitungs- bzw. Herstelleigenschaften
einer Einrichtung zu kompensieren. In dem US-Patent Nr. 5,218,571
wird ein Schaltkreis bereitgestellt, der während des Programmierzyklus
einen prozeßabhängigen Spannungsrefe renzgenerator
verwendet. Wenn die Leitfähigkeit
des Transistors niedrig ist, so wird eine niedrigere Sourcespannung
eingestellt. Dies dient dazu, den Spannungsabfall von Drain zu Source
zu vergrößern und
man erhöht
dadurch den resultierenden Programmierstrom durch die Zelle. Wenn
umgekehrt die Transistorleitfähigkeit
hoch ist, so wird eine höhere
Sourcespannung eingestellt, was dazu dient, die Spannungsdifferenz
von Drain zu Source abzusenken und was dadurch den sich ergebenden
Strom absenkt. Diese Lösung
dient jedoch nicht dazu, die Rate bzw. Geschwindigkeit des Programmierstroms
zu steuern. Die Referenzspannung wird auf ein bestimmtes Niveau
gesetzt, abhängig von
Prozeßvariationen
und wird auf diesem Niveau gehalten, um die Speicherzelleneinrichtung
zu programmieren.
-
Die
US 4,954,990 offenbart eine
Vorrichtung zum Steuern der Programmierspannung eines EPROM-Speicherarrays,
welches aus MOS-Zellen mit Floating-Gate einschließlich einer
zusätzlichen MOS-Zelle
mit Floating-Gate zusammengesetzt ist. Eine Spannung wird an der
zusätzlichen
Zelle angelegt, um einen Drainstrom durch die Zelle zu erzeugen.
Eine Rückkopplungssteuerung
wird zwischen die Quelle der externen Programmierspannung und die
tatsächliche
Spannung innerhalb des Arrays geschaltet, die für das Programmieren der Zellen
verwendet wird. Die Rückkopplungssteuerung
verwendet die Amplitude des Drainstroms in der zusätzlichen
Zelle, um die Größe der tatsächlichen
Programmierspannung zu steuern. Dies kann verwendet werden, um Variationen
in der festgelegten Programmierspannung auszugleichen.
-
Was
dementsprechend auf diesem Gebiet benötigt wird, ist ein Verfahren
und eine Vorrichtung, welche eine kontrollierte Rate bzw. Geschwindigkeit der
Programmierung einer Speicherzelle ermöglichen. Wenn Programmierbedingungen
bzw. Zustände
an einer Speicherzelle angelegt werden, sollte der Programmierstrom
bei einer genügend
langsamen Rate bzw. Geschwindigkeit steuerbar sein, um Effekte heißer Elektronen,
wie z. b. ein Durchstoßen
bzw. Durchbrennen, zu vermeiden. Der Programmierstrom sollte auch
variabel sein, wie es notwendig ist, um das Ziel der Programmierung
mit einer Stromrate zu erreichen und um auch auf Prozeßvariationen
der Einrichtung reagieren zu können.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Gemäß einem
Aspekt der vorliegenden Erfindung wird eine Schaltung bereitgestellt,
wie es in Anspruch 1 dargelegt ist. Gemäß einem anderen Aspekt der
Erfindung wird ein Verfahren bereitgestellt, wie es in Anspruch
7 dargelegt ist.
-
Entsprechend
Ausführungsformen
der vorliegenden Erfindung wird der Programmierstrom gesteuert durch
Verwendung einer Stromherabziehschaltung an dem Sourceanschluß der Zelle.
Die Herabziehschaltung ist hinsichtlich der Rate bzw. Geschwindigkeit
steuerbar und kann auch so ausgestaltet werden, daß sie die
Rate bzw. Geschwindigkeit variiert, um Prozeßvariationen der Einrichtung
auszugleichen.
-
Gemäß weiteren
Ausführungsformen
der vorliegenden Erfindung werden eine nichtflüchtige Speicherzelleneinrichtung
und ein Verfahren zum Programmieren der Einrichtung bereitgestellt,
welche eine kontrollierte Rate an Stromfluß durch die Speicherzelleneinrichtung
ermöglichen,
während
sie programmiert wird. Der Schaltkreis der Einrichtung umfaßt einen
Strombegrenzer, der aus einer Transistoreinrichtung besteht, die
mit der Source der zu programmierenden Speicherzelle verbunden wird.
Die Schaltung der Einrichtung enthält auch eine Stromspiegeleinrichtung,
die mit einem EPROM-Miniarray an dessen Drainknoten verbunden ist.
Das Miniarray wird verwendet, um den Betrag bzw. die Menge an Strom
durch die Spiegeleinrichtung zu steuern oder vorzudefinieren. Die
Spiegeleinrichtung ist weiterhin mit einem Vorspannschaltkreis verbunden,
der eine Gatespannung erzeugt, wobei die Gatespannung von dem vordefinierten
Strom gespiegelt wird. Diese Gatespannung wird mit dem Gate der
Strombegrenzertransistoreinrichtung an der Source der Speicherzelle
verbunden. Zusätzlich
wird eine Quelle hoher Spannung mit dem Drain-Knoten der Speicherzellen verbunden,
um eine Spannungsdifferenz von Drain zu Source zu erzeugen, die
für das
Programmieren benötigt
wird. Die Speicherzellen werden wahlweise über Schaltleitungen programmiert,
welche Zugriff auf individuelle Zellen gewähren.
-
Um
jede Speicherzelleneinrichtung gemäß einer Ausführungsform
der vorliegenden Erfindung zu programmieren, ist die Einrichtung
schaltbar über wählbare Speicherblocks,
Spalten- und Zeilen-
bzw. Reihenauswahlleitungen verbunden. Die Drain- und Sourceknoten
für die
Zelle werden danach gleichzeitig mit einem hohen Spannungsniveau
verbunden, um die Drain-zu-Source-Spannung
einer programmierten Zelle klein zu machen oder verschwinden zu lassen.
Gleichzeitig ist das Gate der programmierten Zelle mit einem gewissen
Spannungsniveau verbunden. Danach wird die Spannung des Sourceknotens der
Zelle durch den Strombegrenzer herabgezogen, wobei die Herabziehrate
durch den vordefinierten Strom geregelt wird, der durch den Stromspiegel
und das Miniarray eingestellt wurde. Während dieser Herabziehphase
wird der Strom, der durch die programmierte Zelle fließt, durch
den Strombegrenzer begrenzt, was die schädlichen Effekte heißer Elektronen
verhindert. Wenn die Drain-zu-Source-Spannung eine genügend große Differenz
erreicht hat, beginnt das Programmieren der Zelle. Schließlich wird, nachdem
die Spannung auf der Sourceseite vollständig heruntergezogen wurde,
das Gate der Programmierzelle direkt mit einem endgültigen Spannungsniveau
verbunden oder alternativ mit einer zeitabhängigen Funktion (beispielsweise
einem Rampensignal).
-
Dementsprechend
stellen Ausführungsformen
der vorliegenden Erfindung eine Schaltung einer Einrichtung zum
Programmieren einer Speicherzelleneinrichtung bereit, welche den
Programmierstrom durch die Speicherzelle steuert oder begrenzt,
um schädliche
Effekte heißer
Elektronen zu vermeiden.
-
Weiterhin
hält die
Schaltung der Einrichtung in bevorzugten Ausführungsformen einen angemessen
und/oder nicht übermäßigen Programmierstrom durch
die Speicherzelle aufrecht, selbst wenn Prozeßvariationen zu einer höheren oder
niedrigeren Zellenleitfähigkeit
führen.
-
Schaltkreise
bevorzugter Ausführungsformen
führen
zu einem niedrigeren Herabziehstrom der Source und zu einer höheren Sourcespannung, wenn
die Leitfähigkeit
der Zelle relativ gering ist. Weiterhin führen derartige Schaltkreise
zu einem höheren
Herabziehstrom der Source und zu einer niedrigeren Sourcespannung,
wenn die Zelleitfähigkeit
relativ groß ist.
-
Ein
Programmierverfahren bevorzugter Ausführungsformen verwendet die
zuvor erwähnte Schaltung
und begrenzt damit den Speicherzellenstrom gemäß einer kontrollierten Rate
während
des Programmierens, wobei die Rate durch einen vordefinierten Strom
durch eine Stromspiegeleinrichtung eingestellt wird.
-
Andere
Aspekte und Vorteile der vorliegenden Erfindung kann man erkennen
bei Betrachtung der Figuren, der genauen Beschreibung und der folgenden
Ansprüche.
-
KURZE BESCHREIBUNG
DER FIGUREN
-
Die
vorliegende Erfindung wird weiter lediglich beispielhaft unter Bezug
auf eine bevorzugte Ausführungsform
derselben beschrieben, wie sie in den beiliegenden Figuren dargestellt
ist, von denen:
-
1 ein
Schaltkreisdiagramm der Speicherzelleneinrichtung ist, welche die
Schaltleitungen zum Auswählen
der zu programmierenden Speicherzelle, den Strombegrenzer auf dem
Sourceknoten, einen Vorspannschaltkreis zum Erzeugen einer Vorspannung
für die
Steuerung des Strombegrenzers, einen Stromspiegel mit einem vordefinierten
Strom zum Einstellen der Vorspannung und ein Miniarray zum Einstellen
des vordefinierten Stroms zeigt,
-
2 ein
Zeitablaufdiagramm ist, welches die Spannungen und resultierenden
Ströme
an verschiedenen Knoten des Schaltkreises nach 1 während des
Programmiervorganges zeigt,
-
3(a) ein Schaltkreisdiagrammi st, welches
eine Einrichtung mit einer niedrigen Zellleitfähigkeit und einer entsprechend
geringeren Herabziehrate zeigt, die an dem Sourceknoten der Einrichtung
angelegt wird,
-
3(b) ein Diagramm der Sourcespannung NS
des Gerätes
ist, welches die Effekte der relativ langsameren Herabziehrate an
dem Sourceknoten der Einrichtung zeigt,
-
4(a) ein Schaltkreisdiagramm ist, welches
eine Einrichtung mit einer hohen Zelleitfähigkeit und einer entsprechend
höheren
Herabziehrate zeigt, die an dem Sourceknoten der Einrichtung angelegt
wird,
-
4(b) ein Diagramm der Sourcespannung NS
der Einrichtung ist, welche die Effekte einer relativ höheren Herabziehrate
an dem Sourceknoten der Einrichtung zeigt.
-
GENAUE BESCHREIBUNG
EINER AUSFÜHRUNGSFORM
DER ERFINDUNG
-
Eine
genaue Beschreibung einer Ausführungsform
der vorliegenden Erfindung wird bereitgestellt unter Bezug auf die 1–2.
In 1 ist ein Schaltkreisdiagramm 100 dargestellt,
in welchem Einzelheiten der Verbindungen zwischen den Einrichtungen
nach einer Ausführungsform
der vorliegenden Erfindung im einzelnen wiedergibt, wobei die Verbindungen
dazu dienen, während
gewisser Programmierschritte eine kontrollierte Rate von Strom durch
die Speicherzellen bereitzustellen. Ein Stromspiegel 102 ist
vorgesehen und besteht aus MOS-Transistoreinrichtungen 104 und 106 vom
P- und N-Typ, welche, so wie dargestellt, konfiguriert sind und
welche mit einer Spannungsversorgungsquelle VDD und einem EPROM-Miniarray 108 verbunden
sind. Das Miniarray 108 dient als eine Stromquelle und
enthält
einen Drainknoten, der mit dem Stromspiegel 102 verbunden
ist, wobei ein Sourceknoten mit Masse verbunden ist und ein Gateknoten mit
einer höheren
Gatespannung PG versorgt wird. Das Niveau der Gatespannung PG definiert
das Niveau des Stromes Ir, welcher durch den Stromspiegel 102 hindurchströmt.
-
Die
Speicherzellen 150, 152 sind in Blöcken angeordnet
und sie werden über
Block-, Zeilen- und Spalten-Auswahlleitungen für eine individuelle Programmierung
ausgewählt.
Es sind zwei Speicherzellen dargestellt, die außerdem als c0,0 und c31,0 markiert
sind, was anzeigt, daß diese
beispielhaften Zellen in Reihen zu 32 angeordnet sind. Die Wortleitungen
zum Umschalten, welche mit SWL.0 und SWL.31 markiert sind, werden
verwendet, um die individuellen Gates der ausgewählten Speicherzellen zu programmieren.
Die Umschaltleitung BWLn und die Transistoreinrichtungen MBn,0 und
MBn,1 sind als repräsentative
Einrichtungen zum Auswählen
des Speicherzellenblockes dargestellt. Die Transistoreinrichtung
MYS wird verwendet, um die jeweilige Speicherzellenspalte auszuwählen. Eine
Quelle 154 hoher Spannung (die auch mit DIBUF markiert
ist), ist durch die Spaltenauswahleinrichtung MYS mit der Drainseite der
Speicherzellen verbunden, wobei die Source 154 dazu dient,
die Datenleitung (DL) während
des Programmierens auf „high" zu setzen. Das DIBUF-Element
dient auch als eine Dateneingabepuffereinrichtung.
-
Der
Stromspiegel 102 ist mit einem Vorspannschaltkreis 120 verbunden.
Der Schaltkreis 120 besteht aus MOS-Transistoreinrichtungen 122–132 vom
P- und N-Typ, die so ausgestaltet sind wie dargestellt und so angeschlossen
sind, daß sie die
Versorgungsspannung VDD und Masse bereitstellen bzw. zuführen. Der
Schaltkreis 120 dient dazu, die Vorspannung VGP bereitzustellen,
die das Niveau des festgelegten Stromes Ir von dem Stromspiegel 102 spiegelt.
VGP wird als die Eingangsgröße für das Gate
einer Strombegrenzertransistoreinrichtung 140 verwendet
(auch als MTG bezeichnet), die mit der Sourceseite der Speicherzellen über das Netzwerk
der oben beschriebenen Umschaltleitungen verbunden ist. Im Betrieb
ist der Strom durch den Strombegrenzer 140 eine konstante
Funktion des Stromes Ir durch die Spiegeleinrichtung 102 (z.
B. eine Konstante in Höhe
des m-fachen des Stromes Ir, oder m·Ir). Unter der Voraussetzung,
daß der
Strombegrenzer 140 dazu dient, die Sourceseite einer ausgewählten Speicherzelle
(150 oder 152) herabzuziehen, dient der Strom
m·Ir
dazu, die Rate des Stromes, welcher durch die Speicherzelle fließt, welche programmiert
wird, zu steuern bzw. zu regeln. Wenn VGP variiert, wird auch der
Wert von m·Ir
variiert. Durch einen kontrollierten Strom oder durch Festlegen
des Stromes durch den Stromspiegel wird also die Herabziehrate der
Source an der Speicherzelle ebenfalls kontrolliert bzw. gesteuert.
Diese Herabziehrate dient dazu, den Stromfluß des Programmierstromes durch
die Speicherzelle zu steuern bzw. zu regeln.
-
Gemäß 2 ist
ein repräsentatives
Zeitablaufdiagramm für
verschiedene Eingangsleitungen oder Knoten der Einrichtung 100 aus 1 dargestellt.
Ein das Programm bzw. Programmieren freigebendes Signal 200 ist
mit einer Programmierdauer 202 dargestellt. Um die Einrichtung 100 zu
programmieren, kann das folgende Verfahren verwendet werden: Als
erstes wird sowohl an den Source- als auch an den Drainknoten eine
hohe Spannung angelegt, welche in Form der Signale ND (204)
bzw. NS (206) dargestellt sind, um die Spannung von Drain
zu Source über
die ausgewählte
Speicherzelle (beispielsweise 0–31,
wie oben ausgewählt)
minimal zu machen. Unmittelbar darauf wird die Spannungsquelle 154 verwendet,
um die Datenleitung DL, die als ein Signal 208 dargestellt
ist, und damit den Drainknoten ND auf ein hohes Spannungsniveau
zu schalten. In einem solchen Fall beträgt in diesem Beispiel die angelegte Spannung
etwa 6,5 Volt. Daraufhin wird eine Spannung an dem Gateknoten der
ausgewählten
Zelle über
die SWL-Wortleitung (SWL0 bis SWL31) angelegt, die in 2 als
Signal 210 wiedergegeben ist. Während dieser anfänglichen
Programmierperiode ist die in dem Beispiel angelegte Spannung (212)
näherungsweise
8 Volt.
-
Danach
wird die Sourceseite der ausgewählten
Speicherzelle mit einer kontrollierten und relativ langsamen Rate
durch den Strombegrenzer 140 herabgezogen. Wie durch ein
Signal 212 angezeigt, wird eine bekannte Referenzspannung
Vcc an dem Gateknoten PG des EPROM-Miniarrays 108 angelegt.
Dies bewirkt, daß ein
festgelegter Strom Ir durch den Stromspiegel 102 fließt. Der
angeschlossene Vorspannschaltkreis 120 stellt ein Spannungssignal VGP
bereit, welches das Niveau des Stromes Ir direkt spiegelt.
-
Das
als Signal 214 dargestellte VGP hat ein Niveau von etwa
1,4 Volt. Das Signal VGP wird an den Gateeingangsknoten der Strombegrenzereinrichtung 140 geschaltet.
VGP schaltet den Begrenzer ein und bewirkt, daß ein Strom gleich m·Ir fließt, wobei
dieses Signal als 216 mit einem Niveau von etwa 100 bis
250 Mikroampere dargestellt ist. In dem Moment des Anlegens, der
als 218 dargestellt ist, dient der Strombegrenzer dazu,
den Sourceknoten der Speicherzelle, der mit 220 wiedergegeben
ist, herabzuziehen. Durch Steuern des Niveaus des Stromspiegelstromes
Ir kann die Rate des Herabziehens, wie es durch die geneigte Kurve 220 dargestellt
wird, auf eine relativ langsame Rate geregelt werden. Zu irgendeinem
Zeitpunkt entlang der Kurve 220 ist die Spannungsdifferenz
zwischen Drain und Source der Speicherzelle genügend groß, damit ein Programmieren
der Speicherzelle auftritt. Die Wortleitung SWL der Speicherzelle
wird danach mit einem endgültigen
Niveau verbunden, welches eines der folgenden sein kann: (1) ein
heraufgestuftes Niveau gegenüber
der vorherigen SWL-Spannung, wie durch Schritt 222 dargestellt,
oder (2) ein zeitabhängiges oder
in einer Rampe herauflaufendes Niveau von der vorherigen SWL-Spannung,
wie durch die Rampe 224 wiedergegeben. Während beides
ein angemessenes Programmieren der Zelle bietet, dient die zeitabhängige Funktion
dazu, eine zusätzliche
Programmiereffizienz bereitzustellen.
-
Die
gesamte Zelleitfähigkeit
der Speichereinrichtungen kann die Programmierbarkeit beeinflussen
und kann zu unerwarteten Effekten heißer Elektronen führen, wenn
ungeeignete Spannungen für bestimmte
Leitfähigkeitszustände angelegt
werden. Dementsprechend kann die Herabziehrate des Strombegrenzers
dafür ausgelegt
werden, Leitfähigkeitsvariationen
zu kompensieren. In der vorliegenden Erfindung kann das EPROM-Miniarray 108 durch
denselben Prozeß ausgebildet
werden wie die Speicherzellen, was es von demselben Prozeß bzw. Vorgang
abhängig
macht, der verwendet wurde, um die Speicherzellen auszubilden. Im
allgemeinen wird, wenn die Leitfähigkeit
der gesamten Einrichtung niedrig ist, die über das Miniarray erzeuge VGP ebenfalls
niedrig sein. Eine niedrigere VGP bedeutet, daß eine langsamere Rate an Herabziehstrom
durch den Strombegrenzer 140 erzeugt wird. Im Ergebnis erzeugt
dieser niedrigere Strom eine höhere
Endspannung an dem Sourceknoten, nachdem das Herabziehen erfolgt
ist. In 2 ist dies durch den Abschnitt 230 des
NS-Signales wiedergegeben. Das kontrollierte Herabziehen der Source
erfolgt mit einer relativ langsameren Rate, was dazu bei trägt, eine Speicherzelle
mit einer relativ geringeren Leitfähigkeit zu programmieren. Im
allgemeinen wird das in Rede stehende Differenzpotential von Drain
zu Source für
eine längere
Zeitdauer benötigt,
um ein Programmieren der Zelle zu ermöglichen. Wenn umgekehrt die
gesamte Einrichtungsleitfähigkeit
hoch ist, so ist auch die erzeugte VGP hoch und die Herabziehrate
wird beträchtlich
größer sein.
-
Ein
vereinfachtes Beispiel funktioniert folgendermaßen: Es wird Bezug genommen
auf 3(a), wo eine Speicherzelleneinrichtung 240 mit Floating-Gate
mit ihrer Drain, der Source, und Gateknoten dargestellt ist, die
mit D, S bzw. G markiert sind. Ein Strombegrenzer 242 ist
als mit einem Sourceknoten verbunden dargestellt und wird verwendet, um
den Sourceknoten der Einrichtung herabzuziehen. Diese Einrichtung 240 soll
durch die oben beschriebene Schaltung implementiert werden, um eine kontrollierte
Herabziehgeschwindigkeit an der Source zu erreichen, wobei die Rate
bzw. Geschwindigkeit eine Funktion des Spiegelstromes Ir ist. In
diesem Fall ist die Leitfähigkeit
der Zelle niedrig und, wie oben beschrieben, dienen das Miniarray,
der Stromspiegel und der Vorspannschaltkreis dafür, eine niedrigere VGP bereitzustellen
und damit auch eine langsamere Herabziehrate. 3(b) zeigt
ein Diagramm der Sourcespannung NS, wie sie von einem anfänglich hohen
Niveau 243 an dem Herabziehpunkt 244 herabgezogen
wird. Die Herabziehrate bzw. -geschwindigkeit 246 ist als
eine Funktion des niedrigeren Ir langsamer. Die endgültige Sourcespannung nach
dem Herabziehen, wie es bei 248 dargestellt ist, ist wegen
des kleineren Ir relativ höher.
-
Ein
Beispiel mit hoher Leitfähigkeit
ist in den 4(a) und 4(b) dargestellt.
Die 4(a) zeigt eine ähnliche
Speicherzelleneinrichtung 260 mit Floating-Gate, mit Drain-(D),
Source (S) und Gate-(G)-Knoten, die entsprechend markiert sind. Ein
Strombegrenzer 262 ist mit dem Sourceknoten verbunden dargestellt
und wird auch verwendet, um den Sourceknoten der Einrichtung herabzuziehen.
In diesem Fall ist die Leitfähigkeit
der Zelle high und die oben beschriebene Schaltung liefert eine
höhere VGP
und damit eine höhere
Herabziehrate. 4(b) zeigt ein Diagramm
der Sourcespannung NS, wie sie von einem anfänglich hohen Niveau 263 an
dem Herabziehpunkt 264 herabgezogen wird. Die Herabziehrate
bzw. -geschwindigkeit 266 ist als Funktion des höheren Ir
relativ schneller. Die endgültige
Sourcespannung nach dem Herabziehen, die bei 268 dargestellt
ist, ist wegen des höheren
Ir relativ kleiner als in 3(b) dargestellt.
-
Dementsprechend
könenn
die Prozeßvariationen,
welche die Ausbildung und Leitfähigkeit
der Speicherzellen beeinflussen könnte, verwendet werden, um
in ähnlicher
Weise die Einrichtungen zu beeinflussen, die die Rate des Herabziehstromes
an der Source der Speichereinrichtung erzeugen. Die in einer Ausführungsform
der vorliegenden Erfindung beschriebenen Einrichtungen können daher
so ausgestaltet werden, daß sie
vorteilhafte Source-Herabziehraten
bereitstellen, die entsprechend dem Zelleitfähigkeitszustand kompensiert
bzw. angepaßt
sind.
-
Die
vorstehende Beschreibung einer bevorzugten Ausführungsform der Erfindung ist
zu Zwecken der Veranschaulichung und Beschreibung dargeboten worden.
Sie sollen nicht erschöpft
sein oder die Erfindung auf die speziell dargestellten Ausführungsformen
beschränken.