DE69924978T2

DE69924978T2 - Abwärtswandler und Demodulator mit einer Drei-Port-Schaltungsanordnung

Info

Publication number: DE69924978T2
Application number: DE69924978T
Authority: DE
Inventors: Veselin Dr.-Ing. Brankovic; Dragan Dr.-Ing. Krupezevic; Masayoshi Abe; Tino Konschak; Thomas Dölle
Original assignee: Sony International Europe GmbH; Sony Corp
Current assignee: Sony Deutschland GmbH; Sony Corp
Priority date: 1999-05-27
Filing date: 1999-05-27
Publication date: 2006-02-02
Anticipated expiration: 2019-05-28
Also published as: JP2001016288A; DE69924978D1; EP1056193B1; US6539215B1; CN1159839C; CA2306072A1; JP4597315B2; EP1056193A1; CN1275833A

Description

Die Erfindung betrifft einen Abwärtswandler für HF-Signale, einen Demodulator mit einem Abwärtswandler, ein mobiles Kommunikationsgerät mit einem solchen Demodulator, ein Verfahren zur Abwärtswandlung von HF-Signalen mittels einer Drei-Port-Schaltungsanordnung sowie ein Demodulationsverfahren.
Die vorgeschlagene Technologie eignet sich insbesondere für die Abwärtswandlung und Demodulation von HF-Signalen, die nach einem Modulationsschema mit konstanter Hüllkurve, wie z.B. nPSK (Phasenumtastung) moduliert sind.
Die sogenannte Sechs-Port-Technologie, die bis in die jüngste Zeit für komplexe Messungen benutzt wurde, kann auch für den Aufbau von Empfängern verwendet werden. Empfänger, die auf der Basis einer Sechs-Port-Anordnung aufgebaut sind, arbeiten mit direkter Umwandlung und ermöglichen deshalb eine direkte Umwandlung z.B. von Signalen im Millimeterwellenbereich und im Mikrowellenbereich in eine Basisbandfrequenz. Das Hauptmerkmal des Sechs-Port-Empfägners ist die Detektierung des Vektorverhältnisses zwischen zwei ankommenden Vektorsignalen durch eine Erfassung der Leistung an verschiedenen Positionen innerhalb der HF-Schaltung der Sechs-Port-Topologie. Ein Sechs-Port-Direktempfänger ist z.B. in Ji Li, R.G. Bossisio and Ke Wu: "A six-Port direct digital millimetre wave receiver", Digest of IEEE MTT Symposium, Band 3, Seiten 1659-1662, San Diego, Mai 1994, beschrieben.
Aus WO 99/08426 ist ein nichtkohärenter Sechs-Port-Empfänger bekannt. Dieser bekannte Empfänger besitzt einen Leistungsteiler zum Aufteilen eines modulierten HF-Eingangssignals in wenigstens zwei Zweige. Mit Hilfe wenigstens einer Verzögerungsleitung werden die Zweige relativ zueinander um eine vorbestimmte Verzögerungskonstante verzögert. Eine Rechenschaltung berechnet wenigstens drei Leistungspegel auf der Basis von Kombinationen der beiden relativ zueinander verzögerten Zweige des Eingangssignals. Eine Verarbeitungseinrichtung berechnet auf der Basis der genannten wenigstens drei Leistungspegel die Phase und die Amplitude eines komplexen Signals, das die Beziehung zwischen den beiden relativ zueinander verzögerten Zweigen des Eingangssignals repräsentiert.
Es ist das Ziel der vorliegenden Erfindung, die oben erwähnte nichtkohärente Sechs-Port-Empfängertechnologie so fortzuentwickeln, daß die Komplexität der benötigten Schaltung reduziert werden kann. Dieses Ziel wird mit Hilfe der Merkmale der unabhängigen Ansprü che erreicht. Die abhängigen Ansprüche enthalten Weiterentwicklungen der zentralen Idee der vorliegenden Erfindung.
Die neue Technologie gemäß der Erfindung ermöglicht die gleiche Funktionalität wie eine in WO 99/08426 angegebene nichtkohärente Sechs-Port-Empfängertopologie. Die HF-Schaltung kann jedoch signifikant vereinfacht werden, und es sind nur zwei Leistungssensoren erforderlich. Ein lokaler Oszillator kann entfallen. Bei einfachen Modulationsverfahren, wie (n)PSK, wird außerdem keine HF-Schaltung mehr benötigt.
Nach einem ersten Aspekt der Erfindung ist deshalb ein Abwärtswandler für HF-Signale vorgesehen, wobei der Abwärtswandler eine Drei-Port-Schaltungsanordnung aufweist. Die Drei-Port-Schaltungsanordnung besitzt einen Eingangs-Port und zwei Ausgangs-Ports, wobei die Ausgangs-Ports jeweils mit einem Leistungssensor verbunden sind. Die Drei-Port-Schaltungsanordnung umfaßt einen Leistungsteiler, der das dem Eingang zugeführte Signal in zwei Zweige aufteilt. Außerdem besitzt die Drei-Port-Schaltungsanordnung eine Verarbeitungseinrichtung zur Verarbeitung eines der Zweige sowie eine Vier-Port-Schaltungsanordnung zum Kombinieren der beiden Zweige und zum Erzeugen von zwei Ausgangssignalen, die den Ausgängen zugeführt werden sollen.
Der Abwärtswandler kann ein nichtkohärenter Abwärtswandler sein, der keinen lokalen Oszillator aufweist.
Die Verarbeitungseinrichtung kann eine Verzögerungseinheit enthalten.
Alternativ kann die Verarbeitungseinrichtung einen Frequenzteiler, wenigstens eine Filtereinrichtung und einen Frequenzvervielfacher aufweisen.
Der Teilungsfaktor des Frequenzteilers ist gleich dem Multiplikationsfaktor des Frequenzvervielfachers.
In dem Signalzweig, der von der Verarbeitungseinrichtung verarbeitet wird, kann ein Schalter vorgesehen sein.
Gemäß vorliegender Erfindung ist weiterhin ein Demodulator vorgesehen, der einen Abwärtswandler der oben beschriebenen Art enthält. Das dem Eingangs-Port zugeführte Signal ist in diesem Fall ein digitales moduliertes Signal, und der Schalter wird so gesteuert, daß er während einer Zeitdauer geöffnet ist, die einer Hälfte der Dauer eines Bits des zugeführten digitalen modulierten Signals entspricht.
Einer der Leistungsteiler kann direkt oder indirekt mit einem A/D-Wandler verbunden sein.
Nach einem anderen Aspekt der Erfindung ist ein Demodulator vorgesehen, der einen Abwärtswandler der oben beschriebenen Art aufweist. Der Ausgang des Leistungsteilers ist direkt oder indirekt mit einer Einheit zur Mittelwertbildung verbunden, und das Ausgangssignal der Einheiten zur Mittelwertbildung wird zusammen mit Signalen, die dem Eingangssignal der wenigstens einen Einheit zur Mittelwertbildung entsprechen, wenigstens einer analogen Verarbeitungseinheit zugeführt.
Gemäß der vorliegenden Erfindung ist ferner ein mobiles Kommunikationsgerät vorgesehen, das einen Demodulator der oben beschriebenen Art aufweist.
Nach einem weiteren Aspekt der Erfindung ist ein Verfahren zur Abwärtswandlung von HF-Signalen mit Hilfe einer Drei-Port-Schaltungsanordnung vorgesehen. Dabei wird einem Eingangs-Port der Drei-Port-Schaltungsanordnung ein HF-Signal zugeführt. Auf der Basis des einen HF-Eingangssignals werden zwei Ausgangssignale erzeugt. Die Ausgangssignale an zwei Ausgangs-Ports der Drei-Port-Schaltungsanordnung werden jeweils einem Leistungssensor zugeführt. Der Verfahrensschritt des Erzeugens zweier Ausgangssignale auf der Basis des HF-Eingangssignals umfaßt den Verfahrensschritt, daß das dem Eingang zugeführte Signal auf zwei Zweige aufgeteilt wird. Einer der Zweige wird verarbeitet, und die beiden Zweige werden kombiniert, wobei als Resultat der Kombination der beiden Zweige zwei Ausgangssignale erzeugt werden, die den Ausgängen und somit den Leistungssensoren zuzuführen sind.
Der Verfahrensschritt des Verarbeitens eines der Zweige kann den Verfahrensschritt umfassen, daß das Signal des entsprechenden Zweigs um eine Zeitdauer verzögert wird, die der Zeitdauer wenigstens eines Modulations-Bits des HF-Eingangssignals entspricht.
Der Verfahrensschritt des Verarbeitens eines der Zweige kann alternativ die Verfahrensschritte einer Frequenzteilung, Filterung und Frequenzvervielfachung des Signals des verarbeiteten Zweigs umfassen.
Der Teilungsfaktor in dem Verfahrensschritt der Frequenzteilung ist gleich dem Multiplikationsfaktor in dem Verfahrensschritt der Frequenzvervielfachung.
Der verarbeitete Signalzweig kann optional ein- und ausgeschaltet werden.
Nach einem weiteren Aspekt der vorliegenden Erfindung ist ein Demodulationsverfahren vorgesehen, das die Verfahrensschritte des oben beschriebenen Verfahrens zur Abwärts- wandlung umfaßt. In diesem Fall ist das dem Eingangs-Port der Drei-Port-Schaltungsanordnung zugeführte Signal ein digitales moduliertes Signal, und der Schalter wird so gesteuert, daß er während einer Zeitdauer geöffnet ist, die der Hälfte der Dauer eines Bits des zugeführten Signals entspricht.
Das Demodulationsverfahren kann den Verfahrensschritt umfassen, daß wenigstens ein Signal auf der Basis der Ausgangssignale der Leistungssensoren einer A/D-Wandlung unterzogen wird.
Das Demodulationsverfahren kann ein Verfahren zur Abwärtswandlung umfassen, wie es oben beschrieben wurde, und darüber hinaus einen Verfahrensschritt zur Mittelwertbildung des Ausgangssignals wenigstens eines der Leistungssensoren und zur analogen Verarbeitung des Ausgangssignals des Verfahrensschritts zur Mittelwertbildung und der Signale, die dem Eingangssignal für den Verfahrensschritt zur Mittelwertbildung entsprechen.
Durch den Verfahrensschritt zur analogen Verarbeitung kann mehr als ein Demodulationszustand erzeugt werden, so daß eine zusätzliche Information gewonnen wird, die die Qualität der Demodulation angibt. Diese (Soft)-Information kann in einem Dekodierschritt benutzt werden.
Das Demodulationsverfahren kann die Verfahrensschritte umfassen, daß das Ausgangssignal des analogen Verarbeitungsschritts einer A/D-Wandlung mit mehr als zwei Bits unterzogen wird, die A/D-gewandelten Signale digital verarbeitet werden und die digital verarbeiteten Signale einer Soft-Decision-Einheit zugeführt werden.
Weitere Vorteile, Merkmale und Ziele der vorliegenden Erfindung werden nun anhand mehrerer Ausführungsbeispiele der Erfindung unter Bezug auf die Figuren der anliegenden Zeichnungen erläutert.
1 zeigt ein schematisches Diagramm der allgemeinen Struktur eines Abwärtswandlers gemäß der Erfindung,
2 zeigt den inneren Aufbau einer linearen Drei-Port-Schaltung nach einem ersten Ausführungsbeispiel der Erfindung,
3 zeigt ein zweites Ausführungsbeispiel für den inneren Aufbau der linearen Drei-Port-Schaltung gemäß der Erfindung,
4 zeigt eine funktionelle Beschreibung einer idealen Vier-Port-Schaltungsanordnung, die in den linearen Drei-Port-Schaltungen der Ausführungsbeispiele nach 2 bzw. 3 verwendet wird,
5 zeigt eine mögliche Implementierung einer Vier-Port-Schaltungsanordnung mit Trennfunktion,
6a, b zeigen weitere mögliche Implementierungen für eine Vier-Port-Schaltungsanordnung unter Verwendung von resistiven Elementen,
7 zeigt die mit dem DC-Interface von 1 verbundene Schaltung,
8 zeigt eine weitere mögliche Option für die mit dem DC-Interface verbundene Schaltung,
9 zeigt eine weitere mögliche Option der mit dem DC-Interface verbundenen Schaltung,
10 zeigt eine weitere Option für die mit dem DC-Interface von 1 verbundene Schaltung,
11a zeigt die innere Struktur des Leistungssensorblocks gemäß der Erfindung,
11b zeigt von den Abwärtswandlern gemäß 3 bzw. 2 demodulierte, differentielle oder nichtdifferentielle OPSK-Zustände mit einem S/N-Verhältnis von 9 dB,
12 zeigt von den Abwärtswandlern gemäß 3 bzw. 2 demodulierte, differentielle oder nichtdifferentielle 8PSK-Zustände für den Fall eines S/N-Verhältnisses von 15 dB,
13 zeigt das ideale DC-Ausgangssignal der Leistungssensoren,
14 zeigt ideale DC-Ausgangssignale der Leistungssensoren bei einem Signal-Rauschverhältnis von 9 dB,
15 zeigt ideale DC-Ausgangssignale der Leistungssensoren ohne Rauschen,
16 zeigt ideale DC-Ausgangssignale der Leistungssensoren bei einem Signal-Rauschverhältnis von 15 dB,
17 zeigt ideale DC-Ausgangssignale der Leistungssensoren ohne Rauschen.
Die vorliegende Erfindung ist insbesondere bei Direktempfängern für Anwendungen benutzbar, die hauptsächlich eine Einkanal-Kommunikation zum Ziel haben. Die vorgeschlagene Technologie eignet sich in besonderer Weise für die Demodulation und Abwärtswandlung einer PSK-Modulation oder generell einer Phasenzustandsniodulation, bei denen die Magnitude der Signale aufgrund des Modulationsprozesses konstant ist. Bei einer solchen Operation wird kein lokaler Oszillator benötigt. Es wird ein Verfahren zur Abwärtswandlung auf der Basis der vorgeschlagenen Technologie beschrieben, und später werden Simulationen erläutert.
Die vorgeschlagenen Empfänger, die eine Sechs-Port-Technologie verwenden, benutzten üblicherweise vier Leistungssensoren. Gemäß der zentralen Idee der vorliegenden Erfin dung werden nur Leistungssensoren ohne Zeitmultiplex benutzt. Lokale Oszillatorsignale werden nicht benötigt.
Anhand von 1 wird nun ein Empfänger mit Abwärtswandlung erläutert, der eine lineare Drei-Port-Schaltung 7 aufweist. Ein moduliertes digitales HF-Signal wird von einer Antenne 1 empfangen. Es kann optional ein Block 2 vorgesehen sein, der einen Abwärtswandler 3 einer ersten Stufe aufweist. Das Antennensignal bzw. das Ausgangssignal des optionalen Blocks 2 werden über ein Bandpaßfilter 4 geführt und dann von einem rauscharmen Verstärker (LNA) 5 verstärkt. Die Verstärkung des LNA-Verstärkers 5 wird von einer Steuereinheit 15 gesteuert, die Teil der Systemsteuereinheit ist. Das Ausgangssignal des LNA 5 wird dem einzigen Eingang 6 der linearen Drei-Port-Schaltung 7 zugeführt. Die lineare Drei-Port-Schaltung 7 hat zwei Ausgänge 8, 9, an denen auf der Basis des dem Eingang 6 zugeführten Signals Ausgangssignale erzeugt werden, die Leistungssensoren 10, 11 zugeführt werden. Die Ausgangssignale der Leistungssensoren 10, 11 werden in Tiefpaßfiltern 12, 13 gefiltert und dann einem DC-Interface 14 zugeführt. Die mit der anderen Seite des DG-Interface 14 verbundene Schaltung wird weiter unten erläutert.
Wie aus 1 erkennbar ist, besteht der Abwärtswandler im Wesentlichen aus einer nahezu passiven Drei-Port-Hochfrequenzschaltung 7 mit einem Eingang 6 für modulierte HF-Signale und zwei HF-Ausgängen 8, 9, die mit den beiden Leistungssensoren 10, 11 verbunden sind.
Anhand von 2 und 3 werden nun verschiedene Ausführungsbeispiele der inneren Struktur der Drei-Port-Schaltungsanordnung 7 erläutert.
Bei dem Ausführungsbeispiel von 2 wird das dem Eingang 6 der Drei-Port-Schaltungsanordnung 7 zugeführte Signal durch einen Leistungsteiler 16 in einen ersten und einen zweiten Zweig aufgeteilt. Der erste Zweig (HF-Signal 1) wird direkt einer Vier-Port-Schaltungsanordnung 20 zugeführt.
Die innere Struktur und die Funktionalität einer Vier-Port-Schaltungsanordnung ist aus der auf den Namen der Sony International (Europe) GmbH angemeldeten PCT/EP 98 083 29 bekannt. Da die Vier-Port-Schaltungsanordnung in dieser Anmeldung explizit erläutert ist, wird im Rahmen der vorliegenden Erfindung auf die detaillierte Beschreibung einer Vier-Port-Schaltungsanordnung verzichtet und auf die entsprechenden Figuren und Beschreibungsteile von PCT/EP 98 083 29 verwiesen.
Der von dem Leistungsteiler 16 erzeugte zweite Zweig wird einem Schalter 17 oder direkt einer Verzögerungsleitung 18 zugeführt. Die Verzögerungsleitung 18 liefert eine Verzöge rung, die der Zeitdauer eines oder mehrerer Modulations-Bits des digitalen modulierten HF-Signals entspricht, das dem Eingang 6 zugeführt wird. Das Ausgangssignal der Verzögerungsleitung 18 wird in einem Verstärker 19 verstärkt und als HF-Signal 2 dem zweiten Eingang der Vier-Port-Schaltungsanordnung 20 zugeführt. An den Ausgängen der Vier-Port-Schaltungsanordnung 20 werden die Ausgangssignale erzeugt, die den Leistungssensoren 10, 11 zugeführt werden.
Bei dem Ausführungsbeispiel von 2 enthält die passive lineare Drei-Port-Schaltung 7 einen Leistungsteiler (Leistungssplitter) 16 zur Aufteilung des ankommenden HF-Signals in zwei Zweige. Ein Zweig wird der Vier-Port-Schaltungsanordnung 20 direkt zugeführt, während der zweite Zweig so verarbeitet wird, wie dies entweder in 2 oder in 3 dargestellt ist und weiter unten erläutert wird. Das Signal des ersten Zweigs kann optional über eine Trenneinheit 49 geführt werden, bevor es der Vier-Port-Schaltungsanordnung 20 zugeführt wird.
Bei dem Ausführungsbeispiel von 2 wird der von dem Leistungsteiler 16 erzeugte zweite Zweig in der Verzögerungsleitung 18 um eine Dauer von einem (oder mehreren) Modulations-Bits verzögert. Für die Implementierung der HF-Verzögerungsleitung 18 gibt es mehrere Möglichkeiten. Nach der optionalen Verstärkung in dem Verstärker 19, der für eine mögliche Korrektur der Verluste in der Verzögerungsleitung und zur Trennung dient, wird dieses Signal (HF-Signal 2) der Vier-Port-Schaltungsanordnung 20 zugeführt. Es ist zu beachten, daß die Verstärkung vor oder nach der Verzögerungsleitung 18 stattfinden kann. Die Verstärkung des Verstärkers kann auf 1 gesetzt sein, wobei der Verstärker 19 in diesem Fall als reine Trenneinheit dient.
Im folgenden wird das zweite Ausführungsbeispiel zur Verarbeitung des von dem Leistungsteiler 16 erzeugten zweiten Zweigs des HF-Signals erläutert. Nachdem das Signal in dem zweiten Zweig optional über den Schalter 17 geleitet wurde, wird es einem Frequenzteiler 21 mit dem Teilungsfaktor N zugeführt. Das Ausgangssignal des Frequenzteilers 21 wird über ein Filter 22 geführt und dann einem Frequenzvervielfacher 23 zugeführt, dessen Multiplikationsfaktor vorzugsweise gleich dem Frequenzteilungsfaktor N ist. Das Ausgangssignal des Frequenzvervielfachers 23 wird erneut über ein Filter 24 geführt, in dem Verstärker 19 verstärkt und dann als HF-Signal 2 dem zweiten Eingang der Vier-Port-Schaltungsanordnung 20 zugeführt. Es ist wieder zu erwähnen, daß die rauscharme Verstärkung in dem Verstärker 19 an einer beliebigen Position in dem zweiten Zweig stattfinden kann. Es ist ferner darauf hinzuweisen, daß der Frequenzteilungsfaktor und der Multiplikationsfaktor beliebig gewählt werden können, vorzugsweise ist ein Faktor von 2 jedoch ausreichend. Die in dem Signal enthaltene Phaseninformation geht durch die in 3 dargestellte Verarbeitung des HF-Signals in dem zweiten Zweig verloren.
Der optionale Schalter kann insbesondere dann weggelassen werden, wenn ein einfaches Modulationsverfahren wie (n) PSK benutzt wird und die allgemeinen Bedingungen sich zeitlich nicht zu sehr ändern. Optional kann in dem ersten Zweig zwischen dem Leistungsteiler 16 und der Vier-Port-Schaltungsanordnung 20 eine Trenneinheit 49 vorgesehen sein.
Es wird nun auf 4 Bezug genommen, die eine mathematische Beschreibung der Vier-Port-Schaltungsanordnung 20 unter Verwendung der Lösung mit S-Matrix zeigt. Zur Realisierung der durch die S-Matrix von 4 beschriebenen Funktionalität können viele unterschiedliche Implementierungen benutzt werden. 5 und 6 zeigen zwei mögliche Optionen zur Implementierung einer Vier-Port-Schaltungsanordnung. Auf eine detaillierte Beschreibung der Vier-Port-Schaltungsanordnung wird wieder verzichtet, da Vier-Port-Schaltungsanordnungen, wie oben erwähnt, in der Anmeldung PCT/EP/98/083 29 bereits ausführlich erläutert wurden.
Wie aus 5 erkennbar ist, wird bei dieser Implementierung einem ersten Leistungsteiler 25 ein erstes HF-Signal 1 zugeführt, und einem zweiten Leistungsteiler 26 wird ein zweites HF-Signal 2 zugeführt. Der Leistungsteiler 25 und der Leistungsteiler 26 sind mit einer Hybridschaltung 28 verbunden, die über einen Abschluß 30 mit Masse und außerdem mit dem Interface zu dem Leistungssensor 1 verbunden ist. Die zweiten Signalzweige, die von dem Leistungsteiler 25 bzw. von dem Leistungsteiler 26 erzeugt werden, werden einer zweiten Hybridschaltung 29 zugeführt, wobei das von dem zweiten Leistungsteiler 26 erzeugte zweite Zweigsignal zunächst in einem Phasenschieber 27 phasenverschoben wird, bevor es der Hybridschaltung 29 zugeführt wird. Die zweite Hybridschaltung 29 ist wieder über eine Abschlußschaltung 31 mit Masse und mit einem Interface zu dem Leistungssensor 2 verbunden. Es ist zu beachten, daß auch 90°- und 180°-Hybridschaltungen benutzt werden können, und daß die Funktion der Schaltung in der Anmeldung PCT/EP/98/083 29 erläutert ist.
6 zeigt eine weitere mögliche Implementierung für eine Vier-Port-Schaltungsanordnung für den Fall, daß eine Trennfunktion durch andere externe Mittel erreicht wird. Eine detaillierte Beschreibung der in 6 dargestellten Implementierung befindet sich ebenfalls in der Anmeldung PCT/EP/98/083 29.
In den folgenden Gleichungen (1) bis (23) wird eine generelle mathematische Beschreibung des vorgeschlagenen Verfahrens zur Abwärtswandlung gegeben. Für die beiden Fälle von 2 und 3 ist die angewendete mathematische Beschreibung ähnlich. Die mathematische Darstellung ist für den Fall von 3 gezeigt, die mit einer Funktionalität zur Zeitverzögerung verknüpft ist.
Tabelle 1 zeigt die Legende der verwendeten Variablen. ν1 = ρV0ejφ (1) ν2 = V0 (2)
Die Gleichung S zeigt die ideale S-Matrix der Vier-Port-Schaltungsansordnung
P3 = P2(k231 ρ2 + k232 + 2k31k32 ρ cos(θ31 – θ32 + φ)) (9) P4 = P2(k241 ρ2 + k242 + 2k41k42ρcos(θ41 – θ42 + φ) (10)
Δθ3 = θ31 – θ32 Δθ4 = θ41 – θ42 (15) X3 = ρ cos(Δθ3 + φ) = ρ(cosΔθ3sinφ – sinΔθ3cosφ) (16) X4 = ρ cos(Δθ4 + φ) = ρ(cosΔθ4sinφ – sinΔθ4cosφ) (17)
Y2 = sign(Q) (22) φ = Y2 arccos(Y1) (23)
Tabelle 1. Legende der verwendeten Variablen
Die Hauptwirkung besteht darin, daß die Signale zwei unterschiedliche Rauschanteile enthalten, bevor sie zu der Vier-Port-Schaltungsanordnung 20 (von 2 und 3) gelangen. Dies bedeutet auch, daß das vorgeschlagene nichtkohärente System im Vergleich zu der kohärenten Lösung eine größere Rauschempfindlichkeit besitzt, seine Realisierung jedoch poten tiell einfacher ist. Der Vorteil der einfachen Realisierung wächst mit größer werdender Betriebsfrequenz.
Anhand von 1 werden nun verschiedene Schaltungsimplementierungen für die Verbindung mit dem DC-Interface 14 erläutert. Wie 7 zeigt, kann das DC-Interface 14 über zwei A/D-Wandlereinrichtungen 32, 33 mit einer digitalen Verarbeitungseinheit (DSP-Einheit) 34 und einer Demodulationseinheit 35 verbunden sein. Der DSP-Einheit 34 fällt die Aufgabe zu, die ankommenden digitalen Signale zu verarbeiten, um entweder eine Demodulation oder sogar eine volle Signaldemodulation durchzuführen. Es ist zu beachten, daß die Steuereinheit 15, die Teil der Systemsteuereinheiten ist, so konstruiert sein kann, daß sie die A/D-Wandler 32, 33 sowie die digitale Verarbeitungseinheit 34 steuert.
8 bis 10 zeigen weitere Implementierungen mit zwei DC-Eingangssignalen, die aus den Leistungssensoren 10, 11 kommen, nachdem sie in den Filtern 12, 13 gefiltert wurden. Außerdem sind bei den Implementierungen von 8 bis 10 zwei DC-Ausgänge vorgesehen, die mit analogen Verarbeitungseinheiten und Einheiten zur Mittelwertbildung verbunden sind. Optional kann eine zusätzliche Tiefpaßfilterung angewendet werden.
Betriebsverfahren für den Fall der (n) PSK-Demodulation
8, 9 und 10 beziehen sich auf die (n) PSK-Demodulation, bei der das Konzept gemäß der Erfindung benutzt wird. In allen drei Figuren werden drei verschiedene Optionen für die Realisierung der analogen Schaltungen vorgeschlagen. Die gesamte Signalinformation ist in der relativen Phase der modulierten Signale angeordnet. Dementsprechend enthält die Information über die Signalmagnitude nicht notwendigerweise die Information. Das bedeutet, daß zwei Leistungssensoren ausreichen, um die Signale zu dekodieren, wenn man die vorgeschlagene nichtkohärente Operation berücksichtigt.
Darüber hinaus können durch die Benutzung des Verfahrens gemäß der Erfindung die Anforderungen an die Verstärkungssteuerung reduziert werden, was bedeutet, daß eine digitale Verstärkungssteuerung entfallen kann und lediglich eine einfache analoge, rohe Verstärkungssteuerung genügen kann. Die detektierten DC-Pegel an den Ausgängen der Leistungssensoren werden analog gemittelt und den beiden analogen Verarbeitungseinheiten 36, 37 (8 und 9) zugeführt. Die Mittelwertbildung erfolgt über mehrere Symbole. Die Zeitinformation stammt aus der Steuereinheit 15. Die gemittelten Werte an beiden Leistungssensoren 10, 11 legen Schwellwerte fest, die für den analogen Vergleich und die harte Entscheidung (hard decision) nach der folgenden Gleichung benutzt werden.
Wenn man die Ausführungsbeispiele von 2 bis 6 betrachtet, ist es offensichtlich, daß die Transferfunktionen der Vier-Port-Schaltungsanordnung 20 (von den HF-Signaleingängen bis zu den betreffenden Leistungssensoren) sowie die jeweilige Phasenverschiebung ebenfalls bekannt sind. Dies bedeutet, daß Schwellwerte für nPSK berechnet werden können, die nur eine Information des Mittelwerts der Leistung aufweisen. Schwellwerte für QPSK sind unkompliziert. Die Information über Schwellwerte wird ferner der analogen Schaltung 38 zugeführt, die Hard-Decision-(n)PSK-demodulierte Werte liefert (8). Durch die Verwendung der analogen Schaltung 38 ist es möglich, eine Hard-Decision-Demodulation durchzuführen, die zusätzliche Informationen enthält, die für die Kanaldekodiereinheit nützlich sein können. Wenn das Signal-Rauschverhältnis kleiner wird, kann nämlich der Fall auftreten, daß der Hard-Decision-Block 38 mehr als einen Demodulationszustand angibt. Dies kann auch als eine Art von zusätzlicher "Quasi-Soft-Bit"-Information aufgefaßt werden.
In 9 sind anstelle des einzigen "analogen Schaltungsblocks" zwei 2- bis 4-Bit-A/D-Wandler 40, 41 vorgesehen, die "Quasi-Soft-Bits" liefern. Der Ausdruck "Quasi" bedeutet, daß die gewonnenen Bits weiter einer DSP-Verarbeitung unterzogen werden müssen, bevor sie einer Dekodiereinheit zugeführt werden, die die Soft-Bits-Operation unterstützen. Es bedeutet auch, daß dieser Teil der digitalen Verarbeitung mit Hilfe von ASICs direkt am Eingang der Dekodiereinheit eingebaut sein kann.
Betriebsverfahren und Gerät für den Fall der Phasendemodulation, bei der die Signalmagnituden konstant sind
Die für diese Operation benötigen Vorrichtungen sind in 10 dargestellt und schließen sich an die Strukturen von 2 oder 3 an. Die Anordnung kann als Phasendemodulator bezeichnet werden. An das DC-Interface 14 ist an den (wenigstens einen) Leistungssensor eine analoge Einheit 36, 37 für die Signalmittelwertbildung angeschlossen, die mit der analogen Schaltung 38 verbunden ist, die entsprechend den obigen Gleichungen definiert ist. Das Ergebnis der analogen Verarbeitung sind normierte I-Werte und die Signum-Funktion des Q-Werts, die den beiden A/D-Wandlern 40, 41 zugeführt werden, wobei einer von diesen ein 1-Bit-Wandler ist, der an eine Signum-Funktionseinheit 42 angeschlossen ist.
Nach der Gewinnung des Cosinuswerts der Phasendifferenz und des Signum-Werts kann nach der Digitalisierung eine weitere digitale Verarbeitung 43 durchgeführt werden, um die tatsächlichen Werte der Phaseninformation zu berechnen.
11A zeigt die innere Struktur eines Leistungssensors 10, 11. Der zentrale Teil 44 besteht aus einer Detektordiode, einem Temperaturleistungssensor und einer FET-Struktur. Darüber hinaus ist die zentrale Einheit 44 mit einem optionalen Anpassungsnetz 45, einer optionalen Vorspanneinheit 46 und einer optionalen analogen Hardware 47 für die Kompensation von nichtlinearem Verhalten verbunden. Es wird darauf hingewiesen, daß sich in PCT/EP98/083 29 eine detaillierte Beschreibung der Funktion und der inneren Struktur eines Leistungssensors findet.
Anhand von 11D bis 17 werden nun Simulationsergebnisse erläutert. Die Simulation wurde durchgeführt, um die vorgeschlagene Technologie zu verifizieren und insbesondere das vorgeschlagene Verfahren unter den folgenden Simulationsbedingungen zu verifizieren:

– die Leistungssensoren sind Detektordioden, die im linearen Bereich arbeiten und deren Eingangsimpedanz (der reaktive Teil wird als angepaßt betrachtet) die gleichen Toleranzen hat, wie die diskreten Widerstände in der Anordnung,
– die Drei-Port-Schaltungsanordnung wird durch die resistiven Elemente realisiert, wie dies in 6 dargestellt ist, wobei die generelle Topologie von 3 berücksichtigt wird. Der Verzögerungsprozeß wird als ideal betrachtet, und
– es wird angenommen, daß die absoluten Widerstandswerte Toleranzen von 0% bis 15% aufweisen.

11B zeigt von den Strukturen von 3 bzw. 2 demodulierte differentielle und nichtdifferentielle QPSK-Zustände mit einem Signal-Rauschverhältnis von 9 dB.

I zeigt QPSK-Signale mit einem Rauschabstand für eine ideale Vier-Port-Schaltungsanordnung und Demodulation mit einem externen lokalen Oszillatorsignal,
II zeigt als Vergleich zur vorliegenden Erfindung QPSK-Signale mit einem Rauschabstand für eine reale Vier-Port-Strukturanordnung, in der absolute Widerstandstoleranzen von 20% angenomen werden und ein lokaler Oszillator benutzt wird,
III zeigt QPSK-Signale mit einem Rauschabstand für eine ideale Vier-Port-Schaltungsanordnung gemäß der Erfindung, wie in 2 und 3 dargestellt, und
IV zeigt QPSK-Signale mit einem Rauschabstand für eine reale Vier-Port-Struktur gemäß der Erfindung, in der Widerstandstoleranzen von 20% angenommen werden.

12 zeigt von den Strukturen gemäß 3 bzw. 2 demodulierte differentielle oder nichtdifferentielle 8PSK-Zustände mit einem Signal-Rauschverhältnis von 15 dB.

I zeigt 8PSK-Signale mit einem Rauschabstand für eine ideale Vier-Port-Schaltungsanordnung und Demodulation mit einem externen LO-Signal (Vergleich zur vorliegenden Erfindung),
II zeigt 8PSK-Signale mit einem Rauschabstand für eine reale Vier-Port-Struktur gemäß 3, in der absolute Widerstandstoleranzen von 20% angenommen werden.
III zeigt 8PSK-Signale mit einem Rauschabstand für eine ideale Vier-Port-Schaltungsanordnung gemäß vorliegender Erfindung, wie sie in 2 und 3 dargestellt ist, und
IV zeigt 8PSK-Signale mit einem Rauschabstand für die reale Vier-Port-Struktur gemäß der Erfindung, in der absolute Widerstandstoleranzen von 20% angenommen werden.

Es ist zu beachten, daß die Fälle III und IV gemäß vorliegender Erfindung im Vergleich zu den Fällen 1 und II eine niedrigere Leistung aufweisen, dies jedoch durch die einfachere Konstruktion mehr als kompensiert wird, da kein lokaler Oszillator mehr benötigt wird.
13 zeigt ideale DC-Ausgangssignale der Leistungssensoren ohne Rauschen für eine ideale Vier-Port-Schaltung, wobei die Ausgangssignale als Funktion der Phasendifferenz der ankommenden Signale an den Eingangs-Ports der Vier-Port-Schaltungsanordnung von 1 und 2 dargestellt sind. Die durchgezogenen Linien zeigen einen Mittelwert, und die gepunkteten Linien zeigen die damit verknüpften Zustände. Es wird angenommen, daß der Phasenschieber von 6 eine Phasenverschiebung von 45° erzeugt.
14 zeigt ideale DC-Ausgangssignale der Leistungssensoren mit einem Signal-Rauschverhältnis von 9 dB für eine ideale Vier-Port-Schaltung. Die idealen DC-Ausgangssignale sind als Funktion der Phasendifferenz der ankommenden QPSK-Signale an den Eingangs-Ports der Vier-Port-Schaltungsanordnung von 2 und 3 dargestellt. Die durchgezogenen Linien zeigen den Mittelwert, und die gepunkteten Linien zeigen die damit verknüpften Zustände. Es wird angenommen, daß der Phasenschieber von 6 eine Phasenverschiebung von 45° erzeugt.
15 zeigt ideale DC-Ausgangssignale der Leistungssensoren ohne Rauschen für eine ideale Vier-Port-Schaltung. Die idealen DC-Ausgangssignale sind als Funktion der Phasendifferenz der ankommenden 8PSK-Signale an den Eingangs-Ports der Vier-Port-Schaltungsanordnung von 2 und 3 dargestellt. Die durchgezogenen Linien zeigen den Mittelwert, und die gepunkteten Linien zeigen die damit verknüpften Zustände. Es wird wieder angenommen, daß der Phasenschieber eine Phasenverschiebung von 45° erzeugt.
16 zeigt ideale DC-Ausgangssignale der Leistungssensoren mit einem Signal-Rauschverhältnis von 15 dB für eine ideale Vier-Port-Schaltung. Die idealen DC-Ausgangssignale sind als Funktion der Phasendifferenz der ankommenden 8PSK-Signale an den Eingangs-Ports der Vier-Port-Schaltungsanordnung von 2 und 3 dargestellt. Die durchgezogenen Linien zeigen den Mittelwert, und die gepunkteten Linien zeigen die damit verknüpften Zustände. Es wird wieder angenommen, daß der Phasenschieber eine Phasenverschiebung von 45° erzeugt.
17 zeigt die idealen DC-Ausgangssignale der Leistungssensoren ohne Rauschen für eine ideale Vier-Port-Schaltung, wobei die Ausgangssignale als Funktion der Phasendifferenz der ankommenden 8PSK-Signale an den Eingangs-Ports der Vier-Port-Schaltungsanordnung von 2 und 3 dargestellt sind. Die durchgezogenen Linien zeigen einen Mittelwert, und die gepunkteten Linien zeigen die damit verknüpften Zustände. Es wird angenommen, daß der Phasenschieber von 6 eine Phasenverschiebung von 75° erzeugt. Es ist zu beachten, daß die Schwellwerte sich mit der Änderung der Phasenverschiebung z.B. im Vergleich zu 15 ändern. Wenn die Vorrichtung für einen Betrieb bei einem Frequenz-f-Index 0 ausgelegt ist, kann sie auch bei einem Frequenz-f-Index 1 = f-Index 0 × 75/45 = f-Index 0 × 1,66 arbeiten (es ist zu beachten, daß die Phasenverschiebung üblicherweise linear von der angelegten Frequenz abhängt). Wie aus 17 erkennbar ist, liegen die Schwellwerte jedoch enger, so daß das System ein besseres Signal-Rauschverhältnis erfordert, wenn es für Breitbandanwendungen benutzt wird.
Die vorliegende Erfindung schlägt eine Drei-Port-Technologie vor, die die gleiche Funktionalität ermöglicht wie bekannte Sechs-Port-Empfängertopologien, dies jedoch mit einer signifikant reduzierten HF-Schaltung, die nur zwei Leistungssensoren aufweist und keinen lokalen Oszillator benötigt (nichtkohärente Detektierung). Im Fall von einfachen Modulationsprozeduren, wie PSK, werden keine HF-Schaltungen benötigt. Die vorgeschlagene Technologie ist auf solche Fälle gerichtet, die nur auf eine Einkanal-Kommunikation im unteren Bereich abzielen. Dies ist sehr praktisch für Anwendungen, bei denen der obere Mikrowellen- und der untere Millimeterwellenbereich benutzt wird und in denen volle Frequenz-Wiederbenutzung des einen Kanals vorgeschlagen werden kann. Dies eignet sich besonders für einfache Modulationsschemata wie nPSK. Das vorgeschlagene Konzept ist besonders vorteilhaft für die Anwendungen in preiswerten Geräten. Die vorgeschlagene Lösung ist ferner sehr vorteilhaft für typische Anwendungen im Millimeterwellenbereich. Sie ist außerdem vorteilhaft für eine Einkanal-Kommunikation mit einem einfachen Modulationsschema wie QPSK. Dies könnte für 60-GHz- oder 24-GHz-(ISM-Band)-Anwendungen besonders interessant sein.

Claims

Abwärtswandler für HF-Signale, wobei der Abwärtswandler eine Drei-Port-Schaltung (7) umfaßt, wobei die Drei-Port-Schaltung (7) aufweist: – einen Eingangs-Port (6) für HF-Signale, – zwei Ausgangs-Ports (8, 9), wobei jeder der Ausgangs-Ports (8, 9) mit einem Leistungssensor (10, 11) verbunden ist, – einen Leistungsteiler (16), der das dem Eingangs-Port (6) zugeführte Signal in zwei Zweige teilt, – eine Verarbeitungseinrichtung (17, 18, 19; 21, 22, 23, 24) zum Verarbeiten eines der Zweige, – eine Einrichtung (17-24) zum Kombinieren der beiden Zweige und zum Erzeugen zweier Ausgangssignalen, die den Ausgangs-Ports (8, 9) zuzuführen sind.
Abwärtswandler nach Anspruch 1, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung eine Verzögerungseinheit (18) aufweist.
Abwärtswandler nach Anspruch 1, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung aufweist: – einen Frequenzteiler (21), – wenigstens ein Filter (22, 24) und – einen Frequenzvervielfacher (23).
Abwärtswandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in dem von der Verarbeitungseinrichtung (17, 18, 19; 21, 22, 23, 24) verarbeiteten Signalzweig ein Schalter (17) angeordnet ist.
Abwärtswandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in wenigstens einem der Zweige eine Trenneinheit (49) angeordnet ist.
Demodulator dadurch gekennzeichnet, daß er einen Abwärtswandler nach Anspruch 4 aufweist, wobei das dem Eingangs-Port (6) zugeführte Signal ein digitales moduliertes HF-Signal ist und der Schalter so gesteuert wird, daß er während einer Zeitdauer geöffnet ist, die einer Hälfte der Dauer eines Bits des zugeführten Signals entspricht.
Demodulator nach Anspruch 6, dadurch gekennzeichnet, daß mit den Ausgangsanschlüssen der Leistungssensoren (10, 11) Tiefpaßfilter (12, 13) verbunden sind.
Demodulator nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß mit jedem der Leistungssensoren (10, 11) jeweils ein A/D-Wandler (32, 33) direkt oder indirekt verbunden ist.
Demodulator nach Anspruch 7, dadurch gekennzeichnet, daß mit dem Ausgang wenigstens eines der Tiefpaßfilter (12, 13) wenigstens eine Einheit (36, 37) zur Mittelwertbildung verbunden ist und das Ausgangssignal der wenigstens einen Einheit (36, 37) zur Mittelwertbildung zusammen mit dem Ausgangssignal des wenigstens einen Tiefpaßfilters (12, 13) wenigstens einer analogen Verarbeitungseinheit (38, 39) zugeführt wird.
Demodulator nach Anspruch 9. dadurch gekennzeichnet, daß das Ausgangssignal der wenigstens einen analogen Verarbeitungseinheit (38, 39) einem A/D-Wandler (41) zugeführt wird.
Mobiles Kommunikationsgerät, dadurch gekennzeichnet, daß es einen Demodulator nach einem der Ansprüche 6 bis 10 aufweist.
Verfahren zur Abwärtswandlung von HF-Signalen mittels einer Drei-Port-Schaltung (7), wobei das Verfahren die folgenden Schritte umfaßt: – Zuführen eines HF-Signals zu einem Eingangs-Port (6) der Drei-Port-Schaltung (7), – Teilen (16) des dem Eingangs-Port (6) zugeführten Signals in zwei Zweige, – Verarbeiten (17, 18, 19; 21, 22, 23, 24) eines der Zweige, – Erzeugen von zwei Ausgangssignalen durch Kombinieren der beiden Zweige, – Zuführen der zwei Ausgangssignale zu den zwei Ausgangs-Ports (8, 9) der Drei-Port-Schaltung (7), wobei die zwei Ausgangs-Ports mit zwei Leistungssensoren (10, 11) verbunden sind, wobei jeder der Ausgangs-Ports (8, 9) mit einem Leistungssensor (10, 11) verbunden ist.
Verfahren zur Abwärtswandlung von HF-Signalen nach Anspruch 12, dadurch gekennzeichnet, daß der Verfahrensschritt des Verarbeitens (17, 18, 19; 21, 22, 23, 24) eines der Zweige den Verfahrensschritt umfaßt: – Verzögern (18) des Signals des entsprechenden Zweigs um eine Zeitdauer, die der Zeitdauer wenigstens eines Modulations-Bits des HF-Eingangssignals entspricht.
Verfahren zur Abwärtswandlung von HF-Signalen nach Anspruch 12, dadurch gekennzeichnet, daß der Verfahrensschritt des Verarbeitens (17, 18, 19; 21, 22, 23, 24) eines der Zweige die Verfahrensschritte umfaßt: – Frequenzteilung (21) – Filterung (22, 24) und – eine Frequenzvervielfachung (23) des Signals des verarbeiteten Zweigs.
Verfahren zur Abwärtswandlung von HF-Signalen nach einem der Ansprüche 12 bis 14, gekennzeichnet durch den Verfahrensschritt: Schalten (17) des verarbeiteten (17, 18, 19; 21, 22, 23, 24) Signalzweigs.
Verfahren zur Abwärtswandlung von HF-Signalen nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß in wenigstens einem der Zweige eine Trennfunktion (49) vorgesehen ist.
Demodulationsverfahren, dadurch gekennzeichnet, daß es ein Verfahren zur Abwärtswandlung nach Anspruch 15 umfaßt, wobei das dem Eingangs-Port (6) zugeführte Signal ein digitales moduliertes HF-Signal ist und der Schalter so gesteuert wird, daß er während einer Zeitdauer geöffnet ist, die einer Hälfte der Dauer eines Bits des zugeführten Signals entspricht.
Demodulationsverfahren nach Anspruch 17, gekennzeichnet durch Tiefpaßfilterung (12,13) des Ausgangssignals der Leistungssensoren (10, 11).
Demodulationsverfahren nach einem der Ansprüche 17 oder 18, gekennzeichnet durch den Verfahrensschritt: A/D-Wandlung (32, 33) wenigstens eines Signals auf der Basis der Ausgangssignale der Leistungssensoren (10, 11).
Demodulationsverfahren nach Anspruch 18, dadurch gekennzeichnet, daß es weiterhin den Verfahrensschritt zur Mittelwertbildung wenigstens eines Ausgangssignals des Filterungs-Schritts (12, 13) und analogen Verarbeitung (36, 37) des Ausgangssignals des Verfahrensschritts (36, 37) zur Mittelwertbildung zusammen mit dem Ausgangssignal des Filterungs-Schritts (12, 13) umfaßt.
Demodulationsverfahren nach Anspruch 20, dadurch gekennzeichnet, daß durch den Verfahrensschritt (38, 39) der analogen Verarbeitung mehr als ein Demodulationszustand erzeugt wird, so daß zusätzliche Hardware-Information gewonnen wird, die anzeigt, daß der Zustand nicht richtig detektiert wurde.
Demodulationsverfahren nach Anspruch 20, dadurch gekennzeichnet, daß – die Ausgangssignale des Verfahrensschritts (38, 39) zur analogen Verarbeitung A/D-gewandelt werden, – die A/D-gewandelten Signale digital verarbeitet werden und – die digital verarbeiteten Signale einem Dekodierschritt zugeführt werden.
Demodulationsverfahren nach Anspruch 22, dadurch gekennzeichnet, daß einer der Verfahrensschritte zur A/D-Wandlung eine 1-Bit-Umwandlung (40) ist.