JP2001016288A - ダウンコンバータ、復調装置、移動通信装置、ダウンコンバート方法及び復調方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の６ポート受信機と同様の機能を実現す
るとともに、高周波回路を大幅に単純化し、コストを低
減させる。 【解決手段】 ３ポート結合回路７の１つの入力ポート
６に高周波信号を入力し、入力された高周波信号に基づ
き、３ポート結合回路の２つの出力ポート８，９から２
つの出力信号を出力し、２つの出力ポートから出力され
た２つの出力信号をそれぞれパワーセンサ１０，１１に
供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号に対す
るダウンコンバータ、ダウンコンバータを備える復調
器、この復調器を備える移動通信装置、３ポート結合回
路（three port junction）を用いる高周波信号のダウ
ンコンバート方法及び復調方法に関する。本発明は、ｎ
位相偏移（n Phase Shift Keying；以下、ｎＰＳＫとい
う。）変調等の搬送波の包絡線が一定である変調方式に
よって変調された信号の復調に適用することができる。

【０００２】

【従来の技術】近年、複素測定（complex measurement
s）に用いられる所謂６ポート技術（six port technolo
gy）は、受信機の設計にも利用されている。６ポート技
術を採用した受信機は、ミリ波帯又はマイクロ波帯の信
号をベースバンド周波数帯の信号に直接変換する。６ポ
ート受信機の主な特徴は、入力される２つのベクトル信
号間のベクトル比を検出する点である。この検出は、６
ポートトポロジ（six port topology）のＲＦ回路内の
異なる位置で電力を検出することにより実現される。ダ
イレクト６ポート受信機の例は、１９９４年５月サンデ
ィエゴ、ジー・リー、ＩＥＥＥ ＭＴＴシンポジウムダ
イジェスト第３巻第１６５９頁〜１６６２頁（Digest o
f IEEE MTT Symposium, vol.3, pp1659-1662, San Dieg
o, May 1994）、アール・ジー・ボシッシオ、ケー・ウ
ー（Ji Li, R. G. Bossisio and KeWu）著、「６ポート
ダイレクトデジタルミリ波受信機（A six port direct
digital millimeter wave receiver）」に記載されてい
る。

【０００３】国際出願公開第ＷＯ９９／０８４２６号に
は、非コヒーレント（non-coherent）６ポート受信機が
開示されている。この受信機は、変調された入力信号を
少なくとも２つの分岐信号に分割する電力分配器を備え
る。さらにこの受信機は、所定の遅延定数に基づいて分
岐信号を互いに相対的に遅延させるための、少なくとも
１つの遅延線を備えている。受信機内の計算回路は、相
対的に遅延された入力信号の２つの分岐信号の組み合わ
せに基づいて、少なくとも３つの電力レベル値を算出す
る。受信機内の処理回路は、この少なくとも３つの電力
レベルに基づいて、相対的に遅延された２つの入力信号
の分岐信号の関係を表す複素信号の位相及び振幅を算出
する。

【０００４】

【発明が解決しようとする課題】従来の受信機は、局部
発振器や高周波スイッチが必要であり、構成が複雑でコ
ストが高いものであった。

【０００５】そこで、本発明の目的は、上述したような
非コヒーレント６ポート受信機技術と同等の機能を実現
するとともに、回路構成を簡単にすることができ、製造
コストを削減することができるダウンコンバータ、復調
装置、移動通信装置、ダウンコンバート方法及び復調方
法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係るダウンコンバータは、高周波信号が
入力される１つの入力ポートと、それぞれパワーセンサ
に接続された２つの出力ポートとを有する３ポート結合
回路を備える。

【０００７】このダウンコンバータは、局部発振器を備
えない非コヒーレントダウンコンバータとすることがで
きる。

【０００８】本発明に係るダウンコンバータにおいて、
３ポート結合回路は、入力ポートに入力された高周波信
号を２つの分岐信号に分割する電力分配手段と、分岐信
号の一方を処理する処理手段と、２つの分岐信号を結合
し、２つの出力信号を生成し、生成した２つの出力信号
を２つの出力ポートに供給する４ポート結合回路とを備
える。

【０００９】処理手段に、分岐信号を遅延させる遅延手
段を設けてもよい。また、これに代えて、処理手段に、
分岐信号の周波数を分周する周波数分周手段と、周波数
分周手段の出力信号をフィルタリングする少なくとも１
つのフィルタリング手段と、フィルタリング手段の出力
信号の周波数を逓倍する周波数逓倍手段とを設けてもよ
い。好ましくは、周波数分周手段の分周係数と、周波数
逓倍手段の逓倍係数とを等しくする。また、処理手段に
処理される分岐信号の信号経路にスイッチを設けてもよ
い。

【００１０】また、上述の課題を解決するために、本発
明に係る復調装置は、上述のダウンコンバータを備え、
入力ポートに入力される信号はデジタル変調信号であ
り、スイッチは、入力されるデジタル変調信号のビット
期間の１／２に相当する期間開状態となるよう制御され
る。復調装置に、パワーセンサの出力端子に接続された
低域通過フィルタを設けてもよい。さらに、復調装置に
パワーセンサのいずれか一方に直接又は間接的に接続さ
れたアナログ／デジタル変換手段を設けてもよい。さら
にまた、復調装置に低域通過フィルタに接続された少な
くとも１つの平均化手段と、平均化手段及び低域通過フ
ィルタに接続された少なくとも１つのアナログ処理手段
とを設けてもよい。

【００１１】また、上述の課題を解決するために、本発
明に係る移動通信装置は、上述の復調装置を備える。

【００１２】また、上述の課題を解決するために、本発
明に係るダウンコンバート方法は、３ポート結合回路を
用いて高周波信号をダウンコンバートするダウンコンバ
ート方法であり、３ポート結合回路の１つの入力ポート
に高周波信号を入力するステップと、入力された高周波
信号に基づき、３ポート結合回路の２つの出力ポートか
ら２つの出力信号を出力するステップと、２つの出力ポ
ートから出力された２つの出力信号をそれぞれパワーセ
ンサに供給するステップとを有する。

【００１３】さらに、本発明に係るダウンコンバート方
法は、入力された高周波信号を２つの分岐信号に分割
し、分岐信号の一方に所定の処理を施し、２つの分岐信
号を結合して、出力ポートから出力する２つの出力信号
を生成することにより、入力された高周波信号に基づい
て、直流出力信号を生成するステップを有する。

【００１４】また、所定の処理を施すステップは、分岐
信号の一方を、入力された高周波信号の少なくとも１変
調ビット期間に相当する期間遅延させるステップを有す
る。あるいは、これに代えて、所定の処理を施すステッ
プは、分岐信号の周波数を分周するステップと、周波数
分周された信号をフィルタリングするステップと、フィ
ルタリングされた信号の周波数を逓倍するステップとを
有する。ここで、好ましくは、周波数分周手段の分周係
数と、周波数逓倍手段の逓倍係数とを等しくする。ま
た、処理される分岐信号の切換を行うステップを設けて
もよい。

【００１５】また、上述の課題を解決するために、本発
明に係る復調方法は、上述のダウンコンバート方法の各
ステップを有し、入力ポートに入力される入力信号はデ
ジタル変調信号であり、切換を行うステップは、入力さ
れるデジタル変調信号のビット期間の１／２に相当する
期間スイッチを開状態とすることを特徴とする。

【００１６】また、本発明に係る復調方法に、パワーセ
ンサの出力信号をフィルタリングするステップを設けて
もよい。さらに、パワーセンサの出力信号の少なくとも
１つをアナログ信号からデジタル信号に変換するステッ
プを設けてもよい。また、フィルタリングするステップ
によりフィルタリングされた信号の少なくとも１つを平
均化し、フィルタリングされた信号と平均化された信号
とをアナログ処理するステップを設けてもよい。

【００１７】また、本発明に係る復調方法に、アナログ
処理されたアナログ信号をデジタル信号に変換するステ
ップと、変換されたデジタル信号をデジタル処理するス
テップと、デジタル処理されたデジタル信号を軟判定回
路に供給するステップとを設けてもよい。

【００１８】本発明によれば、上述した国際出願公開番
号ＷＯ９９／０８４２６号に開示される非コヒーレント
６ポート受信機と同様の機能を実現できるとともに、Ｒ
Ｆ回路を著しく単純に構成することができる。ここで必
要とされるパワーセンサは２つのみである。局部発振器
は、設けなくてもよい。（ｎ）位相偏移（Phase Shift
Keying；ＰＳＫ）変調等の単純な変調方式とともに用い
る場合には、ＲＦスイッチを省略することもできる。

【００１９】

【発明の実施の形態】以下、本発明に係るダウンコンバ
ータ、復調装置、移動通信装置、ダウンコンバート方法
及び復調方法について、図面を参照しながら説明する。

【００２０】本発明は、特に、１チャンネル通信に主に
用いられるダイレクト受信機に適用される。本発明が提
案する方法は、特に、位相偏移変調（Phase Shift Keyi
ng；以下、ＰＳＫという。）変調又は位相状態変調（ph
ase state modulation）により変調され、この変調処理
により振幅が一定とされた信号に対する復調又はダウン
コンバート処理に適している。本発明では、このような
処理を行う場合、局部発振器を設ける必要がない。本発
明に基づくダウンコンバート処理の方法については、後
で詳細に説明する。

【００２１】６ポート技術を採用した従来の受信機は、
通常、４つのパワーセンサを必要とする。一方、本発明
を適用した受信機では、６ポート技術と同等の機能を実
現するとともに、時分割多重を行うことなく、必要なパ
ワーセンサの数を２つにすることができる。さらに、本
発明によれば、局部発振器からの信号も不要である。

【００２２】図１は、本発明を適用し、線形３ポート高
周波回路を備えるダウンコンバート受信機の構成を示す
ブロック図である。この受信機は、アンテナ１を備え、
アンテナ１は、デジタル変調された高周波（ＲＦ）信号
を受信し、受信したＲＦ信号を帯域通過フィルタ（以
下、ＢＰＦという。）４に供給する。なお、図１に破線
で示すように、ＢＰＦ４の前に初段のダウンコンバータ
３を設け、ＲＦ信号を中間周波数信号にダウンコンバー
トして、中間周波数信号をＢＰＦ４に供給するようにし
てもよい。すなわち、ダウンコンバータ３は任意（オプ
ション）である。ＢＰＦ４は、アンテナ１からのＲＦ信
号又は任意ブロック２の中間周波数信号に所定のフィル
タリング処理を施した後、これら信号を利得可変型の低
雑音増幅器（low-noise amplifier；以下、ＬＮＡとい
う。）５に供給する。ＬＮＡ５の利得は、システムコン
トローラの一部である制御回路１５により制御される。
ＬＮＡ５は、ＢＰＦ４を介して供給された信号を増幅
し、増幅した信号を線形３ポート高周波回路７の１つの
入力ポート６に供給する。線形３ポート高周波回路７
は、２つの出力ポート８，９を備え、入力ポート６を介
して入力された信号に基づいて生成した信号を、これら
の出力ポート８，９を介して、それぞれパワーセンサ１
０，１１に供給する。パワーセンサ１０，１１は、それ
ぞれ低域通過フィルタ（以下、ＬＰＦという。）１２，
１３に接続されており、パワーセンサ１０，１１から出
力される信号は、それぞれＬＰＦ１２，１３を介して、
ＤＣインターフェイス１４に供給される。このＤＣイン
ターフェイスに接続される回路については、後に説明す
る。

【００２３】図１に示すように、このダウンコンバート
受信機は、１つの入力ポート６と、パワーセンサ１０，
１１に接続された２つの出力ポート８，９とを有する受
動型の線形３ポート高周波回路７を備えている。

【００２４】この線形３ポート高周波回路７の内部構成
の具体例を図２及び図３に示す。

【００２５】図２に示す具体例では、入力ポート６を介
して３ポート高周波回路７に供給された信号は、電力分
配器１６により第１及び第２の分岐信号に分割される。
第１の分岐信号、すなわち図２に示すＲＦ信号＃１は、
４ポート結合回路２０に直接供給される。

【００２６】４ポート結合回路の構造及び構成について
は、ソニーインターナショナル（ヨーロッパ）ゲゼルシ
ャフトミットベシュレンクテルハフツングを出願人とす
る、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示さ
れている。

【００２７】電力分配器１６によって分割された第２の
分岐信号は、スイッチ１７を介して、遅延線１８に供給
される。スイッチ１７は、入力ポート６に入力されるデ
ジタル変調信号の１ビット期間の１／２に相当する期間
開状態となるように制御される。なお、スイッチ１７
は、特に設けなくてもよい。遅延線１８は、入力ポート
６に入力されたデジタル変調ＲＦ信号の１又は複数の変
調ビットに相当する遅延時間、第２の分岐信号を遅延さ
せる。この遅延線１８は、遅延させた第２の分岐信号を
増幅器１９に供給する。増幅器１９は、この第２の分岐
信号を増幅し、増幅した分岐信号を図２に示すＲＦ信号
＃２として、４ポート結合回路２０の第２の入力ポート
に供給する。４ポート結合回路２０は、ＲＦ信号＃１と
ＲＦ信号＃２を結合し、得られる出力信号を出力ポート
８，９を介してパワーセンサ１０，１１に供給する。

【００２８】以上のように、図２に示す具体例において
は、線形３ポート高周波回路７は、入力されてくるＲＦ
信号を２つの分岐信号に分割する電力分配器１６を備え
る。第１の分岐信号は、４ポート結合回路２０に直接供
給され、第２の分岐信号には、図２を用いて説明した処
理、あるいは図３を用いて後述する処理が施される。な
お、４ポート結合回路２０の前段にアイソレータ４９を
設け、第１の分岐信号をこのアイソレータ４９を介して
４ポート結合回路２０に供給するようにしてもよい。

【００２９】上述のように、図２に示す具体例において
は、電力分配器１６から出力される第２の分岐信号は、
遅延線１８により、１変調ビット又は複数変調ビット分
遅延される。この遅延線１８は、様々な構成とすること
ができる。遅延線１８により遅延された第２の分岐信号
は、増幅器１９に供給される。増幅器１９は、遅延線１
８による損失を補償し、及び信号の分離を行う。増幅器
１９から出力される信号、すなわちＲＦ信号２は、４ポ
ート結合回路２０に供給される。なお、増幅器１９は、
遅延線１８の前段に設けても、後段に設けてもよい。増
幅器１９を単純に信号の分離を目的として使用する場
合、増幅器１９の利得は、１に設定する。また、特に増
幅器１９を設けなくてもよい。

【００３０】さらに、図３を用いて、第２の具体例を説
明する。図３に示す具体例においては、図２に示すもの
と同様の電力分配器１６から出力された第２の分岐信号
は、スイッチ１７を介して、分周係数Ｎを有する周波数
分周器２１に供給される。周波数分周器２１は、第２の
分岐信号の周波数を１／Ｎに分周し、その出力信号をフ
ィルタ２２を介して周波数逓倍器２３に供給する。周波
数逓倍器２３は、好ましくは、分周係数Ｎに等しい分周
係数Ｎを有し、フィルタ２２の出力信号の周波数をＮ倍
し、フィルタ２４を介して増幅器１９に供給する。増幅
器１９において増幅された信号は、ＲＦ信号＃２とし
て、４ポート結合回路２０に供給される。なお、増幅器
１９は、以上説明した第２の分岐信号の信号経路内のど
の位置に設けてもよい。さらに、周波数分周器２１の分
周係数と周波数逓倍器２３の逓倍係数は、好ましくは等
しくなるように設定するが、これら値は任意に設定する
ことができる。このような処理により、図３に示す具体
例では、第２の分岐信号に含まれる位相情報は失われ
る。

【００３１】例えば、（ｎ）ＰＳＫ変調等の単純な変調
方式が用いられ、一般条件（general condition）が時
間的に大きく変化しない場合、スイッチ１７を設けなく
てもよい。また、第１の分岐信号の信号経路、すなわち
電力分配器１６と４ポート結合回路２０との間に、アイ
ソレータ４９を設けてもよい。

【００３２】図４は、Ｓ行列法を用いた理想的な４ポー
ト結合回路２０の機能を数学的に示す図である。図４に
示すＳ行列により説明される機能を実現するための、４
ポート結合回路２０の具体的な構成は、様々なものが考
えられる。図５及び図６は、この４ポート結合回路２０
の具体的な構成を例示的に示す図である。なお、この４
ポート結合回路の具体的な機能の詳細については、上述
の国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示され
ている。

【００３３】図５に示す具体例においては、ＲＦ信号＃
１は、第１の電力分配器２５に供給され、ＲＦ信号＃２
は、第２の電力分配器２６に供給される。第１及び第２
の電力分配器２５，２６は、ハイブリッド回路２８に接
続されている。第２のハイブリッド回路２８は、終端器
３０を介して接地電位に接続されているとともに、第１
のパワーセンサ１０のインターフェースに接続されてい
る。第１の電力分配器２５の他方の出力端子は、第２の
ハイブリッド回路２９に接続されている。また、第２の
電力分配器２６の他方の出力端子は、移相器２７を介し
て、第２のハイブリッド回路２９に接続されている。移
相器２７は、電力分配器２６により分割された一方の信
号の位相をシフトさせてハイブリッド回路２９に供給す
る。第２のハイブリッド回路２９は、終端器３１を介し
て接地電位に接続されているとともに、第２のパワーセ
ンサ１１のインターフェイスに接続されている。なお、
９０℃及び１８０℃のハイブリッド回路を用いてもよ
く、この回路の機能については、国際出願ＰＣＴ／ＥＰ
９８／０８３２９号に開示されている。

【００３４】図６（ａ）及び図６（ｂ）は、外部回路に
より分離機能が実現されている場合の４ポート結合回路
の具体的な構成を示す図である。この構成例の詳細な説
明は、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に記載
されている。

【００３５】以下に示す式１〜２３は、本発明が提供す
る変換方法を数学的に表すものである。図２に示す具体
例についても、図３に示す具体例についても、同様の数
学的手法を用いることができる。なお、以下の式は、相
対的な時間遅延機能を有する図３に示す具体例に対応し
ている。

【００３６】

【数１】

【００３７】

【数２】

【００３８】

【数３】

【００３９】

【数４】

【００４０】

【数５】

【００４１】

【数６】

【００４２】

【数７】

【００４３】

【数８】

【００４４】

【数９】

【００４５】

【数１０】

【００４６】

【数１１】

【００４７】

【数１２】

【００４８】

【数１３】

【００４９】

【数１４】

【００５０】

【数１５】

【００５１】

【数１６】

【００５２】

【数１７】

【００５３】

【数１８】

【００５４】

【数１９】

【００５５】

【数２０】

【００５６】

【数２１】

【００５７】

【数２２】

【００５８】

【数２３】

【００５９】表１は、以上の式における変数を説明する
表である。

【００６０】

【表１】

【００６１】この手法の最も大きな特徴は、４ポート結
合回路２０に入力される前の信号が、例えば図２及び図
３に示すように、２つの異なる雑音部分（noise portio
n）を有しているという点である。すなわち、本発明が
提案する非コヒーレントシステムは、コヒーレントシス
テムに比べて高い雑音感度を有するが、潜在的に単純に
構成することができる。動作周波数が高くなるほど、単
純な構成の有益性が高まる。

【００６２】図１及び図７〜図１０を参照して、ＤＣイ
ンターフェイス１４に接続される回路の具体例を説明す
る。図７に示すように、ＤＣインターフェイス１４は、
アナログ／デジタル変換器（以下、Ａ／Ｄ変換器とい
う。）３２、３３を介してデジタル信号処理（digital
signal processing；以下、ＤＳＰという。）回路３４
に接続されている。ＤＳＰ回路３４は、さらに復調器３
５に接続されている。ＤＳＰ回路３４は、復調に有効な
処理又は完全な信号復調処理といった入力デジタル信号
に対する処理を行う。制御回路１５は、システムコント
ローラの一部であり、Ａ／Ｄ変換器３２，３３を制御す
るとともに、ＤＳＰ回路３４及び復調器３５を制御す
る。

【００６３】図８〜図１０は、図１に示すパワーセンサ
１０，１１から出力され、それぞれフィルタ１２，１３
によりフィルタリングされた２つのＤＣ入力信号が入力
される回路の他の具体例を示す図である。図８〜図１０
に示す具体例では、２つの入力信号は、アナログ信号処
理回路３８及び平均化回路３６，３７供給される。ここ
で、アナログＬＰＦを設けてもよい。

【００６４】（ｎ）ＰＳＫ復調処理 図８〜図１０に示す回路は、本発明に基づく（ｎ）ＰＳ
Ｋ復調処理を実現する。図８〜図１０に示す各回路は、
それぞれ異なる任意の構成要素を備えるアナログ信号処
理回路である。全ての信号情報は、変調信号の相対的な
位相に含まれる。すなわち、信号の振幅に情報を含ませ
る必要はない。したがって、非コヒーレント処理におい
て、信号を復号するために必要な検出器は２つでよい。

【００６５】また、本発明では、利得制御の必要性を減
じることができる。すなわち、デジタル利得制御回路を
省略でき、比較的精度が低く、単純なアナログ利得制御
回路を設けるのみで十分である。パワーセンサ１０，１
１の出力信号が示すＤＣレベルは、フィルタ１２，１３
を介して、それぞれアナログ平均化回路３６，３７に供
給され、アナログ形式で平均化される。この平均化は、
複数のサンプルに対して行われる。この処理のためのタ
イミング情報は、制御回路１５から供給される。パワー
センサ１０，１１の出力信号が示すＤＣレベルを平均化
して得られた値は、所定の式に基づきアナログ比較処理
及び硬判定処理における閾値として使用される。

【００６６】図２〜図６に示す具体例から明らかなよう
に、４ポート結合回路のＲＦ信号の入力ポートからパワ
ーセンサへの伝達関数及び相対的位相シフトは、既知で
ある。したがって、平均電力に関する情報のみに基づい
て、ｎＰＳＫ変調における閾値を算出することができ
る。ＱＰＳＫ変調における閾値は、容易に求めることが
できる。閾値を示す情報は、アナログ処理回路３８に供
給され、これにより、図８に示すように、硬判定（ｎ）
ＰＳＫ復調値が求められる。アナログ処理回路３８を用
いて、チャンネル復号回路において使用される追加的な
情報を含む硬判定復調処理を実現することもできる。す
なわち、信号対雑音比を低下させれば、硬判定を行うア
ナログ処理回路３８において、複数の復調状態を得るこ
とができる。この処理は、追加的「疑似軟ビット（quas
i soft bit）」情報を利用するものである。

【００６７】図９に示す具体例においては、アナログ平
均化回路３６，３７の後段に、それぞれ別個のアナログ
処理回路３８，３９を設け、さらにアナログ処理回路３
８，３９の後段に疑似軟ビットを生成する２−４ビット
Ａ／Ｄ変換器４０，４１を接続している。ここで「疑似
（quasi）」とは、得られたビット情報を軟ビット処理
を行う復号部に供給する前に、このビット情報にデジタ
ル信号処理を施す必要があることを意味する。なお、こ
のデジタル信号処理を行う回路は、特定用途ＩＣ（ＡＳ
ＩＣ）を用い、復号装置の入力側に組み込んでもよい。

【００６８】信号の振幅が一定である位相変調方式が用
いられている場合の処理方法及び処理装置 図１０は、信号の振幅が一定である位相変調方式ととも
に用いられる回路の具体例を示す図である。図１０は、
図２及び図３に示す回路に接続されるものであり、位相
復調器と呼ばれる。図２及び図３に示すパワーセンサ１
０，１１は、フィルタ１２，１３及びＤＣインターフェ
イス１４を介して、アナログ平均化回路３６，３７に接
続される。アナログ平均化回路３６，３７は、上述の回
路と同様の平均化処理を行う。アナログ平均化回路３
６，３７は、アナログ信号処理回路３８に接続されてい
る。このアナログ信号処理回路３８は、上述した式に基
づく処理を行う。このアナログ信号処理回路３８による
処理により正規化されたＩ値とＱ値の極性関数（sign f
unction）が得られ、これらを示す信号は、Ａ／Ｄ変換
器４０，４１に供給される。Ａ／Ｄ変換器４０は、極性
関数処理回路４２に接続された１ビット変換器である。

【００６９】Ａ／Ｄ変換器４０，４１の後段にはデジタ
ル信号処理回路４３が設けられている。デジタル信号処
理回路４３は、上述のようにして位相差のコサイン値及
び極性値を求め、デジタル化した後、このデジタル信号
を処理して、位相情報の実際の値を算出する。

【００７０】図１１は、パワーセンサ１０，１１の内部
構成を示す図である。パワーセンサ１０，１１の主回路
４４は、検出ダイオード、温度検出器、ＦＥＴ等から構
成される。さらに、この主回路４４に、整合回路４５、
バイアス回路４６、非線形アナログ補償ハードウェア４
７等を接続してもよい。パワーセンサ１０の内部構成及
び機能については、国際出願ＰＣＴ／ＥＰ９８／０８３
２９号に開示されている。

【００７１】図１２〜図１８は、本発明に基づく処理を
シミュレーションした結果を示す図である。このシミュ
レーションは、本発明の妥当性を確認するためのもので
ある。特に、以下の条件に基づくシミュレーションを行
った。すなわち、パワーセンサとして、線形領域で動作
し、入力インピーダンスがアセンブリ内の個別抵抗と同
じ公差の、すなわちリアクタンス部が整合した検出ダイ
オードを使用した。図３に示す全体的な構成とともに、
図６に示すように抵抗器を用いて３ポート結合を実現し
た。ここでは、理想的な遅延処理が行われるものと仮定
した。また、抵抗の絶対値（resistor absolute valu
e）は、０％又は１５％の公差があると仮定した。

【００７２】図１２は、信号対雑音比を９ｄＢとし、そ
れぞれ図３及び図２に示す構成により復調された差動及
び非差動（differential and non-differential）ＱＰ
ＳＫ状態を示す図である。ここで、図１２（ａ）は、理
想的な４ポート結合回路及び外部局部発振器を用いた復
号処理によるＱＰＳＫ信号の雑音マージン（noise marg
in）を示す図である。図１２（ｂ）は、本発明との比較
として、実際の４ポート結合回路及び外部局部発振器を
用いた復号処理によるＱＰＳＫ信号の雑音マージンを有
するＱＰＳＫ信号を示し、ここで、絶対抵抗公差（abso
lute resistortolerance）を２０％とした。図１２
（ｃ）は、図２，３に示す本発明の構成に基づく理想的
な４ポート結合回路によるＱＰＳＫ信号の雑音マージン
を示す図である。図１２（ｄ）は、本発明に基づいて構
成された実際の４ポート結合回路に基づくＱＰＳＫ信号
の雑音マージンを示し、ここで、絶対抵抗公差（absolu
te resistor tolerance）を２０％とした。

【００７３】図１３は、信号対雑音比を１５ｄＢとし、
それぞれ図３及び図２に示す構成により復調された差動
及び非差動８ＰＳＫ状態を示す図である。ここで、図１
３（ａ）は、本発明との比較として、理想的な４ポート
結合回路及び外部局部発振器を用いた復号処理による８
ＰＳＫ信号の雑音マージンを示す図である。図１３
（ｂ）は、本発明との比較として、実際の４ポート結合
回路及び外部局部発振器を用いた復号処理による８ＰＳ
Ｋ信号の雑音マージンを有する８ＰＳＫ信号を示し、こ
こで、絶対抵抗公差を２０％とした。図１３（ｃ）は、
図２，３に示す本発明の構成に基づく理想的な４ポート
結合回路による８ＰＳＫ信号の雑音マージンを示す図で
ある。図１２（ｄ）は、本発明に基づいて構成された実
際の４ポート結合回路に基づくＱＰＳＫ信号の雑音マー
ジンを示し、ここで、絶対抵抗公差を２０％とした。

【００７４】図１２及び図１３に示すように、本発明に
基づく信号の特性は、局部発振器を用いた構成に比べて
若干劣化しているが、本発明は、局部発振器を省略でき
るという高い有益性を有する。

【００７５】図１４は、雑音がないと仮定し、理想的な
４ポート結合回路を用いたパワーセンサの理想的なＤＣ
出力信号を示す図である。図１４では、ＤＣ出力信号
は、図２及び図３に示す４ポート結合回路の入力ポート
における入力ＱＰＳＫ信号の位相差の関数として表され
る。実線は、平均値を示し、点線は、相対的状態を示
す。ここでは、図６に示す移相器の移相値を４５°と仮
定している。

【００７６】図１５は、信号対雑音比を９ｄＢと仮定
し、理想的な結合回路を用いたパワーセンサの理想的な
ＤＣ出力信号を示す図である。ＤＣ出力信号は、図２及
び図３に示す４ポート結合回路の入力ポートにおける入
力ＱＰＳＫ信号の位相差の関数として表される。実線
は、平均値を示し、点線は、相対的状態を示す。ここで
は、図６に示す移相器の移相値を４５°と仮定してい
る。

【００７７】図１６は、雑音がないと仮定し、理想的な
４ポート結合回路を用いたパワーセンサの理想的なＤＣ
出力信号を示す図である。図１６では、ＤＣ出力信号
は、図２及び図３に示す４ポート結合回路の入力ポート
における入力８ＰＳＫ信号の位相差の関数として表され
る。実線は、平均値を示し、点線は、相対的状態を示
す。ここでは、図６に示す移相器の移相値を４５°と仮
定している。

【００７８】図１７は、信号対雑音比を１５ｄＢと仮定
し、理想的な結合回路を用いたパワーセンサの理想的な
ＤＣ出力信号を示す図である。ＤＣ出力信号は、図２及
び図３に示す４ポート結合回路の入力ポートにおける入
力８ＰＳＫ信号の位相差の関数として表される。実線
は、平均値を示し、点線は、相対的状態を示す。ここで
は、図６に示す移相器の移相値を４５°と仮定してい
る。

【００７９】図１８は、雑音がないと仮定し、理想的な
４ポート結合回路を用いたパワーセンサの理想的なＤＣ
出力信号を示す図である。図１８では、ＤＣ出力信号
は、図２及び図３に示す４ポート結合回路の入力ポート
における入力８ＰＳＫ信号の位相差の関数として表され
る。実線は、平均値を示し、点線は、相対的状態を示
す。ここでは、図６に示す移相器の移相値を７５°と仮
定している。なお、この例では、図１６に示す例に対し
て、移相器の移相値が変更されており、これに応じて閾
値も変更されている。装置が周波数f-index 0で動作す
るよう設計されている場合、この装置は、周波数f-inde
x 1=f-index 0×７５／４５＝f-index 0×１．６６でも
動作する。なお、移相器は、通常、供給される信号の周
波数に依存して線形に動作する。しかしながら、図１８
に示すように、閾値が近づいているため、この装置は、
広周波数帯域の用途に用いる場合は、信号対雑音比を低
くする必要がある。

【００８０】本発明は、従来の６ポート受信機と同様の
機能を有するとともに、高周波回路を大幅に単純化し、
パワーセンサを２つに削減し、非コヒーレント検出の場
合には、局部発振器をも省略できる３ポート受信機を提
供する。例えばＰＳＫ変調のような単純な変調方式の場
合には、高周波スイッチは不要となる。本発明に基づく
技術は、１チャンネルの狭い帯域幅を用いる通信方式に
有効である。本発明は、特に、高いマイクロ波帯及び低
いミリ波帯の帯域が用いられ、全周波数帯域が１つのチ
ャンネルとして使用される用途に有効である。したがっ
て、本発明は、例えばｎＰＳＫ変調のような単純な変調
方式に対して特に有効である。本発明により、装置全体
のコストを低減することができる。本発明は、ミリ波帯
における用途に有効である。さらに、本発明は、例えば
ＱＰＳＫのような単純な変調方式を用いた１チャンネル
通信に有効である。本発明は、特に、６０ＧＨｚ又は２
４ＧＨｚ（ISM帯）の用途に好適に用いられる。

【００８１】

【発明の効果】以上のように、本発明に係るダウンコン
バータ、高周波信号が入力される１つの入力ポートと、
それぞれパワーセンサに接続された２つの出力ポートと
を有する３ポート結合回路を備える。また、本発明に係
る復調装置は、このダウンコンバータを備える。また、
本発明に係る移動通信装置は、この復調装置を備える。
本発明に係るダウンコンバータ、復調装置、移動端末装
置によれば、従来の６ポート受信機と同様の機能が実現
できるとともに、高周波回路を大幅に単純化でき、パワ
ーセンサを２つに削減し、局部発振器をも省略できる。

【００８２】また、本発明に係るダウンコンバート方法
及び復調方法は、３ポート結合回路の１つの入力ポート
に高周波信号を入力するステップと、入力された高周波
信号に基づき、３ポート結合回路の２つの出力ポートか
ら２つの出力信号を出力するステップと、２つの出力ポ
ートから出力された２つの出力信号をそれぞれパワーセ
ンサに供給するステップとを有する。したがって、本発
明に係るダウンコンバート方法及び復調方法によれば、
従来の６ポート受信機と同様の機能が実現できるととも
に、高周波回路を大幅に単純化でき、パワーセンサを２
つに削減し、局部発振器をも省略できる。

【図面の簡単な説明】

【図１】本発明を適用したダウンコンバータの構成を示
すブロック図である。

【図２】本発明を適用した線形３ポート回路の内部構成
を示すブロック図である。

【図３】本発明を適用した線形３ポート回路の変形例の
内部構成を示すブロック図である。

【図４】図２及び図３に示す線形３ポート回路に用いら
れる理想的４ポート結合回路を機能的に説明する図であ
る。

【図５】４ポート結合回路の具体例を示すブロック図で
ある。

【図６】４ポート結合回路の変形例を示すブロック図で
ある。

【図７】図１に示すＤＣインターフェイスに接続される
回路を示す図である。

【図８】図１に示すＤＣインターフェイスに接続される
回路の任意の構成要素を示す図である。

【図９】図１に示すＤＣインターフェイスに接続される
回路の任意の構成要素を示す図である。

【図１０】図１に示すＤＣインターフェイスに接続され
る回路の任意の構成要素を示す図である。

【図１１】本発明を適用したパワーセンサの内部構成を
示すブロック図である。

【図１２】信号対雑音比を９ｄＢとし、図２又は図３に
示す構成に基づくダウンコンバータを用いて復調され
た、差動及び非差動ＱＰＳＫ状態を示す図である。

【図１３】信号対雑音比を１５ｄＢとし、図２又は図３
に示す構成に基づくダウンコンバータを用いて復調され
た、差動及び非差動８ＰＳＫ状態を示す図である。

【図１４】パワーセンサの理想的ＤＣ出力を示す図であ
る。

【図１５】信号対雑音比が９ｄＢである場合の、パワー
センサの理想的ＤＣ出力を示す図である。

【図１６】雑音がない場合の、パワーセンサの理想的Ｄ
Ｃ出力を示す図である。

【図１７】信号対雑音比が１５ｄＢである場合の、パワ
ーセンサの理想的ＤＣ出力を示す図である。

【図１８】雑音がない場合の、パワーセンサの理想的Ｄ
Ｃ出力を示す図である。

【符号の説明】

１ アンテナ、２ 任意ブロック、３ ダウンコンバー
タ、４ ＢＰＦ、５ 低雑音増幅器、６ 入力ポート、
７ 線形３ポート高周波回路、８ 出力ポート、９ 出
力ポート、１０ パワーセンサ、１１ パワーセンサ、
１２ ＬＰＦ、１３ ＬＰＦ、１４ ＤＣインターフェ
イス、１５ 制御回路

フロントページの続き (72)発明者 ブランコビッチ、ベズリン ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル（ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング シュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 クルペシェビッチ、ドラガン ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル（ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング シュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 阿部 雅美 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 コンシャック、ティノ ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル（ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング シュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 ドレ、トーマス ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル（ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング シュ トゥットゥガルト テクノロジーセンター 内

Claims (25)

【特許請求の範囲】
1. 【請求項１】 高周波信号をダウンコンバートするダウ
   ンコンバータにおいて、 高周波信号が入力される１つの入力ポートと、それぞれ
   パワーセンサに接続された２つの出力ポートとを有する
   ３ポート結合回路を備えるダウンコンバータ。
2. 【請求項２】 上記３ポート結合回路は、上記入力ポー
   トに入力された高周波信号を２つの分岐信号に分割する
   電力分配手段と、上記分岐信号の一方を処理する処理手
   段と、上記２つの分岐信号を結合し、２つの出力信号を
   生成し、生成した２つの出力信号を上記２つの出力ポー
   トに供給する４ポート結合回路とを備えることを特徴と
   する請求項１記載のダウンコンバータ。
3. 【請求項３】 上記処理手段は、上記分岐信号を遅延さ
   せる遅延手段を備えることを特徴とする請求項２記載の
   ダウンコンバータ。
4. 【請求項４】 上記処理手段は、上記分岐信号の周波数
   を分周する周波数分周手段と、上記周波数分周手段の出
   力信号をフィルタリングする少なくとも１つのフィルタ
   リング手段と、上記フィルタリング手段の出力信号の周
   波数を逓倍する周波数逓倍手段とを備えることを特徴と
   する請求項２記載のダウンコンバータ。
5. 【請求項５】 上記処理手段は、上記分岐信号の信号経
   路に設けられたスイッチを備えることを特徴とする請求
   項２乃至４いずれか１項記載のダウンコンバータ。
6. 【請求項６】 上記２つの分岐信号の信号経路の少なく
   ともいずれか一方に設けられた分離手段を備える請求項
   ２乃至５いずれか１項記載のダウンコンバータ。
7. 【請求項７】 上記請求項５記載のダウンコンバータを
   備え、 上記入力ポートに入力される信号はデジタル変調信号で
   あり、上記スイッチは、該入力されるデジタル変調信号
   のビット期間の１／２に相当する期間開状態となるよう
   制御されることを特徴とする復調装置。
8. 【請求項８】 上記パワーセンサの出力端子に接続され
   た低域通過フィルタを備えることを特徴とする請求項７
   記載の復調装置。
9. 【請求項９】 上記パワーセンサのいずれか一方に直接
   又は間接的に接続されたアナログ／デジタル変換手段を
   備えることを特徴とする請求項８記載の復調装置。
10. 【請求項１０】 上記低域通過フィルタに接続された少
    なくとも１つの平均化手段と、 上記平均化手段及び上記低域通過フィルタに接続された
    少なくとも１つのアナログ処理手段とを備えることを特
    徴とする請求項８記載の復調装置。
11. 【請求項１１】 上記少なくとも１つのアナログ処理手
    段に接続されたアナログ／デジタル変換手段を備えるこ
    とを特徴とする請求項１０記載の復調装置。
12. 【請求項１２】 請求項７乃至１１いずれか１項記載の
    復調装置を備える移動通信装置。
13. 【請求項１３】 ３ポート結合回路を用いて高周波信号
    をダウンコンバートするダウンコンバート方法におい
    て、 上記３ポート結合回路の１つの入力ポートに高周波信号
    を入力するステップと、 上記入力された高周波信号に基づき、上記３ポート結合
    回路の２つの出力ポートから２つの出力信号を出力する
    ステップと、 上記２つの出力ポートから出力された２つの出力信号を
    それぞれパワーセンサに供給するステップとを有するダ
    ウンコンバート方法。
14. 【請求項１４】 上記入力された高周波信号を２つの分
    岐信号に分割し、上記分岐信号の一方に所定の処理を施
    し、上記２つの分岐信号を結合して、上記出力ポートか
    ら出力する２つの出力信号を生成することにより、上記
    入力された高周波信号に基づいて、直流出力信号を生成
    するステップを有することを特徴とする請求項１３記載
    のダウンコンバート方法。
15. 【請求項１５】 上記所定の処理を施すステップは、上
    記分岐信号の一方を上記入力された高周波信号の少なく
    とも１変調ビット期間に相当する期間遅延させるステッ
    プを有することを特徴とする請求項１４記載のダウンコ
    ンバート方法。
16. 【請求項１６】 上記所定の処理を施すステップは、上
    記分岐信号の周波数を分周するステップと、該周波数分
    周された信号をフィルタリングするステップと、該フィ
    ルタリングされた信号の周波数を逓倍するステップとを
    有することを特徴とする請求項１４記載のダウンコンバ
    ート方法。
17. 【請求項１７】 上記処理される分岐信号の切換を行う
    ステップを有することを特徴とする請求項１４乃至１６
    いずれか１項記載のダウンコンバート方法。
18. 【請求項１８】 上記２つの分岐信号の信号経路の少な
    くとも一方において、該分岐信号の分離を行うことを特
    徴とする請求項１３乃至１７いずれか１項記載のダウン
    コンバート方法。
19. 【請求項１９】 請求項１７記載のダウンコンバート方
    法を有し、 上記入力ポートに入力される入力信号はデジタル変調信
    号であり、上記切換を行うステップは、該入力されるデ
    ジタル変調信号のビット期間の１／２に相当する期間ス
    イッチを開状態とすることを特徴とする復調方法。
20. 【請求項２０】 上記パワーセンサの出力信号をフィル
    タリングするステップを有することを特徴とする請求項
    １９記載の復調方法。
21. 【請求項２１】 上記パワーセンサの出力信号の少なく
    とも１つをアナログ信号からデジタル信号に変換するス
    テップを有することを特徴とする請求項１９又は２０記
    載の復調方法。
22. 【請求項２２】 上記フィルタリングするステップによ
    りフィルタリングされた信号の少なくとも１つを平均化
    し、上記フィルタリングされた信号と平均化された信号
    とをアナログ処理するステップを有することを特徴とす
    る請求項２０記載の復調方法。
23. 【請求項２３】 上記アナログ処理するステップにより
    ２つ以上の復調状態が生成され、状態が適切に検出され
    なかったことを示す追加的な硬判定情報を得ることを特
    徴とする請求項２２記載の復調方法。
24. 【請求項２４】 上記アナログ処理されたアナログ信号
    をデジタル信号に変換するステップと、 上記変換されたデジタル信号をデジタル処理するステッ
    プと、 上記デジタル処理されたデジタル信号を復号するステッ
    プとを有することを特徴とする請求項２２記載の復調方
    法。
25. 【請求項２５】 上記アナログ信号をデジタル信号に変
    換するステップにおいて、複数のアナログ／デジタル変
    換のうちの１つは１ビット変換であることを特徴とする
    請求項２４記載の復調方法。