DE69910236D1 - Verfahren zur spalten-vorspannungs-einstellung zur beseitigung von programmierstörungen in einem nichtflüchtigen speicher und speicher zur anwendung des verfahrens - Google Patents

Verfahren zur spalten-vorspannungs-einstellung zur beseitigung von programmierstörungen in einem nichtflüchtigen speicher und speicher zur anwendung des verfahrens

Info

Publication number
DE69910236D1
DE69910236D1 DE69910236T DE69910236T DE69910236D1 DE 69910236 D1 DE69910236 D1 DE 69910236D1 DE 69910236 T DE69910236 T DE 69910236T DE 69910236 T DE69910236 T DE 69910236T DE 69910236 D1 DE69910236 D1 DE 69910236D1
Authority
DE
Germany
Prior art keywords
memory
preload
column
applying
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69910236T
Other languages
English (en)
Other versions
DE69910236T2 (de
Inventor
Pau-Ling Chen
Buskirk Michael Van
Charles Hollmer
S Chung
Quang Le
Vincent Leung
Shoichi Kawamura
Masaru Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Fujitsu Ltd
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Advanced Micro Devices Inc filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69910236D1 publication Critical patent/DE69910236D1/de
Publication of DE69910236T2 publication Critical patent/DE69910236T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
DE69910236T 1998-10-20 1999-10-05 Verfahren zur spalten-vorspannungs-einstellung zur beseitigung von programmierstörungen in einem nichtflüchtigen speicher und speicher zur anwendung des verfahrens Expired - Lifetime DE69910236T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09175647 1998-10-20
US09/175,647 US5978267A (en) 1998-10-20 1998-10-20 Bit line biasing method to eliminate program disturbance in a non-volatile memory device and memory device employing the same
PCT/US1999/023239 WO2000024001A1 (en) 1998-10-20 1999-10-05 Bit line biasing method to eliminate program disturbance in a non-volatile memory device and memory device employing the same

Publications (2)

Publication Number Publication Date
DE69910236D1 true DE69910236D1 (de) 2003-09-11
DE69910236T2 DE69910236T2 (de) 2004-06-03

Family

ID=22641076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69910236T Expired - Lifetime DE69910236T2 (de) 1998-10-20 1999-10-05 Verfahren zur spalten-vorspannungs-einstellung zur beseitigung von programmierstörungen in einem nichtflüchtigen speicher und speicher zur anwendung des verfahrens

Country Status (7)

Country Link
US (1) US5978267A (de)
EP (1) EP1123547B1 (de)
JP (1) JP2002528840A (de)
KR (1) KR100604457B1 (de)
DE (1) DE69910236T2 (de)
TW (1) TW459231B (de)
WO (1) WO2000024001A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953254A (en) * 1996-09-09 1999-09-14 Azalea Microelectronics Corp. Serial flash memory
US6307781B1 (en) * 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
US6215702B1 (en) 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6614683B1 (en) * 2001-02-26 2003-09-02 Advanced Micro Devices, Inc. Ascending staircase read technique for a multilevel cell NAND flash memory device
US6687158B2 (en) 2001-12-21 2004-02-03 Fujitsu Limited Gapless programming for a NAND type flash memory
US7126854B2 (en) * 2004-02-17 2006-10-24 Promos Technologies Inc. Technique for programming floating-gate transistor used in circuitry as flash EPROM
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7307884B2 (en) * 2004-06-15 2007-12-11 Sandisk Corporation Concurrent programming of non-volatile memory
US7251160B2 (en) * 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
KR100680462B1 (ko) 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7719899B2 (en) 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
US10074438B2 (en) 2016-06-10 2018-09-11 Cypress Semiconductor Corporation Methods and devices for reducing program disturb in non-volatile memory cell arrays
US9881676B1 (en) 2016-10-11 2018-01-30 Sandisk Technologies Llc Sense amplifier with program biasing and fast sensing
US9997253B1 (en) 2016-12-08 2018-06-12 Cypress Semiconductor Corporation Non-volatile memory array with memory gate line and source line scrambling
US10867646B2 (en) * 2018-03-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line logic circuits and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35838A (en) * 1862-07-08 Improvement in furnaces for coal-oil stills
US5243701A (en) * 1987-09-17 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Method of and system for processing data having bit length variable with modes of operation
US5088060A (en) * 1989-03-08 1992-02-11 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
JP3448051B2 (ja) * 1990-03-31 2003-09-16 株式会社東芝 不揮発性半導体記憶装置
US5493526A (en) * 1992-01-22 1996-02-20 Altera Corporation Method and apparatus for enhanced EPROM and EEPROM programmability and process scaling
JPH06291332A (ja) * 1993-04-06 1994-10-18 Nippon Steel Corp 半導体記憶装置及びその使用方法
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JPH08293197A (ja) * 1995-04-21 1996-11-05 Nec Corp 不揮発性半導体記憶装置
KR0170296B1 (ko) * 1995-09-19 1999-03-30 김광호 비휘발성 메모리소자
KR0170707B1 (ko) * 1995-11-29 1999-03-30 김광호 비휘발성 메모리 소자 및 그 구동 방법
US5793677A (en) * 1996-06-18 1998-08-11 Hu; Chung-You Using floating gate devices as select gate devices for NAND flash memory and its bias scheme
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory

Also Published As

Publication number Publication date
TW459231B (en) 2001-10-11
JP2002528840A (ja) 2002-09-03
WO2000024001A1 (en) 2000-04-27
US5978267A (en) 1999-11-02
EP1123547A1 (de) 2001-08-16
KR100604457B1 (ko) 2006-07-26
DE69910236T2 (de) 2004-06-03
EP1123547B1 (de) 2003-08-06
KR20010103614A (ko) 2001-11-23

Similar Documents

Publication Publication Date Title
DE69910236D1 (de) Verfahren zur spalten-vorspannungs-einstellung zur beseitigung von programmierstörungen in einem nichtflüchtigen speicher und speicher zur anwendung des verfahrens
DE69723700D1 (de) Verfahren zur Programmierung eines nichtflüchtigen Mehrpegelspeichers und nichtflüchtiger Mehrpegelspeicher
DE69802836T2 (de) Anwendungsprogramierungsschnittstelle zum ermöglichen der zuordnung eines physikalischen speichers in einem virtuellen speicher zur steuerung von anwendungsprogrammen
DE69707752D1 (de) Verfahren und System zur Klassenspeicherung in einem Festspeicher
DE69616693T2 (de) Nichtflüchtiger Speicher und Verfahren zu seiner Programmierung
DE69723105D1 (de) Speicher und verfahren zum lesen von speicherelementenuntergruppen
DE19782041T1 (de) Verfahren zum Durchführen eines kontinuierlichen Überschreibens einer Datei in einem nicht-flüchtigen Speicher
DE69222913T2 (de) Nichtflüchtiger Speicher und Verfahren zu seiner Herstellung
ATE385518T1 (de) Methoden und verbindungen zur expression von transgenen in pflanzen
DE69428516D1 (de) Flash-EEPROM-Speicher-Matrix und Verfahren zur Vorspannung
DE69636063D1 (de) Verfahren zum programmieren eines nichflüchtigen Speicher
DE69707382D1 (de) Nichtflüchtige speicheranordnung mit schwebendem gate und verfahren zur herstellung
DE69502169T2 (de) Verfahren zum Einschreiben von Daten in einen Speicher und entsprechender elektrisch-programmierbarer Speicher
DE69909930D1 (de) Verfahren zum Löschen und Programmieren von Speicheranordnungen
DE69739138D1 (de) Verfahren und system zum ausfallgesicherten programmieren eines nichtflüchtigen speichers
DE69813234D1 (de) Verfahren zum stimulieren der natürlichen abwehrfunktion bei pflanzen
DE602004008240D1 (de) Verfahren zum Verwalten von defekten Speicherblöcken in einem nicht-flüchtigen Speicher und nicht-flüchtiger Speicher zur Ausführung des Verfahrens
DE69731255D1 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers
DE69820594D1 (de) Anordnung und Verfahren zum Lesen von nichtflüchtigen Speicherzellen
DE69822536D1 (de) Schaltung und Verfahren zum Verriegeln einer Bitleitung in einem nichtlflüchtigem Speicher
DE69800399T2 (de) Verfahren und Schaltung zur Erzeugung der Programmier- und Löschspannung in einem nichtflüchtigen Speicher
DE69227772T2 (de) Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher
DE69723814D1 (de) Verfahren und Vorrichtung zum Analogprogrammieren von nichtflüchtigen Speicherzellen, insbesondere für Flash-Speicherzellen
DE69932703D1 (de) Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
DE69833247D1 (de) Verfahren zur Herstellung eines Mehrpegel ROM Speichers in einem Doppelgate CMOS Prozess und entsprechende ROM Speicherzelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU LTD., KAWASAKI, KANAGAWA, JP

Owner name: SPANSION LLC ((N.D.GES.D. STAATES DELAWARE), SUNNY

8327 Change in the person/name/address of the patent owner

Owner name: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SUNNYV