DE69822929T2 - Folgeschätzung für Teilantwortkanäle - Google Patents

Folgeschätzung für Teilantwortkanäle Download PDF

Info

Publication number
DE69822929T2
DE69822929T2 DE69822929T DE69822929T DE69822929T2 DE 69822929 T2 DE69822929 T2 DE 69822929T2 DE 69822929 T DE69822929 T DE 69822929T DE 69822929 T DE69822929 T DE 69822929T DE 69822929 T2 DE69822929 T2 DE 69822929T2
Authority
DE
Germany
Prior art keywords
signal
channel
output
data
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69822929T
Other languages
English (en)
Other versions
DE69822929D1 (de
Inventor
Iwamura Suwon-city Soichi
Jin-Kyu Suwon-city Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE69822929D1 publication Critical patent/DE69822929D1/de
Application granted granted Critical
Publication of DE69822929T2 publication Critical patent/DE69822929T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10175—PR4, PR(1,0,-1), i.e. partial response class 4, polynomial (1+D)(1-D)=(1-D2)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H04L2025/03369—Partial response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

  • Die vorliegende Erfindung betrifft das Dekodieren von Daten und insbesondere eine Datendekodiervorrichtung, bei der die Hardware-Komponenten dadurch stark verkleinert werden können, dass die Daten unter Verwendung eines nach der Methode der größten Wahrscheinlichkeit (maximum likelihood) arbeitenden Dekodierers mit einem Kanal in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem PR4-Kanal (partialresponse class 4, PR4) oder einem EnPR4-Kanal (extended-partial response class 4, EnPR4) dekodiert werden. Die Erfindung betrifft darüber hinaus ein diesbezügliches Verfahren.
  • Als Verfahren zur Steigerung der Aufzeichnungsdichte durch Signalverarbeitung ohne gleichzeitige übermäßige Veränderung der Eigenschaften einer herkömmlichen Aufzeichnungs- und Wiedergabevorrichtung wurden Techniken rund um PRML (partial response maximum likelihood) entwickelt, darunter die Verarbeitung durch Viterbi-Dekodierung. Viele Vorrichtungen wurden hierfür vorgeschlagen.
  • 1 ist ein Blockdiagramm eines digitalen Videokassettenrekorders (digital video cassette recorder DVCR) mit einem PR4(+1, 0, –1)-Kanal. Wie in 1 gezeigt ist, wandelt dort ein NRZI-Wandler 102 (non return to zero inversion, NRZI) ein Eingabesignal in einen NRZI-Code um, der durch „+1" oder „–1" dargestellt wird. Ein Vorkodierer 108 wandelt den NRZI-Code in einen verschachtelten NRZI-Code um. In diesem Fall sind der NRZI-Wandler 102 und der Vorkodierer 108 derart ausgestaltet, dass sie eine 1/(1 + D)-Kennlinie aufweisen, wobei D eine 1-Bit-Verzögerung (um eine Einheit erfolgende Verzögerung) der Aufzeichnungsdaten bezeichnet. In dem NRZI-Wandler 102 oder dem Vorkodierer 108 mit der 1/(1 + D)-Struktur werden ein Eingabesignal und ein von einem Verzögererelement 106 oder 112 verzögertes Signal an einem XOR-Gatter 104 oder 110 XOR-verknüpft und danach wieder ausgegeben, wobei das XOR-verknüpfte Signal an das Verzögererelement rückgeführt wird.
  • Ein Wiedergabeverstärker 116 eines Wiedergabesystems verstärkt ein Wiedergabesignal über einen Kanal 114 mit einer (1 – D)-Kennlinie, das heißt mit einer differentiellen Kennlinie. Zu diesem Zeitpunkt ist das verstärkte Wiedergabesignal ein PR(+1, –1)-Modus-Signal. Ein Entzerrer 118 gleicht Verzerrungen der Wellenform wie auch Verzerrungen der Amplitude des in dem Wiedergabeverstärker 116 verstärkten Signals aus. Ein Kanaldemodulator 120 mit einer (1 + D)-Kennlinie, das heißt mit einer integralen Kennlinie, wandelt das von dem Entzerrer 118 ausgegebene PR(+1, –1)-Modus-Signal in ein PR4(+1, 0, –1)-Signal um. Mit anderen Worten, der Kanaldemodulator 120 umfasst einen Addierer 124 sowie einen Verzögerer 122 und weist eine (1 + D)-Kennlinie auf, die zu der 1/(1 + D)-Kennlinie des Vorkodierers 108 invers ist, wodurch die Rauschkennwerte verbessert werden und das Öffnungsverhältnis des Sichtmusters (eye pattern) sinkt. Ein Zeittaktdetektor 140 erfasst den Zeittakt des in dem Entzerrer 118 entzerrten Wiedergabesignals unter Verwendung einer PLL-Schaltung (phase locked loop, PLL) und gibt Betriebstakte aus, die der Entzerrer 118 und der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer 126 benötigen.
  • Da das Aufzeichnungssystem der digitalen Aufzeichnungs-/Wiedergabevorrichtung mit dem PR4-Kanal zwei Verzögerer enthält, benötigt das Wiedergabesystem, vier (das heißt 22) Vier-Zustände-Viterbi-Dekodierer. Dem steht gegenüber, dass in dem DVCR zwei (1 + D)-Kanäle verschachtelt sind, und Zwei-Zustände-Viterbi-Dekodierer benötigt werden. Mit anderen Worten, der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer 126 gemäß 1 ist derart gestaltet, dass zwei Zustandsdetektoren 130 und 132 sowie zwei Viterbi-Dekodierer 134 und 136, die dieselbe Operation ausführen, jeweils parallel angeordnet sind. Ein Demultiplexer 128 und ein Multiplexer 138 werden entsprechend dem von dem Zeittaktdetektor 140 ausgegebenen Betriebstakt betrieben. Die dekodierten Daten werden von dem Multiplexer 138 ausgegeben.
  • Der Grund dafür, warum die Zustandsdetektoren und die Viterbi-Dekodierer über zwei Kanäle ausgeführt sind, besteht darin, dass ein Viterbi-Algorithmus derart Verwendung finden soll, dass von dem Kanaldemodulator 120 ausgegebene PR4(+1, 0, –1)-Daten in PR(+1, –1)--Daten umgewandelt werden, um den Bedingungen zu genügen, dass „0" oder „–1" nach „+1" ausgelesen werden, „+1" jedoch niemals ausgelesen wird, und dass „0" oder „+1" nach „–1" ausgelesen werden, „–1" jedoch niemals ausgelesen wird.
  • Darüber hinaus kann der DVCR mit dem EnPR4-Kanal gemäß 1 das Dekodieren von Daten unter Verwendung eines Dekodieralgorithmus nach dem Prinzip der größten Wahrscheinlichkeit, so beispielsweise eines Viterbi-Algorithmus, ausführen, was als PRML-System bezeichnet wird.
  • 2 zeigt ein Blockdiagramm eines digitalen Aufzeichnungs-/Wiedergabesystems mit einem EPR4(+1, 0, –1)-Kanal, das heißt mit der einfachsten Struktur unter den EnPR4-Kanälen. Eine eingehende Beschreibung derjenigen Elemente, die den in 1 gezeigten entsprechen, unterbleibt. Ein typisches Beispiel für eine digitale Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal ist ein Festplattenlaufwerk.
  • Wie in 2 gezeigt ist und sich aus einem Vergleich mit dem in 1 gezeigten PR4-System ergibt, umfasst ein Vorkodierer 208 einen zusätzlichen Verzögerer 214 mit dem Ziel einer 1/(1 + D)2-Kennlinie, wobei der Vorkodierer 208 EPR4(1, 1, –1, –1)-Vorkodierer genannt wird. Da das Aufzeichnungssystem drei Verzögerer 206, 212 und 214 enthält, umfasst das Wiedergabesystem 23 Acht-Zustände-Viterbi-Dekodierer 250 bis 264 und acht Zustandsdetektoren 234 bis 248. Darüber hinaus enthält ein Kanaldemodulator 222 einen Addierer 228 und zwei Verzögerer 224 und 226 mit dem Ziel einer (1 + D)2-Kennlinie, entsprechend dem Vorkodierer 208 mit der 1/(1 + D)2-Kennlinie. In 2 bezeichnen das Bezugszeichen „SD" einen Zustandsdetektor und „VDE" einen Viterbi-Dekodierer. Ein von einem Zeittaktdetektor 268 ausgegebener Betriebstakt CK wird einem Demultiplexer 232 zugeführt, und zwar zunächst über acht Viterbi-Dekodierer 250 bis 264 und einen Multiplexer 266. Die Bezugszeichen 218 und 220 bezeichnen jeweils einen Verstärker und einen Entzerrer.
  • 3 ist ein strukturelles Blockdiagramm einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal. Ein Kanaldemodulator 312 entsprechend einem Vorkodierer 304 mit einer 1/(1 + D)n+1-Kennlinie ist derart ausgelegt, dass er eine (1 + D)n+1-Kennlinie aufweist. Ein nach der Methode der größten Wahrscheinlichkeit arbeitender Dekodierer 314 umfasst 2n+2 Viterbi-Dekodierer, 2n+2 Zustandsdetektoren, einen Demultiplexer zur Demultiplexierung von Ausgaben des Kanaldemodulators 312 zur Ausgabe an die 2n+2 Zustandsdetektoren sowie einen Multiplexer zum Multiplexieren der Ausgaben der 2n+2 Viterbi-Dekodierer, sodass dekodierte Daten ausgegeben werden. Anders gesagt, es sind die 2n+2 Zustandsdetektoren und Viterbi-Dekodierer parallel ausgelegt. Demodulierte Daten werden in 2n+2 Kanäle demultiplexiert, von in Entsprechung zu den jeweiligen Kanälen angeordneten Viterbi-Dekodierern unabhängig deko diert und anschließend erneut multiplexiert. Dies erfolgt für die Anwendung eines Viterbi-Algorithmus durch Aufspaltung der EnPR4-Signale des Kanaldemodulators 312 in PR(+1, –1)-Signale, um den Bedingungen zu genügen, dass „0" oder „–1" nach „+1" ausgelesen werden, „+1" jedoch niemals ausgelesen wird, und dass „0" oder „+1" nach „–1" ausgelesen werden, „–1" jedoch niemals ausgelesen wird.
  • Im Endeffekt weisen ein EPR4-System und ein E2PR4-System jeweils ein besseres Antirauschverhalten als ein PR4-System und ein EPR4-System auf, und deren Signalbänder sind kleiner. Auf diese Weise wird die Aufzeichnungsdichte eines Kanalbandes erhöht. Dem steht gegenüber, dass das Öffnungsverhältnis des Sichtmusters sinkt und die Hardware komplizierter wird. Ein herkömmliches PR4-System erfordert vier nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer, die parallel (zwei für einen DVCR) angeordnet sind, ein EPR4-System erfordert acht nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer, die parallel angeordnet sind, und ein EnPR4-System erfordert 2n+2 nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer, die parallel ausgelegt sind. Hierdurch nimmt der Aufwand an Hardware stark zu.
  • Die Druckschrift WO97/16011 beschreibt die Adressierung von Datenspuren in einem Plattenlaufwerk mit einem nach der Methode der größten Wahrscheinlichkeit arbeitenden synchron abgetasteten Detektionskanal. Das beschriebene System umfasst einen PR4-Kanal mit einer 1/(1 + D)-Kennlinie, wobei der Datendekodierer einen Viterbi-Dekodierer und einen Kanaldemodulator mit einer (1 + D)-Kennlinie enthält.
  • Die Druckschrift US 5,448,424 beschreibt eine automatische Verstärkungsregelungsschaltung zur Verwendung bei einer magnetischen Aufzeichnungs- und Wiedergabevorrichtung, die einen Amplitudenwert entsprechend einem festgesetzten Wert steuert.
  • Eine erste Aufgabe der Ausführungsbeispiele der vorliegenden Erfindung besteht darin, eine Datendekodiervorrichtung bereitzustellen, durch die die Größe von Hardware-Komponenten dadurch stark verringert werden kann, dass in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem PR4-Kanal die Dekodierung von Daten durch einen nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierer mit einem Kanal vorgenommen wird, während das Leistungsvermögen eines PR4-Systems hinsichtlich Rauschen erhalten bleibt.
  • Eine zweite Aufgabe der Ausführungsbeispiele der vorliegenden Erfindung besteht darin, eine Datendekodiervorrichtung bereitzustellen, durch die die Größe von Hardware-Komponenten dadurch stark verringert werden kann, dass in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal die Dekodierung von Daten durch einen nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierer mit einem Kanal vorgenommen wird, während das Leistungsvermögen eines EnPR4-Systems hinsichtlich Rauschen erhalten bleibt.
  • Eine dritte Aufgabe der Ausführungsbeispiele der vorliegenden Erfindung besteht darin, in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung eine Datendekodiervorrichtung zum selektiven Dekodieren von Daten in einem PR4-Modus oder einen EnPR4-Modus bereitzustellen, bei der Daten in einem PR4-Modus aufgezeichnet werden.
  • Eine vierte Aufgabe der Ausführungsbeispiele der vorliegenden Erfindung besteht darin, in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung eine Datendekodiervorrichtung zum Dekodieren von Daten verschiedener Typen bereitzustellen, bei der Daten in einem EnPR4-Modus aufgezeichnet werden.
  • Schließlich besteht eine fünfte Aufgabe der Ausführungsbeispiele der vorliegenden Erfindung darin, in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem PR4-Kanal ein Datendekodierverfahren zum Dekodieren von Daten in einem PR(+1, –1)-Zustand durch einen nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierer mit einem Kanal bereitzustellen, während das Leistungsvermögen eines PR4-Systems hinsichtlich Rauschen erhalten bleibt.
  • Entsprechend einem ersten Aspekt der vorliegenden Erfindung ist eine Datendekodiervorrichtung für ein einen PR4-Kanal aufweisendes System mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer vorgesehen, wobei die Vorrichtung umfasst: einen nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierer mit einem Kanal zum nach der Methode der größten Wahrscheinlichkeit erfolgenden Dekodieren eines über den Kanal empfangenen PR(+1, –1)-Signals, sodass nach der Methode der größten Wahrscheinlichkeit dekodierte Daten ausgegeben werden; und einen Kanaldemodulator mit einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie zum Kanaldemodulieren der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten, sodass dekodierte Daten ausgegeben werden, wobei der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer umfasst: einen Zustandsdetektor zum Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals entsprechend positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem über den Kanal empfangenen PR(+1, –1)-Signal; und einen Viterbi-Dekodierer zum Empfangen der positiven und negativen Zustandswerte und zum Viterbi-Dekodieren derselben.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren einen eine (1 + D)-Kennlinie aufweisenden Vorfilter zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal; und einen eine 1/(1 + D)-Kennlinie aufweisenden inversen Vorfilter (530) zum Wiederumwandeln des über den Kanal empfangenen PR4(+1, 0, –1)-Signals in ein PR(+1, –1)-Signal; wobei der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer der nach der Methode der größten Wahrscheinlichkeit erfolgenden Dekodierung des von dem inversen Vorfilter ausgegebenen PR(+1, –1)-Signals dient.
  • Vorzugsweise umfasst der Vorfilter einen ersten Verzögerer (D) zum Verzögern des über den Kanal empfangenen PR(+1, –1)-Signals um einen Einheitswert, sodass das verzögerte Signal ausgegeben wird; und einen ersten Addierer zum Addieren des verzögerten Signals zu dem über den Kanal empfangenen PR(+1, –1)-Signal, sodass ein erstes PR4(+1, 0, –1)-Modus-Addiersignal ausgegeben wird.
  • Vorzugsweise umfasst der inverse Vorfilter einen Subtrahierer zum Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert; einen zweiten Verzögerer zum Verzögern der Ausgabe des Subtrahierers um einen Einheitswert, sodass ein Rückkopplungssignal ausgegeben wird; und einen zweiten Addierer zum Addieren des ersten Addiersignals zu dem Rückkopplungssignal, sodass ein PR(+1, –1)-Signal ausgegeben wird.
  • Vorzugsweise umfasst der Kanaldemodulator ein D-Flipflop zum Einheitsverzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten um einen Einheitswert; und eine XOR-Logikschaltung zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten und der Ausgabe des D-Flipflops.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren eine Abtast-Halte-Schaltung zum Abtasten und Halten des über den Kanal empfangenen PR(+1, –1)-Signals; und einen Zeittaktdetektor zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung, des nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierers und des Kanaldemodulators erzeugt wird.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren einen Analog-Digital-(A/D)-Wandler zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in digitale Daten; und einen Zeittaktdetektor zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung, des nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierers und des Kanaldemodulators erzeugt wird.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren umfasst eine Einheit mit n + 1 in Reihe angeordneten Untereinheiten, wobei jede Untereinheit einen Vorfilter, einen Zustandsdetektor und einen inversen Vorfilter aufweist, und wobei jede Untereinheit umfasst: einen eine (1 + D)-Kennlinie aufweisenden Vorfilter zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal und einen eine 1/(1 + D)-Kennlinie aufweisenden inversen Vorfilter zum Rückkopplungsempfangen der positiven und negativen Zustandswerte, zum Wiederumwandeln des PR4(+1, 0, –1)-Signals in das PR(+1, –1)-Signal und zum Ausgeben des umgewandelten Signals an den Zustandsdetektor; wobei der Kanaldemodulator erste und zweite Kanaldemodulatoren aufweist, wobei der eine (1 + D)-Kennlinie und damit die inverse Kennlinie des Vorkodierers aufweisende erste Kanaldemodulator dem Kanaldemodulieren der Viterbidekodierten Daten dient, sodass dekodierte PR4-Modus-Daten ausgegeben werden; und wobei der eine (1 + D)n-Kennlinie aufweisende Kanaldemodulator dem Kanaldemodulieren der Ausgabe des ersten Kanaldemodulators dient, sodass dekodierte EnPR4- Modus-Daten ausgegeben werden; und eine Auswähleinheit zum Auswählen einer der Ausgaben der ersten und zweiten Kanaldemodulatoren entsprechend einem PR4/EnPR4-Modus-Signal.
  • Vorzugsweise umfasst der erste Kanaldemodulator umfasst einen Einheitsverzögerer zum Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten um einen Einheitswert; und eine XOR-Logikschaltung zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten und der Ausgabe des Einheitsverzögerers.
  • Vorzugsweise umfasst der zweite Kanaldemodulator n in Reihe angeordnete Verzögerer zum n-Bit-Verzögern der Ausgabe des ersten Kanaldemodulators; und eine XOR-Logikschaltung zum Ausführen einer XOR-Operation an den Ausgaben des ersten Kanaldemodulators und den Ausgaben der n Verzögerer.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung ist eine Datendekodiervorrichtung für ein einen EnPR4-Kanal aufweisendes System mit einem eine 1/(1 + D)n+1-Kennlinie aufweisenden Vorkodierer vorgesehen, wobei die Vorrichtung umfasst: eine Einheit mit n + 1 in Reihe angeordneten Untereinheiten, wobei jede Untereinheit einen Vorfilter, einen Zustandsdetektor und einen inversen Vorfilter aufweist, und wobei jede Untereinheit umfasst: einen eine (1 + D)-Kennlinie aufweisenden Vorfilter zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal, einen Zustandsdetektor zum Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem PR(+1, –1)-Signal, und einen inversen Vorfilter zum Rückkopplungsempfangen der positiven und negativen Zustandswerte, zum Wiederumwandeln des PR4(+1, 0, –1)-Signals in das PR(+1, –1)-Signal und zum Ausgeben des umgewandelten Signals an den Zustandsdetektor; einen Viterbi-Dekodierer mit einem Kanal zum Viterbi-Dekodieren des von der Einheit ausgegebenen PR(+1, –1)-Signals und zum Ausgeben der Viterbi-dekodierten Daten; und einen eine (1 + D)n+1-Kennlinie und damit die inverse Kennlinie des Vorkodierers aufweisenden Kanaldemodulator zum Kanaldemodulieren der Viterbi-dekodierten Daten, sodass dekodierte Daten ausgegeben werden.
  • Vorzugsweise umfasst der Kanaldemodulator n + 1 in Reihe angeordnete Verzögerer zum (n + 1)-Bit-Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten; und eine XOR-Logikschaltung zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten aus dem Viterbi-Dekodierer und den Ausgaben der n + 1 Verzögerer.
  • Vorzugsweise umfasst der erste Vorfilter der Einheit: einen ersten Verzögerer zum Verzögern des über den Kanal empfangenen PR(+1, –1)-Signals um einen Einheitswert, sodass ein erstes verzögertes Signal ausgegeben wird; und einen Addierer zum Addieren des über den Kanal empfangenen PR(+1, –1)-Signals zu dem verzögerten Signal, sodass ein erstes PR4(+1, 0, –1)-Modus-Addiersignal ausgegeben wird, und wobei jeder von dem zweiten bis (n + 1)-ten Vorfilter umfasst: einen Verzögerer zum Verzögern des von dem direkt vorhergehenden inversen Vorfilter ausgegebenen PR(+1, –1)-Signals um eine Einheitsperiode, sodass ein verzögertes Signal ausgegeben wird; und einen Addierer zum Addieren des von dem direkt vorhergehenden inversen Vorfilter ausgegebenen PR(+1, –1)-Signals zu dem verzögerten Signal, sodass ein PR4(+1, 0, – 1)-Signal ausgegeben wird.
  • Vorzugsweise umfasst jeder der inversen Vorfilter einen Subtrahierer zum Subtrahieren des positiven Zustandswertes von dem negativen Zustandwert von der Ausgabe des Zustandsdetektors; einen zweiten Verzögerer zum Verzögern der Ausgabe des zweiten Subtrahierers um einen Einheitswert, sodass ein Rückkopplungssignal ausgegeben wird; und einen zweiten Addierer zum Addieren des Ausgabesignals des Vorkodierers zu dem Rückkopplungssignal.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren eine Abtast-Halte-Schaltung zum Abtasten und Halten eines über den Kanal empfangenen PR(+1, –1)-Signals; und einen Zeittaktdetektor zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass ein Betriebstakt der Abtast-Halte-Schaltung, des Viterbi-Dekodierers und des Kanaldemodulators erzeugt wird.
  • Vorzugsweise umfasst die Vorrichtung des Weiteren einen Analog-Digital-(A/D)-Wandler zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in digitale Daten; und einen Zeittaktdetektor zum Erfassen des Zeittaktes des über den Kanal emp fangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung, des Viterbi-Dekodierers und des Kanaldemodulators erzeugt wird.
  • Vorzugsweise umfasst die Vorrichtung m Untereinheiten mit einer größer als n + 1 seienden ganzen Zahl m in Reihe angeordnet sind; und wobei die Vorrichtung des Weiteren umfasst: einen eine (1 + D)p-Kennlinie mit p = m – n – 1 aufweisenden zweiten Kanaldemodulator zum Kanaldemodulieren der Ausgabe des ersten Kanaldemodulators, sodass zweite dekodierte Daten ausgegeben werden; und eine Auswähleinheit zum Auswählen einer der Ausgaben der ersten und zweiten Kanaldemodulatoren entsprechend einem Modus-Signal.
  • Entsprechend einem dritten Aspekt der vorliegenden Erfindung ist ein Datendekodierverfahren zur Verwendung in einer einen PR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer vorgesehen, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein nach der Methode der größten Wahrscheinlichkeit erfolgendes direktes Dekodieren eines über den Kanal empfangenen PR(+1, –1)-Signals, sodass nach der Methode der größten Wahrscheinlichkeit dekodierte Daten ausgegeben werden; und (b) ein Einheitsbit-Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, ein Addieren der verzögerten Daten zu den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten, sodass dekodierte Daten ausgegeben werden, wobei der Schritt (a) die nachfolgenden Schritte umfasst: (a1) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem über den Kanal empfangenen PR(+1, –1)-Signal; und (a2) ein Empfangen der positiven und negativen Zustandswerte und Viterbi-Dekodieren derselben.
  • Entsprechend einem vierten Aspekt der vorliegenden Erfindung ist ein Datendekodierverfahren zur Verwendung in einer einen PR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer vorgesehen, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein Einheitsbit-Verzögern eines über den Kanal empfangenen PR(+1, –1)-Signals mit dem Ziel einer (1 + D)-Kennlinie, ein Addieren des verzögerten Signals zu dem PR(+1, –1)-Signal, um das Er gebnis wieder in das PR4(+1, 0, –1)-Signal umzuwandeln; (b) ein Addieren des PR4(+1, 0, –1)-Signals zu einem Rückkopplungssignal mit dem Ziel einer (1 + D)-Kennlinie, um das Ergebnis wieder in das PR(+1, –1)-Signal umzuwandeln; (c) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem in dem Schritt (b) umgewandelten PR(+1, –1)-Signal, und ein Ausgeben des durch Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert entstandenen Rückkopplungssignals; (d) ein Empfangen der positiven und negativen Zustandswerte und ein Viterbi-Dekodieren derselben, sodass Viterbi-dekodierte Daten entstehen; und (e) ein Verzögern der Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, und ein Addieren der verzögerten Daten zu den Viterbi-dekodierten Daten, sodass dekodierte Daten ausgegeben werden.
  • Vorzugsweise werden die Schritte (a) bis (c) (n + 1)-mal wiederholt; und wobei der Schritt (b) umfasst: ein Viterbi-Dekodieren des nach der (n + 1)-maligen Wiederholung der Schritte (a) bis (c) ausgegebenen PR(+1, –1)-Signals und ein Ausgeben der Viterbidekodierten Daten; und wobei der Schritt (e) umfasst: ein Einheitsbit-Verzögern des Viterbi-dekodierten Signals mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, und ein Addieren der verzögerten Daten zu den Viterbidekodierten Daten, sodass PR4-Modus-dekodierte Daten ausgegeben werden; wobei das Verfahren darüber hinaus die nachfolgenden Schritte umfasst: (f) ein n-Bit-Verzögern des PR4-Modus-dekodierten Signals mit dem Ziel einer (1 + D)n-Kennlinie, und ein Addieren der n-Bit-verzögerten Daten zu den PR4-Modus-dekodierten Daten, sodass EnPR4-Modus-dekodierte Daten ausgegeben werden; und (g) ein Auswählen einer der PR4-Modus-dekodierten Daten und der EnPR4-Modus-dekodierten Daten entsprechend einem PR4/EnPR4-Modus-Signal.
  • Entsprechend einem fünften Aspekt der vorliegenden Erfindung ist ein Datendekodierverfahren zur Verwendung in einer einen EnPR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)n+1-Kennlinie aufweisenden Vorkodierer vorgesehen, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein Einheitsbit-Verzögern eines über den Kanal empfangenen PR(+1, –1)-Signals mit dem Ziel einer (1 + D)-Kennlinie, ein Addieren des verzögerten Signals zu dem PR(+1, –1)-Signal, um das Ergebnis in ein PR4(+1, 0, –1)-Signal umzuwandeln; (b) ein Addieren des PR4(+1, 0, –1)- Signals zu einem Rückkopplungssignal mit dem Ziel einer (1 + D)-Kennlinie, um das Ergebnis wieder in das PR(+1, –1)-Signal umzuwandeln; (c) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem in dem Schritt (b) umgewandelten PR(+1, –1)-Signal, und ein Ausgeben des durch Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert erhaltenen Rückkopplungssignals; (d) ein (n + 1)-maliges Wiederholen der Schritte (a) bis (c); (e) ein Viterbi-Dekodieren des nach Ausführen des Schrittes (d) ausgegebenen PR(+1, –1)-Signals und ein Ausgeben der Viterbi-dekodierten Daten; und (f) ein Addieren der (n + 1)-Bit-verzögerten Daten der Viterbi-dekodierten Daten zu den Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)n+1-Kennlinie und ein Ausgeben dekodierter Daten.
  • Vorzugsweise werden die Schritte (a) bis (c) bei dem Schritt (d) m-mal mit einer größer als n + 1 seienden ganzen Zahl m wiederholt, wobei der Schritt (f) umfasst: ein (n + 1)-Bit-Verzögern der Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)n+1-Kennlinie und ein Addieren der (n + 1)-Bitverzögerten Daten zu den Viterbi-dekodierten Daten, sodass erste EnPR4-Modusdekodierte Daten ausgegeben werden; wobei das Verfahren des Weiteren die nachfolgenden Schritte umfasst: (g) ein p-Bit-Verzögern der ersten dekodierten Daten mit dem Ziel einer (1 + D)p-Kennlinie mit p = m – n – 1, ein Addieren der p-Bit-verzögerten Daten zu den ersten verzögerten Daten, sodass zweite dekodierte Daten ausgegeben werden; und (h) ein Auswählen von einem der ersten dekodierten Daten und der zweiten dekodierten Daten entsprechend einem Modus-Signal.
  • Zum besseren Verständnis der Erfindung und zur Erläuterung, wie Ausführungsbeispiele derselben in der Praxis aussehen, wird nachstehend beispielhalber auf die begleitende diagrammartige Zeichnung Bezug genommen, die sich wie folgt zusammensetzt.
  • 1 ist ein Blockdiagramm eines herkömmlichen Digitalvideokassettenrekorders mit einem PR4-Kanal.
  • 2 ist ein Blockdiagramm einer herkömmlichen digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal.
  • 3 ist ein Blockdiagramm einer herkömmlichen digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal.
  • 4 ist ein Blockdiagramm einer Datendekodiervorrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 5 ist ein Blockdiagramm einer Datendekodiervorrichtung entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • 6A bis 6H sind Betriebsdiagramme von Wellenformen der Datendekodiervorrichtung gemäß 5.
  • 7 ist ein Blockdiagramm einer Datendekodiervorrichtung entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • 8 ist ein Blockdiagramm einer Datendekodiervorrichtung entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • 9A bis 9L sind Betriebsdiagramme von Wellenformen der Datendekodiervorrichtung gemäß 8.
  • Wie in 4 gezeigt ist, führt eine Abtast-Halte-Schaltung (SAMPLE & HOLD) 410 ein Abtasten und Halten eines von einem (nicht gezeigten) Entzerrer ausgegebenen entzerrten Signals durch. Hierbei ist der Ausgabezustand der Abtast-Halte-Schaltung 410 zu demjenigen Zeitpunkt, zu dem die Abtastung entsprechend den in einem Zeittaktdetektor 450 erzeugten Betriebstakten ausgeführt wird, analog, das heißt, er ist nicht digital („0" und „1").
  • Ein Maximalwertdetektor 420 stellt ein Beispiel für einen implementierten Zustandsdetektor dar. Anders gesagt, ein positiver Maximalwertdetektor 423 und ein negativer Maximalwertdetektor 425 sind jeweils Beispiele für einen positiven Zustandswertdetektor und einen negativen Zustandswertdetektor. Ein Positiver-Maximalwert-Erfassungsschwellenwert (nachstehend als positiver Schwellenwert bezeichnet) und ein Negativer-Maximalwert-Erfassungsschwellenwert (nachstehend als negativer Schwellenwert bezeichnet) werden in Entsprechung zu einem von der Abtast-Halte-Schaltung 410 des Maximalwertdetektors 420 ausgegebenen Signal VS festgelegt. Die jeweiligen Schwellenwerte werden von Maximalwerterfassungswerten mit jeweils entgegengesetzten Polaritäten gesteuert. Ein positiver Maximalwert (Hn) und ein negativer Maximalwert (Ln) werden aus dem Signal erfasst, das entsprechend der festgesetzten Schwellenwerte entzerrt wurde.
  • Anderes gesagt, ein Demultiplexer und einen Verstärker (DEMUX & AMP) 421 des Maximalwertsdetektors 420 erfassen von dem von der Abtast-Halte-Schaltung 410 ausgegebenen Signal VS nur positive Werte (plus) zur Ausgabe eines auf ein vorbestimmtes Niveau vestärkten positiven Signals Va an einen ersten automatischen Schwellensteuerer (automatic threshold controller ATC1) 422 und den positiven Maximalwertdetektor 423. Zudem erfasst DEMUX & AMP 421 von dem von der Abtast-Halte-Schaltung 410 ausgegebenen Signal VS nur negative Werte (minus) zur Ausgabe eines auf ein vorbestimmtes Niveau vestärkten negativen Signals Vb an einen zweiten automatischen Schwellensteuerer (automatic threshold controller ATC2) 422 und den negativen Maximalwertdetektor 425.
  • Der ATC1 422 setzt automatisch einen Schwellenwert Vra von „+1" zur Erfassung eines positiven Maximalwertes in Entsprechung zu dem verstärkten von dem DEMUX & AMP 421 ausgegebenen Signal Va; er setzt zudem den Schwellenwert Vrb von „–1" zu demjenigen Zeitpunkt auf einen vorbestimmten Wert zurück, zu dem ein negativer Maximalwert eines aktiven Zustandes (hier eine logische „1") von dem negativen Maximalwertdetektor 425 erfasst wird. Der positive Maximalwertdetektor 423 vergleicht das verstärkte positive Signal Va mit dem von dem ATC1 422 festgesetzten positiven Schwellenwert, um anschließend einen positiven Maximalwert Hn auszugeben, der dem verstärkten positiven Signal Va entspricht, und um den positiven Maximalwert Hn an den ATC2 424 rückzuführen.
  • Der ATC2 424 setzt automatisch einen Schwellenwert Vrb von „–1" zur Erfassung eines negativen Maximalwertes in Entsprechung zu dem verstärkten von dem DEMUX & AMP 421 ausgegebenen Signal Vb; er setzt zudem den Schwellenwert Vrb von „–1" zu demjenigen Zeitpunkt auf einen vorbestimmten Wert zurück, zu dem ein positiver Maximal wert eines aktiven Zustandes (hier eine logische „1") von dem positiven Maximalwertdetektor 425 erfasst wird. Der negative Maximalwertdetektor 425 vergleicht das verstärkte negative Signal Vb mit dem von dem ATC2 424 festgesetzten negativen Schwellenwert, um anschließend einen negativen Maximalwert Ln auszugeben, der dem verstärkten negativen Signal Vb entspricht, und um den negativen Maximalwert Ln an den ATC1 422 rückzuführen. Der positive Maximalwert Hn des positiven Maximalwertdetektors 423 und der negative Maximalwert Ln des negativen Maximalwertdetektors 425 stellen digitale Daten dar.
  • Gleichwohl kann der Maximalwertdetektor 420 entsprechend der vorliegenden Erfindung jede beliebige Konfigurationen besitzen, bei der positive und negative Werte eines Eingabesignals mittels eines Schwellenwertes erfasst werden. Eine Alternative für einen ATC-gestützten Maximalwertdetektor wird in dem folgenden Artikel beschrieben: „Signal processing method PRML, achieving large capacity memory device of the next generation". Dieser von Imai, Miyaki et al. verfasste Artikel ist erschienen bei „Japan Nikkei Electronics", Nr. 599, Seiten 72 bis 79, Januar 1994. Der in dem genannten Artikel offenbarte Maximalwertdetektor erfasst einen positiven Maximalwert eines Eingabesignals, da positive und negative Maximalwerte des Signals für den Fall einer binären Zustandszahl im Wesentlichen Matrizen entsprechen und trifft Vorkehrungen zur Erfassung des nächsten positiven Maximalwertes durch Halten des erfassten Wertes zur Verwendung als neuer Schwellenwert und erneuert gleichzeitig den Schwellenwert zum Erfassen eines negativen Maximalwertes. Auf ähnliche Weise erfasst der Maximalwertdetektor einen negativen Maximalwert eines Eingabesignals, und trifft Vorkehrungen zur Erfassung des nächsten negativen Maximalwertes durch Halten des erfassten Wertes zur Verwendung als neuer Schwellenwert und erneuert den Schwellenwert zur Erfassung eines positiven Maximalwertes. Gleichwohl kann der Maximalwertdetektor entgegengesetzte Schwellenwerte zu einem gewünschten Zeitpunkt nicht vollständig erneuern. Daher wurde der in 4 gezeigte Maximalwertdetektor vorgeschlagen, um eine effizientere Viterbi-Dekodierung zu erreichen. Hierbei bedeutet ATC, dass Schwellenwerte in Verbindung mit dem Eingabesignal erneuert werden.
  • Ein Viterbi-Dekodierer 430, der ein PR(+1, –1) Viterbi-Dekodierer ist, empfängt und Viterbi-dekodiert den positiven Maximalwert Hn und den negativen Maximalwert Ln, letztere erfasst von dem Maximalwertdetektor 420. Der Viterbi-Dekodierer 430 kann ein Viter bi-Dekodierer jedweder Art sein, bei dem ein Viterbi-Algorithmus zum Einsatz kommt. Insbesondere kann ein Viterbi-Dekodierer zum Einsatz kommen, der keinen Analog-Digital-Wandler (AD-Wandler) verwendet. Die Gestalt und Betriebsweise eines analogen Viterbi-Dekodierers mit einem Schieberegister als Hauptelement ist in der US-Patentanmeldung mit der Nummer 08/743,912 offenbart, die als US-Patent 5,517,863 erteilt wurde. Der analoge Viterbi-Dekodierer weist im Vergleich zu einem herkömmlichen Dekodierer eine einfache Schaltstruktur auf, was den Flächenbedarf der integrierten Schaltung minimiert, wodurch die Kosten wie auch der Energieverbrauch gesenkt werden. Daher ist der Dekodierer für ein kleinformatiges Produkt mit niedrigem Energiebedarf, so beispielsweise für einen digitalen Video-Camcorder, geeignet.
  • Die in 4 gezeigte Datendekodiervorrichtung setzt einen analogen Viterbi-Dekodierer ein. Für den Fall des Einsatzes eines herkömmlichen digitalen Viterbi-Dekodierers muss die Abtast-Halte-Schaltung 410 durch einen Analog-Digital-Wandler ersetzt werden.
  • Ein Kanaldemodulator 440 mit einer (1 + D)-Kennlinie demoduliert Viterbi-dekodierte Daten und gibt dekodierte Daten aus. Da die Ausgabe des Viterbi-Dekodierers 430 digitale Daten darstellt, kann der Kanaldemodulator 440 als D-Flipflop ausgestaltet sein, bei dem ein Verzögerer 442 entsprechend einem Betriebstakt arbeitet, der in einem Zeittaktdetektor 450 erzeugt wird. Ein Addieren 441 kann als XOR-Gatter ausgestaltet sein. Der Zeittaktdetektor 450 erfasst den Zeittakt eines entzerrten Wiedergabesignals, und gibt den Betriebstakt aus, der für die Abtast-Halte-Schaltung 410, den Viterbi-Dekoder 430 und den Kanaldemodulator 440 notwendig ist.
  • Die in 4 gezeigte Datendekodiervorrichtung Viterbi-dekodiert das PR(+1, –1)-Signal, dessen Kanal demoduliert wird, ohne dass das PR4(+1, 0, –1)-Signal demoduliert wird, das nämlich von dem Kanaldemodulator demoduliert wird, was im Gegensatz zu dem in 1 Gezeigten steht. Daher können der Maximalwertdetektor 420 und der Viterbi-Dekodierer 430 lediglich einen einzigen Kanal enthalten. Die Ausgabe des Viterbi-Dekodierers 430 wird von dem Kanaldemodulator 440 mit der (1 + D)-Kennlinie demoduliert, woraufhin dekodierte Daten ausgegeben werden.
  • Demgegenüber nehmen, da die in 4 gezeigte Datendekodiervorrichtung Maximalwerte vor der Kanaldemodulation unter Verwendung der (1 + D)-Kennlinie erfasst, für den Fall, dass ein starkes Rauschen das Wiedergabesignal überlagert, Fehler mit Blick auf den positiven Maximalwert Hn und den negativen Maximalwert Ln, letztere ausgegeben von dem Maximalwertdetektor 420, zu, wodurch das Gesamtleistungsvermögen der Datendekodiervorrichtung sinkt.
  • Daher kann die Datendekodiervorrichtung gemäß 4 bei einer Aufzeichnungs-/Wiedergabevorrichtung mit einem PR4-Kanal Verwendung finden, die eine gute Rauschtoleranz aufweist. Insbesondere für den Fall, dass das dem Wiedergabesignal überlagerte Rauschen auf einem vernachlässigbaren Niveau ist, das die gewünschte Leistung der dekodierten Daten nicht beeinträchtigen kann, zeigt die in 4 gezeigte Vorrichtung ein ausgezeichnetes Verhalten hinsichtlich Einfachheit der Implementierung sowie hinsichtlich der Kosten.
  • Da jedoch bei einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung mit einem magnetischen Kopf oder einem magnetischen Band als Kanal vielerlei Faktoren Einfluss auf die Erzeugung des Rauschens nehmen, ist der Rauschpegel, der dem Wiedergabesignal überlagert ist, im Allgemeinen nicht vernachlässigbar. Es ist daher wichtig, den Rauschpegel bei der Bestimmung der Datendekodiereffizienz zu senken.
  • In diesem Fall zählen zu den Hauptursachen der Erzeugung des Rauschens bestimmte Eigenschaften von Bandteilchen, die Impedanz des Kopfes und ein anfänglicher Vorwiderstand des Wiedergabeverstärkers. Darüber hinaus variiert, da der Viterbi-Dekodierer erst nach Durchlaufen verschiedener Prozessoren, darunter ein Wiedergabekopf, ein Wiedergabeverstärker und ein Entzerrer, erreicht wird, das Spektrum des Eingabesignals.
  • 5 zeigt eine Datendekodiervorrichtung mit einem Ein-Kanal-Zustandsdetektor und einem Viterbi-Dekodierer, die in der Lage sind, das beschriebene Rauschproblem zu lösen. Eine Abtast-Halte-Schaltung 510, ein Maximalwertdetektor 540 als Beispiel für einen Zustandsdetektor, ein Kanaldemodulator 560 und ein Zeittaktdetektor 570, alle in 5 gezeigt, entsprechen den jeweiligen in 4 gezeigten Elementen, weshalb eine eingehende Beschreibung von deren Betriebsweise nicht erneut erfolgt.
  • Wie in 5 gezeigt, verzögert ein Vorfilter 520 mit einer (1 + D)-Kennlinie das Ausgabesignal Vs der Abtast-Halte-Schaltung 510 um eine Zeitdauer D, die einem Bit aufgezeichneter Daten entspricht, und addiert in einem Addierer 521 das verzögerte Signal zu dem Ausgabesignal Vs der Abtast-Halte-Schaltung 510. Da der Vorfilter 520 als Tiefpassfilter dient, wird die Rauscheigenschaft verbessert, das Öffnungsverhältnis des Sichtmusters jedoch verschlechtert. Der Vorfilter 520 wandelt ein PR(+1, –1)-Signal in ein PR4(+1, 0, –1) Signal um.
  • Ein inverser Vorfilter 530 weist eine 1/(1 + D)-Kennlinie auf, was die inverse Kennlinie des Vorfilters 520 darstellt. Ein Subtrahierer 531 subtrahiert einen von einem positiven Maximalwertdetektor 543 ausgegebenen positiven Maximalwert Hn von einem Maximalwert Ln, der von einem negativen Maximalwertdetektor 545 in einem Maximalwertdetektor 540 ausgegeben wird. Das Subtraktionsergebnis wird von einem Verzögerer 532 um eine Zeitdauer D verzögert, die einem Bit aufgezeichneter Daten entspricht, und anschließend wird ein Rückkopplungssignal Fs an einen Addierer 533 rückgeleitet. Der Addierer 533 addiert die Ausgabe des Vorfilters 520 und das Rückkopplungssignal Fs und gibt das Ergebnis an den Maximalwertdetektor 540 aus. Zu diesem Zeitpunkt ist das Rückkopplungssignal Fs ein Signal mit einem negativen Wert.
  • Hier wird das von dem Vorfilter 520 ausgegebene PR4(+1, 0, –1)-Signal in das ursprüngliche PR(+1, –1)-Signal rückgewandelt, und zwar entsprechend der 1/(1 + D)-Kennlinie des inversen Vorfilters 530, wodurch möglich wird, dass das Datendekodieren lediglich unter Verwendung des Maximalwertdetektors 540 und des Viterbi-Dekodierers 550 erfolgt. Mit Blick auf das Rauschproblem ist, da die digitale Zustandsausgabe des Maximalwertdetektors 540 rückgekoppelt wird, und der Addierer 533 das rückgekoppelte Signal Fs zu dem analogen Ausgabesignal des Vorfilters 520 in digitaler Form rückleitet, der Rauschpegel nahezu derselbe wie bei einem herkömmlichen PR4-System mit einem Kanaldemodulator vor den Zustandsdetektoren und den Viterbi-Dekodierern. Mit anderen Worten, die Datendekodiervorrichtung nach 5 kann eine Wiedergabeausgabe bereitstellen, die der Rauscheigenschaft des PR4(+1, –1)-Systems entspricht, und die dem Öffnungsverhältnis des PR(+1, –1)-Systems entspricht. Auf diese Weise wird das Leistungsvermögen des Viterbi-Dekodierers verbessert und zudem dessen Struktur vereinfacht, sodass das System insgesamt in ausreichendem Maße wettbewerbsfähig wird.
  • 6A bis 6H sind Betriebsdiagramme von Wellenformen der Datendekodiervorrichtung gemäß 5. 6A zeigt die Wellenform eines Ausgabesignals Vs der Abtast-Halte-Schaltung 510, 6B zeigt die Wellenform eines Signals, das dadurch erhalten wird, dass das Ausgabesignal Vs der Abtast-Halte-Schaltung 510 um eine 1-Bit-Zeitdauer D aufgezeichneter Daten von dem Verzögerer 522 des Vorfilters 520 verzögert wird. 6C zeigt die Wellenform einer Ausgabe des Addierers 521 des Vorfilters 520, 6D zeigt die Wellenform eines positiven Maximalwertes Hn, der von dem positiven Maximalwertdetektor 543 des Maximalwertdetektors 540 ausgegeben wird, 6E zeigt die Wellenform eines negativen Maximalwertes Ln, der von dem negativen Maximalwertdetektor 545 des Maximalwertdetektors 540 ausgegeben wird, und 6F zeigt die Wellenform des Rückkopplungssignals Fs, das von dem Verzögerer 532 des inversen Vorfilters 530 ausgegeben wird. 6G zeigt die Wellenform der Viterbidekodierte Daten, die von dem Viterbi-Dekodierer 550 ausgegeben werden, und 6H zeigt die Wellenform der schlussendlich dekodierten Daten, die von dem Kanaldemodulator 560 ausgegeben werden.
  • 7 ist ein Blockdiagramm einer Datendekodiervorrichtung, die bei der digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal zum Einsatz kommen kann. Aus Gründen der einfacheren Beschreibung, wird der PR4-Modus als Beispiel beschrieben. Eine Erklärung derjenigen Elemente, die bereits im Zusammenhang mit 5 beschrieben wurden, unterbleibt.
  • Der Hauptunterschied zwischen den Systemen der vorliegenden Erfindung und dem in 2 gezeigten herkömmlichen EPR4-System liegt darin, dass ersteres einen Ein-Zustandsdetektor und einen Viterbi-Dekodierer enthält, wohingegen letzteres acht (das heißt 23) Zustandsdetektoren und acht Viterbi-Dekodierer enthält. Darüber hinaus ist ein Kanaldemodulator 690 am hinteren Ende des Viterbi-Dekodierers 680 mit dem Ziel einer (1 + D)2-Kennlinie in Entsprechung zu dem Vorkodierer des EPR4-Systems mit einer 1/(1 + D)2-Kennlinie angeordnet.
  • Die Datendekodiervorrichtung von 2 umfasst einen ersten Vorfilter 620 mit einer (1 + D)-Kennlinie zur Handhabung der Rauscheigenschaften des EPR4-Systems, einen ersten inversen Vorfilter 630 mit einer 1/(1 + D)-Kennlinie, was die inverse Kennlinie zu dem Vorfilter 620 darstellt, einen ersten Maximalwertdetektor 640 zum Erfassen eines positiven Maximalwertes und eines negativen Maximalwertes von der Ausgabe des ersten inversen Vorfilters 630 zur Rückleitung hiervon an den ersten inversen Vorfilter 630, einen zweiten Vorfilter 650 zur Umwandlung der Ausgabe des ersten inversen Vorfilters 630 in ein PR4(+1, 0, –1)-Signal, einen zweiten inversen Vorfilter 660 zum Umwandeln der Ausgabe des zweiten Vorfilters 650 in ein PR(+1, –1)-Signal sowie einen zweiten Maximalwertdetektor 640 zum Erfassen eines positiven Maximalwertsignals des negativen Maximalwertes von der Ausgabe des zweiten inversen Vorfilters 660 zur Rückleitung hiervon an den zweiten inversen Vorfilter 660. Daher setzt die Datendekodiervorrichtung einen Ein-Kanal-Viterbi-Dekodierer dergestalt ein, dass das in den Viterbi-Dekodierer 680 eingegebene Signal eine PR(+1, –1)-Form annimmt, während der Rauschpegel des EPR4-Systems durch Verwendung zweier Vorfilter 620 und 650 sowie zweier inverser Vorfilter 630 und 660 erhalten bleibt.
  • Hierbei umfasst die bei der digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal eingesetzte Datendekodiervorrichtung n + 1 Vorfilter mit einer (1 + D)-Kennlinie, n + 1 inverse Vorfilter mit einer 1/(1 + D)-Kennlinie sowie einen Kanaldemodulator mit einer (1 + D)n+1-Kennlinie am hinteren Ende des Viterbi-Dekodierers.
  • Da die Datendekodiervorrichtung, die bei dem EnPR4-System zum Einsatz kommt, einen magnetischen Kanal mit einer (1 – D)-Kennlinie aufweist, nimmt deren Ausgabe eine PR(+1, –1)-Signalform an, welches einer Bedingung des Viterbi-Dekodier-Algorithmus genügt. Daher besteht das Ziel der vorliegenden Erfindung darin, einen Ein-Kanal-Viterbi-Dekodierer einzusetzen, der dieses Wiedergabesignal als dekodiertes Signal ohne Umwandlung in ein Signal anderer Form verwendet.
  • In diesem Fall ist, da das Signal nicht durch einen Kanaldemodulator mit einer Tiefpassfilterkennlinie, das heißt mit einer (1 + D)n+1-Kennlinie, läuft, die Auswirkung des Rauschens üblicherweise sehr stark, was die Wirksamkeit der Dekodiervorrichtung senkt. Dem steht gegenüber, dass entsprechend der vorliegenden Erfindung das Ausgabesignal des Maximalwertdetektors, das digitale Information beinhaltet, rückgekoppelt wird, und ein inverser Vorfilter zum Addieren des Ausgabesignals des Maximalwertdetektors zu demjenigen des Vorfilters mit einer (1 + D)-Tiefpassfilterkennlinie vor dem Viterbi-Dekodierer angeordnet ist, wodurch der Rauschpegel auf einen Pegel des EPR4(+1, 0, –1)-Systems verbessert wird, während das Signal der Datendekodiervorrichtung als PR(+1, –1)-Zustand erhalten bleibt. Daher kann die Datendekodiervorrichtung auf sehr einfache Weise in ein Aufzeichnungs-/Wiedergabesystem mit einem magnetischen Kanal implementiert werden.
  • Wie in 5 und 7 gezeigt ist, kann entsprechend der vorliegenden Erfindung die Datendekodiervorrichtung derart ausgestaltet sein, dass sie nur das System eines PR4-Modus oder eines EnPR4-Modus handhaben kann. Dem steht, wie in 8 gezeigt, gegenüber, dass die Datendekodiervorrichtung auch derart ausgelegt sein kann, dass sie mit Systemen verschiedener Typen umgehen kann.
  • 8 ist ein Blockdiagramm einer Datendekodiervorrichtung mit einem PR4-Kanal, die selektiv ein Signal in ein PR4-Signal oder ein EPR4-Signal umwandeln kann. Die entsprechend bereits in 7 gezeigten Elemente werden nicht mehr im Detail beschrieben. Aus Gründen der einfachere Erklärbarkeit wird als Beispiel für einen EnPR4-Modus der PR4-Modus beschrieben.
  • Wie in 8 gezeigt ist, wandelt ein erster inverser Vorfilter 730 das Ausgabesignal eines ersten Vorfilters, das ein PR4(+1, 0, –1)-Signal darstellt, in ein PR(+1, –1)-Modus-Signal um. Ein zweiter Vorfilter 750 und ein zweiter inverser Vorfilter 760 sind auf dieselbe Weise wie der erste Vorfilter 720 und der erste inverse Vorfilter 730 ausgelegt, um einen EPR4-Dekodierer handhaben zu können.
  • Ein erster Kanaldemodulator 790 weist eine (1 + D)-Kennlinie auf, und dessen Ausgabe stellt dekodierte Daten für ein PR4-System dar, die in einen ersten Eingabeport einer Auswähleinheit 810 eingegeben werden. Ein zweiter Kanaldemodulator 800, der mit einem Ausgabeport des ersten Kanaldemodulators 790 verbunden ist, weist ein (1 + D)-Kennlinie auf, und dessen Ausgabe stellt dekodierte Daten für ein EPR4-System dar, die in einen zweiten Eingabeport der Auswähleinheit 810 eingegeben werden. Die Auswähleinheit 810 wählt die Ausgabe des ersten Kanaldemodulators 790 in dem Fall aus, in dem das Signal ein EnPR4-Modus-Signal ist. Sie wählt die Ausgabe des zweiten Kanaldemodulators 800 in dem Fall aus, in dem das Signal ein EPR4-Modus-Signal ist, und zwar in Entsprechung zu einem PR4/EPR4-Modus-Signal.
  • Daher werden für den Fall, dass Daten von dem in 8 gezeigten EPR4-System in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit EnPR4-Kanal dekodiert werden, die Rauscheigenschaften verbessert, und das Öffnungsverhältnis des Sichtmusters steigt. Aus diesem Grunde kann die vorliegende Erfindung auf Systeme angewandt werden, die eine hervorragende Dekodiereffizienz erfordern.
  • Darüber hinaus wird, wie in 8 gezeigt, bei der digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem PR4-Kanal das Datendekodieren selektiv in einem PR4-Modus oder einem EPR4-Modus ausgeführt. Hierbei kann durch Addieren eines Vorkodierers und eines inversen Vorfilters das Datendekodieren in verschiedenen Typen, so beispielsweise E2PR, E3PR und E4PR, ausgeführt werden. Darüber hinaus kann das Datendekodieren in einer digitalen Aufzeichnungs-/Wiedergabevorrichtung mit einem EnPR4-Kanal durch Ausgestaltung von Vorfiltern und inversen Vorfiltern in einem Umfang von mehr als n + 1 erfolgen, wodurch die Rauscheigenschaften verbessert und das Öffnungsverhältnis des Sichtmusters erhöht werden.
  • 9A bis 9L sind Betriebsdiagramme von Wellenformen der Datendekodiervorrichtung gemäß 8, die den Dekodiervorgang eines Wiedergabesignals zeigen, das in den Viterbi-Dekodierer 87 für den Fall eingegeben wurde, dass der Kanal nicht durch Rauschen überlagert ist.
  • Insbesondere zeigt 9A die Wellenform eines Signals Vs, das von der Abtast-Halte-Schaltung 710 ausgegeben wird. 9B zeigt die Wellenform eines Signals, das durch Verzögerung des von der Abtast-Halte-Schaltung 710 ausgegebenen Signals Vs durch den Verzögerer 722 des ersten Vorfilters 720 verzögert wird. 9C zeigt die Wellenform eines Ausgabesignals des ersten Vorfilters 720, und 9D zeigt die Wellenform eines Rückkopplungssignals Fs1, das von dem Verzögerer 732 des ersten inversen Vorfilters 730 ausgegeben wird. Das Rückkopplungssignal Fs1 wird aus dem Ausgabesignal des Maximalwertdetektors erfasst. Auf diese Weise ist dieses Signal ein Signal, das auf einen Digitalpegel umgewandelt wird. Da das Rückkopplungssignal Fs1 kein analoges Rauschen enthält, kann der inverse Vorfilter 731 eine 1/(1 + D)-Operation ohne zunehmendes Rauschen ausführen.
  • 9E zeigt die Wellenform eines Ausgabesignals des ersten inversen Vorfilters 730. 9F zeigt die Wellenform eines Signals, das durch Verzögern der Ausgabe des ersten inversen Vorfilters 730 durch den Verzögerer 752 des zweiten Vorfilters 750 verzögert wird. 9G zeigt die Wellenform eines positiven Maximalwertes Hn, der von dem zweiten positiven Maximalwertdetektor 773 ausgegeben wird. 9H schließlich zeigt die Wellenform einer negativen Maximalwertausgabe, die von dem zweiten negativen Maximalwertdetektor 775 ausgegeben wird.
  • 9I zeigt die Wellenform eines Rückkopplungssignals Fs2, das von dem Verzögerer 762 des zweiten inversen Vorfilters 760 ausgegeben wird. 9J zeigt die Wellenform dekodierter Daten, die von dem Viterbi-Dekodierer 780 ausgegeben werden. 9K zeigt die Wellenform eines Ausgabesignals des ersten Kanaldemodulators 790, und 9L zeigt die Wellenform eines Ausgabesignals des zweiten Kanaldemodulators 800.
  • In Systemen entsprechend der vorliegenden Erfindung ist ein Ausführungsbeispiel mit einem PR4(+1, 0, –1)-Kanal, so beispielsweise eine digitale magnetische Aufzeichnungs-/Wiedergabevorrichtung, für den Fall, dass das Wiedergabesignal nach einem Viterbi-Dekodierverfahren dekodiert wird, derart ausgelegt, dass der Rauschpegel demjenigen eines PR4(+1, 0, –1)-Systems entspricht, und das Öffnungsverhältnis des Sichtmusters demjenigen eines PR(+1, –1)-Systems entspricht. Auf diese Weise werden ein Zustandsdetektor und ein Viterbi-Detektor in einen Kanal dergestalt eingebaut, dass die Wirksamkeit des Viterbi-Dekodierers im Vergleich zu derjenigen eines PR4(+1, 0, – 1)-Systems verbessert wird, und die Zustandserfassung durch ein PR(+1, –1)-System möglich wird. Dies wiederum bedeutet, dass eine bemerkenswerte Wettbewerbsfähigkeit mit Blick auf eine einfache Implementierung sowie mit Blick auf die Herstellungskosten sichergestellt werden kann.
  • Darüber hinaus ist bei einem System mit einem EnPR4-Kanal, so beispielsweise der digitalen magnetischen Aufzeichnungs-/Wiedergabevorrichtung für den Fall, dass ein Wiedergabesignal durch ein Viterbi-Dekodierverfahren dekodiert wird, das System derart ausgelegt, dass der Rauschpegel demjenigen eines EnPR4-Systems entspricht, und das Öffnungsverhältnis des Sichtmusters demjenigen eines PR(+1, –1)-Systems entspricht. Auf diese Weise ist ein Viterbi-Dekodierer mit einem Kanal derart ausgelegt, dass die Wirksamkeit des Viterbi-Dekodierers verbessert wird, und die Zustandserfassung durch das PR(+1, –1)-System möglicht wird. Dies wiederum bedeutet, dass eine bemerkenswerte Wettbewerbsfähigkeit mit Blick auf eine einfache Implementierung sowie mit Blick auf die Herstellungskosten sichergestellt werden kann.
  • Darüber hinaus haben die Ausführungsbeispiele der vorliegenden Erfindung die Wirkung eines selektiven Datendekodierens in verschiedenen Typen zusätzlich zu jedem Typ in einem System mit einem PR4-Kanal oder einem EnPR4-Kanal.

Claims (22)

  1. Datendekodiervorrichtung für ein einen PR4-Kanal aufweisendes System mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer, wobei die Vorrichtung umfasst: einen nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierer (420, 430; 540, 550) mit einem Kanal zum nach der Methode der größten Wahrscheinlichkeit erfolgenden Dekodieren eines über den Kanal empfangenen PR(+1, –1)-Signals, sodass nach der Methode der größten Wahrscheinlichkeit dekodierte Daten ausgegeben werden; und einen Kanaldemodulator (440; 560; 790, 800) mit einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie zum Kanaldemodulieren der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten, sodass dekodierte Daten ausgegeben werden, wobei der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer umfasst: einen Zustandsdetektor (420; 540; 740, 770) zum Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals entsprechend positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem über den Kanal empfangenen PR(+1, –1)-Signal; und einen Viterbi-Dekodierer (430; 550) zum Empfangen der positiven und negativen Zustandswerte und zum Viterbi-Dekodieren derselben.
  2. Vorrichtung nach Anspruch 1, wobei die Vorrichtung des Weiteren umfasst: einen eine (1 + D)-Kennlinie aufweisenden Vorfilter (520) zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal; und einen eine 1/(1 + D)-Kennlinie aufweisenden inversen Vorfilter (530) zum Wiederumwandeln des über den Kanal empfangenen PR4(+1, 0, –1)-Signals in ein PR(+1, –1)-Signal; wobei der nach der Methode der größten Wahrscheinlichkeit arbeitende Dekodierer (540, 550) der nach der Methode der größten Wahrscheinlichkeit erfolgenden Dekodierung des von dem inversen Vorfilter ausgegebenen PR(+1, –1)-Signals dient.
  3. Vorrichtung nach Anspruch 2, wobei der Vorfilter (520) umfasst: einen ersten Verzögerer (D) zum Verzögern des über den Kanal empfangenen PR(+1, –1)-Signals um einen Einheitswert, sodass das verzögerte Signal ausgegeben wird; und einen ersten Addierer (521) zum Addieren des verzögerten Signals zu dem über den Kanal empfangenen PR(+1, –1)-Signal, sodass ein erstes PR4(+1, 0, –1)-Modus-Addiersignal ausgegeben wird.
  4. Vorrichtung nach Anspruch 2 oder 3, wobei der inverse Vorfilter (530) umfasst: einen Subtrahierer (531) zum Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert; einen zweiten Verzögerer (532) zum Verzögern der Ausgabe des Subtrahierers (531) um einen Einheitswert, sodass ein Rückkopplungssignal ausgegeben wird; und einen zweiten Addierer (533) zum Addieren des ersten Addiersignals zu dem Rückkopplungssignal, sodass ein PR(+1, –1)-Signal ausgegeben wird.
  5. Vorrichtung nach einem der Ansprüche 2, 3 oder 4, wobei der Kanaldemodulator (560) umfasst: ein D-Flipflop (562) zum Einheitsverzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten um einen Einheitswert; und eine XOR-Logikschaltung (561) zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten und der Ausgabe des D-Flipflops (562).
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung des Weiteren umfasst: eine Abtast-Halte-Schaltung (410; 510) zum Abtasten und Halten des über den Kanal empfangenen PR(+1, –1)-Signals; und einen Zeittaktdetektor (450; 570) zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung (410; 510), des nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierers (420, 430; 540, 550) und des Kanaldemodulators (440; 560) erzeugt wird.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung des Weiteren umfasst: einen Analog-Digital-(A/D)-Wandler zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in digitale Daten; und einen Zeittaktdetektor (450; 570) zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung (410; 510), des nach der Methode der größten Wahrscheinlichkeit arbeitenden Dekodierers (420, 430; 540, 550) und des Kanaldemodulators (440; 560) erzeugt wird.
  8. Vorrichtung nach Anspruch 1; wobei die Vorrichtung des Weiteren umfasst: eine Einheit mit n + 1 in Reihe angeordneten Untereinheiten, wobei jede Untereinheit einen Vorfilter (720; 750), einen Zustandsdetektor (740; 770) und einen inversen Vorfilter (730; 760) aufweist, und wobei jede Untereinheit umfasst: einen eine (1 + D)-Kennlinie aufweisenden Vorfilter (720; 750) zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal und einen eine 1/(1 + D)-Kennlinie aufweisenden inversen Vorfilter (730; 760) zum Rückkopplungsempfangen der positiven und negativen Zustandswerte, zum Wiederumwandeln des PR4(+1, 0, –1)-Signals in das PR(+1, –1)-Signal und zum Ausgeben des umgewandelten Signals an den Zustandsdetektor (740; 770); wobei der Kanaldemodulator erste und zweite Kanaldemodulatoren aufweist, wobei der eine (1 + D)-Kennlinie und damit die inverse Kennlinie des Vorkodierers aufweisende erste Kanaldemodulator (790) dem Kanaldemodulieren der Viterbidekodierten Daten dient, sodass dekodierte PR4-Modus-Daten ausgegeben werden; und wobei der eine (1 + D)n-Kennlinie aufweisende Kanaldemodulator (800) dem Kanaldemodulieren der Ausgabe des ersten Kanaldemodulators (790) dient, sodass dekodierte EnPR4-Modus-Daten ausgegeben werden; und eine Auswähleinheit (810) zum Auswählen einer der Ausgaben der ersten und zweiten Kanaldemodulatoren (790, 800) entsprechend einem PR4/EnPR4-Modus-Signal.
  9. Vorrichtung nach Anspruch 8, wobei der erste Kanaldemodulator umfasst: einen Einheitsverzögerer (792) zum Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten um einen Einheitswert; und eine XOR-Logikschaltung (791) zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten und der Ausgabe des Einheitsverzögerers (792).
  10. Vorrichtung nach einem der Ansprüche 8 oder 9, wobei der zweite Kanaldemodulator (800) umfasst: n in Reihe angeordnete Verzögerer (802) zum n-Bit-Verzögern der Ausgabe des ersten Kanaldemodulators (790); und eine XOR-Logikschaltung (801) zum Ausführen einer XOR-Operation an den Ausgaben des ersten Kanaldemodulators (790) und den Ausgaben der n Verzögerer (802).
  11. Datendekodiervorrichtung für ein einen EnPR4-Kanal aufweisendes System mit einem eine 1/(1 + D)n+1-Kennlinie aufweisenden Vorkodierer, wobei die Vorrichtung umfasst: eine Einheit mit n + 1 in Reihe angeordneten Untereinheiten, wobei jede Untereinheit einen Vorfilter (620; 650), einen Zustandsdetektor (640; 670) und einen inversen Vorfilter (630; 660) aufweist, und wobei jede Untereinheit umfasst: einen eine (1 + D)-Kennlinie aufweisenden Vorfilter (620; 650) zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in ein PR4(+1, 0, –1)-Signal, einen Zustandsdetektor (640; 670) zum Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem PR(+1, –1)-Signal, und einen inversen Vorfilter (630; 660) zum Rückkopplungsempfangen der positiven und negativen Zustandswerte, zum Wiederumwandeln des PR4(+1, 0, –1)-Signals in das PR(+1, –1)-Signal und zum Ausgeben des umgewandelten Signals an den Zustandsdetektor (640; 670); einen Viterbi-Dekodierer (680) mit einem Kanal zum Viterbi-Dekodieren des von der Einheit ausgegebenen PR(+1, –1)-Signals und zum Ausgeben der Viterbidekodierten Daten; und einen eine (1 + D)n+1-Kennlinie und damit die inverse Kennlinie des Vorkodierers aufweisenden Kanaldemodulator (690) zum Kanaldemodulieren der Viterbidekodierten Daten, sodass dekodierte Daten ausgegeben werden.
  12. Vorrichtung nach Anspruch 11, wobei der Kanaldemodulator (690) umfasst: n + 1 in Reihe angeordnete Verzögerer (682, 693) zum (n + 1)-Bit-Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten; und eine XOR-Logikschaltung (691) zum Ausführen einer XOR-Operation an den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten aus dem Viterbi-Dekodierer (86) und den Ausgaben der n + 1 Verzögerer (682; 693).
  13. Vorrichtung nach Anspruch 8 oder 11, wobei der erste Vorfilter (620; 720) der Einheit umfasst: einen ersten Verzögerer (622; 722) zum Verzögern des über den Kanal empfangenen PR(+1, –1)-Signals um einen Einheitswert, sodass ein erstes verzögertes Signal ausgegeben wird; und einen Addierer (621; 721) zum Addieren des über den Kanal empfangenen PR(+1, –1)-Signals zu dem verzögerten Signal, sodass ein erstes PR4(+1, 0, –1)-Modus-Addiersignal ausgegeben wird, und wobei jeder von dem zweiten bis (n + 1)-tert Vorfilter (650; 750) umfasst: einen Verzögerer (652; 752) zum Verzögern des von dem direkt vorhergehenden inversen Vorfilter (630; 730) ausgegebenen PR(+1, –1)-Signals um eine Einheitsperiode, sodass ein verzögertes Signal ausgegeben wird; und einen Addierer (651; 751) zum Addieren des von dem direkt vorhergehenden inversen Vorfilter (630; 730) ausgegebenen PR(+1, –1)-Signals zu dem verzögerten Signal, sodass ein PR4(+1, 0, –1)-Signal ausgegeben wird.
  14. Vorrichtung nach einem der Ansprüche 8, 11 oder 13, wobei jeder der inversen Vorfilter (630, 660; 730, 760) umfasst: ein Subtrahierer (631, 661; 731, 761) zum Subtrahieren des positiven Zustandswertes von dem negativen Zustandwert von der Ausgabe des Zustandsdetektors (640, 670; 740, 770); einen zweiten Verzögerer (632, 662; 732, 762) zum Verzögern der Ausgabe des zweiten Subtrahierers (731, 761) um einen Einheitswert, sodass ein Rückkopplungssignal ausgegeben wird; und einen zweiten Addierer (623, 663; 733, 763) zum Addieren des Ausgabesignals des Vorkodierers (620, 650; 720, 750) zu dem Rückkopplungssignal.
  15. Vorrichtung nach einem der Ansprüche 8, 11, 13 oder 14, wobei die Vorrichtung des Weiteren umfasst: eine Abtast-Halte-Schaltung (610; 710) zum Abtasten und Halten eines über den Kanal empfangenen PR(+1, –1)-Signals; und einen Zeittaktdetektor (700; 800) zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass ein Betriebstakt der Abtast-Halte-Schaltung (610; 710), des Viterbi-Dekodierers (680; 780) und des Kanaldemodulators (690; 790, 800) erzeugt wird.
  16. Vorrichtung nach einem der Ansprüche 8, 11, 13, 14 oder 15, des Weiteren umfassend: einen Analog-Digital-(A/D)-Wandler zum Umwandeln des über den Kanal empfangenen PR(+1, –1)-Signals in digitale Daten; und einen Zeittaktdetektor (700; 800) zum Erfassen des Zeittaktes des über den Kanal empfangenen PR(+1, –1)-Signals, sodass der Betriebstakt der Abtast-Halte-Schaltung (610; 710), des Viterbi-Dekodierers (680; 780) und des Kanaldemodulators (690; 790, 800) erzeugt wird.
  17. Vorrichtung nach Anspruch 11, wobei m Untereinheiten mit einer größer als n + 1 seienden ganzen Zahl m in Reihe angeordnet sind; und wobei die Vorrichtung des Weiteren umfasst: einen eine (1 + D)p-Kennlinie mit p = m – n – 1 aufweisenden zweiten Kanaldemodulator (800) zum Kanaldemodulieren der Ausgabe des ersten Kanaldemodulators, sodass zweite dekodierte Daten ausgegeben werden; und eine Auswähleinheit (810) zum Auswählen einer der Ausgaben der ersten und zweiten Kanaldemodulatoren entsprechend einem Modus-Signal.
  18. Datendekodierverfahren zur Verwendung in einer einen PR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein nach der Methode der größten Wahrscheinlichkeit erfolgendes direktes Dekodieren eines über den Kanal empfangenen PR(+1, –1)-Signals, sodass nach der Methode der größten Wahrscheinlichkeit dekodierte Daten ausgegeben werden; und (b) ein Einheitsbit-Verzögern der nach der Methode der größten Wahrscheinlichkeit dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, ein Addieren der verzögerten Daten zu den nach der Methode der größten Wahrscheinlichkeit dekodierten Daten, sodass dekodierte Daten ausgegeben werden, wobei der Schritt (a) die nachfolgenden Schritte umfasst: (a1) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem über den Kanal empfangenen PR(+1, –1)-Signal; und (a2) ein Empfangen der positiven und negativen Zustandswerte und Viterbi-Dekodieren derselben.
  19. Datendekodierverfahren zur Verwendung in einer einen PR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)-Kennlinie aufweisenden Vorkodierer, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein Einheitsbit-Verzögern eines über den Kanal empfangenen PR(+1, –1)-Signals mit dem Ziel einer (1 + D)-Kennlinie, ein Addieren des verzögerten Signals zu dem PR(+1, –1)-Signal, um das Ergebnis wieder in das PR4(+1, 0, –1)-Signal umzuwandeln; (b) ein Addieren des PR4(+1, 0, –1)-Signals zu einem Rückkopplungssignal mit dem Ziel einer (1 + D)-Kennlinie, um das Ergebnis wieder in das PR(+1, –1)-Signal umzuwandeln; (c) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem in dem Schritt (b) umgewandelten PR(+1, –1)-Signal, und ein Ausgeben des durch Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert entstandenen Rückkopplungssignals; (d) ein Empfangen der positiven und negativen Zustandswerte und ein Viterbi-Dekodieren derselben, sodass Viterbi-dekodierte Daten entstehen; und (e) ein Verzögern der Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, und ein Addieren der verzögerten Daten zu den Viterbi-dekodierten Daten, sodass dekodierte Daten ausgegeben werden.
  20. Verfahren nach Anspruch 19, wobei die Schritte (a) bis (c) (n + 1)-mal wiederholt werden; und wobei der Schritt (b) umfasst: ein Viterbi-Dekodieren des nach der (n + 1)-maligen Wiederholung der Schritte (a) bis (e) ausgegebenen PR(+1, –1)-Signals und ein Ausgeben der Viterbi-dekodierten Daten; und wobei der Schritt (e) umfasst: ein Einheitsbit-Verzögern des Viterbi-dekodierten Signals mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)-Kennlinie, und ein Addieren der verzögerten Daten zu den Viterbidekodierten Daten, sodass PR4-Modus-dekodierte Daten ausgegeben werden; wobei das Verfahren darüber hinaus die nachfolgenden Schritte umfasst: (f) ein n-Bit-Verzögern des PR4-Modus-dekodierten Signals mit dem Ziel einer (1 + D)n-Kennlinie, und ein Addieren der n-Bit-verzögerten Daten zu den PR4-Modus-dekodierten Daten, sodass EnPR4-Modus-dekodierte Daten ausgegeben werden; und (g) ein Auswählen einer der PR4-Modus-dekodierten Daten und der EnPR4-Modus-dekodierten Daten entsprechend einem PR4/EnPR4-Modus-Signal.
  21. Datendekodierfahren zur Verwendung in einer einen EnPR4-Kanal aufweisenden Vorrichtung mit einem eine 1/(1 + D)n+1-Kennlinie aufweisenden Vorkodierer, wobei das Datendekodierverfahren die nachfolgenden Schritte umfasst: (a) ein Einheitsbit-Verzögern eines über den Kanal empfangenen PR(+1, –1)-Signals mit dem Ziel einer (1 + D)-Kennlinie, ein Addieren des verzögerten Signals zu dem PR(+1, –1)-Signal, um das Ergebnis in ein PR4(+1, 0, –1)-Signal umzuwandeln; (b) ein Addieren des PR4(+1, 0, –1)-Signals zu einem Rückkopplungssignal mit dem Ziel einer (1 + D)-Kennlinie, um das Ergebnis wieder in das PR(+1, –1)-Signal umzuwandeln; (c) ein Erfassen positiver und negativer Zustandswerte des PR(+1, –1)-Signals in Abhängigkeit von positiven und negativen Schwellenwerten mit einer Schwankung entsprechend dem in dem Schritt (b) umgewandelten PR(+1, –1)-Signal, und ein Ausgeben des durch Subtrahieren des positiven Zustandswertes von dem negativen Zustandswert erhaltenen Rückkopplungssignals; (d) ein (n + 1)-maliges Wiederholen der Schritte (a) bis (c); (e) ein Viterbi-Dekodieren des nach Ausführen des Schrittes (d) ausgegebenen PR(+1, –1)-Signals und ein Ausgeben der Viterbi-dekodierten Daten; und (f) ein Addieren der (n + 1)-Bit-verzögerten Daten der Viterbi-dekodierten Daten zu den Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)n+1-Kennlinie und ein Ausgeben dekodierter Daten.
  22. Verfahren nach Anspruch 21, wobei die Schritte (a) bis (c) bei dem Schritt (d) m-mal mit einer größer als n + 1 seienden ganzen Zahl m wiederholt werden, wobei der Schritt (f) umfasst: ein (n + 1)-Bit-Verzögern der Viterbi-dekodierten Daten mit dem Ziel einer die inverse Kennlinie des Vorkodierers darstellenden (1 + D)n+1-Kennlinie und ein Addieren der (n + 1)-Bit-verzögerten Daten zu den Viterbi-dekodierten Daten, sodass erste EnPR4-Modus-dekodierte Daten ausgegeben werden; wobei das Verfahren des Weiteren die nachfolgenden Schritte umfasst: (g) ein p-Bit-Verzögern der ersten dekodierten Daten mit dem Ziel einer (1 + D)p-Kennlinie mit p = m – n – 1, ein Addieren der p-Bit-verzögerten Daten zu den ersten verzögerten Daten, sodass zweite dekodierte Daten ausgegeben werden; und (h) ein Auswählen von einem der ersten dekodierten Daten und der zweiten dekodierten Daten entsprechend einem Modus-Signal.
DE69822929T 1997-07-10 1998-02-23 Folgeschätzung für Teilantwortkanäle Expired - Fee Related DE69822929T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR9731992 1997-07-10
KR1019970031992A KR100243218B1 (ko) 1997-07-10 1997-07-10 데이터 복호장치와 그 방법

Publications (2)

Publication Number Publication Date
DE69822929D1 DE69822929D1 (de) 2004-05-13
DE69822929T2 true DE69822929T2 (de) 2004-09-02

Family

ID=19514019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69822929T Expired - Fee Related DE69822929T2 (de) 1997-07-10 1998-02-23 Folgeschätzung für Teilantwortkanäle

Country Status (6)

Country Link
US (1) US6188735B1 (de)
EP (1) EP0891059B1 (de)
JP (1) JP2950375B2 (de)
KR (1) KR100243218B1 (de)
CN (1) CN1140055C (de)
DE (1) DE69822929T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563889B1 (en) * 1998-10-01 2003-05-13 Lsi Logic Corporation Method and apparatus for adapting the boost of a read channel filter
JP2000149436A (ja) * 1998-11-02 2000-05-30 Sony Corp ディジタル情報再生装置および再生方法
US6522705B1 (en) * 1999-03-01 2003-02-18 Stmicroelectronics N.V. Processor for digital data
US6680980B1 (en) * 1999-09-03 2004-01-20 Infineon Technologies North America Corp. Supporting ME2PRML and M2EPRML with the same trellis structure
JP4161487B2 (ja) * 1999-11-01 2008-10-08 ソニー株式会社 データ復号装置及び方法
US6584143B2 (en) * 2001-03-02 2003-06-24 Motorola, Inc. Method and apparatus for joint detection of a coded signal in a CDMA system
US6587501B2 (en) * 2001-07-30 2003-07-01 Motorola, Inc. Method and apparatus for joint detection of a coded signal in a CDMA system
KR100787214B1 (ko) * 2005-08-25 2007-12-21 삼성전자주식회사 아날로그 비터비 디코더
CN101288232B (zh) * 2005-11-07 2011-11-16 新加坡科技研究局 对数据进行编码和解码的方法以及设备
US8493247B2 (en) * 2011-12-20 2013-07-23 General Electric Company Methods and systems for decoding data
CN115499024B (zh) * 2022-09-15 2024-03-15 香港科技大学 一种pam4信号接收机及其自适应均衡控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355268A (ja) 1991-06-01 1992-12-09 Fujitsu Ltd 磁気記録再生装置の記録再生方法
JP3259302B2 (ja) * 1992-01-28 2002-02-25 株式会社日立製作所 出力信号復号方法および装置
JPH06243580A (ja) * 1993-02-15 1994-09-02 Hitachi Ltd Ａｇｃ回路
US5521767A (en) * 1993-09-17 1996-05-28 Quantum Corporation Optimized equalizer system for data recovery and timing extraction in partial response read channels
US5661760A (en) * 1995-10-23 1997-08-26 Quantum Corporation Wide biphase digital servo information detection, and estimation for disk drive using servo Viterbi detector
US5585975A (en) * 1994-11-17 1996-12-17 Cirrus Logic, Inc. Equalization for sample value estimation and sequence detection in a sampled amplitude read channel
JPH08147887A (ja) * 1994-11-18 1996-06-07 Hitachi Ltd 復号回路および再生装置
US5638065A (en) * 1995-06-13 1997-06-10 International Business Machines Corporation Maximum-likelihood symbol detection for RLL-coded data
JPH09167456A (ja) * 1995-12-15 1997-06-24 Fujitsu Ltd ディスク装置及びディスク媒体
US5861825A (en) * 1996-03-21 1999-01-19 Sony Corporation Method and device for code modulation, method and device for code demodulation, and method and device for decoding
US5949357A (en) * 1997-01-13 1999-09-07 Quantum Corporation Time-varying maximum-transition-run codes for data channels
US6035435A (en) * 1997-09-30 2000-03-07 Datapath Systems, Inc. Method and apparatus for encoding a binary signal

Also Published As

Publication number Publication date
JP2950375B2 (ja) 1999-09-20
EP0891059B1 (de) 2004-04-07
JPH1139805A (ja) 1999-02-12
KR19990009556A (ko) 1999-02-05
EP0891059A2 (de) 1999-01-13
DE69822929D1 (de) 2004-05-13
EP0891059A3 (de) 2001-09-12
CN1205578A (zh) 1999-01-20
US6188735B1 (en) 2001-02-13
CN1140055C (zh) 2004-02-25
KR100243218B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
DE69614198T2 (de) EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten
DE69535160T2 (de) Vorrichtung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion
DE69319864T2 (de) Magnetaufzeichnungskanal eines nicht idealen gleichstromfreien Entzerrers und einem gleichstromfreien Modulationskode
DE68925347T2 (de) Verfahren zur Signalverarbeitung in einem Kanal
DE69708366T2 (de) Signalverarbeitungskanal
DE19644808C1 (de) Datenerfassungsschaltung
DE102005015079A1 (de) Adaptive Entzerrungsvorrichtung und Verfahren
DE69822929T2 (de) Folgeschätzung für Teilantwortkanäle
DE68921173T2 (de) Datenaufzeichnungs-wiedergabegerät auf einer Aufzeichnungsscheibe.
DE69424908T2 (de) Signalverarbeitungsapparat
DE19546951B4 (de) Wiedergabeschaltung für ein optisches Informationsaufzeichnungs- und Informationswiedergabegerät
DE19603858A1 (de) Detektor für asymmetrische Signale und Signal-Regeneriervorrichtung, die denselben Detektor verwendet
DE4125206A1 (de) Verfahren und vorrichtung zur erfassung von spitzen
DE69709833T2 (de) Wellenformentzerrer
DE602006000313T2 (de) Auf Run-length basierender Frequenzdetektor für eine Phasenregelschleife und dazu gehöriges Verfahren
DE69415756T2 (de) Fehlerkorrektur für digitale Videodaten
DE69800600T2 (de) Digitalaufzeichungs-/-wiedergabegerät
DE68920710T2 (de) Wiedergabe-Anordnung für digitale Signale.
DE10022927A1 (de) Signalverarbeitungsvorrichtung und Signalverarbeitungsverfahren
DE69628138T2 (de) Viterbi-Dekodierungsverfahren und Schaltung dafür
DE3750075T2 (de) Vorrichtung zur digitalen nichtlinearen Vorverzerrung und Nachentzerrung.
DE69622489T2 (de) Zeitbereichfilter für Kommunikationskanal
DE19917357B4 (de) Empfänger für ein nichtlineares Signal
DE69329401T2 (de) Digitalsignalumwandlungsgerät
DE69928641T2 (de) Erzeugung von amplitudenstufen für einen bitdetektor mit partieller wiedergabe und höchster wahrscheinlichkeit (prml)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee