DE69816499T2

DE69816499T2 - Kodemultiplexnachrichtenübertragungssystem

Info

Publication number: DE69816499T2
Application number: DE1998616499
Authority: DE
Inventors: Kazuo Sendai-shi Tsubouchi; Kazuya Sendai-shi Masu; Yasuhito Ota-ku Fujita
Original assignee: Clarion Co Ltd
Current assignee: Faurecia Clarion Electronics Co Ltd
Priority date: 1997-02-17
Filing date: 1998-01-29
Publication date: 2004-05-13
Anticipated expiration: 2018-01-30
Also published as: CN1191431A; JPH10233750A; EP0859471B1; KR100261830B1; DE69816499D1; TW376595B; KR19980071380A; EP0859471A2; JP3360793B2; US6333925B1; EP0859471A3

Description

Die vorliegende Erfindung bezieht sich auf Spreizspektrumkommunikationen und insbesondere auf ein Codeteilungs-Multiplexkommunikationssystem mit geringem Leistungsverbrauch, das eine Synchronisation bei hoher Geschwindigkeit erreichen kann.
Während andere Multiplexkommunikationssysteme (FDMA, TDMA) mehr als eine vorbestimmte Anzahl von Benutzern nicht zulassen können, können bei einem Codeteilungs-Mehrfachzugriff (CDMA), da die Qualität der Kommunikation sich allmählich verschlechtert (wohlwollende Verschlechterung) Benutzer so lange zugelassen werden, wie die Codesynchronisation so eingestellt werden kann, dass eine Zunahme der Anzahl von Benutzern erwartet werden kann. Der CDMA hat eine ausgezeichnete Widerstandsfähigkeit gegen Interferenzen, eine Signalverdeckung, und eine Widerstandsfähigkeit gegen Abschwächung, und der wird in einem weiten Umfang an gewendet.
Bei dem CDMA-Kommunikationssystem werden in einem Sender zu übertragende Basisbanddaten mit einem Spreizcode und weiterhin mit einem Träger multipliziert, und die sich ergebenden Daten werden von einer Antenne ausgesendet. In einem Empfänger wird ein Spreizcode mit derselben Phase wie der des Spreizcodes zu der Zeit der Übertragung erzeugt und die Basisbanddaten werden durch Verwendung eines Korrelators decodiert.
Bisher sind Gleitkorrelatoren, SAW(akustische Oberflächenwellen)-Anpassungsfilter, digitale LSI-Anpassungsfilter und dergleichen als Korrelatoren bekannt.
Bei dem Gleitkorrelator hat der Spreizcode einen schnelleren Zyklus als ein Empfangssignal und ein Einziehen wird durchgeführt mittels einer Unterscheidungsschaltung mit einer DLL (Verzögerungsverriegelungsschleife) oder dergleichen. Ein durch Eliminieren von Trägerkomponenten durch einen Synchronisationsdetektor oder äquivalente Mittel, d.h. Reaktion mit einer Frequenz, die etwa der Chipgeschwindigkeit entspricht erhaltenes Signal wird in den Gleitkorrelator eingegeben. Der Gleitkorrelator benötigt eine Chipsynchronisation und hat Nachteile dahingehend, dass Zeit benötigt wird, um die Synchronisation zu erreichen, und dass das Empfangssignal enthaltend Trägerkomponenten nicht in den Gleitkorrelator eingegeben werden kann.
Bei dem SAW-Anpassungsfilter kann eine Chipsynchronisation bei hoher Geschwindigkeit erreicht werden. Obgleich es auch in den Hochfrequenzbändern verwendet werden kann, gibt es Nachteile dahingehend, dass, da der Spreizcode durch ein körperliches Muster der SAW-Vorrichtung bestimmt wird, es schwierig ist, den Code zu ändern, und das Filter entspricht nicht leicht einem langem Spreizcode.
Bei dem digitalen LSI-Anpassungsfilter ist die Chipsynchronisation nicht erforderlich. Obgleich ein Vorteil dahingehend besteht, dass der Spreizcode leicht geändert werden kann, gibt es den Nachteil eines großen Leistungsverbrauchs. Bei dem digitalen LSI-Anpassungsfilter entsprechend der herkömmlichen CMOS-Technik für integrierte Schaltungen gibt es, da die Operationsgeschwindigkeit niedrig ist, den Nachteil, dass es im allgemeinen nur in dem Basisband verwendet werden kann.
In den letzten Jahren hat sich die mobile Kommunikation (tragbare Telefone und dergleichen) weit verbreitet. Als ein bei der mobilen Kommunikation verwendetes Kommunikationssystem wurde der vorstehend erwähnte CDMA am stärksten beachtet. Es ist wünschenswert, dass der Korrelator des CDMA, der bei der mobilen Kommunikation verwendet wird, den folgenden Anforderungen genügen soll.

a. Er soll in der Lage sein, einem langen Spreizcode zu entsprechen.
b. Er soll auch in den Hochfrequenz- und Zwischenfrequenzbändern arbeiten können.
c. Der Spreizcode soll programmierbar sein.
d. Der Leistungsverbrauch soll gering sein.
e. Er soll ein Anpassungsfiltersystem haben.

Jedoch können die vorgenannten herkömmlichen Korrelatoren nicht allen Anforderungen genügen.
Kürzlich wurde ein Korrelator, der ein geschaltetes Kondensatorsystem verwendet, entwickelt, und in praktischen Gebrauch genommen. Der Korrelator wird erhalten durch weitere Verbesserung des digitalen LSI-Anpassungsfilters und hat einen Leistungsverbrauch von etwa 1/10 von denjenigen des digitalen LSI-Anpassungsfilters. Es gibt jedoch Nachteile dahingehend, dass die Operationsgeschwindigkeit gering ist (maximal 25 MHz) und der Korrelator nicht zur Anpassung in den Hochfrequenz- und Zwischenfrequenzbändern verwendet werden kann.
Eine Spreizspektrum-Empfangsvorrichtung ist in dem Dokument US-A-4 164 628 offenbart.
Die Erfindung wurde unter Berücksichtigung dieses Hintergrundes gemacht, und es ist eine Aufgabe der Erfindung, ein Codeteilungs-Multiplexkommunikationssystem zu schaffen, das einem langen Spreizcode entsprechen, in den Hochfrequenz- und Zwischenfrequenzbändern arbeiten und den Spreizcode leicht ändern kann sowie weiterhin einen niedrigen Leistungsverbrauch hat.
Gemäß der Erfindung ist ein Codeteilungs-Multiplexkommunikationssystem vorgesehen, welches aufweist: eine Empfangsvorrichtung zum Empfang einer Funkwelle und zum Transformieren der Funkwelle in ein elektrisches Signal; eine Spannung/Strom-Umwandlungsvorrichtung zum Umwandeln des elektrischen Signals in ein Stromsignal; eine Stromverzögerungsvorrichtung zum aufeinander folgenden Lesen des elektrischen Signals zu den Zeitpunkten eines Taktimpulses; eine Additions- und Subtraktionsvorrichtung zum Addieren und Subtrahieren von Ausgangsströmen der Stromverzögerungsvorrichtung gemäß einem Spreizcode; und eine Wiedergabevorrichtung zum Wiedergeben eines Übertragungssignals auf der Grundlage eines Ausgangssignals der Additions- und Subtraktionsvorrichtung.
Vorzugsweise empfängt in dem Codeteilungs-Multiplexkommunikationssystem die Empfangsvorrichtung die Radiowelle und transformiert das empfangene Signal in ein Zwischenfrequenzsignal.
Vorzugsweise empfängt in dem Codeteilungs-Multiplexkommunikationssystem die Empfangsvorrichtung die Funkwelle und transformiert die empfangene Funkwelle in ein Basisbandsignal.
Vorzugsweise ist in dem Codeteilungs-Multiplexkommunikationssystem die Stromverzögerungsvorrichtung durch Stromflipflops mit der zweifachen Anzahl der Anzahl der Chips des Spreizcodes gebildet.
Vorzugsweise ist in dem Codeteilungs-Multiplexkommunikationssystem das Stromflipflop durch serielles Verbinden einer ersten Abtast- und Halteschaltung zum Abtasten eines Eingangsstroms an der Vorderkante eines ersten Taktimpulses und Halten an der Hinterkante des ersten Taktimpulses und einer zweiten Abtast- und Halteschaltung zum Abtasten eines Eingangsstroms an der Vorderkante eines zweiten Taktimpulses und Halten an der Hinterkante des zweiten Taktimpulses gebildet.
Vorzugsweise weist in dem Codeteilungs-Multiplexkommunikationssystem die Additions- und Subtraktionsvorrichtung auf: ein Spreizcode-Ausgabevorrichtung zum Ausgeben eines Spreizcodes; eine Schaltvorrichtung zum Verbinden jedes Ausgangs der Stromverzöge rungsvorrichtung mit einem ersten oder zweiten Strompfad, um eine Stromaddition auf der Grundlage des Ausgangssignals der Spreizcode-Ausgabevorrichtung durchzuführen; und eine Subtraktionsvorrichtung zum Subtrahieren des Stroms des zweiten Strompfades von dem Strom des ersten Strompfades.
Vorzugsweise ist in dem Codeteilungs-Multiplexkommunikationssystem die Subtraktionsvorrichtung gebildet durch serielles Verbinden einer ersten und einer zweiten Stromspiegelschaltung, ein Strom des zweiten Strompfades wird zu einem Eingangsanschluss der ersten Stromspiegelschaltung geliefert, ein Strom des ersten Strompfads wird zu einem Ausgangsanschluss der ersten Stromspiegelschaltung und einem Eingangsanschluss der zweiten Stromspiegelschaltung geliefert und ein Ausgangssignal wird von einem Ausgangsanschluss der zweiten Stromspiegelschaltung erhalten.
Vorzugsweise weist in dem Codeteilungs-Multiplexkommunikationssystem die Wiedergabevorrichtung aus: einen Strom/Spannungs-Wandler zum Umwandeln eines Ausgangssignals der Additions- und Subtraktionsvorrichtung in eine Spannungssignal; und einen Demodulator zum Wiedergeben des Übertragungssignals durch Integrieren eines Ausgangssignals des Strom/Spannungs-Wandlers.
Ausführungsbeispiele der Erfindung werden nun lediglich beispielhaft beschrieben unter Bezug auf die begleitenden Zeichnungen, in den:
1 ist ein Blockschaltbild, das die Ausbildung eines Korrelators in einem Codeteilungs-Multiplexkommunikationssystem gemäß einem Ausführungsbeispiel der Erfindung zeigt;
2 ist ein Blockschaltbild, das die Ausbildung des Codeteilungs-Multiplexkommunikationssystems gemäß einem Ausführungsbeispiel der Erfindung zeigt;
3 ein Schaltungsdiagramm, das die Ausbildung eines V/IC 101 in 1 zeigt;
4 ist ein Schaltungsdiagramm, das die Ausbildung eines CDF/F 102₁ in 1 zeigt;
5 ist ein Schaltungsdiagramm, das die Ausbildung eines analogen Schalters 104₁ in 1 zeigt;
6 ist ein Schaltungsdiagramm, das die Ausbildung eines Stromaddierers 105 in 1 zeigt;
7 ist ein Schaltungsdiagramm, das die Ausbildung eines V/IC 107 in 1 zeigt;
8 ist ein Zeitdiagramm, das die Arbeitsweise des Codeteilungs-Multiplexkommunikationssystems gemäß dem Ausführungsbeispiel der Erfindung zeigt;
9 ist ein Zeitdiagramm, das eine Übertragungswelle einer Spreizspektrumkommunikation zeigt;
10 ist ein Zeitdiagramm, das die Arbeitsweise des CDF/F in 4 zeigt;
11 ist ein Schaltungsdiagramm, das eine andere Ausbildung des CDF/F in 1 zeigt;
12 ist ein Blockschaltbild, das die Ausbildung eines Codeteilungs-Multiplexkommunikationssystems gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt;
13 ist ein Zeitdiagramm, das die Arbeitsweise des in 4 illustrierten CDF/F zeigt; und
14 ist ein Diagramm, das spezifisch die Ausbildung einer Stromquelle in dem Ausfüh rungsbeispiel zeigt.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend mit Bezug auf die Zeichnungen beschrieben. 2 ist ein Blockschaltbild, das die Ausbildung eines Codeteilungs-Multiplexkommunikationssystems (Empfangsseite) gemäß einem Ausführungsbeispiel der Erfindung zeigt. In dem Schaltbild bezeichnet die Bezugszahl 1 eine Antenne zum Empfangen von von einem Sender übertragenen Wellen, der nachfolgend beschrieben wird; 2 einen Mischer zum Mischen der empfangenen Übertragungswelle und eines von einem lokalen Oszillator 3 erzeugten Signals und zum Erzeugen eines IF (Zwischenfrequenz)-Signals; 4 einen Trägersynchronisationsdetektor zum Erfassen der Synchronisation der Ausgangssignale des Mischers 2; und 5 einen Korrelator zum Erzeugen der Korrelation zwischen dem von einem PN (Pseudozufallsrauschen)-Codegenerator 6 erzeugten PN-Code und dem Ausgangssignals des Trägersynchronisationsdetektors 4 und zum Erzeugen eines Korrelationssignals. Als PN-Codes gibt es den m-Seriencode, den Goldcode, die Orthogonalreihe, die Orthogonalgold-Reihe, die aus der Walsh-Funktion gebildete Orthogonalreihe und dergleichen. Die Bezugszahl 7 bezeichnet einen Demodulator, der gebildet ist durch Verwenden eines Integrators und dergleichen zum Demodulieren von Basisbanddaten auf der Grundlage des Ausgangssignals des Korrelators 5.
Die Ausbildung des in 2 gezeigten Korrelators 5 wird mit Bezug auf 1 erläutert. Der Korrelator 5 unterscheidet sich von einem herkömmlichen Korrelator, verwendet ein Schaltstromverfahren (Schaltstrom-Anpassungsfilter) und erfasst die Korrelation durch Stromaddition. In 1 bezeichnet die Bezugszahl 101 einen V/IC (Spannungs/Strom-Wandler) zum Umwan deln eines Spannungswertes eines von einem Anschluss T1 eingegebenen Signals Vin in einen Stromwert Ii und zum ausgeben des Stromwertes Iin von einem Anschluss T2.
3 ist ein Diagramm, das ein Beispiel für die Konfiguration des V/IC 101 in 1 zeigt. In 3 bezeichnet OP1 einen Operationsverstärker zum Verstärken der Spannungsdifferenz zwischen den (–)-Anschluss und dem (+)-Anschluss. Der (+)-Anschluss ist mit dem Anschluss T1 verbunden und der (–)-Anschluss ist über einen Widerstand R1 mit Erde verbunden. M10 zeigt einen MOS-Transistor vom n-Kanaltyp, der Spannung in Strom umwandelt und dessen Source über den Widerstand R1 mit Erde verbunden ist. Seine Drain ist mit dem Anschluss T2 verbunden und sein Gate mit einem Ausgangsanschluss des Operationsverstärkers OP1 verbunden. Diese Ausbildung bezieht sich auf einen V/I-Wandler vom sogenannten Senkentyp. Ein V/I-Wandler vom sogenannten Quellentyp kann ebenfalls verwendet werden.
In 1 bezeichnet 102₁ , 102₂ ,..., 102_n (n ist eine natürliche Zahl) CDF/Fs (Stromverzögerungs-Flip/Flops), die Ströme abtasten und vorübergehend halten, die von Anschlüssen, T6₁ bis T6_n zu Zeiten von Taktimpulsen eingegeben wurden, die an Anschlüssen T7₁ bis T7_n eingegeben und von Anschlüssen T9₁ bis T9_n ausgegeben wurden und von Anschlüssen bis T10₁ bis T10_n zu Zeiten von Taktimpulsen, die zu Anschlüssen T8₁ bis T8_n eingegeben wurden.
4 ist ein Schaltbild, das ein Beispiel der Ausbildung des CDF/F 102₁ in 1 (jedes der CDF/Fs 102₂ bis 102_n hat dieselbe Konfiguration) zeigt. Das CDF/F 102₁ ist durch Abtast- und Halteschaltungen SH1 und SH2 zum Halten von Strömen gebildet. In der Abtast- und Halteschaltung SH1 bezeichnet M1 einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Eine Drain ist über eine Konstantstromquelle A1 mit einer Leistungsquelle Vdd verbunden, sein Gate ist mit der Drain verbunden und die Source ist mit Erde verbunden. In gleicher Weise ist M2 ein MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist über eine Konstantstromquelle A2 mit der Leistungsquelle Vdd verbunden, sein Gate ist mit dem Gate des MOS-Transistors M1 vom n-Typ über einen Schalter SW1 verbunden und die Source ist mit Erde verbunden.
Der MOS-Transistor vom n-Typ ist ein sogenannter n-Kanal-MOSFET. Ein MOS-Transistor vom p-Typ bezeichnet einen p-Kanal-MOSFET. Jeder dieser MOS-Transistoren vom n-Typ und p-Typ ist ein MOSFET vom Anreicherungstyp, in welchem kaum ein Strom in die Drain/Source fließt, wenn eine Spannung nicht an das Gate angelegt ist. Obgleich ein MOSFET vom Verarmungstyp, in welchem ein Strom in die Drain/Source fließt, wenn keine Spannung an das Gate angelegt ist, ebenfalls verwendet werden kann, besteht der Nachteil, dass die in dem Ausführungsbeispiel gezeigten Betriebseigenschaften nicht erhalten werden können.
Als eine grundsätzliche Ausbildung sind in einer Abtast- und Halteschaltung, d.h., in der Abtast- und Halteschaltung SH1 in 4 die Stromwerte der Konstantstromquellen A1 und A2 dieselben. Das "Verhältnis der Gatebreite zu der Gatelänge" ist in dem MOS-Transistor M1 vom n-Typ und das von M2 dieselben. In der Abtast- und Halteschaltung SH2 in 4 sind die Stromwerte der Konstantstromquellen A3, A4 und A5 dieselben. Das "Verhältnis der Gatebreite zu der Ga telänge" in jedem der MOS-Transistoren M3, M4 und M5 vom n-Typ in der Abtast- und Halteschaltung SH2 sind dieselben. Folglich sind ein Absolutwert des Eingangsstroms Iin in der Abtast- und Halteschaltung SH1 und derjenige eines Ausgangsstroms Is in der Abtastund Halteschaltung SH1 einander gleich. Ein Eingangsstrom Is in SH2, ein Ausgangsstrom (Iout) von dem Anschluss T91 und ein Ausgangsstrom von T10₁ sind ebenfalls einander gleich. Jeder von Schaltern SW! Und SW2 in 4 kann durch den MOS-Transistor vom n-Typ gebildet sein. Wenn die Leistungsquellenspannung Vdd an das Gate angelegt wird, wird die Drain/Source des MOS-Transistors vom n-Typ leitend gemacht (EIN). Wenn die Gatespannung gleich Null ist, sind die Source/Drain in einem Abschaltzustand (AUS). In gleicher Weise kann jeder von Schaltern SW11, SW12, SW21 und SW 22 in 11, welche nachfolgend beschrieben werden, durch den MOS-Transistor vom n-Typ gebildet sein.
Wenn die Stromwerte in einem einzelnen CDF/F gleich sind, wie vorstehend erwähnt ist, können (n) CDF/Fs durch dieselben Schaltungen gebildet sein, so dass der Schaltungsentwurf vereinfacht wird. Stromwerte der Stromquellen und das "Verhältnis der Gatebreite zu der Gatelänge" jedes MOS-Transistors kann freiwillig geändert werden. In diesem Fall wird, da die Eingangs- und Ausgangsströme in den Abtast- und Halteschaltungen SH1 und SH2 entsprechend den Stromwerten der Stromquellen und dem "Verhältnis der Gatebreite zu der Gatelänge" des MOS-Transistors geändert werden, der Schaltungsentwurf kompliziert.
Der Schalter SW1 wird durch einen MOS-Transistor gebildet und wird eingeschaltet, wenn ein von dem Anschluss T7₁ eingegebener Taktimpuls W1 gleich "1" ist, und er wird ausgeschaltet, wenn der Taktimpuls W1 gleich "0" ist. C1 bezeichnet eine parasitäre Kapazität zwischen dem Gate und der Source des MOS-Transistors M2 vom n-Typ.
Wenn der Taktimpuls W1 gleich "1", wird die Spannung Vdd angelegt. Wenn der Taktimpuls W1 gleich "0" ist das Potential gleich Null. In dem Fall, in welchem die Schalter SW1 und SW2 durch die MOS-Transistoren vom n-Typ gebildet werden, ist, wenn der Taktimpuls W1 gleich "1" ist, der Schalter SW1 EIN, und wenn der Taktimpuls W1 gleich "0" ist, ist der Schalter SW2 AUS.
Bei der Ausbildung der Abtast- und Halteschaltung SH2 bezeichnet M3 einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist über die Konstantstromquelle A3 mit der Leistungsquelle Vdd verbunden, sein Gate ist mit der Drain verbunden, und die Source ist mit Erde verbunden. M4 bezeichnet den MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist über die Konstantstromquelle A4 mit der Leistungsquelle Vdd, sein Gate ist mit dem Gate des MOS-Transistors M3 über den Schalter SW2 verbunden, und die Source ist mit Erde verbunden. In gleicher Weise bezeichnet M5 den MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist über die Konstantstromquelle A5 mit der Leistungsquelle Vdd verbunden, sein Gate ist mit dem Gate des MOS-Transistors M4 verbunden, und die Source ist mit Erde verbunden.
Der Schalter SW2 wird eingeschaltet, wenn ein von dem Anschluss T8₁ eingegebener Taktimpuls W2 gleich "1" ist, und er wird ausgeschaltet, wenn das Signal W2 gleich "0" ist. Der Schalter SW2 wird durch einen MOS-Transistor gebildet. C2 bezeichnet eine parasitäre Kapazität zwischen dem Gate des MOS-Transistors M4 und dem Gate des MOS-Transistors M5.
Die Drain des MOS-Transistors M4 vom n-Typ ist mit dem Anschluss T9₁ verbunden, und die Drain des MOS-Transistors M5 vom n-Typ ist mit dem Anschluss T10₁ verbunden. Die Drain des MOS-Transistors M2 vom n-Typ und die Drain des MOS-Transistors M3 vom n-Typ sind miteinander verbunden.
Die Bezugszahl 103 in 1 bezeichnet einen Schalterkreis zum Schalten von Strompfaden mit Eingangsanschlüssen T11₁ bis T11_n zu einem Anschluss T13 oder T14 durch von Anschlüssen T12₁ bis T12_n eingegebene Signale. Der Schalterkreis 103 ist durch analoge Schalter 104₁ , 104₂ ,..., 104_n gebildet . Von dem PN-Codegenerator 6 (2) erzeugte PN-Codes werden an die Anschlüsse T12₁ bis T12_n angelegt.
5 ist ein Schaltbild, das die Ausbildung des analogen Schalters 104₁ (jeder der Schalter 104₂ bis 104_n , hat dieselbe Ausbildung) in 1 zeigt. In 5 bezeichnet M20 einen MOS-Transistor vom n-Typ. Seine Drain mist mit dem Anschluss T11₁ verbunden, seine Source ist mit einem Anschluss T13₁ verbunden und sein Gate ist mit dem Anschluss t12₁ verbunden. M21 bezeichnet einen MOS-Transistor vom p-Typ. Seine Drain ist mit dem Anschluss T11₁ verbunden, seine Source ist mit einem Anschluss T14₁ verbunden und sein Gate ist mit dem Anschluss T12₁ verbunden.
Anschlüsse T13₁ bis T13_n der analogen Schalter sind gemeinsam mit T13 in 1 verbunden. Anschlüsse T14₁ bis T14_n der analogen Schalter sind gemeinsam mit T14 in 1 verbunden.
Die Bezugszahl 105 in 1 bezeichnet einen Stromaddierer zum Addieren eines in den Anschluss T15 fließenden Stroms und eines Stroms, der durch Invertieren eines in den Anschluss T16 fließenden Stroms durch einen Inverter 106 erhalten wurde, und zum Ausgeben des Ergebnisses der Addition zu einem Ausgangsanschluss T17. Mit anderen Worten, der in den Anschluss T16 fließende Strom wird von dem in den Anschluss T15 fließenden Strom subtrahiert, und das Ergebnis wird zu dem Ausgangsanschluss T17 ausgegeben.
6 ist ein Schaltbild, das ein Beispiel der Ausbildung des Stromaddierers 105 in 1 zeigt. In 6 bezeichnet M30 einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Die Drain ist über eine Konstantstromquelle A30 mit der Leistungsquelle Vdd verbunden und mit dem Anschluss T16 verbunden. Das Gate ist mit der Drain verbunden und die Source ist mit Erde verbunden. M31 bezeichnet einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist über eine Konstantstromquelle A31 mit der Leistungsquelle Vdd verbunden und mit dem Anschluss T15 verbunden. Sein Gate ist mit dem Gate des MOS-Transistors M30 verbunden, und die Source ist mit Erde verbunden.
M32 bezeichnet einen MOS-Transistor vom n-Typ, das Source mit Erde verbunden ist. Seine Drain ist mit der Leistungsquelle Vdd über eine Konstantstromquelle A32 verbunden und ist weiterhin mit dem Anschluss T15 verbunden. Sein Gate ist mit der Drain verbunden, und die Source ist mit Erde verbunden. M33 bezeichnet einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Seine Drain ist mit der Leistungsquel le Vdd über eine Konstantstromquelle A33 verbunden und mit dem Anschluss T17 verbunden. Sein Gate ist mit dem Gate des MOS-Transistor M32 vom n-Typ verbunden, und seine Source ist mit Erde verbunden. Die Stromwerte der Konstantstromquelle A30 bis A33 sind dieselben. Die durch die MOS-Transistoren M30, M31 und die Konstantstromquellen A30, A31 gebildete Schaltung und die durch die MOS-Transistoren M32, M33 und die Konstantstromquellen A32, A33 gebildete Schaltung sind Stromspiegelschaltungen.
Bei einer grundsätzlichen Ausbildung sind die Stromwerte der Stromquellen A30 und A31 einander gleich und das "Verhältnis der Gatebreite zu der Gatelänge" des MOS-Transistor M30 vom n-Typ und das von M31 sind einander gleich. In gleicher Weise sind die Stromwerte der Stromquellen A32 und A33 einander gleich und das "Verhältnis der Gatebreite zu der Gatelänge" des MOS-Transistor M32 und das von M33 sind einander gleich. Mit einer derartigen Ausbildung wird der folgende Vorgang durchgeführt.
Bei dieser Ausbildung ist unter der Annahme, dass ein von dem Anschluss T16 fließender Strom gleich Im ist, ein von dem Anschluss T15 zu dem MOS-Transistor M31 fließender Strom ebenfalls Im. Als eine Folge ist, wenn angenommen wird, dass der volle von dem Anschluss T15 fließende Strom gleich Ip ist, ein von dem Anschluss T15 zu dem MOS-Transistor M32 fließender Strom gleich (Ip-Im), und ein von dem Ausgangsanschluss T17 nach außen fließender Strom Iout ist gleich -(Ip-Im).
Wenn die Stromwerte der Stromquellen A30 und A31, das "Verhältnis der Gatebreite zu der Gatelänge" des MOS-Transistors M30 und das von M31, die Stromwerte der Stromquellen A32 und A33, und das "Verhältnis der Gatebreite zu der Gatelänge" des MOS-Transistors M32 vom n-Typ und das von M33 jeweils nicht einander gleich sind, ist ein Ausgangsstrom im allgemeinen gleich "-(αIp-βIm)". Hier sind α und β Werte, die durch die Stromwerte der Stromquellen und das "Verhältnis der Gatebreite zu der Gatelänge" jedes MOS-Transistors vom n-Typ bestimmt sind.
Die Bezugszahl 107 in 1 bezeichnet einen I/VC (Strom/Spannungs-Wandler) zum Umwandeln eines von dem Anschluss T18 eingegebenen Stromwertes in einen Spannungswert und zum Ausgeben des Spannungswertes von dem Anschluss T19. 7 ist ein Schaltbild, das ein Beispiel der Ausbildung des I/VC 107 zeigt. In 7 bezeichnet OP2 einen Operationsverstärker und R2 zeigt einen Widerstand an, der zwischen den (–)-Anschluss und den Ausgangsanschluss des Operationsverstärkers OP2 geschaltet ist.
In der obigen Beschreibung werden Schaltungscodes als Stromquellen verwendet. In einer tatsächlichen Schaltung kann eine Stromquelle mit der in 14A und 14B gezeigten Ausbildung verwendet werden. 14A zeigt einen Schaltungsteil enthaltend die Stromquelle in den 4, 6 und 11. In 14A bezeichnet M301 einen MOS-Transistor vom n-Typ, bei dem die Source mit Erde verbunden ist, das Gate und die Drain miteinander verbunden sind und die Drain mit der Leistungsquelle Vdd über eine Stromquelle A301 verbunden ist.
14B ein Schaltbild, das eine spezifische Schaltung der in 14A gezeigten Stromquelle A301 zeigt. In 14B bezeichnet 302 einen MOS-Transistor vom n-Typ mit derselben Ausbildung wie der des in 14A gezeigten MOS-Transistors M301. M303 zeigt einen MOS-Transistor vom p-Typ an, bei dem die Drain mit der Drain von M302 verbunden ist und die Source mit Vdd verbunden ist. Bei einer derartigen Ausbildung arbeitet, wenn eine geeignete Spannung VEE an das Gate M303 angelegt ist, der MOS-Transistor M303 vom p-Typ als eine Stromquelle. Ein Strom J der Stromquelle wird bestimmt durch die "Gatelänge", das "Verhältnis der Gatebreite zu der Gatelänge" und die Gatespannung des MOS-Transistors vom p-Typ. Nachdem die Schaltung hergestellt ist, kann der Wert des Stroms J der Stromquelle durch Verändern der Gatespannung VEE gesteuert werden.
Die Arbeitsweise des Ausführungsbeispiels wird nachfolgend mit Bezug auf die 1, 2 und 8 beschrieben. 8 ist ein Diagramm, das einen Vorgang zum Demodulieren einer Spreizspektrum-Übertragungswelle zeigt. Die Antenne 1 in 2 empfängt die modulierte Spreizspektrum-Übertragungswelle, die mit einer Trägerwelle multipliziert ist. Die in 8 gezeigte empfangene Übertragungswelle wird mit Bezug auf 9 beschrieben. 9 ist ein Wellenformdiagramm zum Erläutern des Flusses des Spreizspektrum-Modulationsvorgangs.
Ein 9 gezeigtes Datenpaket besteht aus 128 Chips. Im Fall der Übertragung von in 9A gezeigten Basisbanddaten "1" werden ein in 9B gezeigter PN-Code und die Basisbanddaten "1" multipliziert.
Der PN-Code bezeichnet einen Pseudorauschcode. Als PN-Code sind der m-Seriencode, der Gold-Code, der orthogonale m-Seriencode, der orthogonale Gold-Code und ein aus der Walsh-Funktion gebildeter Orthogonalcode bekannt. Insbesondere der Orthogonalcode hat die folgenden Eigenschaften. Bei der Autokorrelationsfunktion ist, wenn die Phasendifferenz gleich Null ist, der Korrelationswert maximal. Bei der Kreuzkorrelationsfunktion ist, wenn die Phasendifferenz gleich Null ist, der Korrelationswert gleich Null. Da der Orthogonalcode die die Eigenschaft hat, kann gesagt werden, dass der Orthogonalcode an eine Kanalteilung bei dem CDMA angepasst ist. Der Korrelator 5 gemäß dem Ausführungsbeispiel kann einen Korrelationsvorgang bei jedem Code mittels an die Schaltmatrix angelegten Signale T12₁ bis T12_n durchführen.
Durch Multiplizieren des durch den Multiplikationsvorgang spreizmodulierten Signals nach 9C mit einer in 9E gezeigten Trägerwelle kann die in 9D gezeigte Spreizspektrum-Übertragungswelle erhalten werden.
Im Fall der Übertragung beispielsweise der Basisbanddaten "0" haben die spreizmodulierten Daten eine Wellenform mit einer Phase, die entgegengesetzt zu der der in 9C gezeigten Wellenform ist. Die Wellenform der Phase entgegengesetzt zu der in 9C wird mit der in 9E gezeigten Trägerwelle multipliziert, wodurch eine Übertragungswelle der Daten "0" gebildet wird.
Die von der Antenne 1 in 2 eingegebene, in 8A gezeigte Übertragungswelle wird mit einem Signal einer durch den lokalen Oszillator 3 erzeugten Frequenz in dem Mischer 2 gemischt, wodurch das IF (Zwischenfrequenz)-Signal der Frequenz, die gleich der Differenz zwischen der Trägerwelle und dem Signal ist, erhalten. Das IF-Signal wird von dem Trägersynchronisationsdetektor 4 erfasst und auf der Grundlage des in 9B gezeigten PN-Codes und der Basisbanddaten in ein Signal umgewandelt. Der Korrelator 5 erhält die Korrelation zwischen dem Ausgangssignal des Trägersynchronisationsdetektors 4 und dem von dem PN-Codegenerator 6 erzeugten PN-Code. Der von dem PN-Codegenerator 6 erzeugte PN-Code und der PN-Code bei der vorgenannten Übertragung sind dieselben.
Die Arbeitsweise des in 1 gezeigten Korrelators wird im einzelnen beschrieben. Die von dem Trägersynchronisationsdetektor 4 ausgegebenen, spreizmodulierten Daten (siehe 8B) werden von dem Anschluss T1 in den V/IC 101 eingegeben, durch den V/IC 101 in einen Strom umgewandelt, und der Strom wird aufeinanderfolgend zu dem CDF/F 102₁ geliefert. Die von V/IC 101 ausgegebenen Stromdaten werden gelesen, während aufeinanderfolgend von dem CDF/F 102₁ zu dem CDF/F 102_n auf der Grundlage der Taktimpulse W1 und W2 verschoben werden.
Die Arbeitsweise der CDF/FS 102₁ bis 102_n wird im einzelnen mit Bezug auf die 4 und 10 beschrieben. 10 ist ein Zeitdiagramm, das die Arbeitsweise des CDF/F 102₁ zeigt. Der Taktimpuls W2 ist ein Taktimpuls, dessen Phase erhalten wird durch Invertieren der Phase des Taktimpulses W1. Im allgemeinen ist es ausreichend, dass der "1"-Zustand der Taktimpulse W1 und W2 nicht überlappt.
Es wird angenommen, dass der von dem V/IC 101 zu dem CDF/F 102₁ fließende Strom der in 10C gezeigte Strom Iin zu einem Zeitpunkt etwas vor einem in 10 gezeigten Zeitpunkt t1 ist. Der Strom Iin wird von dem Anschluss T6₁ zu der Drain des MOS-Transistors M1 geliefert. Wenn jeder Stromwert der Konstantstromquellen A1 bis A5 gleich groß J ist, ist der Wert des in dem MOS-Transistor M1 fließenden Stroms gleich (J + Iin).
Wenn der in 10A gezeigte Taktimpuls W1 gleich "1" und der in 10B gezeigte Taktimpuls W2 zum Zeitpunkt t1 gleich "0" wird, wird der Schalter SW1 (4) geschlossen, wodurch das Gate des MOS-Transistors M1 und das Gate des MOS-Transistors M2 kurz geschlossen werden. Der Schalter SW2 wird geöffnet, so dass das Gate des MOS-Transistors M3 und das Gate des MOS-Transistors M4 elektrisch getrennt sind.
Wenn der Schalter SW1 gleich "1" wird, bilden die MOS-Transistoren M1 und M2 eine Stromspiegelschaltung, und der Strom (J + Iin), der derselbe wie der ist, der in dem MOS-Transistor M1 fließt, fließt in dem MOS-Transistor M2. Folglich ist der Strom Is (siehe 4), der von der Drainseite des MOS-Transistors M2 zu der Drainseite des MOS-Transistors M3 fließt, gleich -Iin (siehe 10D), und der Strom in dem MOS-Transistor M3 ist gleich (j – Iin). Die parasitäre Kapazität C1 zwischen dem Gate und der Source des MOS-Transistors M2 wird zu dieser Zeit geladen. Die vorbeschriebenen Schritte beziehen sich auf Schritte der Stromabtastung.
Wenn zu einem Zeitpunkt t2 der Taktimpuls W1 gleich "0" und der Taktimpuls W2 gleich "1" werden, wird der Schalter SW1 geöffnet und das Gate des MOS-Transistors M1 und das Gate des MOS-Transistors M2 werden getrennt. In diesem Fall wird der Strom in dem MOS-Transistor M2 durch die parasitäre Kapazität C1 gehalten, und der Wert des Stroms Is wird demgemäß auf -Iin gehalten. Dies ist der Stromhalteschritt.
Wenn andererseits der Schalter SW2 zum Zeitpunkt t2 geschlossen wird, werden das Gate des MOS-Transistors M3 und die Gates der MOS-Transistoren M4 und M5 kurzgeschlossen. Folglich sind die in den MOS-Transistoren M4 und M5 fließenden Ströme gleich (J – Iin), welches derselbe Strom ist, der in dem MOS-Transistor M3 fließt. Als eine Folge ist der Strom Iout (4) gleich dem Strom Iin, wie in 10E gezeigt ist, und der Strom Iout wird von dem Anschluss T9₁ ausgegeben. Der von dem Anschluss T10₁ ist derselbe. Zu dieser Zeit wird die parasitäre Kapazität C2 zwischen dem Gate und der Source der MOS-Transistoren M4 und M5 geladen.
Wenn zu einem Zeitpunkt t3 der Taktimpuls W1 gleich "1" und der Taktimpuls W2 gleich "0" werden, werden die nächsten Stromdaten von der Abtast- und Halteschaltung SH1 gelesen. In diesem Fall wird, obgleich der Schalter SW2 gleich "0" wird, der Ausgangsstrom Iout durch die parasitäre Kapazität C2 gehalten.
Die Abtast- und Haltevorgänge werden aufeinanderfolgend durchgeführt, so dass die Stromwerte entsprechend den Chipwerten des an dem Anschluss T1 eingegebenen PN-Codes aufeinanderfolgend in den CDF/FS 102₁ bis 102_n gesetzt werden.
Die von den CDF/FS 102₁ bis 102_n werden in dem Anschluss T15 oder T16 des Stromaddierers 105 durch den Schaltkreis 103 gesammelt. Das heißt, die Ströme werden addiert. Es wird nun angenommen, dass die Anzahl von CDF/FS gleich 10 ist und dass der PN-Code gleich "1111110000" ist, die Ausgangsströme der CDF/FS 102₁ bis 102₆ über den Schaltkreis 103 in den Anschluss T15 fließen und die Ausgangsströme der CDF/FS 102₇ bis 102₁₀ über den Schaltkreis 103 in den Anschluss T16 fließen. Daher fließt der Strom aus der Summe der Ausgangsströme der CDF/FS 102₁ bis 102₆ in den Anschluss T15, und der Strom aus der Summe der Ausgangsströme der CDF/FS 102 bis 102₁ fließt in dem Anschluss T16.
Der Strom von dem Anschluss T15 und der Strom, der durch Invertieren des Stroms von dem Anschluss T16 erhalten wurde, werden von dem Stromaddierer 105 addiert, und das Ergebnis wird von dem Anschluss T17 ausgegeben. Gemäß dem Beispiel erreicht, wenn die Stromdaten "1111110000", welche dieselben wie die des PN-Codes sind, in den CDF/FS 102₁ bis 102₁ gesetzt sind, der Ausgangsstrom des Stromaddierers 105 einen Spitzenwert (siehe 8C). Somit wird eine Spitzenspannung von I/VC 107 ausgegeben.
Der Korrelator 5 in 1 gibt einen positiven Spitzenwert aus, wenn die Daten mit derselben Phase wie der des von dem PN-Codegenerator 6 (2) erzeugten PN-Codes in den CDF/FS 102₁ bis 102_n gesetzt sind. Der Korrelator 5 gibt einen negativen Spitzenwert aus, wenn die Daten mit der entgegengesetzten Phase besetzt sind. Das heißt, die positive Spitze wird ausgegeben, wenn die modulierten PN-gespreizten Basisbanddaten "1" von dem CDF/FS 102₁ bis 102_n empfangen wurden, und die negative Spitze wird ausgegeben, wenn die Basisbanddaten "0" empfangen wurden. Der Spitzenwert wird von dem Demodulator 7 (2) integriert, wodurch die ursprünglichen Basisbanddaten erhalten werden.
(2) Wirkungen des Ausführungsbeispiels
Der Korrelator 5 vom Stromadditionstyp gemäß dem vorstehenden Ausführungsbeispiel kann bemerkenswerte Wirkungen der Einfachheit der Schaltung, der hohen Geschwindigkeit und des niedrigen Leistungsverbrauchs erzielen im Vergleich mit einem herkömmlichen digitalen CMOS·LSI-Anpassungsfilter, das einen Si-Prozess verwendet. Das Ergebnis des Vergleichs von diesen auf der Grundlage einer Computersimulation wird nachfolgend gezeigt.
Mit Bezug auf das digitale CMOS·LSI-Anpassungsfilter (128 Chips·7 Bits) ist angegeben, dass die Codelänge des PN-Codes 128 Chips und die Anzahl der Quantisierungsbits des A/D-Wandlers in der vorderen Stufe des digitalen CMOS-Anpassungsfilters 7 betragen. In Bezug auf die Abtastung wird die doppelte Abtastung durch geführt. Das heißt, ein Eingangssignal zu dem Anpassungsfilter wird mit einer Frequenz abgetastet, die doppelt so hoch wie die Chiprate ist. Die maximale Arbeitsfrequenz des digitalen CMOS·LSI-Anpassungsfilters beträgt 100 MHz.
Die bedeutet, dass ein Korrelationsvorgang bei einem Empfangssignal mit 50 Mcps (Megachip pro Sekunde) als Chipgeschwindigkeit durchgeführt werden kann. Der Leistungsverbrauch des digitalen CMOS·LSI-Anpassungsfilters ist der Leistungsverbrauch, wenn es mit einer Leistungsspannung von 1,8 V und einem Takt von 100 MHz betrieben wird. Der Leistungsverbrauch nimmt proportional mit der Arbeitstaktfrequenz zu. Die maximale Arbeitsfrequenz und der Leistungsverbrauch sind Werte einer Schaltung, wenn ein CMOS-Prozess mit einer Designregel 0,2 μm verwendet wird.
Hier bezeichnet (128 Chips·5/N 40 dB) des Korrelators vom Stromadditionstyp, dass die Codelänge des PN-Codes 128 Chips beträgt. Die doppelte Abtastung wird verwendet. Das heißt, ein Eingangssignal in das Anpassungsfilter wird mit einer Frequenz abgetastet, die zweimal so hoch wie die Chiprate ist. Die maximale Arbeitsfrequenz des Korrelators vom Stromadditionstyp beträgt 4,46 GHz, welches die Grenzfrequenz der Schaltung ist und der maximalen Arbeitstaktfrequenz entspricht.
Da die doppelte Abtastung durchgeführt wird, beträgt die Chipgeschwindigkeit des maximalen Betriebs 2,23 Gcps, was die Hälfte von 4,46 GHz ist. Es ist angegeben, dass ein Korrelationsvorgang bei einem Empfangssignal mit 50 Mcps (Megachip pro Sekunde) als eine Chipgeschwindigkeit durchgeführt werden kann. Im Fall des Korrelators vom Stromadditionstyp ist der Leis tungsverbrauch ein konstanter Wert, der nicht von der Arbeitstaktfrequenz des Korrelators abhängt. Die Arbeitsfrequenz und der Leistungsverbrauch sind Werte, wenn der CMOS-Prozess mit der Designregel von 0,2 um angewendet wird und die Betriebsspannung der Leistungsquelle 1,0 V beträgt.
Wie vorstehend erwähnt ist, kann bei dem Korrelator gemäß dem Ausführungsbeispiel die Anzahl von Transistoren stark verringert werden im Vergleich mit einem herkömmlichen CMOS·LSI-Anpassungsfilters. Als eine Folge kann die Chipfläche der LSI herabgesetzt werden, wenn die LSI gebildet wird, so dass die Kosten gesenkt werden können. Bei dem herkömmlichen Anpassungsfilter sind viele Transistoren insbesondere in dem Additionsteil erforderlich. Die Arbeitsgeschwindigkeit kann folglich nur bis 100 MHz erhöht werden, so dass ein Anpassung in den Hochfrequenz- und Zwischenfrequenzbändern nicht durchgeführt werden kann. Demgegenüber ist, da der Korrelator nach dem Ausführungsbeispiel das Stromadditionsverfahren anwendet, die Schaltung des Additionsteils extrem einfach. Die hohe Arbeitsgeschwindigkeit von 4,46 GHz kann folglich erhalten werden, und die Anpassung in den Hochfrequenz- und Zwischenfrequenzbändern kann realisiert werden.
Je höher die Arbeitsfrequenz bei dem herkömmlichen Anpassungsfilter ist, desto größer ist der Leistungsverbrauch. Wenn angenommen wird, dass das Filter mit einer Taktfrequenz von 1 GHz arbeitet, dann beträgt der Leistungsverbrauch 1,8 W. Demgegenüber ändert sich, da der Korrelator nach dem Ausführungsbeispiel nach Stromadditionsverfahren anwendet, der Leistungsverbrauch nicht mit der Frequenz, und es besteht der Vorteil, dass der Leistungsverbrauch von 200 mW aus reichend ist, selbst wenn der Korrelator bei 4 GHz oder mehr arbeitet. Der Korrelator gemäß dem Ausführungsbeispiel hat auch den Vorteil, dass er in einer LSI-Form mittels eines LSI-Standardprozesses hergestellt werden kann.
Obgleich eine Kapazität mit einem sehr genauen Wert bei einem LSI-Prozess eines analogen Anpassungsfilters, das eine geschaltete Kapazität verwendet, benutzt werden muss, können alle Schaltungen des Anpassungsfilters vom Stromadditionstyp hergestellt werden unter Verwendung des SI-Standardprozesses, der üblicherweise von einem sogenannten ASIC-Verkäufer geliefert wird.
(3) Ein anderes Ausführungsbeispiel
11 ist ein Schaltbild, das ein anderes Beispiel der Ausbildung der CDF/FS 102₁ bis 102_n in 1 zeigt. In 11 bezeichnet M50 einen MOS-Transistor vom n-Typ, bei dem die Source mit Erde verbunden ist. Die Drain ist über die Konstantstromquelle A51 mit der Leistungsquelle Vdd verbunden, und das Gate ist über den Schalter SW12 mit der Drain verbunden. Die Drain MOS-Transistors M50 vom n-Typ ist über den Schalter SW11 mit dem Anschluss T6₁ verbunden.
M51 bezeichnet einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Die Drain ist über die Konstantstromquelle A52 mit der Leistungsquelle Vdd verbunden, und das Gate ist über den Schalter SW22 mit der Drain verbunden. Die Drain des MOS-Transistors M51 vom n-Typ ist mit der Drain des MOS-Transistors M50 vom n-Typ und über den Schalter SW 21 mit dem Anschluss T91 verbunden.
M52 bezeichnet einen MOS-Transistor vom n-Typ, dessen Source mit Erde verbunden ist. Die Drain ist über die Konstantstromquelle A53 mit der Leistungsquelle Vdd verbunden, und das Gate ist mit dem Gate des MOS-Transistors M51 vom n-Typ verbunden. Die Drain des MOS-Transistors vom n-Typ ist mit dem Anschluss T10₁ verbunden.
Die Arbeitsweise des in 11 gezeigten CDF/F wird mit Bezug auf 13 beschrieben. Es wird angenommen, dass der Konstantstromquellen A51 bis A53 gleich J ist. Wenn der in 13A gezeigte Taktimpuls W1 gleich "1" wird und der in 13b gezeigte Taktimpuls W2 zu einem Zeitpunkt t1 gleich "0" wird, werden die Schalter SW 11 und SW12 geschlossen und der in 13C gezeigte, von dem Anschluss T6₁ eingegebene Strom Iin wird zu der Drain des MOS-Transistors M50 vom n-Typ geliefert.
Der MOS-Transistors M50 vom n-Typ fließende Strom ist gleich (J + Iin), der die Summe aus dem von der Konstantstromquelle A51 und dem Strom Iin ist.
Wenn zu einem Zeitpunkt t2 der Taktimpuls W1 gleich "0" und der Taktimpuls W2 gleich "1" werden, werden die Schalter SW11 und SW12 geöffnet und die Schalter SW21 und SW22 werden geschlossen.
Der Strom des MOS-Transistors M50 vom n-Typ wird durch die parasitäre Kapazität vom Gate/Source des MOS-Transistors M50 vom n-Typ auf (J + Iin) gehalten. Der Strom Is ist demgemäß gleich -Iin. Als eine Folge ist der Strom in dem MOS-Transistors M51 vom n-Typ gleich (J – Iin). In gleicher Weise ist der Strom des MOS-Transistors M52 vom n-Typ gleich (J – Iin).
Wenn zu einem Zeitpunkt t3 der Taktimpuls W1 gleich "1" und der Taktimpuls W2 gleich "0" werden, werden die Schalter SW11 und SW12 wieder geschlossen und die Schalter SW21 und SW22 werden geöffnet. In diesem Fall wird der Strom (J – Iin) der MOS-Transistoren M51 und M52 durch die parasitäre Kapazität zwischen dem Gate und der Source gehalten. Als eine Folge fließt der Strom Iin als der Strom Iout von der Konstantstromquelle A52 zu dem Anschluss T91. Zu dieser Zeit fließt in gleicher Weise der Strom Iin von der Drain des MOS-Transistors M52 zu dem Anschluss T10₁.
Bei der Schaltung nach 11 kann die Anzahl von Konstantstromquellen im Vergleich mit der Schaltung nach 4 verringert werden.
12 ist ein Blockschaltbild, das die Ausbildung eines Codeteilungs-Multiplexkommunikationssystems (Empfangsseite) gemäß einem anderen Ausführungsbeispiel der Erfindung zeigt. In 12 bezeichnet die Bezugszahl 201 eine Antenne zum Empfang einer Übertragungswelle von einem Sender (nicht gezeigt); 202 einen Mischer zum Mischen der empfangenen Übertragungswelle und einer von dem lokalen Oszillator 3 oszillierten Signalwelle und zum Ausgeben eines IF-Signals; 204 einen Korrelator mit einer Ausbildung, die ähnlich der des in 1 gezeigten Korrelators 5 ist, um die Korrelation zwischen dem von einem programmierbaren PN-Codegenerator 205 erzeugten PN-Code und dem IF-Signal zu erhalten und ein Korrelationssignal auszugeben; und 206 einen Demodulator zum Wiedergeben eines Basisbandsignals auf der Grundlage des eingegebenen Korrelationssignals.
Ein digitaler Korrelator kann auch in einer solchen Weise ausgebildet sein, dass (M) Korrelatoren 5, die in 2 gezeigt sind, parallel angeordnet sind, ein A/D-Wandler von (M) Quantisierungsbits vor dem Anschluss T1 und ein D/A-Wandler von (M) Bits hinter dem Anschluss T19 angeordnet sind.
Wenn der Korrelator in dem IF (Zwischenfrequenz)-Band verwendet wird, wie in 12 gezeigt ist, ist die Ausbildung wie folgt. Die Anzahl der CDF/Fs und die Betriebstaktfrequenz müssen berücksichtigt werden. Wenn die IF-Frequenz gleich fIF ist, die Chiplänge gleich N ist, die Chipgeschwindigkeit gleich Cchip ist und der Abtastkoeffizient gleich Ms ist, gilt folgendes. (die Anzahl der CDF/Fs) = (N × FIF × Ms) : Cchip
Der Abtastkoeffizient Ms ist gleich 2 für den Fall der doppelten Abtastung. Wenn die IF-Frequenz (fIF) gleich 200 MHz ist, die Chiplänge (N) gleich 128 ist, die Chipgeschwindigkeit (Cchip) gleich 50 Mcps ist, und die doppelte Abtastung (Ms = 2) durchgeführt wird, wird die Anzahl der CDF/Fs abgeleitet durch: (128 × 200 [MHz] × 2) : 50 [Mcps] = 1024
Da in diesem Fall die doppelte Abtastung durchgeführt wird, muss die Abtastfrequenz gleich 400 MHz sein, welche das Doppelte von 200 MHz ist. Die Taktfrequenz des maximalen Betriebs des Korrelators vom Stromadditionstyp gemäß der Erfindung wird durch die Arbeitsgeschwindigkeit jedes CDF/F gesteuert. Die Additionsschaltung übt keinen Einfluss auf die Arbeitsfrequenz aus, selbst wenn die Anzahl von Stufen der CDF/Fs zunimmt. Folglich kann, wenn die Anzahl der CDF/Fs auf ein 1.024 zunimmt, der Hochgeschwindigkeitsbetrieb bis zu 4,46 GHz durchgeführt werden. Die Abtastung bei 400 MHz ist daher möglich. Andererseits wird bei einem herkömmlichen digitalen CMOS·LSI-Anpassungsfilter, selbst wenn der 0,2 μm-Prozess angewendet wird, die Geschwindigkeit in der Additionsschaltung gesteuert, so dass eine Abtastung bei höchstens etwa 100 MHz durchgeführt werden kann.
Wie vorstehend erwähnt ist, können gemäß der Erfindung die folgenden Wirkungen erhalten werden.

(1) Die Erfindung kann einem langen Spreizcode entsprechen.
(2) Die Erfindung kann den Spreizcode leicht ändern und hat eine ausgezeichnete Programmierbarkeit.
(3) Die Erfindung hat eine hohe Arbeitsgeschwindigkeit und kann auch in den Hochfrequenz- und Zwischenfrequenzbändern arbeiten.
(4) Die Erfindung hat einen geringen Leistungsverbrauch, so dass sie für ein tragbares Endgerät geeignet ist.
(5) Es ist kein besonderer Prozess erforderlich, um eine LSI zu bilden, und eine LSI kann durch einen Si-Standardprozess hergestellt werden.

Claims

Codemultiplex-Kommunikationssystem, welches aufweist: eine Empfangsvorrichtung zum Empfangen einer Funkwelle und zum Transformieren der Funkwelle in ein elektrisches Signal; eine Spannungs-/Strom-Wandlervorrichtung (101) zum Umwandeln des elektrischen Signals in ein Stromsignal; eine Stromverzögerungsvorrichtung zum aufeinander folgenden Lesen des elektrischen Signals zu der Zeit eines Taktimpulses; eine Additions- und Subtraktionsvorrichtung (103, 105) zum Addieren und Subtrahieren von Ausgangsströmen der Stromverzögerungsvorrichtung entsprechend einem Spreizcode; und eine Wiedergabevorrichtung zum Wiedergeben eines Übertragungssignals auf der Grundlage eines Ausgangssignals der Additions- und Subtraktionsvorrichtung.
System nach Anspruch 1, bei dem die Empfangsvorrichtung die Funkwelle empfängt und das empfangene Signal in ein Zwischenfrequenzsignal transformiert.
System nach Anspruch 1, bei dem die Empfangsvorrichtung die Funkwelle empfängt und die empfangene Funkwelle in ein Basisbandsignal transformiert.
System nach einem der vorhergehenden Ansprüche, bei dem die Stromverzögerungsvorrichtung durch Strom-Flip-Flops gebildet ist, deren Anzahl das Zweifache der Anzahl von Chips des Spreizcodes ist.
System nach Anspruch 4, bei dem das Strom-Flip-Flop gebildet ist durch serielle Verbindung einer ersten Abtast- und Halteschaltung (SH1) zum Abtasten eines Eingangsstroms an der vorderen Kante eines ersten Taktimpulses (T7) und Halten an der hinteren Kante des ersten Taktimpulses und einer zweiten Abtast- und Halteschaltung (SH2) zum Abtasten eines Eingangsstroms an der vorderen Kante eines zweiten Taktimpulses (T8) und Halten an der hinteren Kante des zweiten Taktimpulses.
System nach einem der vorhergehenden Ansprüche, bei dem die Additions- und Subtraktionsvorrichtung aufweist: eine Spreizcode-Ausgabevorrichtung zum Ausgeben des Spreizcodes; eine Schaltvorrichtung (103) zum Verbinden jedes Ausgangs der Stromverzögerungsvorrichtung mit einem ersten oder zweiten Strompfad für die Addition von Strömen auf der Grundlage eines Ausgangssignals (T12) der Spreizcode-Ausgabevorrichtung; und eine Subtraktionsvorrichtung (105) zum Subtrahieren des Stroms des zweiten Strompfads von dem Strom des ersten Strompfads.
System nach Anspruch 6, bei dem in der Subtraktionsvorrichtung (105) eine erste und eine zweite Stromspiegelschaltung in Reihe verbunden sind, ein Strom (Im) des zweiten Strompfads zu einem Eingangsanschluss (T16) der ersten Stromspiegelschaltung (106) geliefert wird, ein Strom (Ip) des ersten Strompfads zu einem Ausgangsanschluss der ersten Stromspiegelschaltung und ei nem Eingangsanschluss (T15) der zweiten Stromspiegelschaltung geliefert wird, und ein Ausgangssignal an einem Ausgangsanschluss (T17) der zweiten Stromspiegelschaltung erhalten wird.
System nach einem der vorhergehenden Ansprüche, bei dem die Wiedergabevorrichtung aufweist: einen Strom-/Spannungs-Wandler (107) zum Umwandeln eines Ausgangssignals der Additions- und Subtraktionsvorrichtung in ein Spannungssignal; und einen Demodulator (7) zum Wiedergeben des Übertragungssignals durch Integrieren eines Ausgangssignals des Strom-/Spannungs-Wandlers.