DE69633544T2

DE69633544T2 - Erfassungs- und Verfolgungsfilter für Spreizspektrumsignale

Info

Publication number: DE69633544T2
Application number: DE69633544T
Authority: DE
Inventors: Changming Setagaya-ku Zhou; Guoliang Setagaya-ku Shou; Makoto Setagaya-ku Yamamoto; Sunao Setagaya-ku Takatori
Original assignee: Yozan Inc; Sharp Corp
Current assignee: Yozan Inc; Sharp Corp
Priority date: 1995-07-31
Filing date: 1996-07-30
Publication date: 2005-02-24
Anticipated expiration: 2016-07-31
Also published as: EP0757450A2; EP0757450B1; DE69633544D1; US5781584A; EP0757450A3; JPH0946174A

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft eine Filterschaltung, insbesondere eine Filterschaltung für ein Spreizspektrum-Kommunikationssystem für Mobil-Zellenfunk und drahtloses LAN.
HINTERGRUND DER ERFINDUNG
Ein angepasstes Filter ist ein Filter, das die Identifikation zwischen zwei Signalen bestimmt. In der Spreizspektrum-Kommunikation verarbeitet jeder Benutzer, der ein Signal empfängt, das empfangene Signal durch ein angepasstes Filter unter Verwendung eines dem Benutzer zugeteilten Spreizungscodes, um eine Korrelationsspitze für die Erfassung und Verfolgung zu finden.
Nimmt man an, dass ein Spreizungscode d(i) ist, ein Abtastintervall Δt ist, eine Länge des Spreizungscodes N ist, ein empfangenes Signal vor einer Zeit t x(t – iΔt) ist, dann ist ein Korrelationsausgang y(t) des angepassten Filters wie in Formel (1). In Formel (1) ist d(i) eine Datenkette von 1-Bit Daten.
Bei Verwendung eines angepassten Filters war die Größe einer Schaltung groß, weil eine Menge von Multiplikationen durchgeführt werden muss. Um eine Erfassung und Haltung zu finden, war Doppelabtastung höherer Abtastordnung erforderlich, aber die Größe der Schaltung war größer, um sie auszuführen. Ein angepasstes Filter verbrauchte daher eine Menge an elektrischer Leistung, was ein Mangel desselben war. Insbesondere war es ein schwerer Mangel für die Mobilfunk-Kommunikation. Ein gleitender Korrelator ist auch bekannt, der einen Spreizcode durch einen Multiplizierer sequenziell multiplziert. Es brauchte eine ziemlich lange Zeit, um die erste Erfassung zu finden.
JP 06077932 offenbart einen Spreizspektrumempfänger, der Teilkorrelatoren verwendet, um die Anfangserfassung zu erreichen.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung löst die herkömmlichen Probleme und hat die Aufgabe, eine Filter schaltung bereitzustellen, die den Verbrauch an elektrischer Leistung verglichen mit der herkömmlichen Schaltung stark verringert und die erste Erfassung mit ausreichend hoher Geschwindigkeit durchführt.
In einer erfindungsgemäßen Filterschaltung werden ein angepasstes Filter und ein gleitender Korrelator parallel benutzt, das erste Erfassen und Halten wird von einem angepassten Filter ausgeführt, eine Korrelationsoperation wird von einem gleitenden Korrelator ausgeführt, und eine Spannung zur Speisung des angepassten Filters wird abgeschaltet.
Es ist möglich, den Verbrauch an elektrischer Leistung auf ein Minimum zu steuern, und die erste Erfassung erfolgt mit hoher Geschwindigkeit durch die erfindungsgemäße Filterschaltung.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt eine erste Ausführung einer Filterschaltung der vorliegenden Erfindung.
2 zeigt eine Schaltung eines angepassten Filters in der ersten Ausführung.
3 zeigt eine Schaltung eines gleitenden Korrelators in der ersten Ausführung.
4 zeigt eine DLL-Schaltung in der ersten Ausführung.
5 zeigt eine Versorgungsspannungschaltung.
6 zeigt eine Schaltung eines anderen angepassten Filters.
7 zeigt eine Abtast- und Halte-Schaltung in dem angepassten Filter von 6.
8 zeigt eine Schaltung eines Multiplexers in dem angepassten Filter von 6.
9 zeigt eine erste Additionsschaltung in dem angepassten Filter von 6.
10 zeigt eine Schaltung eines invertierten Verstärkungsteils in dem angepassten Filter von 6.
11 zeigt eine Schaltung der zweiten Additionsschaltung in dem angepassten Filter von 6.
12 zeigt eine Schaltung der dritten Additionsschaltung in dem angepassten Filter von 6.
13 zeigt eine der Referenzspannungs-Erzeugungsschaltung in dem angepassten Filter von 6.
BEVORZUGTE AUSFÜHRUNG DER VORLIEGENDEN ERFINDUNG
Im Folgenden wird eine Filterschaltung der vorliegenden Erfindung mit Verweis auf die anliegenden Zeichnungen beschrieben.
In 1 enthält die Filterschaltung ein angepasstes Filter MF, das mit einem Eingangssignal Vi1 verbunden ist, und eine Spitzendetektionsschaltung TH ist mit einem Ausgang des angepassten Filters MF verbunden. Ein Spitzendetektor findet eine Vielzahl von Zeitpunkten, bei denen ein Ausgang des angepassten Filters einen vorbestimmten Pegel eine Zahl von Malen gleich oder kleiner als die Zahl der im folgenden Abschnitt vorgestellten Korrelatoren übersteigt, und gibt ein Signal aus, das den Zeitpunkt zeigt. Der Zeitpunkt der Spitze ist ein Signal des empfangenden Anschlusses und Zeitpunkts, um das Verzögerungssignal zu empfangen.
Ein Eingangssignal Vi1 wird in die Schalter von drei Systemen SW2, SW3 und SW4 und durch sie in gleitende Korrelatoren von drei Systemen SC1, SC2 uns SC3 eingegeben. DLL-(Verzögerungs-Verriegelungsschleifen) Schaltungen als Zeitverfolger DLL1, DLL2 und DLL3 sind mit den folgenden Stufen der gleitenden Korrelatoren SC1 bis SC3 verbunden. Die Rückkopplungssignale (S14, S15 und S16 in Fif. 1) werden in die gleitenden Korrelatoren eingegeben.
Ein Ausgangssignal S11 der Spitzendetektionsschaltung TH wird in eine Steuerung CTRL1 eingegeben, und die Zeitpunkte der gleitenden Korrelatoren SC! bis SC3 werden durch die Steuerung festgesetzt. Die Steuerung schließt und öffnet die Schalter SW2 bis SW4 durch ein Steuersignal S12, und Grund-Timings von DLL1 bis DLL3 werden durch das Steuersignal S13 bestimmt. Das Bestimmen des Grund-Timings bedeutet die Funktion, d(i) einen Offset von d(i + jΔt) zu geben, um die Beziehung zwischen einem Spreizcode d(i) und x(t – iΔt) anzupassen.
Wie in 2 gezeigt, umfasst das angepasste Filter MF eine Vielzahl von seriellen Abtast- und Halte-Schaltungen S und Multiplizierern (durch "x" in 2 gezeigt), die von m1 bis mit die Ausgänge der Abtast- und Halte-Schaltungen multiplizieren. Die Summe der Ausgänge der Multiplizierer wird durch einen Addierer (in 2 durch "Σ" gezeigt) berechnet. Obwohl ein angepasstes Filter eine große Menge an elektrischer Leistung wegen der vielen Abtast- und Halte-Schaltungen, Multiplizierer und Addierer verbraucht, kann der Verbrauch an elektrischer Leistung durch einen Stromschalter verringert werden, der durch ein Signal S17 von der Steuerung CTRL1 gesteuert wird. Wie in 1 gezeigt, wird die Versorgungsspannung VDD des angepassten Filters über einen Versorgungsspannungsschalter SW1 (gezeigt als Repräsentant einer Vielzahl von Versorgungsspannungsschaltern) zugeführt.
Dem gleitenden Korrelator und der DLL-Schaltung werden die Versorgungsspannung über einen Versorgungsspannungsschalter SW1' (repräsentativ für eine Vielzahl von Versorgungsspannungschaltern) zugeführt. Wenn das angepasste Filter erstmals für die Erfassung arbeitet, wird der Versorgungsspannungsschalter geöffnet. Der elektrische Leistungsverbrauch bei der ersten Erfassung kann reduziert werden, und der elektrische Leistungsverbrauch der ganzen Schaltung befindet sich auf dem Minimum.
Wenn die Spitze in den Ausgängen des angepassten Filters erfasst und das Signal S11, das das Grund-Timing zeigt, ausgegeben wird, gibt die Steuerung CTRL das Signal S17 aus, um den Versorgungsspannungsschalter SW1 zu öffnen. Das heißt, das angepasste Filter wird bezüglich der ersten Erfassung benutzt, und Hochgeschwindigkeitsverarbeitung wird dann mittels eines gleitenden Korrelators durchgeführt, und dann wird das angepasste Filter angehalten, nachdem die erste Erfassung vollendet ist. Der Verbrauch an elektrischer Leistung nach der Erfassung wird daher verringert. Zur gleichen Zeit, wenn SW1' leitend ist, werden SW2, SW3 und SW4 geschlossen, und es wird begonnen, Signale in SC1 bis SC3 einzugeben und zu verarbeiten.
Wie in 3 gezeigt, hält ein gleitender Korrelator SC1 einmal ein Eingangssignal Vi3 von einem Schalter SW2 in einer Abtast- und Halte-Schaltung S und gibt es an einen Multiplikationsteil (gezeigt durch "X") aus. Der Multiplikationsteil multipliziert das Eingangssignal mit einem von der DLL1 gelieferten Multiplikator mi(t) und gibt es in ein Tiefpassfilter LPF als als Integrator ein. In dem LPF wird ein Integrationszyklus (Periode von Multiplikationen mit allen Spreizungscodes) von Multiplikationsergebnissen durchgeführt, und das Integrationsergebnis wird als Ausgangssignal Vo12 ausgegeben. Der Multiplikator wird durch die Funktion von Zeit abweichend von dem angepassten Filter gezeigt, um eine subtile Festsetzung von Zeit in der DLL1 zu zeigen. Das Eingangssignal (ein Signal bevor eine Multiplikation durchgeführt wird) wird ein Eingangssignal Vo12' für DLL1 auf dem Timing der Multiplikation, nach einmal gehalten. Da die Strukturen der gleitenden Korrelatoren SC2 uns SC3 die gleichen wie die von SC1 oben sind, wird ihre Beschreibung weggeleaasen. Da die Strukturen der DLL1 bis DLL3 die gleichen sind, wird DLL1 unten beschrieben, und die anderen werden weggelassen.
In 4 umfasst die DLL1 Multiplizierer (gezeigt mit "X"), die parallel ein Signal Vo12' empfangen. Die Ausgänge derselben werden in Tiefpassfilter LPF1 und LFP2 eingegeben. Ihre Struktur ist die gleiche wie der Operationsteil des gleitenden Korrelators. Sie führen eine Korrelationsrechnung auf einem Signal durch, das relativ zu mi(t) subtil verzögert oder vorgerückt ist. Die Ausgänge von LP1 und LP2 werden in quadratische Detektoren DET1 bzw. DET2 eingegeben. Die Differenz der Ausgänge der quadratischen Detektoren wird von einem Addierer (gezeigt durch "+") berechnet. Das Differenzsignal wird durch ein Schleifenfilter LF zur Rauschverminderung geglättet und in einen spannungsgesteuerten Oszillator VCO eingegeben. Der VCO führt eine Phasenregelung von PNG des Spreizungscodegenerators in dem letzten Schritt durch und erzeugt Signale mi(t) zum Anlegen an SC1, mi(t – Δ) um eine Zeit Δ gegenüber mi(t) vorgerückt und mi(t + Δ) um eine Zeit Δ gegenüber mi(t) verzögert. Diese vorgerückten und verzögerten Signale werden in den Multiplizierer eingegeben, und die Verzögerung und das Vorrücken können stets beobachtet werden.
Wie oben erwähnt, ist die Größe der Schaltung eines gleitenden Korrelators und eines Zeitverfolgers zum Abtasten und Halten und Multiplizieren kleiner, und der Verbrauch an elektischer Leistung ist kleiner als der des angepassten Filters. Dem Synchronismus kann durch den Zeitverfolger gefolgt werden. Bei Beginn einer neuen Kommunikation wird die Erfassung durch ein angepasstes Filter erneut gestartet.
In 1 wird ein Versorgungsspannungsschalter in Bezug auf das Ganze eines angepassten Filters gezeigt. Die Zahl von Versorgungsspannungen ist in Anbetracht der Elektrizitätskapazität zu bestimmen. Zum Beispiel sollte in 2 eine Versorgungsspannung für jede Abtast- und Halte-Schaltung und jede Multiplikationsschaltung bereitgestellt werden.
5 zeigt ein Beispiel eines Versorgungsspannungsschalters SW1. Eine Eingangsspannung V5 ist mit einem Drain einer Transistorschaltung T51 verbunden, der alternativ einen Drain und eine Source eines Paares von MOS-Transistoren des n-Typs und p-Typs verbindet. Die Source von T51 ist einem Ausgangsanschluss To5 über einen Dummy-Transistor mit ähnlicher Struktur wie der Transistor T51 verbunden. S17 wird in ein Gate eines NMOS-Transistors der Transistorschaltung T51 eingegeben, und ein durch einen Inverter I5 invertiertes Signal S17 wird in ein Gate eines PMOS-Transistors eingegeben. Wenn S17 auf einem hohen Pegel ist, leitet T51, und wenn es auf einem tiefen Pegel ist, wird T51 von ihm gesperrt. Ein solcher Schalter selbst verbraucht sehr wenig elektrische Leistung und hat wenig Einfluss auf den Gesamtverbrauch an elekrischer Leistung.
Hier wird ein angepasstes Filter mit weiter reduziertem Leistungsverbrauch beschrieben.
In 6 einer angepassten Filterschaltung ist eine Eingangsspannung Vin parallel mit einer Vielzahl von Abtast- und Halte-Schaltungen S/H51 bis S/H56 verbunden. Zwei Arten von Ausgängen H(hoch) und L(tief) werden von jeder Abtast- und Halte-Schaltung erzeugt. Eine Steuerschaltung CTRL ist mit jeder Abtast- und Halte-Schaltung verbunden, um zu steuern, dass Vin in eine der Abtast- und Halte-Schaltungen eingegeben wird.
Entsprechend der Steuerung der Steuerschaltung gibt die Abtast- und Halte-Schaltung ein Eingangssignal in entweder H oder L und eine Referenzspannung V_r in einen anderen ein. Die Route wird entsprechend einem 1-Bit Vorzeichen ausgewählt, das mit einem Eingangssignal zu multiplizieren ist. Die Multiplikation ist bei diesem Schritt vollendet.
Die Abtast- und Halte-Schaltungen S/H51 bis S/H56 sind wie in 7 aufgebaut (S/H51 repräsentiert sie in 7), wobei eine Eingangsspannung Vin mit einem Schalter SW6, der SW1 gleicht, verbunden ist. Ein Ausgang des Schalters SW1 ist mit einem Kondensator C6 verbunden, dessen Ausgang mit einem invertierten Verstärkungsteil AMP6 verbunden ist.
In 10 des invertierten Verstärkungsteils AMP6 wird eine Eingangsspannung V10 in drei serielle Stufen von MOS-Invertern I101, I102 und I103 eingegeben. Ein Ausgang Vo10 des MOS-Inverters der letzten Stufe 1103 ist über einen Rückkopplungskondensator CF10 mit einem Eingang des ersten Inverters I101 verbunden, und folglich wird eine geschlossene Schleifenverstärkung gebildet. Die Kapazität des Rückkopplungskondensators CF10 wird gleich der Gesamtkapazität der mit dem Eingang von CF10 verbundenen kapazitiven Kopplung oder der des Verbindungskondensators gesetzt. Die geschlossene Schleifenverstärkung wird auf –1 festgesetzt.
In dem invertierten Verstärkungsteil AMP6 ist ein Ausgang von I103 über einen geerdeten Kondensator CG10 mit Erde verbunden, und ein Ausgang von I102 ist mit einer Versorgungsspannung und über ein Paar von Symmetrierwiderständen RE101 und RE102 mit Erde verbunden. Durch sie wird unstabile Schwingung der Verstärkungsschaltung, die die Rückkopplungsleitung enthält, verhindert. Da ein Widerstand RE101 und Inverter I101 bis I103 mit der Versorgungspannung über einen Versorgungsspannungsschalter, der durch einen wohl bekannten Analogschalter gebildet wird, verbunden ist, wird der elektrische Leistungsverbrauch durch Öffnen des Versorgungsspannungsschalters reduziert, wenn der AMP6 im Wesentlichen untätig ist.
Ein Ausgang des AMP6 wird in zwei Multiplexer MUX61 und MUX62 eingegeben, an die eine gemeinsame Referenzspannung V_r angeschlossen ist. Wenn SW6 geschlossen wird, wird der Kondensator C6 durch eine elektrische Ladung, die Vin entspricht, aufgeladen, und die Linearität des Ausgangs wird durch die Rückkopplungsfunktion des AMP6 gewährleistet. Wenn der Schalter SW6 danach geöffnet wird, hält die Abtast- und Halte-Schaltung Vin.
Der Schalter SW6 und die Multiplexer MUX61 und MUX62 werden durch Steuersignale S61, S62 und S63 gesteuert. S61 schließt den Schalter SW6 einmal und öffnet dann SW6 bei dem Timing zum Eingeben einer Eingangsspannung. S62 und S63 sind einander umgekehrte Signale. Wenn einer der Multiplexer Vin ausgibt, gibt der andere V_r aus. Der MUX61 erzeugt einen Ausgang von H(hoch), und der MUX62 erzeugt einen Ausgang von L(tief). H und L entsprechen Spreizungscodes "1" bzw. "–1 ". Wenn "1" bei einer Zeit mit einer Ausgangsspannung multipliziert wird, wird Vin vom MUX61 ausgegeben, und wenn "–1" multipliziert wird, wird Vin vom MUX62 ausgegeben.
In 8 enthält der Multiplexer MUX61 Transistorschaltungen T81 und T82, bei denen ein Paar von PMOS- und NMOS-Transistoren miteinander verbunden sind. Eine Eingangsspannung V8 und die Referenzspannung V_r sind mit den Drains von T81 bzw. T82 verbunden. Ein Signal S8 wird in das Gate des NMOS eingegeben, und ein durch einen Inverter I8 invertiertes Signal von S8 wird in das Gate des PMOS der Transistorschaltung T81 eingegeben. S8 wird in das Gate des PMOS eingegeben, und das invertierte Signal wird in das Gate des NMOS der Transistorschaltung T82 eingegeben. Die Sourcen von T81 und T82 sind mit einem gemeinsamen Ausgangsanschluss To8 verbunden. Wenn S8 hoch ist, wird V8 von To8 ausgegeben, und wenn es tief ist, wird V_r von To8 in dem obigen Multiplexer ausgegeben.
Das Signal S62 entspricht dem Spreizungscode. Wenn S62 = 1, wird 1 × Vin = Vin an AD1p ausgegeben. Zur gleichen Zeit ist S63 –1, und ein Ausgang V_r, die 0 entspricht, wird an AD1m ausgegeben. Wenn S62 = –1, wird Vr, die 0 entspricht, an AD1p ausgegeben. Zu dieser Zeit ist S63 +1, und ein Ausgang 1 × Vin = Vin wird an AD1m ausgegeben. Der Spreizungscode ist für einen Satz von Eingangssignalen zu einem Zeitpunkt konstant. Zum Zeitpunkt des Eingebens eines neuen Signals wird ein neues Signal anstelle des ältesten Siggnals eingegeben. Bei der Eingabe ist die Beziehung zwischen den Schaltungen S/H51 bis S/H56 und den Daten d(i) verschoben, und die Steuerschaltung verschiebt daher d(i) relativ zu den Abtast- und Halte-Schaltungen. Wenn die Codesequenz für S/H51 bis S/H56 nicht verschoben ist, wird ein Signal (Daten) zwischen (S/H)s übertragen, und ein Fehler wird bei der Übertragung verursacht. Das heißt, es ist wirksam, einen Code zu verschieben, um ei nen Fehler bei der Datenübertragung zu verhindern.
Die Akkumulation in der Formel (1) wird durch die Additionsteile AD1p, AD1m, AD52 und AD53 ausgeführt, wobei die Ausgangsspannungen VH und VL jeder Abtast- und Halte-Schaltung in AD53 bzw. AD52 akkumuliert werden. Diese Akkumulationen werden nicht direkt ausgeführt. Durch Teilen der Schaltungen S/H51 bis S/H56 in eine Vielzahl von Gruppen, werden die Ausgänge VH und VL einmal in AD1p und AD1m in jeder Gruppe akkumuliert. Alle Ausgänge von AD1p zum Akkumulieren von VH werden in AD52 eingegeben, und alle Ausgänge von AD1m zum Akkumukieren von VL werden in AD53 eingegeben. In 6 sind sechs (S/H)s 51 bis 56 gezeigt, die in drei Gruppen geteilt sind. Im Allgemeinen umfasst ein Spreizungscode hundert oder mehr Bits, und Abtast- und Halte-Schaltungen werden in einer Zahl bereitgestellt, die der Zahl der Bits entspricht.
Wie in 9 gezeigt umfasst der Additionsteil AD1p (AD1m ist gleich) eine kapazitive Kopplung CP9 mit Kondensatoren C91, C92 und C93 in einer Zahl, die der Zahl von Abtast- und Halte-Schaltungen entspricht. Eine normalisierte Addition wird in CP9 durchgeführt. Der Ausgang von CP9 ist mit AMP9, der wie AMP6 ist, verbunden und wird als eine Ausgangsspannung Vo0 mit einer guten Linearität ausgegeben.
Wie in 11 gezeigt enthält der Additionsteil AD52 eine kapazitive Kopplung CP10 mit Kondensatoren C101 und C102 entsprechend AD1p und AD1m, die mit ihnen verbunden sind. Ein Ausgang der normalisierten Addition von AD52 ist mit dem invertierten Verstärkungsteil AMP10, der AMP6 gleicht, verbunden. Ein Ausgang von CP10 wird im Ausgang von AMP10 mit guter Linearität erzeugt. Hier ist festgelegt, dass V101 und V102 die Spannungen bezüglich einer Basis der Referenzspannung V_r sind, und C101 = C102 = CF10/2.
Wie in 12 gezeigt enthält der Additionsteil AD53 eine kapazitive Kopplung CP11 mit Kondensatoren C111, 112 und C113 entsperechend den Additionsteilen AD1p oder AD1 m und AD52. Ein Ausgang von AD53 ist mit einem invertierten Verstärkungsteil AMP11, der AMP6 gleicht, verbunden. Ein Ausgang der normalisierten Addition von CP11 wird im Ausgang von AMP11 mit guter Linearität erzeugt. Hier ist definiert, dass C111 = C112 = C113/2 = CF11/2 sind. Das Gewicht von C113 ist als das Zweifache von C111 und C112 festgelegt. Dies ist, um den Einfluss der Normalisierung in AD52 zu verringern (auf nicht-normalisierte V111 und V112 abzugleichen). Es wird verhindert, dass die Maximalspannung die Versorgungsspannung durch die obige Normalisierung übersteigt.
Die Referenzspannung V_r wird von einer Referenzspannungs-Erzeugungsschaltung Vref in
13 erzeugt. Die Referenzspannungs-Erzeugungsschaltung enthält drei Stufen von seriellen Invertern I15, I16 und I17, und ein Ausgang der letzten Stufe wird zu dem Eingang der ersten Stufe zurückgeführt. Ähnlich den Additionsteilen wird wird unstabile Schwingung durch einen geerdeten Kondensator CG12 und Ausgleichswiderstände RE121 und R122 verhindert. Der Ausgang der Referenzspannungsschaltung konvergiert in einem stabilen Punkt, bei dem eine Eingangs- und Ausgangsspannung einander gleich sind, und jede Referenzspannung kann durch Verändern der Schwelle jedes Inverters erzeugt werden. Gewöhnlich wird in vielen Fällen festgelegt, dass Vr = Vdd/2, um den Dynamikbereich in beiden Richtungen von plus und minus groß genug zu halten. Hier ist Vdd die Versorgungsspannung der MOS-Inverter.
Was die obige angepasste Filterschaltung betrifft, wird die Größe der Schaltung verglichen mit einer herkömmlichen stark verringert, und die Verarbeitungsgeschwindigkeit ist aufgrund der parallelen Multiplikation und Addition hoch. Da die Eingänge und Ausgänge der Abtast- und Halte-Schaltungen und der Additionsteile alles Spannungssignale sind, ist der Verbrauch an elektrischer Leistung niedrig.
In der erfindungsgemäßen Filterschaltung werden ein angepasstes Filter und ein gleitender Korrelator parallel verwendet. Die erste Erfassung wird durch ein angepasstes Filter ausgeführt, eine Korrelationsoperation wird durch einen gleitenden Korrelator ausgeführt, und eine Spannung zum Versorgen des angepassten Filters wird abgeschaltet. Es ist daher möglich, den Verbrauch von elektrischer Leistung auf einem Minimum zu halten, und die erste Erfassung erfolgt mit hoher Geschwindigkeit durch die erfindungsgemäße Filterschaltung.

Claims

Filterschaltung, die umfasst: i) ein angepasstes Filter (MF), das mit einem Eingangssignal verbunden ist; ii) eine Vielzahl von gleitenden Korrelatoren (SC1, SC2, SC3), die mit dem Eingangssignal parallel zu dem angepassten Filter verbunden sind; iii) eine Timing-Erfassungsschaltung (TH) zum Erfassen von Timings, wenn ein Ausgang des angepassten Filters (MF) einen vorbestimmten Pegel eine Zahl von Malen erreicht, die gleich oder kleiner ist als die Zahl der gleitenden Korrelatoren (SC1, SC2, SC3); iv) eine Steuereinheit (CTRL1) zum Festsetzen des Timings einer Multiplikation jedes der gleitenden Korrelatoren (SC1, SC2, SC3), im Folgenden Grundtiming genannt, entsprechend einem Ausgang der Timing-Erfassungsschaltung (TH); v) Zeitverfolger (DLL1, DLL2, DLL3), an die Grundtimings durch die Steuereinheit (CTRL1) übergeben werden, wobei die Grundtimings der Multiplikation des gleitenden Korrelators entsprechend einem Ausgang der gleitenden Korrelatoren (SC1, SC2, SC3) fein eingestellt werden, und vi) einen Spannungsversorgungsschalter (SW1) zum Anhalten einer Operation des angepassten Filters (MF), nachdem die von der Timing-Erfassungsschaltung (TH) durchgeführte Timing-Erfassung vollendet ist.
Filterschaltung nach Anspruch 1, die weiter einen zweiten Spannungsversorgungsschalter (SW2, SW3, SW4) umfasst, der Operationen der gleitenden Korrelatoren und der Zeitverfolger (DLL1, DLL2, DLL3) während des Betriebs des angepassten Filters (MF) anhält.