-
GEBIET DER ERFINDUNG
-
Die vorliegende Erfindung bezieht
sich auf die Datenerfassung und digitale Datenverarbeitungssysteme
und insbesondere auf Lesekanäle
für in Massenspeichern
gespeicherte Daten.
-
HINTERGRUND
DER ERFINDUNG
-
In den letzten Jahren hat der Massenspeichermarkt
ein enormes Wachstum insbesondere in dem Bereich der magnetischen
Platten erfahren; die fortlaufende Forderung nach immer mehr Speicherkapazität und nach
immer größerer Geschwindigkeit der
Datenverarbeitung hat die Hersteller bewogen immer mehr Mittel in
einem starken Wettbewerb unterworfen und sich rasch entwiekelnden
Markt zu investieren.
-
Die Einführung der digitalen Verarbeitung von
Signalen, die von gelesenen Signalen stammen, hat eine be merkenswerte
Zunahme der linearen Speicherdichte bestimmt.
-
Beispielsweise basieren die Techniken
zum Speichern von Daten auf magnetischen Unterlagen auf der Fähigkeit
von ferromagnetischen Materialien, in der Richtung des angelegten
magnetischen Feldes vorgespannt zu bleiben, selbst wenn das magnetische
Feld nicht länger
angelegt ist. Die Daten werden gespeichert, indem die Richtung der
Magnetisierung auf der Platte entweder invertiert oder nicht invertiert wird.
Während
einer Lesephase offenbart die Anwesenheit oder Abwesenheit in einem
bestimmten Augenblick eines Übergangs
des magnetischen Flusses die Datenfolge.
-
Aufgrund derselben Eigenschaften
der magnetischen Unterlagen muss, um die lineare Speicherdichte
zu erhöhen,
der Abstand zwischen zwei benachbarten Übergängen verringert werden.
-
Schließlich wird eine Zwischensymbol-Interferenz
(oder kurz ISI) unvermeidbar.
-
Das Problem einer korrekten Erfassung
von durch ISI und durch Rauschen beeinträchtigten Symbolen ist nicht
auf magnetische Platten beschränkt; tatsächlich kann
es auch bei ähnlichen
Massenspeichern auftreten. Allgemein stellt es das Hauptproblem
in Datenübertragungskanälen dar,
von denen die Lesekanäle
von Plattenlaufwerken (HDD) nur ein wichtiges Beispiel darstellen.
-
Die Bemühungen, das Problem der ISI
zu überwinden,
haben zu der Entwicklung und Verwendung von speziellen Kodiertechniken
geführt,
wie der so genannten Teilantwort(PR)-Signalisierung.
-
Diese Kodiertechniken basieren auf
der Tatsache, dass, wenn die ISI bei den übertragenen Daten bekannt ist,
sie während
des Empfangs berücksichtigt
werden kann und die korrekte Folge der ursprünglichen Taten zuverlässig rekonstruiert
werden kann.
-
Durch Annahme der Abtastung des von
einem Leseaufnehmer stammenden Signals mit einem mit dem Schreibtakt
synchronen Takt ist es durch die Verwendung von besonderen Algorithmen
der maximalen Wahrscheinlich (oder kurz ML) möglich, die wahrscheinlichste
Datenfolge zu erhalten, die wirksam von der Speicherunterlage gelesen
wurde.
-
Durch Kombinieren der PR-Technik
mit ML-Verfahren werden die so genannten PRML-Systeme implementiert.
-
Die PRML-Dekodiertechniken arbeiten
mit einer Folge von Abtastungen und die Algorithmen sind digital
implementiert.
-
Die Elektronik eines Lese/Schreibkanals muss
eine hohe Geschwindigkeit sicherstellen, und für einige Funktionen wie z.
B. die Takterzeugung ist auch eine sehr hohe Genauigkeit zwingend.
Die erforderlichen Schaltungen sind von unterschiedlicher Art: analoge
und digitale Filter, A/D-Wandler und spannungsgesteuerte Osziliatoren
(VCO) mit geringem Zittern sind die bemerkenswertesten.
-
Darüber hinaus ist es während einer
Lesephase erforderlich, eine Schnittstelle mit den Leseköpfen durch
rauscharme Breitbandverstärker
zu bilden.
-
Während
einer Schreibphase muss für
den Fall einer magnetischen Unterlage der Schreibkopf mit einem
relativ hohen Strom betrieben werden.
-
Heutzutage wurde ein Lese/Schreib-Kanal mit
einer relativen Standardarchitektur noch nicht eingerichtet. Verschiedene
Lösungen
wurden vorgeschlagen, um dem Erfordernis einer höheren Geschwindigkeit und Speicherdichte
zu genügen
Lösungen,
die von einem vollständig
analogen Versuch bis zu einem vollständig digitalen Versuch reichen.
-
Die Elektronik einer HDD- oder ähnlichen Vorrichtung
erfordert sowohl eine analoge als auch eine digitale Funktionalität. Herstellungsgründe wie die
Standardisierung des Entwurfs und die Anpassungsfähigkeit
zwischen unterschiedlichen Technologien fördern die Implementierung in
der digitalen Domäne
der Funktionen, die historisch mit analogen Schaltungen implementiert
wurden.
-
Im Allgemeinen ist der analoge Part
der genauen Erzeugung von Zeitsignalen für Schreiben und Lesen und die
Schnittstellen mit den Köpfen (Pre-Amp.
VGA, MRA, LPF, OFFSET-STAGE, ATOD, VCO, usw.) bestimmt, der digitale
Teil ist für die
Verarbeitung von Daten und die Kommunikation mit einem Datenbus
des Systems (digitale Filter, Detektor für maximale Wahrscheinlichkeit,
Kodierer-Dekodierer, usw.) bestimmt.
-
Beispielhaft ist ein typisches Funktionsschema
eines Einzelstrom-HDD-Lesekanals mit digitaler Verarbeitung von
Daten in Fig. dargestellt.
-
Wie in dem Beispiel nach 1 gezeigt ist, enthalten
Lesekanäle
immer Steuerschaltungen mit automatischer Verstärkung (AGC), die durch einen Verstärker mit
variabler Verstärkung
implementiert werden, der mittels eines bestimmten Digital/Analog-Wandlers
DRC_VGA durch die digitale Verarbeitungsschaltung, die stromabwärts des
Analog/Digital-Schalters, oder kurz ATOD, befindet, gesteuert wird,
um die Amplitude des zu dem Eingang des Wandlers geführten Signals
konstant zu halten.
-
Im Fall einer magnetischen Unterlage
wie bei einem HDD eliminiert oder schwächt in jedem Fall entscheidend
der magnetische Widerstandsasymmetrie(MRA)-Block die zweite Harmonische
(das ist der Beitrag des Ausdrucks α*x2)
des eingegebenen Analogsignals, das von dem Lesekopf MR stammt. Selbst
diese korrigierende Operation des Signalspektrums wird dynamisch
gesteuert durch einen ausschließlich
zugeordneten Digital/Analog-Wandler DAC_MRA.
-
Die Entzerrung des Signals wird durch
das Tiefpassfilter LPF durchgeführt,
die die Grenzfrequenz steu- ert, durch den DAC_FC-Wandler, und die
Verstärkung
durch den DAC_BOOST-Wandler, welche analoge Steuersignale der Übertragungsfunktion
des Tiefpassfilters LPF in digitale Befehle (Word_FC und Word_Boost)
umwandeln.
-
In Kaskade mit dem Entzerrungs-Tiefpassfilter
LPF ist eine OFFSET STAGE vorgesehen, die die Versetzung des in
dem ATOD-Block vorhandenen Digital/Analog-Wandlers kompensiert.
Selbst in diesem Fall gibt es eine Steuerschleife zum Kompensieren der
Versetzung, implementiert durch den DIGITAL POST PROCESSING-Block
und den DAC_OFF-Wandler.
-
Darüber hinaus hält der DIGITAL
POST PROCESSING-Block einen korrekten Abtastsynchronismus durch
den ATOD- Block aufrecht
mittels der durch den DAC-Wandler und die spannungsgesteuerten Oszillator
VCO implementierten Steuerung.
-
Das vorbeschriebene System hat mehrere Nachteile:
-
- – die
digitale Datenverarbeitung nach der Umwandlung findet bei voller
Geschwindigkeit statt, wodurch die maximale Frequenz begrenzt wird,
die das System für
eine bestimmte verfügbare
Technologie erreichen kann;
- – auch
der ATOD-Block arbeitet bei voller Geschwindigkeit und stellt einen
echten Engpass für
die gesamte Architektur in Bezug auf die maximal möglichte
Frequenz, den Stromverbrauch und das in dem analogen Bereich erzeugte
Rauschen dar.
-
Um die vorgenannten Nachteile zu überwinden
oder abzuschwächen
wurde eine neue Lesekanalarchitektur vorgeschlagen, wie n 2 gezeigt ist, bei der die digitale Verarbeitung
nach der Umwandlung an zwei unterschiedlichen Strömen durchgeführt wird,
einer für
die geradzahligen Bits und der andere für die ungeradzahligen Bits,
mittels einer Zeitverschachtelungstechnik, wie im Einzelnen in dem
Teilschema nach 3 dargestellt ist.
-
Gemäß diesem Verfahren arbeiten
sowohl der digitale Verarbeitungsblock, DIGITAL Post Processing,
und der zeitverschachtelte Wandler, INTERLEAVED ATOD, mit der halben
Geschwindigkeit, wodurch die Möglichkeit
zur Erzielung eines verbesserten Leistungsvermögens geboten wird.
-
Eine Architektur dieses Typs ist
im Einzelnen be schrieben in dem Artikel: "A 200-Msamples/s Trellis-Coded PRML Read/Write
Channel with Analog Adaptive Equalizer and Digital Servo", IEEE
Journal of Solid-State
Circuits, Band 32; Nr. 11, November 1997.
-
Im Wesentlichen beruht die Architektur
nach 2 auf der Versendung eines INTERLEAVED ATOD-Wandlers,
dessen Struktur in 3 gezeigt ist.
-
In der Praxis ist die Struktur aus
zwei verschiedenen identischen Komparatoren zusammengesetzt, ATOD_EVEN
und ATOD_ODD, die den Datenstrom in zwei digitale Ausgangsströme teilen,
einen für
geradzahlige Bits, EVEN_S, und den anderen für ungeradzahlige Bits, ODD_S.
-
Im Allgemeinen ist der Kompromiss
bei Zeitverschachtelungslösungen
eine Zunahme der Schaltungskomplexität und folglich der von dem
Wandler auf dem Silizium eingenommenen Fläche.
-
Die durch Einführung einer Parallelschaltung des
Signalpfades erhaltene Zunahme des Durchsatzes bietet auf der einen
Seite unbestrittene Vorteile, da sie die feste Verbindung zwischen
der durch eine Schaltung erhältlichen
maximalen Geschwindigkeit und den ihr durch die Technologie auferlegten
Grenzen bricht (Grenzfrequenz von Transistoren, Einstellzeit des
Verstärkers
usw.), und führt
auf der anderen Seite Probleme ein, die mit der Sicherung einer
irgendwie perfekten Pfadanpassung verbunden sind.
-
Die Existenz von Fehlanpassungen
der Verstärkung,
der Versetzung und/oder der Zeitgebung überträgt sich selbst in eine Zunahme
der mittleren Fehlerenergie (oder des Rauschens) und/oder in das Auftreten
von flüchtigen
Mustern in der Frequenzdomäne,
die in das Signalband fallen können
und dieses Verzerren, wie in dem Artikel "Time Interleaved Converter
Arrays", IEEE Journal of Solid-State Circuits, Band SC-15, Nr. 6,
Dezember 1980, demonstriert ist.
-
AUFGABE UND
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es wurde nun gefunden, dass eine übermäßige Verbesserung
des Leistungsvermögens
eines Lesekanals erhalten werden kann durch Verwendung von zwei
verschiedenen Versetzungskompensationsschaltungen für die beiden
ATOD-Wandler, die verwendet werden zur Implementierung einer Einzelpfad-Parallelschaltung
in einem zeitverschachtelten Wandler, wobei jeder unabhängig durch
die Nachverarbeitungsschaltung mittels eines jeweiligen Digital/Analog-Wandlers
gesteuert wird.
-
Das Auftreten von flüchtigen
Mustern in der Frequenzdomäne,
die von Versetzungs-Fehlanpassungen stammen, welche zwischen dem
Digital/Analog-Wandler des ATOD-Wandlers
des Signalpfades für
die geradzahligen Bits und denen des Digital/Analog-Wandlers des
ATOD-Wandlers des
Signalpfades für
die ungeradzahligen Bist auftreten können, wird wirksam verhindert
durch Duplizieren der Kompensationselemente und voneinander unabhängige Steuerung.
-
Insbesondere wird die Erzeugung nicht
korrelierten Mustern in dem Signalspektrum, typischerweise gebildet
durch Linienentsprechend Vielfachen von Fs/2, die das Leistungsvermögen des
gesamten Lesekanals verschlechtern würde, verhindert, unter Berücksichtigung,
dass der Wandler bei einer typischen Anwendung wie der eines modernen
HDD oberhalb der Nyquist-Frequenz
arbeitet.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
1 zeigt,
wie bereits erwähnt
wurde, die Architektur eines Lesekanals für ein Einzelstrom-HDD mit digitaler
Nachverarbeitung.
-
2 zeigt,
wie bereits erwähnt
wurde, die Architektur eines Lesekanals für ein HDD mit geteilten Strömen mit
digitaler Nachverarbeitung, welcher ein zeitverschachteltes ATOD
verwendet.
-
3 zeigt,
wie bereits erwähnt
wurde, die innere Struktur eines zeitverschachtelten ATOD-Wandlers:
-
4 zeigt
die Architektur eines Lesekanals für ein HDD mit geteiltem Strom,
der gemäß der vorliegenden
Erfindung modifiziert wurde.
-
5 ist
ein detailliertes Diagramm des zeitverschachtelten ATOD-Wandlers
und der verdoppelten Kompensationsschaltungen für die Versetzungen der beiden
Signalpfade.
-
BESCHREIBUNG EINES AUSFÜHRUNGSBEISPIELS
-
Gemäß den 4 und 5 wird
der INTERLEAVED ATOD-Wandler
durch zwei identische Analog/Digital-Wandler gebildet, der eine,
ATOD_EVEN, für
den Signalpfad der geradzahligen Bits, EVEN_S und der andere, ATOD_ODD
für den
Signalpfad der ungeradzahligen Bits, ODD_S.
-
Die beiden Wandler ATOD EVEN und
ATOD ODD, arbeiten parallel und vorteilhaft bei einer Taktfrequenz
mit halber Geschwindigkeit.
-
Gemäß der Erfindung wird die Versetzung des
Digital/Analog-Wandlers, der in jedem der beiden Analog/Digital-Wandler
ATOD_EVEN und ATOD_ODD enthalten ist, unabhängig kompensiert durch eine
jeweilige Schleife, jeweils zusammengesetzt aus einer Vers etzungskompensationsstufe, OFFSET_EVEN_STAGE
bzw. OFF-SET_ODD_STAGE,
gesteuert durch den digitalen Nachverarbeitungsblock, DIGITAL Post-Processing,
durch einen jeweils zugeordneten Digital/Analog-Wandler, DAC_OFF_E
bzw. DAC_OFF_O.