DE69806275T2

DE69806275T2 - Ein prüf-schnittstellensystem zur ansteuerung von betriebspeichervorrichtungen

Info

Publication number: DE69806275T2
Application number: DE69806275T
Authority: DE
Inventors: Roger Deas; Vyacheslav Leonidovich Stepanov
Original assignee: Acuid Corp Guernsey Ltd
Current assignee: Acuid Corp Guernsey Ltd
Priority date: 1998-12-10
Filing date: 1998-12-10
Publication date: 2003-02-27
Anticipated expiration: 2018-12-11
Also published as: AU2964999A; EP1137953A1; DE69806275D1; EP1137953B1; WO2000034797A1

Description

Technisches Gebiet

Die vorliegende Erfindung betrifft das Gebiet automatischer Prüfeinrichtungen (ATE - für engl. automatic test equipment) zum Prüfen von Speicherbauelementen, genauer gesagt eine Vorrichtung, z. B. ein Prüfgerät, zum Prüfen und Messen der Leistungsfähigkeit von Halbleiterspeichern, wobei diese Vorrichtung speziell für das Prüfen von Hochgeschwindigkeitsspeicherbauelementen wie etwa Speicherbauelementen im Stromtreibermodus, zum Beispiel Rambus-Bauelementen geeignet ist.
Die vorliegende Erfindung ist insbesondere auf eine preiswerte Schnittstellenanordnung für Prüfeinrichtungen anwendbar, welche in der Lage ist, ein hohes Kompatibilitätsniveau mit Rambus-Speichern im Strommodus bereitzustellen und eine Durchführung von Hochgeschwindigkeitsprüfprozeduren bei Frequenzen genau innerhalb des gesamten Arbeitsbereichs von Rambus-Bauelementen zu erlauben.

Hintergrund der Erfindung

Prüfsysteme, welche zum Prüfen von Speicherbauelementen verwendet werden, sollten in der Lage sein, jede neue Generation von Speicherbauelementen mit der maximalen Geschwindigkeit des neuen Bauelements zu prüfen. Wenn die jüngste Generation von Speicherbauelementen hergestellt wird, sollte ein Prüfsystem, welches zum Prüfen dieser neuen Speicherbauelemente in der Lage ist, zur Verfügung stehen.
Derzeit wird eine neue Generation von Hochgeschwindigkeitsspeicherbauelementen entwickelt, welche Treiber im Strommodus einsetzen. Zum Beispiel schließt Rambus eine Speicherkanalspezifikation und eine zugehörige DRAM- Technologie, welche eine erhöhte Leistungsfähigkeit gegenüber vorherigen Speicheranordnungsauslegungen bereitstellt, ein, wobei Datenübertragungsbandbreiten von bis zu 1,8 Gbyte pro Sekunde angeboten werden. Die Rambus- Speicherspezifikation schließt einen 9- oder 18-Bit-Datenpfad, Adreß- und verschiedene Steuersignale ein.
Ein charakteristisches Merkmal der Rambus-Spezifikation, welches neue Probleme für das Prüfen aufwirft, ist, daß sich der Signalpegel von Rambus-Speichern von dem Industriestandard herkömmlicher Speicher unterscheidet; das Rambus-Signalisierungsniveau (RSL - für engl. Rambus Signalling Level) arbeitet bei Datenraten von bis zu 800 MHz, während herkömmliche Signalpegel typischerweise weniger als 100 MHz und üblicherweise zwischen 20 und 60 MHz betragen. Daher sind nun spezielle Prüfgerätschnittstellenanordnungen erforderlich, welche in der Lage sind, sowohl mit RSL als auch herkömmlichen Signalpegeln zu arbeiten. Eine andere Schwierigkeit, welche mit dem Prüfen dieser neuen Generation von Speicherbauelementen verbunden ist, liegt darin, daß herkömmliche Halbleiterbauelemente typischerweise Treiber im Spannungsmodus verwenden, während Speicher wie etwa Rambus Treiber im Strommodus verwenden.
Um Hochgeschwindigkeitsspeicher wie etwa Rambus zu prüfen, müssen Schnittstellenbauelemente nicht nur mit Hochfrequenzsignalpegeln kompatibel sein, sondern auch einen Stromtreibermodus bereitstellen.
In der US 5,355,391 wurden ein Hochgeschwindigkeitsbus im Strommodus und ein Busempfänger zum Anschließen integrierter Schaltkreise beschrieben. Das bekannte System arbeitet unter Verwendung von Signalen kleinen Hubs, welche eine effiziente Implementierung von Strommodustreibern für niedrige Impedanzsignale ermöglichen. Gemäß der bekannten technischen Lösung werden bevorzugt logische Pegel kleinen Hubs, z. B. von VoH (2,5 Volt) und VOL (2,0 Volt), welche durch integrierte CMOS-Schaltkreise bereitgestellt werden, verwendet.
Eine bekannte Erfindung, welche die oben beschriebene CMOS-Technologie umsetzt, ist eine Direct-Rambus-ASIC- Cell (RAC) (Rambus® ASIC Cell, Product Summary, Rambus Inc., California, USA), welche in ASIC-Auslegungen verwendet werden, um die Kernlogik eines CMOS-ASIC-Bauelements mit einem Hochgeschwindigkeits-Rambus-Kanal zu verbinden. Die Direct-RAC wandelt die Rambus-Signalpegel hoher Geschwindigkeit auf dem Rambus-Kanal in CMOS-Pegel geringerer Geschwindigkeit um, welche von dem ASIC-Entwicklern verwendet werden. Sie führt ein Packen und Entpacken hochfrequenter Datenpakete in längere und synchrone 128-Bit-Datenworte durch. Obwohl Rambus-RAC flexibel genug ist, um für verschiedene Implementierungen verwendet zu werden, ist sie in einer Produktion in kleinem Umfang nicht kosteneffektiv.
Es wurden Versuche unternommen, das Problem eines Bereitstellens einer Hochgeschwindigkeitsdatenübertragung in Prüfeinrichtungen zu lösen, um zu dem durch Rambus- Technologie angebotenen Hochgeschwindigkeitsverhalten zu passen. In der US 5,463,643 wird zum Beispiel eine spezielle Technik beschrieben, durch welche Daten zwischen mehreren Laufwerken aufgeteilt werden, wobei ein Datenstromaustrag erlaubt wird, welcher um ein mehrfaches schneller ist als es unter Verwendung eines einzelnen Laufwerks möglich ist, und welche eine Fehlerkorrektur für Speicheranordnungen auf Rambus-Basis bereitstellt. Allerdings erfordert diese Lösung eine Menge zusätzlicher Ausrüstung, welche in bestimmten Anwendungen nachteilig sein kann.
Eine andere Lösung, welche in US 5,794,175 beschrieben wird, besteht darin, auf Hochgeschwindigkeitsspeicher bei niedrigen Frequenzen von 100 MHz oder weniger zuzugreifen, wodurch die Notwendigkeit, Hochgeschwindigkeitsschnittstellenbauelemente zu verwenden, vermieden wird. Allerdings kann diese Technik keine adäquate Information über die Leistungsfähigkeit von Hochgeschwindigkeitsspeichern bereitstellen, da diese Frequenzen unterhalb deren Arbeitsbereich liegen.
Somit kommen jüngere Entwicklungen in der Halbleitertechnologie einerseits und die Begrenzungen herkömmlicher Prüfeinrichtungen andererseits zusammen, um ein Bedürfnis nach einer kosteneffektiven Prüfgerätschnittstelle hoher Geschwindigkeit zu schaffen, welches sowohl mit Stromtreibermodi kompatibel und in der Lage ist, eine zuverlässige Hochgeschwindigkeitsdatenübertragung bei hohen Frequenzen, zum Beispiel innerhalb des Rambus-Signalisierungsniveaus bereitzustellen.

Offenbarung der Erfindung

Es ist eine Aufgabe der vorliegenden Erfindung, eine Hochgeschwindigkeitsschnittstelle zwischen einem Prüfgerät und einem in Prüfung befindlichen Speicherbauelement (DUT - für engl. "device under test") hoher Geschwindigkeit bereitzustellen, sodaß das Prüfgerät echte Information über die Arbeitsfähigkeiten des DUT zu erhalten, wenn es bei hohen Frequenzen, zum Beispiel den in der Rambus-Speicherbauelementspezifikation ausgegebenen Frequenzen, arbeitet.
Es ist auch eine Aufgabe der vorliegenden Erfindung, einen Hochgeschwindigkeitstreiber für Strombetrieb zum Übertragen von Daten bei hohen Frequenzen, zum Beispiel den in der Rambus-Speicherspezifikation ausgegebenen Frequenzen, an ein in Test befindliches Bauelement, zum Beispiel einen Rambus-Speicher, bereitzustellen.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß die vorgeschlagene Prüfgerätschnittstelle kompakt und leichtgewichtig hergestellt werden kann, sodaß sie in einem Prüfkopf untergebracht werden kann. Ein weiterer Vorteil besteht darin, daß gemäß der vorliegenden Erfindung, wonach die Prüfgerätschnittstellenanordnung in dem Testkopf angeordnet ist, der Signalweg zu und/oder von dem DUT verkürzt ist, wodurch eine übermäßige Störung des Zeitsignals vermieden, die Notwendigkeit eines Kalibrierens des Zeitversatzes teilweise vermieden und die Prüfgenauigkeit verbessert wird. Ein weiterer Vorteil der vorgeschlagenen Erfindung besteht darin, daß, verglichen mit herkömmlichen universellen Prüfanordnungen unter Verwendung teurer Vielzwecktreiber und Empfänger (z. B. US 5,794,175), die Gesamtanordnung in hohem Maße vereinfacht und die Kosten in hohem Maße reduziert sind. Unter Verwendung von beispielsweise Standard-ECL-Bauelementen als Komponenten für die Implementierung von Empfänger und Treiber des Prüfgeräts können die Kosten der Prüfgerätschnittstelle minimiert werden, während die Geschwindigkeit und Genauigkeit, mit welcher Eingangs- und Ausgangsdaten übertragen werden, auf dem gewünschten Niveau gehalten werden. Der wichtige Vorteil der vorgeschlagenen Anordnung besteht auch darin, daß sie es erlaubt, hohe Frequenzen von bis zu 800 MHz und mehr zu verwenden, wenn Rambus-Speicherbauelemente geprüft werden. Dies ist insbesondere deshalb wichtig, weil verschiedene Charakteristiken des Betriebs von Rambus-Bauelementen nur aufgedeckt werden können, wenn das Bauelement mit seinen spezifischen Arbeitsfrequenzen arbeitet, da eine Signalfrequenz die Genauigkeit der Datenübertragung beeinflußt.
Die Substanz der vorliegenden Erfindung ist eine Prüfgerätschnittstellenanordnung zum Bereitstellen einer Hochgeschwindigkeitssignalübertragung zu und von einem synchronen Hochgeschwindigkeitsspeicherbauelement, wobei die Anordnung einen Treiber zum Erzeugen und Übertragen von Eingangsdaten an ein Speicherbauelement und einen Empfänger zum Empfangen und Vergleichen von Ausgangsdaten, welche von dem Speicherbauelement übertragen werden, aufweist, wobei der Treiber ein Register, zwei Pegelschieber, einen Stromschalter und eine Stromquelle aufweist und der Empfänger ein differentielles Eingangsregister aufweist.
Die vorgeschlagene Prüfgerätschnittstelle ist insbesondere zum Prüfen von Hochgeschwindigkeitsspeicherbauelementen wie etwa Rambus-Bauelementen vorgesehen.
Standardbauelemente uas Galliumarsenid oder mit emittergekoppelter Logik (ECL - für engl. "emitter coupled logic") sollten vorzugsweise als Komponenten der Empfängereinrichtung und Treibereinrichtung verwendet werden, da dies erlaubt, die Kosten der Prüfgerätschnittstellenanordnung in hohem Maße zu senken.
Daher ist in einem Gesichtspunkt die Erfindung eine Hardware[]-Speicherelementprüfgerätschnittstellenanordnung, welche eine Treibereinrichtung zum Erzeugen und Übertragen von Eingangsadressen, Daten- und Steuersignalen an ein DUT und eine Empfangseinrichtung zum Empfangen von Ausgangsdaten von dem DUT bei hohen RSL-Frequenzen aufweist. In einem anderen Gesichtspunkt ist die Erfindung ein Verfahren zum Übertragen von Hochgeschwindigkeitsprüfsignalen an ein in Prüfung befindliches Speicherbauelement.
Zum besseren Verständnis der vorliegenden Erfindung, und um zu zeigen, wie dieselbe zur Wirkung gebracht werden kann, wird nun im Wege eines Beispiels und ohne Verlust der Allgemeinheit auf die begleitenden Zeichnungen Bezug genommen, in welchen:
Fig. 1 ein beispielhaftes Schaltdiagramm einer Prüfgerätschnittstelle mit einer Treibereinrichtung und einer Empfängereinrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung ist.
Fig. 2 ein detailliertes beispielhaftes Schaltdiagramm der Treibereinrichtung in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung ist.
Wie in Fig. 1 gezeigt, ist die Prüfgerätschnittstellenanordnung, welche eine Treibereinrichtung 1 und eine Empfängereinrichtung 2 aufweist, in einem Prüfkopf (nicht dargestellt) angeordnet und stellt eine Zusammenschaltung zwischen dem Prüfgerät und dem in Prüfung befindlichen Bauelement (DUT) 3 bereit. Die Prüftreibereinrichtung 1 umfaßt ein Register 4, zwei Pegelschieber 5, 6, einen Stromschalter 7 und eine Stromquelle 8. Das Register 4 ist zum Einschreiben von Prüfsignalen, welche von dem Mustergenerator empfangen werden, vorgesehen und ist typischerweise ein LVPECL-Register (die Abkürzung steht für engl. "Low Voltage Positive Emitter Coupled Logic" - positive emittergekoppelte Logik niedriger Spannung), welches typische Ausgangsspannungen von VOH = 2,35 V und VOL = 1,30 V aufweist.
Da die typischen Spannungspegel eines Hochgeschwindigkeitsspeichers wie etwa eines Rambus-Bauelements, zum Beispiel Concurrent RDRAM, niedriger sind als die einer LVPECL, werden die Pegelschieber 5 und 6 dazu verwendet, die Spannungspegel des Registers und des DUT aneinander anzupassen. Typischerweise beträgt der Offset-Wert der Pegelschieber 5 und 6 ungefähr 0,8 V, um die Spannung auf VOH = 1,55 V und VOL = 0,50 V zu reduzieren, was zum Betreiben des Stromschalters 7 geeignet ist.
Vorzugsweise sollte eine offene Diode oder ein Transistor-Basis/Emitter-Übergang als Spannungsschieber verwendet werden.
Der Stromschalter 7 ist vorzugsweise auf der Grundlage eines integralen Transistorpaares umgesetzt. Der Stromschalter 7 manipuliert den Strom, welcher durch die Stromquelle 8 geliefert wird, unter der Steuerung von Signalen, welche durch das Register 4 bereitgestellt werden. Der Strom wird entweder in den Hochgeschwindigkeitsspeicher (zum Beispiel über eine Rambus-Kanalleitung) eingeleitet oder mit einer Netzzuleitung Vcc (manchmal mit Vdd bezeichnet) kurzgeschlossen.
Die Stromquelle 8 liefert den durch die RSL-Spezifikation geforderten Stromwert. Ein sogenannter "Stromspiegel" kann als die Stromquelle 8 verwendet werden (siehe auch Paul Horowitz, Winfield Hill, "The Art of Electronics", Cambridge University Press, Second Edition, 1989).
Die in Fig. 1 gezeigte Treiberschaltung arbeitet wie folgt. Das Register 4 empfängt ein spezielles Muster von Signalen von dem Mustergenerator und erzeugt gegenphasige Prüfsignale. Als Register werden vorzugsweise ECL-Bauelemente verwendet, da diese den Einsatz hoher Frequenzen bis zu 1 GHz und höher erlauben. Dank der für ECL-Bauelemente typischen, überlegenen Zeitparameter, insbesondere sehr niedrigen Versatz sowohl innerhalb des Bauelements als auch von Bauelement zu Bauelement, kann ein Schritt einer Versatzkalibrierung vollständig vermieden oder zumindest vereinfacht werden. Mit der Verwendung von ECL- Bauelementen kann ein gesamter Systemversatz von weniger als ±100 ps ohne die Verwendung einer Verzögerungsabstimmeinrichtung erreicht werden. Für manche Prüfgerätanwendungen kann ein solch niedriger Versatz zum Verbinden von Rambus-Bauelementen zulässig sein. Somit erlaubt der Einsatz einer Prüfgerätschnittstelle, wie in der vorgeschlagenen Erfindung angeregt, zumindest, daß Entzerrungseinrichtungen in hohem Maße vereinfacht werden, und kann es ermöglichen, daß sie ganz weggelassen werden.
Um die Prüfsignale mit hochfrequenten Signalisierungsniveaus (wie etwa Rambus-Signalisierungsniveau), kompatibel zu machen, werden die folgenden zwei Operationen ausgeführt: 1) Spannungspegelverschiebung und 2) Erzeugen eines in eine Leitung hochfrequenter Signalisierungsniveaun (z. B. eine Rambus-Kanalleitung in Übereinstimmung mit der RSL-Spezifikation) einzuleitenden Stroms.
Somit wird die durch das Register 4 angelegte Spannung nacheinander durch Pegelschieber 5 und 6 eingestellt, und die Ausgänge des Registers 4 werden daher mit den Eingängen der Pegelschieber 5 und 6 verbunden. Die Ausgänge der Pegelschieber 5 und 6 werden mit den Basen der den Spannungsschalter 7 bildenden Transistoren verbunden. Die verbundenen Emitter dieser Transistoren werden weiter an die Stromquelle 8 angeschlossen. Einer von deren Kollektoren wird mit einer Energieversorgungs-Spannungsleitung Vcc verbunden, während der andere Kollektor mit einer zu dem in Prüfung befindlichen DUT führenden Leitung, welche ein Rambus-Kanal sein kann, verbunden wird.
Wie ebenfalls in Fig. 1 gezeigt, werden Ausgangssignale von dem DUT durch eine Empfangseinrichtung 2, welche ein differentielles Eingangsregister 9 aufweist, empfangen. Gemäß der vorliegenden Erfindung werden die Ausgangssignale an einen der Dateneingänge des differentiellen Eingangsregisters (DIR) 9 übertragen, während die Referenzspannung Vref an einen anderen Dateneingang angelegt wird, woraufhin der Eingangsschaltkreis des DIR als ein Komparator arbeitet, welcher die DUT-Ausgangssignale auf einen entweder niedrigen oder hohen logischen Pegel bringt. Taktsignale werden an den Takteingang des DIR-Registers 9 übertragen. Das Ergebnis des Vergleichs kann an eine geeignete Fehlerlogikanalyseeinrichtung oder ein ATE-System oder irgendein anderes geeignetes Meßgerät entsprechend den Erfordernissen des verwendeten Meßsystems übertragen werden.
Gemäß der zweiten beispielhaften Ausführungsform der vorliegenden Erfindung weist die vorgeschlagene Prüfschnittstellenanordnung die in Fig. 2 gezeigte Treibereinrichtung auf. Die Treibereinrichtung von Fig. 2 arbeitet wie folgt.
Ein Register 1, welches zum Beispiel ein LVPECL-Bauelement sein kann, erzeugt an seinen Ausgängen komplementäre Signale SIG1 und SIG1*. Die logischen Pegel der Signale SIG1 und SIG1* entsprechen der Spezifikation der LVPECL-Technologie, d. h. deren typische Werte sind VOH = 2,35 V und VOL = 1,30 V. Widerstände 2 und 3 stellen standardisierte Stromsenkenpfade für die LVPECL-Signale bereit.
Um die Signale in Übereinstimmung mit den gewünschten RSL-Signalpegeln zu bringen, werden zum Ausführen einer Pegelverschiebung zwischen den Basisanschlüssen und den Emitteranschlüssen Hochgeschwindigkeits-npn-Übergangstransistoren 4 und 5 verwendet. Widerstände 6 und 7 stellen den Stromsenkenpfad für die Emitterströme der Transistoren 4 und 5 bereit. An den Emitteranschlüssen der Transistoren 4 und 5 werden Spannungswerte von VH = 1,55 V und VL = 0,50 V jeweils für die logisch niedrigen und hohen Pegel erhalten.
Die resultierenden Signale SIG2 und SIG2* werden weiter an die Basisanschlüsse des durch Transistoren 8 und 9 ausgebildeten Transistorpaars übertragen. Abhängig von den Spannungspegeln der Signale SIG2 und SIG*, welche sich aufgrund ihrer differentiellen Natur immer gegenphasig ändern, ist einer der Transistoren 8 oder 9 offen, während der andere geschlossen ist. Wenn zum Beispiel SIG2 ein Signal eines hohen Pegels (VH = 1,55 V) und SIG2* ein Signal eines niedrigen Pegels (VL = 0,50 V) ist, ist der Transistor 9 geöffnet, und der Transistor 8 ist geschlossen. In diesem Fall fließt der durch die Stromquelle 10,11 erzeugte Strom über den Emitter und Kollektor des Transistors 9. Wenn alternativ Transistor 8 geöffnet ist und Transistor 9 geschlossen ist, fließt ein durch die Stromquelle 10,11 erzeugter Strom über den Emitter und Kollektor des Transistors 8. Der Kollektor des Transistors 8 ist direkt mit Vcc verbunden, während der Kollektor des Transistors 9 an die Rambus-Leitung geschaltet ist.
Der verbundene Emitter der Transistoren 8 und 9 ist an eine durch Transistoren 10,11 gebildeten Stromquelle, welche nachfolgend beschrieben wird, angeschlossen.
Somit schalten Transistoren 8 und 9 den durch die Stromquelle 10,11 erzeugten Strom entweder an die Energieversorgungsspannung Vcc oder an die Leitung, welche zu dem Hochfrequenzkanal, zum Beispiel Rambus-Kanal, führt. Ein Treiber im Strommodus ist dadurch in Bezug auf den Kanal vorgesehen; entweder fließt der Strom von dem Rambus-Kanal über den Kollektor von Transistor 9, oder in den Rambus-Kanal wird kein Strom eingeleitet, womit die Rambus-Kanalspezifikation erfüllt wird.
Die Transistoren 10 und 11 bilden den sogenannten "Stromspiegel" (welcher detailliert in Horwitz and Hill "The Art of Electronics" beschrieben wird) aus, d. h. sie werden in einer Weise angeschlossen, daß der in den Kollektor von Transistor 10 fließende Strom gleich dem in den Kollektor von Transistor 11 fließenden Stroms ist. Somit kann durch Ändern des in den Kollektor von Transistor 11 eingegebenen Stromwerts der in den Kollektor von Transistor 10 eingegebene Stromwert ebenfalls geändert werden, d. h. der in den Rambus-Kanal eingeleitete Strom kann geändert werden.
Verschiedene Implementierungen der vorgeschlagenen Prüfschnittstellenanordnung können hergestellt werden.
Zum Beispiel können Pegelschieber in Dioden, welche Transistoren 4 und 5 mit ihren entsprechenden Widerständen 2 und 3, wie in Fig. 2 gezeigt, ersetzen, implementiert werden.
Eine andere Modifikation ist möglich, wenn die LVPECL-Register durch ECL-Register mit negativen Ausgangsspannungspegeln ersetzt werden. Falls dies getan wird, können die Ausgangssignale des Registers direkt an Spannungsschaltertransistoren übertragen werden.
Es versteht sich, daß die oben beschriebenen Figuren lediglich beispielhafte Ausführungsformen sind, und daß verschiedene Modifikationen und Änderungen in den elektrischen Schaltungen und der Anordnung der Bauteile oder Elemente der hier beschriebenen Ausführungsformen vorgenommen werden können, ohne den Umfang der Erfindung zu verlassen.

Claims

1. Prüfgerätschnittstellenanordnung zum Bereitstellen einer Hochgeschwindigkeitssignalübertragung zu und von einem Hochgeschwindigkeitsspeicherbauelement (3), wobei die Anordnung eine Treibereinrichtung (1) zum Erzeugen und Übertragen von Eingangsdaten an das Speicherbauelement und eine Empfangseinrichtung (2) zum Empfangen und Vergleichen von Ausgangsdaten, welche von dem Speicherbauelement (3) übertragen werden, aufweist, wobei

- die Treibereinrichtung (1) ein Register (4), zwei Pegelschieber (5, 6), einen Stromschalter (7) und eine Stromquelle (8) enthält, und

- die Empfangseinrichtung (2) ein differentielles Eingangsregister (9) aufweist.

2. Prüfgerätschnittstellenanordnung gemäß Anspruch 1, wobei

- der Stromschalter (7) ein integrales Transistorpaar aufweist,

- die Eingänge des Registers (4) der Treibereinrichtung (1) dazu dienen, Signale von dem Mustergenerator zu empfangen, die Ausgänge des Registers (4) mit den Eingängen der Pegelschieber (5, 6) verbunden sind, die Ausgänge der Pegelschieber mit den Basen des integralen Transistorpaares verbunden sind, der verbundene Emitter des integralen Transistorpaares mit der Stromquelle (8) verbunden ist, einer der Kollektoren des integralen Transistorpaares an eine Energieversorgungsspannung angeschlossen ist, während der andere Kollektor mit der Leitung verbunden ist, welche zu dem Hochgeschwindigkeitsspeicherbauelement (3) führt.

3. Prüfgerätschnittstelle gemäß Anspruch 1 oder 2, wobei das differentielle Eingangsregister (4) ein differentielles ECL-Eingangsregister aufweist.

4. Prüfgerätschnittstelle gemäß einem der Ansprüche 1 bis 3, wobei einer der Eingänge des differentiellen Eingangsregisters (4) mit dem Kanal zum Empfangen von Prüfsignalen von dem in Prüfung befindlichen Hochgeschwindigkeitsspeicherbauelement (3) verbunden ist, während der andere Eingang des Registers (4) Referenzsignale empfängt.

5. Prüfgerätschnittstelle gemäß einem der Ansprüche 1 bis 4, wobei das differentielle Eingangsregister (4) ein differentielles LVPECL-Eingangsregister aufweist.

6. Prüfgerätschnittstelle gemäß einem der Ansprüche 1 bis 5, wobei das Hochgeschwindigkeitsspeicherbauelement (3) aus einer Gruppe, welche Rambus-Bauelement, Concurrent-Rambus-Bauelement und Direct-Rambus-Bauelement einschließt, ausgewählt ist.

7. Prüfgerätschnittstelle gemäß einem der Ansprüche 1 bis 6, wobei die Stromquelle (8) einen Stromspiegel aufweist.

8. Prüfgerätschnittstelle gemäß einem der Ansprüche 1- 4, wobei die Treibereinrichtung differentielle Spannungssignale in differentielle Stromsignale umwandelt.

9. Prüfgerätschnittstellenanordnung zum Bereitstellen einer Hochgeschwindigkeitssignalübertragung zu und von einem Hochgeschwindigkeitsspeicherbauelement (3), wobei die Anordnung eine Speichereinrichtung (1) zum Erzeugen und Übertragen von Eingangsdaten an das Hochgeschwindigkeitsspeicherbauelement und eine Empfangseinrichtung (2) zum Empfangen und Vergleichen von Ausgangsdaten, welche von dem Speicherbauelement (3) übertragen werden, aufweist, wobei

- die Treibereinrichtung (1) ein differentielles ECL-Eingangsregister (4), einen Stromschalter (7) und eine Stromquelle (8) aufweist, und

10. Prüfgerätschnittstellenanordnung gemäß Anspruch 9, dadurch gekennzeichnet, daß der Stromschalter (7) ein integrales Transistorpaar aufweist, die Eingänge des Registers (4) der Treibereinrichtung (1) zum Empfangen von Signalen von dem Mustergenerator dienen, die Ausgänge des Registers (4) mit den Basen des integralen Transistorpaars verbunden sind, der verbundene Emitter des integralen Transistorpaars mit der Stromquelle (8) verbunden ist, einer der Kollektoren des integralen Transistorpaars an eine Energieversorgungsspannung angeschlossen ist, während der andere Kollektor mit der Leitung, welche zu dem Speicherbauelement (3) führt, verbunden ist.