-
TECHNISCHER HINTERGRUND
DER ERFINDUNG UND STAND DER TECHNIK
-
Die
vorliegende Erfindung betrifft einen Transistor aus SiC, der ein
isoliertes Gate aufweist und bei dem es sich entweder um a) einen
MISFET oder b) einen IGBT handelt, wobei der Transistor in der angegebenen
Reihenfolge übereinander
liegend eine Drain, eine hochdotierte Substratschicht, welche im Falle
von a) n-leitend und im Falle von b) p-leitend ist, sowie im Falle
von b) auf dieser Schicht: c) eine hochdotierte n-leitende Pufferschicht
oder d) keine solche Schicht; eine niedrigdotierte n-leitende Driftschicht,
eine p-leitende Basisschicht, eine hochdotierte n-leitende Sourcegebiet-Schicht
und eine Source umfasst, wobei der Transistor weiterhin eine mit einer
darauf befindlichen Gate-Elektrode versehene Isolierschicht umfasst,
welche auf der Basisschicht angeordnet ist und sich im wesentlichen
horizontal von wenigstens der Sourcegebiet-Schicht bis zu einer n-leitenden Schicht
erstreckt, bei der es sich entweder e) um die Drift-Schicht oder
f) um eine zusätzliche
n-leitende Schicht, die mit der Drift-Schicht verbunden ist, handelt,
um bei Anlegen einer Spannung an die Gate-Elektrode einen leitenden
Inversionskanal zu bilden, der sich im Wesentlichen horizontal in der
Basisschicht an der Grenzfläche
zur Isolierschicht erstreckt und dem Elektronentransport von der
Source zur Drain dient, sowie ein Verfahren zur Herstellung eines
solchen Transistors.
-
Derartige
Transistoren aus SiC können,
da sie sehr schnell ein- und ausgeschaltet werden können, insbesondere
als Schaltelemente in Leistungsanwendungen Verwendung finden. Solche
aus SiC hergestellten Transistoren sind besonderes für Hochleistungsanwendungen
geeignet, da es diese Anwendungen ermöglichen, die überlegenen
Eigenschaften von SiC im Vergleich insbesondere mit Si, nämlich die
Fähigkeit
von SiC auch unter extremen Bedingungen gut zu funktionieren, zu
nutzen. SiC besitzt aufgrund einer großen Bandabstandsenergie eine
hohe thermische Beständigkeit,
so dass aus diesem Material hergestellte Bauteile bei hohen Temperaturen,
d.h. bis zu 1000 K, arbeiten können.
Darüber hinaus
weist SiC eine hohe Wärmeleitfähigkeit
auf, so dass SiC-Bauelemente
mit hoher Dichte angeordnet werden können. SiC hat außerdem ein
mehr als fünfmal
höheres
Durchbruchfeld als Si, so dass es gut als Material für Hochleistungsbauelemente
geeignet ist, welche unter Bedingungen arbeiten, bei denen im Sperrzustand
des Bauelementes hohe Spannungen auftreten können.
-
Ein
Vorteil dieses MISFET- und IGBT-Typs, der einen sich im Wesentlichen
horizontal erstreckenden Inversionskanal aufweist, besteht darin, dass
die Ladungsträgermobilität in einem
solchen Inversionskanal wesentlich höher ist als bei Bauelementen,
die einen sich entlang eines Grabens erstreckenden vertikalen Inversionskanal
aufweisen, da die Haftstellendichte an der Grenze zwischen der Basisschicht
und der isolierenden Schicht bei dieser Anordnung des Flächenkanals
viel geringer ist, dies liegt daran, dass die Fläche der Basisschicht durch epitaktisches
Aufwachsen gebildet werden kann, während die vertikale Grabenwand
eines Bauteils mit vertikalem Kanal durch Ätzen oder dergleichen gebildet
werden muss, was eine höhere
Haftstellenkonzentration bewirkt. Ein weiterer Vorteil dieser Art
des Bauelementaufbaus besteht darin, dass es hier keine Sicherheitsprobleme
gibt, wie sie im Zusammenhang mit dem starken elektrischen Feld
auftreten, das an der Grabenecke eines einen solchen Graben aufweisenden
Transistors entsteht.
-
"MISFET" ist im weiten Sinne
zu interpretieren und soll jede Art von Feldeffekt-Transistor umfassen,
der ein isoliertes Gate aufweist, "MISFET" schließt somit auch MOSFET-Transistoren mit
ein.
-
Ein
der Beschreibungseinleitung entsprechender Transistor in Form eines
MOSFET ist aus dem US-Patent 5 397 717 bekannt. Jedoch ermöglicht es
dieser Transistor nicht, aus der exzellenten Fähigkeit von SiC, hohen Sperrspannungen
im Sperrzustand des Transistors zu widerstehen, vollen Nutzen zu
ziehen, so dass dar Transistor nicht für Hochleistungsanwendungen
geeignet ist. Der Grund dafür
besteht darin, dass die p-leitende Basisschicht niedrig dotiert
sein muss, um die Schwellenspannung, die zur Erzeugung des Inversionskanals
an das Gate angelegt werden muss, vergleichsweise niedrig zu halten
und dadurch eine hohe Ladungsträgermobilität zu erzielen,
diese Niedrigdotierung der Basisschicht führt jedoch schon bei einer
geringen Sperrspannung zu einer Verarmung der Schicht, so dass dieses
Bauelement nicht in der Lage ist, hohen Sperrspannungen zu widerstehen,
wie sie bei Hochleistungsanwendungen auftreten.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Ziel
der vorliegenden Erfindung ist die Bereitstellung eines Transistors
der in der Einleitung beschriebenen Art, mit dem das oben beschriebene Problem
des Transistors des Standes der Technik weitgehend gelöst wird
und der somit für
Hochleistungsanwendungen gut geeignet ist.
-
Dieses
Ziel wird erfindungsgemäß dadurch erzielt,
dass die p-leitende Basisschicht in einem Gebiet an der Grenze zur
Isolierschicht, an der der Inversionskanal gebildet werden kann,
niedrig dotiert ist und dass sie in einem darunter liegenden Gebiet, das
an die Drift-Schicht angrenzt, hochdotiert ist.
-
Indem
auf diese Weise verschiedene Gebiete der Basisschicht unterschiedlich
dotiert werden, ist es möglich,
eine hohe Kanalmobilität,
ermöglicht durch
eine niedrige Schwellenspannung, mit einer hohen Durchbruchspannung
im Sperrzustand des Transistors zu kombinieren. Die niedrigdotierte
Zone an der Grenze zu der Isolierschicht führt zu einer niedrigen Schwellenspannung – d.h. zur
Erzeugung eines Inversionskanals muss nur eine geringe Spannung
an das Gate angelegt werden – und
somit zu einer hohen Ladungsmobilität in dem Kanal, und durch das
darunter liegende hochdotierte Gebiet am pn-Übergang zur Driftschicht wird
das Anlegen hoher Sperrspannungen an den Transistor ermöglicht, ohne
dass dabei die Basisschicht verarmt und ein Durchschlag in dem Bauelement
verursacht wird. Dieser Transistor ist demnach für Hochleistungsanwendungen
gut geeignet.
-
Gemäß einer
bevorzugten Ausführungsform der
Erfindung ist die p-leitende Basisschicht in zwei Teilschichten
unterteilt, einer unteren, hochdotierten ersten Basis-Teilschicht und einer
oberen, niedrigdotierten zweiten Basis-Teilschicht, die auf Ersterer
angeordnet ist. Auf diese Weise kann vorteilhaft eine Kombination
einer niedrigen Schwellenspannung, die eine hohe Kanalmobilität mit sich
bringt, und einer hohen Durchbruchspannung erzielt werden, indem die
Basisschicht aus zwei unterschiedlich stark dotierten Schichten
gebildet wird.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
der Erfindung umfasst der Transistor eine zusätzliche n-leitende Schicht,
die seitlich auf der Basisschicht in einem seitlichen Abstand von
der Sourcegebiet-Schicht angeordnet ist, wobei sich die zusätzliche
n-leitende Schicht bis zu der Drift-Schicht erstreckt, so dass sie
Elektronen leitet, die sich in dem leitenden Inversionskanal von
der Sourcegebiet-Schicht
zu der Drift-Schicht bewegen, und wobei die zusätz liche n-leitende Schicht
hochdotiert ist. Auf diese Weise kann ein niedriger Widerstand des
Transistors im Durchlasszustand erreicht werden, wobei gleichzeitig
die Sperrkapazität
des Transistors beim Betrieb in Sperrrichtung hoch ist.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
der Erfindung umfasst der Transistor eine zusätzliche hochdotierte p-leitende
Schicht, die sich auf der Basisschicht und seitlich an der in Bezug
auf die, der Bildung des leitenden Inversionskanals dienenden, Grenzfläche gegenüberliegenden
Seite der Sourcegebiet-Schicht befindet, wobei diese zusätzliche
p-leitende Schicht mit der Source in Kontakt ist. Auf diese Weise
kann ein guter Kontakt von der Source zur p-Basis erzielt werden.
Handelt es sich bei dem Transistor um einen IGBT, so nimmt diese
zusätzliche
Schicht darüber
hinaus die von der Substratschicht als Folge des Elektronenstroms,
der durch den Inversionskanal zur Drain fließt, in die Driftschicht injizierten
Löcher
auf. Diese Löcher
bewegen sich zur Source und rekombinieren dort mit Elektronen aus
der Source.
-
Ein
weiteres Ziel der Erfindung besteht in der Bereitstellung eines
Verfahrens zur Herstellung eines Transistors aus SiC, der ein isoliertes
Gate aufweist und bei dem es sich entweder um a) einen MISFET oder
b) einen IGBT handelt und bei dem der oben beschriebene Nachteil
dieses Transistor-Typs
aus dem Stand der Technik erheblich reduziert ist.
-
Dieses
Verfahren umfasst erfindungsgemäß die Schritte:
- 1) epitaktisches Aufwachsen lassen der folgenden
SiC-Halbleiterschichten übereinander:
eine hochdotierte Substratschicht, welche im Falle von a) n-leitend
und im Falle von b) p-leitend ist, sowie im Falle von b) auf dieser
Schicht entweder: c) eine hochdotierte n-leitende Pufferschicht
oder d) keine solche Schicht; und eine niedrigdotierte n-leitende
Drift-Schicht,
- 2) Implantieren eines p-leitenden Dotierungsmaterials in eine
Oberflächenschicht
der Drift-Schicht, um eine hochdotierte p-leitende erste Basis-Teilschicht
zu bilden,
- 3) epitaktisches Aufwachsen lassen einer niedrigdotierten p-leitenden
zweiten Basis-Teilschicht auf der ersten Basis-Teilschicht,
- 4) Implantieren von n-leitenden Dotierungsmaterialien in eine
Oberflächenschicht
der zweiten Basis-Teilschicht, um eine hochdotierte n-leitende Sourcegebiet-Schicht zu bilden,
- 5) Wegätzen
der zweiten Basis-Teilschicht in einem seitlichen Abstand von der
Sourcegebiet-Schicht, um eine Wand zu bilden, die sich bis zur Drift-Schicht
erstreckt,
- 6) Implantieren von n-leitenden Dotierungsmaterialien in die
zweite Basis-Teilschicht in einem seitlichen Abstand von der Sourcegebiet-Schicht
und in Verbindung mit der Wand und in die Wand hinein, um eine zusätzliche
n-leitende Schicht zu bilden, die sich von der Oberfläche der
zweiten Basis-Teilschicht zur Drift-Schicht erstreckt,
- 7) Aufbringen einer isolierenden Schicht mit einer darauf befindlichen
Gate-Elektrode auf die zweite Basis-Teilschicht, und zwar wenigstens von
der Sourcegebiet-Schicht
zu der zusätzlichen
n-leitenden Schicht, und einer Source auf die Sourcegebiet-Schicht,
wobei
die Schritte 4) und 5) in einer der nachfolgend aufgeführten Reihenfolgen
durchgeführt
werden: a) 4) und anschließend
5), und b) 5) und anschließend 4).
-
Auf
diese Weise kann vorteilhaft ein Transistor mit einem horizontalen
Inversionskanal gebildet werden, der sich aufgrund einer geringen
Schwellenspannung in Kombination mit einer hohen Durchbruchspannung
gut für
Hochleistungsanwendungen eignet. Der Schlüssel zur Herstellung eines
solchen Transistors besteht in der Kombination der Implantation
von p-leitenden Dotierungsmaterialien in eine Oberflächenschicht
der epitaktisch aufgewachsenen Driftschicht, zur Bildung einer hochdotierten
p-leitenden ersten Basis-Teilschicht,
mit epitaktischem Neuaufwachsen einer niedrigdotierten p-leitenden
zweiten Basis-Teilschicht auf der ersten Basis-Teilschicht. Durch
die Anwendung dieser Neuaufwachstechnik wird es möglich, die
bevorzugte Implantationstechnik zur Erzeugung der unteren hochdotierten
p-leitenden Basis-Teilschicht anzuwenden, ohne dabei die obere Basis-Teilschicht
zu beschädigen,
so dass diese an der Grenze zur Isolierschicht eine hohe Qualität aufweisen
kann. Dementsprechend ermöglicht
dieses Verfahren die Herstellung eines SiC-Transistors dieses Typs,
bei welchem die Diffusionsfähigkeit
der Dotierungsmaterialien, insbesondere gegenüber Si, erheblich vermindert
ist. Die implantierten Dotierungsmaterialien werden durch die hohe
Temperatur, die für
das epitaktische Aufwachsen nach dem Implantationsschritt angewandt
wird, automatisch elektrisch aktiviert.
-
Ein
weiteres Verfahren, mit dem das Ziel der vorliegenden Erfindung
erreicht werden kann, umfasst die Schritte:
- 1)
epitaktisches Aufwachsen der folgenden SiC-Halbleiterschichten übereinander:
eine hochdotierte Substratschicht, welche im Falle von a) n-leitend
und im Falle von b) p-leitend ist, sowie im Falle von b) auf dieser
Schicht entweder: c) eine hochdotierte n-leitende Pufferschicht
oder d) keine solche Schicht; eine niedrigdotierte n-leitende Drift-Schicht,
eine hochdotierte p-leitende erste Basis-Teilschicht und eine niedrigdotierte
p-leitende zweite Basis-Teilschicht,
- 2) Durchätzen
der beiden Basis-Teilschichten bis zu der Drift-Schicht, um auf
den beiden Basis-Teilschichten eine Wand zu bilden
- 3) epitaktisches Aufwachsen lassen einer zusätzlichen n-leitenden Schicht
auf der Wand und auf der Drift-Schicht,
und zwar seitlich von den Basis-Teilschichten, so dass diese zusätzliche
n-leitende Schicht eine obere Fläche
aufweist, die neben der zweiten Basis-Teilschicht im Wesentlichen
auf demselben Niveau wie die obere Fläche der zweiten Basis-Teilschicht
liegt,
- 4) Implantieren von n-leitenden Dotierungsmaterialien in eine
Oberflächenschicht
der zweiten Basis-Teilschicht,
um eine hochdotierte n-leitende Sourcegebiet-Schicht zu bilden,
welche seitlich von der zusätzlichen
n-leitenden Schicht getrennt ist,
- 5) Aufbringen einer isolierenden Schicht mit einer darauf befindlichen
Gate-Elektrode auf die zweite Basis-Teilschicht, und zwar wenigstens von
der Sourcegebiet-Schicht
zu der zusätzlichen
n-leitenden Schicht, und einer Source auf die Sourcegebiet-Schicht,
wobei
der Schritt 4) in einer der nachfolgend aufgeführten Abfolgen durchgeführt wird:
a) nach den Schritten 2) und 3), b) vor den Schritten 2) und 3),
und c) nach Schritt 2) jedoch vor Schritt 3).
-
Dieses
Verfahren ermöglicht
die Herstellung eines SiC-Transistors
mit einem isolierten Gate, bei dem es sich um einen MISFET oder
um einen IGBT mit einem horizontalen Inversionskanal handelt und der
die gleichen bevorzugten Merkmale aufweist wie der zuvor erwähnte Transistor.
Ein Vorteil dieses Verfahrens gegenüber dem vorher definierten
besteht darin, dass die Dicke der hochdotierten ersten Basis-Teilschicht
willkürlich
in Abhängigkeit
von der Spannung gewählt
werden kann, welche durch den betreffenden Transistor bei Betrieb
in Sperrrichtung gesperrt werden muss.
-
Weitere
Vorteile und bevorzugte Merkmale der Erfindung ergeben sich aus
der Beschreibung und den weiteren Ansprüchen.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Mit
Bezug auf die beigefügten
Zeichnungen werden im Folgenden beispielhaft aufgeführte bevorzugte
Ausführungsformen
der Erfindung im Einzelnen beschrieben.
-
Die
Zeichnungen zeigen:
-
1–4:
schematische Querschnittsansichten, die verschiedene Schritte eines
Verfahrens zur Herstellung eines in 4 dargestellten
MISFET zeigen, entsprechend einer ersten bevorzugten Ausführungsform
der Erfindung,
-
5–8:
Ansichten, die verschiedene Schritte eines Verfahrens zur Herstellung
eines in 4 dargestellten IGBT zeigen,
entsprechend einer zweiten bevorzugten Ausführungsform der Erfindung,
-
8–11:
schematische Querschnittsansichten, die verschiedene Schritte eines
Verfahrens zur Herstellung eines in 3 dargestellten IGBT
zeigen, entsprechend einer dritten bevorzugten Ausführungsform
der Erfindung,
-
DETAILLIERTE
BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
DER ERFINDUNG
-
Im
Folgenden wird mit Bezug auf die 1–4 ein
Verfahren zur Herstellung eines MISFET mit horizontalem leitenden
Inversionskanal beschrieben. Schritte zur Herstellung herkömmlicher Halbleiterbauelemente,
welche in keinem Zusammenhang mit der Erfindung stehen, wie Maskieren, Demaskieren
usw., werden zur besseren Klarheit in den Zeichnungen nicht dargestellt.
Zunächst
erfolgt das epitaktische Aufwachsen einer hochdotierten n-leitenden
Substratschicht 1 und auf dieser einer niedrigdotierten
n-leitenden Driftschicht 2 (siehe 4). Danach
werden p-leitende Dotierungsmaterialien, vorzugsweise Aluminium
oder Bor, jedoch sind auch andere Dotierungsmaterialien denkbar,
in die Oberflächenschicht
der Driftschicht implantiert, um eine hochdotierte erste Basis-Teilschicht 3 zu
bilden. Auf diesen Schritt folgt ein Epitaxie-Schritt (siehe 2),
in dem auf der ersten Basis-Teilschicht eine niedrigdotierte p-leitende
zweite Basis-Teilschicht 4 durch epitaxiales Aufwachsen
erzeugt wird. Das Aufwachsen erfolgt vorzugsweise durch das Verfahren des
chemischen Aufdampfens bei hoher Temperatur, vorzugsweise über 1500°C, und ein
Tempern der implantierten Schicht 3 kann in Verbindung
hiermit durch Erhöhung
der Temperatur auf 1700°C
oder mehr durchgeführt
werden, um die implantierten Dotierungsmaterialien elektrisch aktiv
zu machen.
-
Anschließend wird
eine Mesa-Ätzung
in der zweiten Basis-Teilschicht 4 durchgeführt, um
eine Wand 5 zu bilden, die sich bis zur Drift-Schicht 2 erstreckt.
Dann werden n-leitende
Dotierungsmaterialien in die Oberflächenschicht der zweiten Basis-Teilschicht 4 implantiert,
um eine hochdotierte n-leitende Sourcegebiet-Schicht (6)
zu erzeugen, und n-leitende Dotierungsmaterialien werden in die
zweite Basis-Teilschicht 4 in einem seitlichen Abstand
von der Sourcegebiet-Schicht und in Verbindung mit der Wand und
in die Wand hinein implantiert, um eine zusätzliche n-leitende hochdotierte
Schicht 7 zu bilden, die sich von der Oberfläche der
zweiten Basis-Teilschicht 4 zur Drift-Schicht 2 erstreckt.
Auf diesen Schritt folgt ein Temperschritt, um die implantierten n-leitenden
Dotierungsmaterialien elektrisch zu aktivieren.
-
Eine
isolierende Schicht 8, beispielsweise aus SiO2,
mit einer darauf befindlichen Gate-Elektrode 9 wird auf
die zweite Basis-Teilschicht 4 aufgebracht, und zwar wenigstens
von der Sourcegebiet-Schicht 6 bis zu der zusätzlichen
n-leitenden Schicht 7.
Die Gate-Elektrode besteht vorzugsweise aus polykristallinem Silicium.
Danach wird eine passivierende zusätzliche Isolierschicht 10 über der Gate-Elektrode und der
oberen Schicht des Bauelementes aufgebracht, wobei ein Bereich der
Sourcegebiet-Schicht 6 frei bleibt, anschließend wird
eine Source 11 auf der Schicht 6 aufgebracht.
-
Dieses
Bauelement funktioniert folgendermaßen: Wenn an der Gate-Elektrode 9 eine
Spannung angelegt wird, so wird an der Grenzschicht 12 zwischen
der zweiten Basis-Teilschicht und der Isolierschicht 8 ein
horizontaler leitender Inversionskanal zwischen der Sourcegebiet-Schicht 6 und
der zusätzlichen
n-leitenden Schicht 7 erzeugt, so dass, unter der Voraussetzung,
dass an der Source 11 und einer Drain 13, die
lediglich durch eine Linie dargestellt ist, eine Spannung angelegt
ist, ein Elektronenstrom in der Vorwärtsrichtung des Bauelementes
von der Source zur Drain fließt.
Indem die Basisschicht aus zwei unterschiedlich stark dotierten
Schichten hergestellt wird, ist es auf diese Weise möglich, eine
hohe Kanalmobilität,
ermöglicht
durch eine niedrige Schwellenspannung, mit einer hohen Durchbruchspannung
im Sperrzustand des Transistors zu kombinieren. Die zweite Basis-Teilschicht 4,
welche an der Grenze zur Isolierschicht 8 liegt und niedrigdotiert
ist, was in der Regel, jedoch nicht immer, eine Dotierung im Bereich
von 1015–1018 cm3 bedeutet, bewirkt eine niedrige Schwellenspannung – d.h. zur
Erzeugung des Inversionskanals muss nur eine geringe Spannung an
die Gate-Elektrode angelegt werden – und somit eine hohe Ladungsmobilität in diesem
Kanal, und durch die darunter liegende hochdotierte – was in der
Re gel, jedoch nicht immer, eine Dotierungskonzentration von 1019 cm–3–1021 cm–3 bedeutet – erste Basis-Teilschicht 3 am
pn-Übergang
zur Driftschicht wird das Anlegen hoher Sperrspannungen an das Bauelement
ermöglicht,
ohne dass dabei die Basisschicht verarmt und ein Durchschlag im
Bauelement verursacht wird. Dieser bevorzugte Aufbau aus SiC konnte
durch Anwendung der Technik des epitaxialen Neuaufwachsens nach
der Implantation erzielt werden.
-
5–8 zeigen
die verschiedenen Schritte zur Herstellung eines IGBT (Bipolartransistor mit
isoliertem Gate) gemäß einer
zweiten bevorzugten Ausführungsform
der Erfindung; dieses Verfahren umfasst die gleichen Schritte wie
das oben mit Bezug auf 1–4 beschriebene
Verfahren, mit Ausnahme des anfänglichen
Aufwachsens einer hochdotierten p-leitenden Substratschicht 1 und
einer hochdotierten n-leitenden Pufferschicht 14 auf derselben
und des zusätzlichen
Schrittes der Implantation von p-leitenden Dotierungsmaterialien
in eine Oberflächenschicht
der zweiten Basis-Teilschicht 4 zur Bildung einer zusätzlichen
hochdotierten p-Schicht 15, die sich seitlich an der mit
Bezug auf die Wand 5 gegenüberliegenden Seite der Sourcegebiet-Schicht 6 befindet.
Die Source oder die Kathode 11 wird auch in Kontakt mit
dieser zusätzlichen
p-leitenden Schicht aufgebracht. Auf diese Weise kann ein guter
Kontakt von der Source zur p-Base erhalten werden. Darüber hinaus
nimmt diese zusätzliche Schicht
die aus der Substratschicht 1 als Folge des Elektronenstroms,
der im Durchlasszustand des IGBT durch den Inversionskanal zur Drain
fließt,
in die Driftschicht 2 injizierten Löcher auf. Auch ein MISFET kann
gemäß den in 5–8 dargestellten Schritten
hergestellt werden, dann jedoch ohne die Pufferschicht und unter
hoher Dotierung der Substratschicht mit n-leitenden Dotierungsmaterialien.
-
Ein
Verfahren zur Herstellung eines IGBT mit einem horizontalen leitenden
Inversionskanal gemäß einer
dritten bevorzugten Ausführungsform
der Erfindung ist in 9–11 dargestellt;
dieses Verfahren kann mit den gleichen Veränderungen der Verfahrensschritte,
wie sie in Bezug auf 5–8 beschrieben
wurden, ebenfalls zur Herstellung eines MISFET angewandt werden.
Zunächst
erfolgt das epitaxiale Aufwachsen der folgenden SiC-Halbleiterschichten übereinander:
eine hochdotierte p-leitende Substratschicht 1, eine hochdotierte
n-leitende Pufferschicht 15 (diese Schicht ist optional),
eine niedrigdotierte n-leitende Drift-Schicht 2, eine hochdotierte p-leitende
erste Basis-Substratschicht 3 und eine niedrigdotierte
p-leitende zweite Basis-Teilschicht 4. Durch die Herstellung
der hochdotierten p-leitenden ersten Basis-Teilschicht 3 durch
epitaktisches Aufwachsen ist es möglich, diese Schicht genau
in der gewünschten
Dicke, in Abhängigkeit
von der Höhe der
durch das Bauelement in seinem Sperrzustand zurückzuhaltenden Spannung, zu
erzeugen.
-
Anschließend wird
eine Mesa durch die beiden Basis-Teilschichten bis zur Drift-Schicht
geätzt, um
eine Wand 5 an den beiden Basis-Teilschichten zu bilden.
Dann wird durch epitaktisches Aufwachsen lassen eine zusätzlichen
n-leitende Schicht 7 auf der Wand und auf der Drift-Schicht 2 erzeugt,
und zwar seitlich von den Basis-Teilschichten, so dass diese zusätzliche
n-leitende Schicht eine obere Fläche
aufweist, die neben der zweiten Basis-Teilschicht im Wesentlichen
auf demselben Niveau wie die obere Fläche der zweiten Basis-Teilschicht
liegt. Auf diesen Schritt folgt ein herkömmlicher Planarisierungsschritt zur
Entfernung des auf der zweiten Basis-Teilschicht aufgewachsenen
Teils. Dann werden n-leitende Dotierungsmaterialien in die Oberflächenschicht
der zweiten Basis-Teilschicht implantiert, um eine hochdotierte
n-leitende Sourcegebiet-Schicht 6 zu bilden, welche seitlich
von der zusätzlichen
n-leitenden Schicht 7 getrennt ist. P-leitende Dotierungsmaterialien
werden in eine Oberflächenschicht
der zweiten Basis-Teilschicht zur Bildung einer zusätzlichen hochdotierten
p-leitenden Schicht 15 implantiert, welche sich seitlich
an der in Bezug auf die Wand gegenüberliegenden Seite der Sourcegebiet-Schicht
befindet. Schließlich
werden eine Isolierschicht 8, eine Gate-Elektrode 9,
eine zusätzliche
Isolierschicht 10 und eine Source 11 in der gleichen
Weise aufgebracht, wie dies oben mit Bezug auf die anderen beiden
erfindungsgemäßen Verfahren
beschrieben wurde. Dieses, in 11 dargestellte
Bauteil erfüllt
die gleiche Funktion wie das in 8 gezeigte
Bauteil, jedoch kann aufgrund der unterschiedlichen Verfahrensschritte
die hochdotierte erste Basis-Teilschicht 3 eine größere Dicke
aufweisen.
-
Wird
ein MISFET in dieser Weise hergestellt, so kann die hochdotierte
p-leitende zusätzliche Schicht 15 ausgelassen
werden.
-
Die
Erfindung ist in keiner Weise auf die oben beschriebenen Ausführungsformen
beschränkt,
vielmehr sind für
den Fachmann eine Vielzahl von Möglichkeiten
der Modifikation ersichtlich, ohne dabei vom Grundgedanken der Erfindung
abzuweichen.
-
Es
wird betont, dass die Dicken der unterschiedlichen Schichten in
den Figuren nicht als eine Beschränkung des Schutzumfangs interpretiert
werden können,
vielmehr sollen alle möglichen
Dickenverhältnisse
durch die Ansprüche
abgedeckt sein.
-
Bei
den verwendeten Dotierungsmaterialien kann es sich um jedes Material
handeln, dass als Dotierungsmaterial für diese Erfindung geeignet
ist.
-
Es
ist sehr wohl möglich,
die zusätzliche n-leitende
Schicht, welche eine Verbindung zwischen dem geschaffenen Inversionskanal
und der Drift-Schicht bildet, moderat oder niedrig dotiert auszuführen, jedoch
fallen die Verluste im Durchlasszustand geringer aus, wenn diese
Schicht hochdotiert ist.
-
Die
in den Ansprüchen
erwähnte
Anzahl der Ansprüche
stellt eine minimale Anzahl dar; es fällt unter den Schutzumfang
der Erfindung, in dem Bauelement weitere Schichten vorzusehen oder
durch selektives Dotieren verschiedener Gebiete eine beliebige Schicht
in mehrere Schichten aufzuteilen.
-
"Substratschicht" ist in dieser Offenbarung als
die Schicht unter den erwähnten
Schichten zu interpretieren, die der Drain am nächsten liegt; es muss sich
nicht um eine Substratschicht im für dieses Fachgebiet strikten
Sinne des Wortes, d.h. die Schicht, von der aus das Wachstum begonnen
wird, handeln. Die tatsächliche
Substratschicht kann eine beliebige der Schichten sein und ist meistens
die dickste Schicht, bei welcher es sich um die Drift-Schicht handeln
kann.
-
Die
Verfahrensansprüche
sind so zu interpretieren, dass sie nicht auf das Wachstum der Schichten übereinander
in der angegebenen Abfolge beschränkt sind, vielmehr liegt auch
jede andere Abfolge des Wachstums dieser Schichten innerhalb des Umfangs
der Ansprüche.
Beispielsweise kann das Verfahren von der Driftschicht aus begonnen
werden, und das Aufwachsen der so genannten Substratschicht und
der Drain kann ganz am Ende des Verfahrens erfolgen.