DE69719264T2 - Schieberegister mit negativen Widerstandselementen - Google Patents

Description

GEBIET DER ERFINDUNG
• Die vorliegende Erfindung bezieht sich allgemein auf elektronische Schaltungen und genauer auf digitale Höchstgeschwindigkeits-Schieberegister, die Vorrichtungen mit negativem Widerstand wie etwa Resonanztunneldioden und dergleichen verwenden.
HINTERGRUND DER ERFINDUNG
• Es gibt einen umfangreichen Stand der Technik in der Anwendung von Vorrichtungen mit negativem Widerstand und mit zwei Anschlüssen, die nach der Veröffentlichung von Leo Esaki, "New Phenomenon in Narrow Germanium p = n Junctions", Phys. Rev., Bd. 109, S. 603, 15. Januar 1958 entwickelt wurden. Wie der Titel des Artikels zeigt, ist eine Resonanztunneldiode (RTD) mit ihren mehreren dünnen Halbleiterschichten, die verschiedene physikalische Eigenschaften besitzen, allerdings merklich von Esakis einfachem p-n-Übergang verschieden. Obwohl die Form der graphischen Darstellung des Stroms der Vorrichtung als Funktion der Spannung oberflächlich ähnlich ist, ist der Maßstab stark verschieden. Außerdem ist die verfügbare Fertigungstechnologie zum Erreichen massiver Anordnungen von praktisch völlig gleichen RTDs für Esaki-Tunneldioden nicht verfügbar. In ihrer einfachsten Form enthält eine RTD eine Folge von fünf Halbleiterschichten. Die äußeren beiden Schichten sind die Kontaktschichten, in die Elektronen in die Halbleiterschicht-Folge eintreten und aus ihr austreten. Die inneren drei verschiedenen Halbleiterschichten unterscheiden sich in ihren Energiebandlücken in der Folge breite/schmale/breite Bandlücke, wobei die Schichtdicken mit der Bloch-Wellenlänge der Elektronen (typischerweise kleiner als 10 nm) vergleichbar sind. Der Elektronenweg durch diese Schichten enthält zwei Energiebarrieren, die durch einen als Potentialtopf bezeichneten schmalen Bereich getrennt sind.
• Klassisch wird ein Elektron mit einer Energie, der sogenannten Fenni-Energie, das sich der ersten Energiebarriere mit einer Energie unter der Barrierenenergie nähert, reflektiert. Mit abnehmender physikalischer Abmessung der Barriere gegenüber der Wellenlänge des Teilchens existiert eine steigende Wahrscheinlichkeit, daß das Teilchen durchgelassen anstatt reflektiert wird. Dadurch kann unter bestimmten Bedingungen ein Elektron die Barriere mit einer Energie unterhalb des Barrierenpotentials durchlaufen. Diese Erscheinung wird Tunneln genannt.
• Wenn die Breite des Potentialtopfs so ausgewählt wird, daß sie etwa gleich einigen halbzahligen Vielfachen der Elektronenwellenlänge ist, kann durch konstruktive Interferenz eine stehende Welle aufgebaut werden, die ähnlich den stehenden Wellen in einer Übertragungsleitung oder einem Mikrowellen-Hohlraum ist. Elektronen dieser Wellenlängen koppeln leichter in den Potentialtopf ein oder aus ihm aus.
• Da die Energie des Elektrons durch das Einstellen der Spannung über der Struktur gesteuert werden kann, reagiert der Stromfluß durch die doppelte Barriere sehr empfindlich auf diese angelegte Spannung. Bei bestimmten angelegten Spannungen durchlaufen die Elektronen die doppelte Barriere leicht, während sie bei anderen angelegten Spannungen fast völlig reflektiert werden. Wenn die Energie des eingehenden Elektrons mit der Resonanzübertragungsenergie der Potentialtopf-Struktur übereinstimmt, wird gesagt, daß das Elektron in Resonanz ist.
• Der in Fig. 1 gezeigte Stand der Technik, "Resonant Tunneling Transistors", TI Technical Journal, S. 30, Juli-Aug. 1989, zeigt die Strom-Spannungs-Kennlinie (I-V-Kennlinie) und das entsprechende Leitungsbandprofil einer RTD. Das interessante Merkmal dieser Kennlinie ist, daß zwischen den Punkten B und C ein Anstieg der angelegten Spannung tatsächlich eine Abnahme des Stroms der Anwendung verursacht. Dieser Bereich des "negativen differentiellen Widerstandes" ist sehr instabil. Das Verhältnis der Spannung in B zu C wird als das Höcker-Tal- Verhältnis bezeichnet und ist sehr bedeutend bei der Bestimmung der Rauschgrenzwerte von RTDs, die auf digitale Vorrichtungen angewendet werden. Die vorher erwähnten Unterschiede des Maßstab in diesen Kennlinien zwischen RTDs und älteren Esaki-Tunneldioden mit einem Übergang ist sehr drastisch. Es können RTDs hergestellt werden, deren Spitzenströme von Vorrichtung zu Vorrichtung reproduzierbar sind und zwischen 100 Picoampere bis zu mehr als 100 Milliampere schwanken können, wobei brauchbare Höcker-Tal-Verhältnisse aufrechterhalten werden. Esaki-Dioden arbeiten im Bereich einiger zehn Milliampere. Dies ermöglicht, RTDs auf die Anwendung zuzuschneiden. In Speichervorrichtungen, wo Leistung und Größe die Hauptinteressen darstellen, werden Vorrichtungen mit sehr niedrigem Strom gewählt. In der Hochgeschwindigkeits-Logik, wo kapazitive Lasten auftreten können, sind Vorrichtungen mit hohem Strom erwünscht.
• Wie im Stand der Technik wird durch Hinzufügen eines Widerstandes in Reihe mit der Diode, wie es in Fig. 2 veranschaulicht ist, eine bistabile Schaltung erreicht, deren statischer Ruhepunkt entweder 10 oder 12 ist. Durch das Anlegen einer Steuerspannung an 14 kann die Vorrichtung auf 10 oder 12 gezwungen werden, was sie zu einem binären Signalspeicher mit Rückstelltabelle macht. Diese Struktur ist neben weiteren Problemen wegen (1) des Leistungsverlusts, (2) der Herstellbarkeit und (3) der Arbeitsgeschwindigkeit nachteilig. US 3.121.176 veranschaulicht ein Schieberegister, das mehrere Kaskadenstufen umfaßt. Jede Stufe enthält eine bistabile Schaltung für die statische Speicherung, die eine Diode mit negativem Widerstand umfaßt, die für die dynamische Speicherung und Verbindung zu der nächsten Stufe mit einem Register und mit einer monostabilen Schaltung in Reihe geschaltet ist. Der bistabile Teil enthält einen PNP-Transistor, der durch seine Basis mit dem Übergang zwischen der Diode und dem Register und über seinen Kollektor mit der monostabilen Schaltung verbunden ist.
• Wie ferner mit Bezug auf die vorliegende Erfindung unten erklärt wird, ist eine geeignetere Struktur die Reihenschaltung von zwei RTDs auf ähnliche Weise, wie sie von Goto u. a. in IRE Trans. On Electronic Computers, März 1960, S. 24, mit herkömmlichen Esaki-Tunneldioden vorgeschlagen und durch RCA, RCA Review, Bd. XXXIII, Juni 1962, S. 152 und Dez. 1962, S. 489, ausführlich untersucht wird. Die Reihenschaltung von zwei RTDs und deren bistabile Arbeitspunkte 16 und 18 sind in Fig. 3 veranschaulicht. Es ist diese Konfiguration, die durch diese Erfindung genutzt wird.
• Moderne digitale Systeme erfordern die Erfassung, Übertragung und Speicherung digitaler Bitströme bei Gigahertz-Taktfrequenzen. Die meisten Systeme in diesem Frequenzbereich verwenden einen ununterbrochenen oder synchronen Takt mit dynamischen Schieberegistern. Ein dynamisches Schieberegister speichert die binären Einsen und Nullen in Kondensatoren, normalerweise in den parasitären Kapazitäten der Schaltungsverbindungen. In vielen Systemen ist der Datenstrom allerdings asynchron, d. h., er hält an und beginnt. In einem dynamischen System können die Daten dagegen aufgrund eines Kondensatorverlusts verlorengehen, wenn der Takt zu lange angehalten wird. Je schneller der Takt ist, desto kleiner ist der Kondensator und desto eher gehen die Daten verloren, wenn der Takt anhält. Um diese Schwierigkeit zu überwinden, kann ein statisches Schieberegister verwendet werden. Statische Schaltungen erfordern aber mehr Komponenten und daher mehr Vorrichtungen und Verbindungsverzögerungen. Sehr oft verbrauchen diese Schaltungen erheblich mehr Leistung als ihre dynamischen Gegenstücke. Wie in Fig. 3 gezeigt ist; liegen die beiden stabilen Punkte 16 und 18 bei niedrigem Strom.
ZUSAMMENFASSUNG DER ERFiNDUNG
• Die Hauptaufgabe der vorliegenden Erfindung ist die Überwindung der obenerwähnten Schwierigkeiten durch die Schaffung von Mitteln zum Zusammenschalten von Schieberegistern für die Übertragung und Speicherung von Ultrahochgeschwindigkeits-Bitströmen (> 1 GHz) durch die Verwendung eines asynchronen Takts, während eine niedrige Größe aufrechterhalten wird:
• Gemäß der vorliegenden Erfindung wird somit eine Speicherzelle geschaffen, wie sie in Anspruch 1 dargelegt ist. Weitere Merkmale, die die Speicherzelle der Erfindung aufweisen kann, sind in den Ansprüchen 2 bis 4 angegeben.
• Gemäß der bevorzugten Ausführungsform enthält die vorliegende Erfindung ein Kaskaden-Paar von RTDs, um einen bistabilen Betriebszustand zu erreichen.
• Die Bereitstellung des Pufferverstärkers ermöglicht, daß ein bistabiles Paar ein folgendes Paar ansteuert und daß der Pufferverstärker eine Isolation und eine Verstärkung zwischen den zwei Paaren von RTDs schafft.
• Einige alternative Mittel zum Erreichen der Pufferisolation zwischen den Schieberegisterstufen bei weiterer Beibehaltung einer hohen Geschwindigkeit und einer niedrigen Baugröße sind als Beispiel in der beigefügten Zeichnung gezeigt.
• Nach dem Empfang der Daten, die mit einer Rate von über einem Gigahertz übertragen werden, wird oft gewünscht, diese Daten zu speichern und daraufhin dieselben Daten mit einer langsameren Rate zu übertragen, so daß die Daten von langsameren herkömmlicheren digitalen Systemen gespeichert und verarbeitet werden können. Dies kann zweckmäßig durch diese Erfindung eines statischen Ultrahochgeschwindigkeits-Schieberegisters durch Takten des Schieberegisters mit einer sehr hohen Rate während des Datenempfangs und daraufhin mit einer viel langsameren Taktrate realisiert werden. Dieser langsameren Taktfrequenz kann eine kurze Verzögerung vorangestellt werden, damit sie auf Wunsch synchron zu der Taktfrequenz auf der Ausgangsseite ist. Daraufhin können die Daten in dem Schieberegister mit einer langsameren Rate herausgetaktet werden. Es wird ein Source-Folger geschaffen, um die digitale Verarbeitungsschaltungsanordnung auf der Ausgangsseite zu steuern, wo eine kapazitive Belastung anderenfalls Probleme verursachen kann.
• Die Erfindung schafft ferner ein statisches Schieberegster, wie es in Anspruch 5 dargelegt ist. Weitere Merkmale, die in das statische Schieberegister der Erfindung aufgenommen werden können, sind in den Ansprüchen 6 bis 10 dargelegt.
KURZBESCHREIBUNG DER ZEICHNUNG
• Die vorstehenden Merkmale der vorliegenden Erfindung können genauer aus der folgenden ausführlichen Beschreibung verstanden werden, wenn diese in Verbindung mit der beigefügten Zeichnung gelesen wird, die Beispiele von Vorrichtungen des Standes der Technik zeigt und als Beispiel eine Ausführungsform der vorliegenden Erfindung veranschaulicht und in der:
• - Fig. 1 einen Graphen des Stroms durch eine RTD als Funktion der Spannung und die entsprechenden Energieniveau-Diagramme veranschaulicht,
• - Fig. 2 die bistabilen Arbeitspunkte einer RTD mit einem Lastwiderstand gemäß einer Vorrichtung des Standes der Technik veranschaulicht,
• - Fig. 3 die resultierenden bistabilen Arbeitspunkte von zwei in Reihe geschalteten RTDs veranschaulicht,
• - Fig. 4 eine allgemeine einfache Schieberegisterzelle veranschaulicht, die aus zwei in Reihe geschalteten RTDs gebildet ist, um einen statischen Signalspeicher zu bilden, der von einem früheren Eingang angesteuert werden kann und einen Pufferverstärker schafft, der eine folgende Stufe mit einer ähnlichen Konfiguration ansteuert,
• - Fig. 5 einige Stufen eines statischen Schieberegisters veranschaulicht, bei dem die Pufferverstärkungsstufe eine Kaskade eines Verarmungs-Feldeffekttransistors (FETs) und eines Anreicherungs-FETs enthält,
• - Fig. 6 eine Verbindung höherer Geschwindigkeit aus Fig. 5 durch das Ersetzen des Verarmungs-Last-FET durch eine RTD, die gegenüber den für die Konfiguration bistabiler Signalspeicher verwendeten RTDs andere Eigenschaften besitzt, veranschaulicht, und
• - Fig. 7 einen Pufferverstärker des Source-Folger-Typs veranschaulicht, der eine erhöhte Geschwindigkeit und Ansteuerfähigkeit für die Ausgangsstufen des Schieberegisters schafft:
BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
• In Fig. 4, einer allgemeinen Schieberegisterstufe, ist zunächst eine Reihenschaltung der RTDs 22 und 24 gezeigt, deren I-V-Kennlinien übereinstimmen und die mit der Spannung von Vdd gegen Masse versorgt werden. Dies ist eine bistabile Konfiguration, die vorher in Fig. 3 beschrieben wurde und Spitzenströme bei 15 und 17 zeigte. Zu Diskussionszwecken wird ein Niederspannungszustand an Verbindung 23 als binäre 0 und ein Hochspannungszustand an Verbindung 23 als binäre 1 betrachtet. Wenn der Takt 21 an den Schalttransistor 20 angelegt ist, wird die Spannung 19 direkt an die Verbindung 23 der in Reihe geschalteten RTDs 22 und 24 angelegt. Wenn die Spannung 19 niedriger als die Spitze 15 ist, wird 23 in den stabilen Punkt 16, den binären 0-Zustand; gezwungen. Wenn umgekehrt die Spannung 19 höher als die Spitze 17 ist, wird 23 in den stabilen Punkt 18, den binären 1-Zustand, gezwungen. Der Takt 21 schaltet nun den Schalttransistor 21 auf "AUS", wobei der erzwungene Zustand bei 23 bleibt. Um die Ansteuerung der nächsten Stufe des Schieberegisters zu erleichtern, ist der Pufferverstärker 26 zwischen 23 und den Ausgangsknoten 27 geschaltet. Dieser Pufferverstärker schafft eine Isolation zwischen 23 und der nächsten Stufe sowie eine Verstärkung, um zu gewährleisten, daß die nächste Stufe ausreichend Leistung empfängt, um diese Stufe auf eine binäre 1 oder 0 zu setzen.
• Eine vollständigere Schaltung eines Segments eines Ultrahochgeschwindigkeits-Schieberegisters ist in Fig. 5 gezeigt, in der der Putiferverstärker einen Anreicherungs-Isolierschicht-FET 30 enthält, um eine Verstärkung und eine Verarmungs-Last-Vorrichtung 28 bereitzustellen. Obwohl die Vorrichtungen mit gleichen Zahlen zur Erleichterung der Herstellung von hochintegrierten Schaltungen identisch sind; sind die Suffix-Buchstaben "a" und "b" hinzugefügt worden, um die erste Stufe des Schieberegisters von der zweiten Stufe zu unterscheiden und so die Beschreibung zu vereinfachen. Es wird angenommen, daß die Eingangsspannung an 19 auf einer binären 1, einer hohen Spannung, ist. Der Takt 21 schaltet den Schalttransistor 20a "EIN". Der entsprechende Schalttransistor 20b in der zweiten Stufe des Schieberegisters wird durch 32, d. h. durch das Komplement von 21, angesteuert, das den Transistor 20b "AUS"schaltet. Wie vorher erörtert wurde, setzt 19 die Verbindung 23a auf den binären 1-Zustand. Es besteht eine Verbindung zwischen 23a und dem Gate von 30a. Die Spannungsinversion des Puffers veranlaßt; daß 27a auf einer niedrigen Spannung ist, obwohl der Schalter 20b noch auf "AUS" steht und deshalb noch keine Wirkung an 23b festgestellt wird. Bei der komplementären Phase des Takts wird 20a "AUS"geschaltet und 20b "EIN"geschaltet. Dies setzt den aus 22b und 24b zusammengesetzten bistabilen Signalspeicher in den binären 0-Zustand, d. h. die Verbindung 23b ist auf einer niedrigen Spannung. Wenn die Taktsignale 21 und 32 zu diesem Zeitpunkt beendet werden, verbleiben die folgenden binären Zustände in dem statischen stabilen Zustand - (1) Verbindung 23a ist auf 1, (2) 27a ist auf 0, (3) 23b ist auf 0 und (4) 27b ist auf 1.
• Es wird nun angenommen, daß sich die Eingangsspannung 19 auf den binären 0-Zustand geändert hat während die gerade beschriebenen Zustände herrschen. Wenn der Takt 21 den Transistor 20a "EIN"schaltet, wird 23a in den 0-Zustand gesetzt. Der Ausgang 34 wird mit 2% gekoppelt, der noch in dem binären 1- Zustand ist. Bei der komplementären Phase des Takts 32; werden der Eingang 19 und der Ausgang 34 unterbrochen. Die 0 an 23a wird durch 30a, 28a invertiert und zwingt 23b auf eine 1, die durch 30b, 28b auf eine 0 invertiert wird. Somit kann festgestellt werden, daß die Einganspolarität an dem Ausgang nach dem einen kompletten Taktzyklus dupliziert wird. Durch zahlreiche gleiche Kaskaden- Stufen kann nun eine viel längere digitale Verzögerung realisiert werden.
• Die Funktionalität der Ausführungsform der Erfindung, wie sie in Fig. 6 gezeigt ist, ist in digitaler Hinsicht dieselbe, wobei sie aber zu viel höheren Geschwindigkeiten fähig ist. Die RTD 35a ersetzt den Verarmungs-Last-Transistor 28a aus Fig. 5. Wie vorher erwähnt können die I-V-Kennlinien von RTDs auf die Anwendung zugeschnitten werden. In diesem Fall muß die RTD 35a genug Spannung zur Verfügung stellen, wenn sich der Verstärker 30a im Niederstromzustand befindet, um 23b in den binären 1-Zustand zu zwingen, wenn der Schalter 20b geschlossen ist. Im entgegengesetzten Fall ist 30a im Hochstromzustand und zwingt 23b in den binären 0-Zustand. Die Entwurfsziele für 35a und 35b sind (1) niedriger Vorstrom und (2) angemessene logische Pegel mit gutem Rauschgrenzwert. Vom Standpunkt der Vorrichtung bedeutet dies, daß die Spitzenspannung von 35a und 35b etwa die Hälfte des Pegels von 23a beziehungsweise 23b betragen sollte. Die binäre schrittweise Folge und die Polaritäten sind dieselben wie in Fig. 5.
• Häufig wird gefordert, daß die Ausgangsstufen eines Schieberegisters Übertragungsleitungen zu den folgenden Stufen ansteuern, wo sie hohen kapazitiven Belastungen unterliegen. Fig. 7 zeigt diesbezüglich eine Schaltung, die in die Ausführungsform der Erfindung aufgenommen werden kann. Hierin ist die Pufferstufe zwischen den statischen Signalspeicher-Paaren von RTDs ein nicht invertierender Source-Folger, der einen Anreicherungs-FET 30 und eine Sourceverarmungs- Last-Vorrichtung 28 enthält. Das komplementäre Takten ist dasselbe wie bei den vorhergehenden Schaltungen, wobei es in diesem Fall aber keine Inversion zwischen den beiden Schieberegisterstufen gibt. Wenn in diesem Fall 23a durch die Taktphase 21 in einen binären Zustand gezwungen wird, wird 23b während der komplementären Phase 32 in denselben binären Zustand gezwungen. Alle anderen Teilfunktionen sind wie vorher beschrieben.
• Während die Prinzipien der vorliegenden Erfindung hier offenbart werden, wird erkannt, daß in der Praxis der Erfindung verschiedene Abweichungen vorgenommen werden können. Zum Beispiel kann eine speziell entworfene RTD als offensichtliche Kombination der in den Fig. 5 und Fig. 6 beschriebenen Funktionen auch als Source-Folger-Last verwendet werden.

Claims (10)

1. Speicherzelle für die Verwendung in einem statischen Schieberegister, wobei die Speicherzelle umfaßt:

einen statischen Signalspeicher;

Mittel zum Setzen des binären Zustandes des statischen Signalspeichers in Übereinstimmung mit dem Pegel eines Eingangssignals; und

Mittel, die mit dem statischen Signalspeicher gekoppelt sind, um eine Isolation gegenüber einem nachfolgenden statischen Signalspeicher und eine Verstärkung für diesen zu schaffen, dadurch gekennzeichnet, daß

der statische Signalspeicher aus einem Paar von in Reihe geschalteten Vorrichtungen mit negativem Widerstand, die zwischen erste und zweite Potentiale geschaltet sind, gebildet ist und

die Mittel, die eine Isolation und eine Verstärkung schaffen, einen Pufferverstärker (26) enthalten, der einen Anreicherungs-FET (30) umfaßt, der einen Steuerbereich besitzt, der mit einem Übergang (23) zwischen dem Paar von Vorrichtungen mit negativem Widerstand verbunden ist und dessen Stromleitungspfad mit einer dritten Vorrichtung (35) mit negativem Widerstand gekoppelt ist.

2. Speicherzelle nach Anspruch 1, bei der die Vorrichtungen mit negativem Widerstand Resonanztunneldioden (22, 24) umfassen.

3. Speicherzelle nach Anspruch 1 oder Anspruch 2, bei der die Mittel zum Setzen des binären Zustandes des statischen Signalspeichers einen getakteten Schalt-FET (20) umfassen.

4. Speicherzelle nach einem der Ansprüche 1 bis 3, wobei die Speicherzelle für die Verwendung in einem statischen Hochgeschwindigkeits-Schieberegister ausgelegt ist.

5. Statisches Schieberegister, mit:

mehreren Speicherzellen, die in einer Kaskadenkonfiguration gekoppelt sind und wovon jede umfaßt:

einen statischen Signalspeicher;

Mittel zum Setzen des binären Zustandes des statischen Signalspeichers in Übereinstimmung mit dem Ausgangspegel des statischen Signalspeichers der der Kaskade vorhergehenden Zelle; und

Mittel, die mit dem statischen Signalspeicher gekoppelt sind, um eine Isolation gegenüber dem statischen Signalspeicher der nachfolgenden Zelle der Kaskade und eine Verstärkung für diesen zu schaffen, dadurch gekennzeichnet, daß

der statische Signalspeicher jeder Zelle aus einem Paar von in Reihe geschalteten Vorrichtungen mit negativem Widerstand, die zwischen erste und zweite Potentiale geschaltet sind, gebildet ist und

die Mittel für die Schaffung einer Isolation und einer Verstärkung einen Pufferverstärker enthalten, der einen Anreicherungs-FET (30a, 30b) umfaßt, der einen Steuerbereich besitzt, der mit dem Übergang (23a, 23b) zwischen dem Paar von Vorrichtungen mit negativem Widerstand verbunden ist und dessen Stromleitungspfad mit einer dritten Vorrichtung (35w 35b) mit negativem Widerstand gekoppelt ist.

6. Statisches Schieberegister nach Anspruch 5, bei dem die Vorrichtungen mit negativem Widerstand Resonanztunneldioden (22a, 22b; 24a, 24b) umfassen.

7. Statisches Schieberegister nach Anspruch 5 oder Anspruch 6, wobei das Register eine Speicherzelle umfaßt, die ihrerseits einen Pufferverstärker umfaßt, der einen nicht invertierenden Source-Folger enthält, der einen Anreicherungs- FET und einen Sourceverarmungs-Last-FET (28) umfaßt.

8. Statisches Schieberegister nach einem der Ansprüche 5 bis 7, bei dem die Mittel zum Setzen des binären Zustandes des statischen Signalspeichers einen getakteten Schalt-FET (20a, 20b) umfassen.

9. Statisches Schieberegister nach Anspruch 8, bei dem abwechselnde (20a) der Schalt-FETs (20a, 20b) in einer Phase eines Taktsignals getaktet werden und die verbleibenden (20b) der Schalt-FETs in einer zweiten Phase des Taktsignals getaktet werden.

10. Statisches Schieberegister nach einem der Ansprüche 5 bis 9, wobei das statische Schieberegister ein digitales, statisches Hochgeschwindigkeits-Schieberegister ist.