DE69630853T2 - Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit - Google Patents

Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit Download PDF

Info

Publication number
DE69630853T2
DE69630853T2 DE69630853T DE69630853T DE69630853T2 DE 69630853 T2 DE69630853 T2 DE 69630853T2 DE 69630853 T DE69630853 T DE 69630853T DE 69630853 T DE69630853 T DE 69630853T DE 69630853 T2 DE69630853 T2 DE 69630853T2
Authority
DE
Germany
Prior art keywords
node
signal
output
level
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69630853T
Other languages
English (en)
Other versions
DE69630853D1 (de
Inventor
Yuichiro Minato-ku Mio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Application granted granted Critical
Publication of DE69630853D1 publication Critical patent/DE69630853D1/de
Publication of DE69630853T2 publication Critical patent/DE69630853T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532Peak detectors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Flanken-Erfassungsschaltkreis zur Erfassung einer voreilenden oder einer nacheilenden Flanke eines Eingangssignals, und insbesondere einen Flanken-Erfassungsschaltkreis zum Erfassen einer voreilenden oder nacheilenden Flanke eines Signals ohne fehlerhafte Erfassung.
  • 2. Beschreibung des verwandten Stands der Technik
  • In einem Mikrocomputer gibt es überall viele Flanken-Erfassungsschaltkreise zum Erfassen der Flankenveränderung eines Eingangssignals. Ein Beispiel des herkömmlichen Flanken-Erfassungsschaltkreises ist in 5 gezeigt. Dieser Schaltkreis weist D-Flip-Flops (nachfolgend als D-FFs bezeichnet) 14 auf, UND-Schaltkreise 4143 und einen ODER-Schaltkreis 61.
  • Zuerst werden ein Eingangssignal IN und ein Flanken-Erfassungssignal EN in den UND-Schaltkreis 43 eingegeben, und Signale werden nacheinander von den D-FFs 14, die mit einem Taktsignal CLK synchronisiert sind, ausgegeben. Die Ausgangssignale aus den D-FFs 13 und das invertierte Ausgangssignal des D-FF werden in den UND-Schaltkreis 41 eingegeben, und die invertierten Ausgangssignale der D-FFs 13 und das Ausgangssignal des D-FF 4 werden in den UND-Schaltkreis 42 eingegeben. Das Flankenerfassungs-Steuersignal EN ist ein mit dem Taktsignal synchronisiertes Signal, und repräsentiert einen Flankenerfassungszustand, wenn es 1 beträgt, und repräsentiert einen Nicht-Flankenerfassungszustand, wenn es 0 beträgt.
  • Falls sich das Eingangssignal IN von 0 auf 1 verändert, während das Flankenerfassungs-Steuersignal EN 111 beträgt, gehen die Ausgangssignale der D-FFs 14 ebenfalls nacheinander von 0 auf 1, und wenn das Ausgangssignal des D-FF 4 0 beträgt, wird es als voreilende Flanke erfasst.
  • 6 ist eine Zeittafel, welche den Vorgang zeigt, wenn das Flankenerfassungs-Steuersignal EN des Flanken-Erfassungsschaltkreises in 5 verändert wird. Falls sich das Flankenerfassungs-Steuersignal EN von 0 auf 1 verändert, während das Eingangssignal IN 1 beträgt, verändern sich die Ausgangssignale der D-FFs 14 synchronisiert mit einer voreilenden Flanke des Taktsignals CLK nacheinander von 0 auf 1. Falls die Ausgangssignale der D-FFs 13 l betragen und das Ausgangssignal des D-FF 4 0 ist, dann geht das Ausgangssignal des UND-Schaltkreises 41, d. h. ein Erfassungssignal für eine voreilende Flanke, auf 1.
  • Als Nächstes verändern sich, falls sich das Flankenerfassungssignal EN von 1 auf 0 verändert, die Ausgangssignale der D-FFs 14 synchronisiert mit der voreilenden Flanke des Taktsignals CLK nacheinander von 1 auf 0. Falls sich die Ausgangssignale der D-FFs 13 0 betragen und das Ausgangssignal aus dem D-FF 4 1 beträgt, dann geht das Ausgangssignal des UND-Schaltkreises 42, d. h. ein Erfassungssignal für eine nacheilende Flanke auf 1.
  • Ein Beispiel für eine Konfiguration des Flanken-Erfassungsschaltkreises, der so aufgebaut ist, dass er eine fehlerhafte Erfassung einer Veränderung des Flankenerfassungs-Steuersignals als eine Flanke des Eingangssignals vermeidet, ist in 7 gezeigt. Dieser Schaltkreis weist D-FFs 14, UND-Schaltkreise 41 und 42 sowie einen ODER-Schaltkreis 61 auf. Das Eingangssignal IN wird nacheinander von den D-FFs 14 in Synchronisation mit dem Taktsignal CLK ausgegeben. Die Ausgangssignale aus den D-FFs 13, die invertierten Ausgangssignale des D-FF 4 und das Flankenerfassungs-Steuersignal EN werden in den UND-Schaltkreis 41 zur Erfassung der voreilenden Flanke des Eingangssignals IN eingegeben, und die invertierten Ausgangssignale der D-FFs 13, das Ausgangssignal des D-FF 4 und das Flankenerfassungs-Steuersignal EN werden in den UND-Schaltkreis 42 zur Erfassung der nacheilenden Flanke des Eingangssignals IN eingegeben.
  • 8 ist eine Zeittafel, die den Flankenerfassungs-Betrieb des in 7 gezeigten Flanken-Erfassungsschaltkreises zeigt. Wenn das Flankenerfassungs-Steuersignal EN 1 beträgt, d. h. sich das System im Flankenerfassungszustand befindet, verändert sich das Eingangssignal IN von 0 auf 1. Wenn die Ausgangssignale der D-FFs 13 1 betragen, und das Ausgangssignal des D-FF 4 0 ist, dann geht das Ausgangssignal des UND-Schaltkreises 41, d. h. das Erfassungssignal für die voreilende Flanke, auf 1.
  • Als Nächstes verändern sich, da sich das Eingangssignal IN von 1 auf 0 verändert, die Ausgangssignale der D-FFs 14 in Synchronisation mit der voreilenden Flanke des Taktsignals CLK nacheinander von 1 auf 0, wobei jedoch, da das Flankenerfassungs-Steuersignal EN 0 ist, d. h. das System sich in keinem Flankenerfassungszustand befindet, wenn die Ausgangssignale der D-FFs 13 0 betragen und das Ausgangssignal des D-FF 4 1 beträgt, sich das Ausgangssignal des UND-Schaltkreises 42, d. h. das Erfassungssignal für die nacheilende Flanke, nicht auf 1 verändert.
  • Jedoch treten in diesen herkömmlichen Schaltkreisen Fälle auf, bei denen ein Rauschsignal an ein Flankenerfassungssignal OUT ausgegeben wird, falls das Flankenerfassungs-Steuersignal EN geschaltet wird, wenn das Flankenerfassungssignal OUT auf 1 geht.
  • Die Zeittafel in dieser Situation ist in 9 gezeigt. Wenn sich das Eingangssignal IN von 0 auf 1 verändert, und das Ausgangssignal des D-FF 4 auf 1 geht, falls sich das Flankenerfassungs-Steuersignal EN von 0 auf 1 verändert, wird ein Rauschsignal an das Flankenerfassungssignal OUT in dem Fall ausgegeben, dass das Ausgangssignal des D-FF 4 in die UND-Schaltkreise 41 und 42 später als das Flankenerfassungs-Steuersignal EN eingegeben wird, wobei es sich hier um eine Verzögerung einer Taktsignal-Versorgungsleitung des Flankenerfassungs-Steuersignals EN handelt, das mit dem Taktsignal CLK nicht synchronisiert ist.
  • Darüber hinaus, falls sich das Flankenerfassungs-Steuersignal EN von 1 auf 0 verändert, wenn das Eingangssignal IN von 1 auf 0 geht und das Ausgangssignal des D-FF 3 auf 0 geht, wird ein Rauschsignal auch an das Flankenerfassungssignal OUT in dem Fall ausgegeben, dass das Flankenerfassungs-Steuersignal EN in die UND-Schaltkreise 41 und 42 später als das Ausgangssignal des D-FF 3 eingegeben wird. Zudem tritt insofern ein Problem auf, dass der Stromverbrauch erhöht wird, da die D-FFs sogar in dem Nicht-Flankenerfassungszustand betrieben werden.
  • Als eine diesem Beispiel ähnliche Technik ist ein Schaltkreis in der japanischen Patentoffenlegungsschrift Sho. 63-37710 of fenbart. Dieser Schaltkreis setzt einen Timer anstelle einer Vielzahl von D-FFs ein und weist das Flankenerfassungs-Steuersignal in einem externen Anschluss nicht auf, so dass kein Problem eines Rauschsignals auftritt, wobei jedoch insofern ein Problem vorliegt, da der Timer während des Nicht-Flankenerfassungszustands betrieben wird und der Stromverbrauch erhöht wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Flanken-Erfassungsschaltkreis zu schaffen, der in der Lage ist, das Auftreten eines fehlerhaften Erfassungssignals oder eines Rauschsignals sogar dann zu unterdrücken, wenn das Flankenerfassungs-Steuersignal verändert wird, und den Stromverbrauch durch Verhinderung des Betriebs der D-FFs im Nicht-Flankenerfassungszustand zu unterdrücken, indem die D-FFs, welche das Eingangssignal empfangen, gemäß dem Flankenerfassungs-Steuersignal gesetzt und rückgesetzt werden.
  • Zum Erreichen der vorstehend genannten Aufgabe weist der Flanken-Erfassungsschaltkreis der vorliegenden Erfindung einen ein Eingangssignal zuführenden Eingangsanschluss auf, einen ein Taktsignal liefernden Taktanschluss, einen ein Steuersignal liefernden Steueranschluss, einen Ausgangsanschluss, einen ersten Schaltkreis mit einem an den Eingangsanschluss angeschlossenen ersten Eingangsknoten, einem an den Taktanschluss angeschlossenen ersten Taktknoten, einem ersten Ausgangsknoten sowie einem ersten Rücksetzknoten zum Rücksetzen des ersten Ausgangsknotens auf einen ersten Pegel, wobei der erste Schaltkreis einen Pegel des Eingangssignals ansprechend auf eine erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den ersten Ausgangsknoten ausgibt, weiter einen zweiten Schaltkreis mit einem an den ersten Ausgangsknoten des ersten Schaltkreises angeschlossenen zwei ten Eingangsknoten, einem an den Taktanschluss angeschlossenen zweiten Taktknoten und mit dem zweiten Ausgangsknoten, wobei der zweite Schaltkreis den Pegel des ersten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den zweiten Ausgangsknoten ausgibt; einen dritten Schaltkreis mit einem an den zweiten Ausgangsknoten angeschlossenen dritten Eingangsknoten, einem dritten Ausgangsknoten, einem an den Taktanschluss angeschlossenen dritten Taktknoten, und mit einem Einstellknoten zum Einstellen des dritten Ausgangsknotens auf einem zweiten Pegel, wobei der dritte Schaltkreis den Pegel des zweiten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den dritten Ausgangsknoten ausgibt; einen vierten Schaltkreis mit einem an den dritten Ausgangsknoten angeschlossenen vierten Eingangsknoten, einem vierten Ausgangsknoten, einem an den Taktanschluss angeschlossenen vierten Taktknoten, einem zweiten Einstellknoten zum Rücksetzen des vierten Ausgangsknotens auf den zweiten Pegel, sowie einem zweiten Rücksetzknoten zum Einstellen des vierten Ausgangsknotens auf den ersten Pegel, wobei der vierte Schaltkreis den Pegel des dritten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den vierten Ausgangsknoten ausgibt; einen Gate-Schaltkreis, der mit dem ersten, zweiten, dritten und vierten Ausgangsknoten verbunden ist und erfasst, wenn sich ein Ausgangssignal des vierten Knotens von allen Ausgangssignalen des ersten, zweiten und dritten Knotens unterscheidet, und ein Flanken-Erfassungssignal an den Ausgangsanschluss ausgibt; einen Erfassungsschaltkreis, der eine Veränderung des Steuersignals erfasst, ein Erfassungssignal ansprechend auf das Taktsignal ausgibt, wenn das Steuersignal von einem inaktiven Pegel auf einen aktiven Pegel umschaltet, und den inaktiven Pegel an den ersten Rücksetzknoten zum Rücksetzen des ersten Ausgangsknotens auf den ersten Pegel ausgibt, während das Steuersignal den inaktiven Pegel aufweist; und einen Steuer schaltkreis, der das Signal des ersten Ausgangsknotens empfängt, das Erfassungssignal ansprechend auf ein Inversions-Taktsignal des Taktsignals, und ein Einstell-Signal an den ersten und zweiten Einstellknoten ausgibt, wenn das Erfassungssignal anzeigt, dass das Steuersignal von dem inaktiven Pegel in den aktiven Pegel umschaltet und das Eingangssignal den zweiten Pegel anzeigt.
  • Auf diese Weise weist der erfindungsgemäße Flanken-Erfassungsschaltkreis die Wirkung des Unterdrückens der Erzeugung eines fehlerhaften Erfassungssignals oder Rauschsignals sogar dann auf, wenn sich das Flankenerfassungs-Steuersignal verändert, und unterdrückt den Stromverbrauch durch Hemmen des Betriebs der D-FFs in dem Nicht-Flankenerfassungszustand.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich deutlicher aus der nachfolgenden Beschreibung in Zusammenhang mit den anliegenden Zeichnungen.
  • Es zeigen:
  • 1 ein Schaltkreisdiagramm der ersten Ausführungsform des erfindungsgemäßen Flanken-Erfassungsschaltkreises;
  • 2 eine Zeittafel des in 1 gezeigten erfindungsgemäßen Flanken-Erfassungsschaltkreises;
  • 3 eine Zeittafel des in 1 gezeigten erfindungsgemäßen Flanken-Erfassungsschaltkreises;
  • 4 ein Schaltkreisdiagramm der zweiten Ausführungsform des erfindungsgemäßen Flanken-Erfassungsschaltkreises;
  • 5 ein Schaltkreisdiagramm des herkömmlichen Flanken-Erfassungsschaltkreises;
  • 6 eine Zeittafel des in 5 gezeigten herkömmlichen Flanken-Erfassungsschaltkreises;
  • 7 ein Schaltkreisdiagramm des herkömmlichen Flanken-Erfassungsschaltkreises;
  • 8 eine Zeittafel des in 7 gezeigten herkömmlichen Flanken-Erfassungsschaltkreises; und
  • 9 eine Zeittafel des in 7 gezeigten herkömmlichen Flanken-Erfassungsschaltkreises;
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Mit Bezug auf die Zeichnungen werden die Ausführungsformen der Erfindung beschrieben. Ein Schaltkreisdiagramm einer ersten Ausführungsform des erfindungsgemäßen Flanken-Erfassungsschaltkreises ist in 1 gezeigt. Dieser Flanken-Erfassungsschaltkreis weist D-FFs 1114, 21, 22 und 31, UND-Schaltkreise 41, 42 und 51, sowie einen ODER-Schaltkreis 61 auf. Die D-FFs 1114, 21 und 22 werden synchron mit einer voreilenden Flanke eines Taktsignals CLK betrieben, das D-FF 31 wird synchron mit einer nacheilenden Flanke des Taktsignals CLK betrieben, und das D-FF 11 ist ein FF mit einem Rücksetzanschluss, das D-FF 13 ist ein FF mit einem Einstellanschluss und das D-FF 14 ist ein FF mit einem Rücksetz- und einem Einstellanschluss.
  • Die D-FFs 1114 empfangen das Eingangssignal IN, der UND-Schaltkreis 41 empfängt die Ausgangssignale aus den D-FFs 1113 und das invertierte Ausgangssignal aus dem D-FF 14 als Eingangssignale, und der UND-Schaltkreis 42 empfängt die in vertierten Ausgangssignale aus den D-FFs 1113 und das Ausgangssignal aus dem D-FF als Eingangssignale. Die D-FFs 21 und 22 empfangen ein Flankenerfassungs-Steuersignal ENB, der UND-Schaltkreis 51 empfängt die Ausgangssignale aus den D-FFs 21 und 22 und das invertierte Ausgangssignal des D-FF 21 als Eingangssignale, und das D-FF 31 empfängt das Ausgangssignal des UND-Schaltkreises 51 als ein Eingangssignal. Des Weiteren wird das Flankenerfassungssignal ENB in den Rücksetzanschluss des D-FF 11 eingeben, das Ausgangssignal des D-FF 21 wird in den Rücksetzanschluss des D-FF 14 eingegeben, und das Ausgangssignal des D-FF 31 wird in die Einstell-Anschlüsse der D-FFs 13 und 14 eingegeben. In diesem Fall ist das Flankenerfassungs-Steuersignal ENB ein Signal, das mit dem Taktsignal CLK synchron ist, und es ist weiter ein Signal, das einen Flankenerfassungszustand zeigt, wenn es einen niedrigen Pegel Lo (0) aufweist, und das einen Nicht-Flankenerfassungszustand zeigt, wenn es auf einem hohen Pegel Hi (1) ist.
  • Während das Flankenerfassungs-Steuersignal ENB auf 1 geht, wird der D-FF 11 synchron mit der voreilenden Flanke des Taktsignals CLK rückgesetzt, und das D-FF 14 wird synchron mit der voreilenden Flanke des nächsten Taktsignals CLK rückgesetzt. Wenn das Ausgangssignal des D-FF 1 beträgt, wird die nacheilende Flanke des Flankenerfassungs-Steuersignals ENB durch die D-FFs 21 und 22 und den UND-Schaltkreis 51 erfasst, und das Ausgangssignal des D-FF 31 geht an der nacheilenden Flanke des Taktsignals CLK auf 1 und stellt die D-FFs 13 und 14 ein.
  • Eine Zeittafel der Vorgänge, wann das Flankenerfassungs-Steuersignal ENB verändert wird, während das Eingangssignal IN des Flanken-Erfassungsschaltkreises in 1 1 ist, ist in 2 gezeigt. Falls das Flankenerfassungs-Steuersignal ENB von 1 auf 0 geht, d. h. zum Flankenerfassungszustand geht, während das Eingangssignal IN 1 ist, geht das Ausgangssignal de D-FF 21 auf 0 und das Ausgangssignal des D-FF 22 geht ansprechend auf die erste voreilende Flanke des Taktsignals CLK auf 1, und das Ausgangssignal aus dem UND-Schaltkreis 23 geht auf 1. Einen halben Takt später geht das Ausgangssignal des D-FF 31 auf 1, wodurch die D-FFs 13 und 14 eingestellt werden. Bei der nächsten voreilenden Flanke A des Taktsignals CLK, geht das Ausgangssignal aus dem D-FF 12 auf 1. Um daraus resultierend zu verhindern, dass das System aufgrund des Schaltens in den Flankenerfassungszustand zur voreilenden Flankenerfassung übergeht, ist es möglich, die Ausgangssignale aus den D-FFs 1114 auf 1 zu verändern.
  • Des Weiteren, wenn das Flankenerfassungs-Steuersignal ENB von 0 auf 1 geht, d. h. zum Nicht-Flankenerfassungszustand, dann wird zuerst das D-FF 11 durch das Flankenerfassungs-Steuersignal ENB rückgesetzt, das Ausgangssignal des D-FF 12 geht auf 0 und das Ausgangssignal des D-FF 21 geht bei der voreilenden Flanke B des Taktsignals auf 1, und das D-FF 14 wird durch das Ausgangssignal des D-FF 21 rückgesetzt. Das Ausgangssignal des D-FF 13 geht bei der nächsten voreilenden Flanke C des Taktsignals CLK auf 0. Auf diese Weise ist es möglich, die Ausgangssignale der D-FFs 1114 auf 0 zu verändern, um zu verhindern, dass das System die nacheilende Flanke des Flankenerfassungs-Steuersignal ENB erfasst, wenn es auf den Nicht-Flankenerfassungsszustand geschaltet wird.
  • Eine Zeittafel, die den Flankenerfassungs-Betrieb des Flanken-Erfassungsschaltkreises aus 1 zeigt, ist in 3 dargestellt. Falls sich das Eingangssignal IN von 0 auf 1 verändert, während das Flankenerfassungs-Steuersignal ENB 0 ist, dann gehen die Ausgangssignale aus den D-FFs 1114 nacheinander an der voreilenden Flanke des Taktsignals CLK von 0 auf 1. Wenn die Ausgangssignale der D-FFs 1113 1 betragen und das Ausgangssignal des D-FF 14 0 beträgt, geht das Ausgangssignal des UND-Schaltkreises 41, d. h. das Erfassungssignal für die voreilende Flanke auf 1.
  • Als Nächstes verändern, sogar wenn sich das Eingangssignal IN von 1 auf 0 verändert, während das Flankenerfassungs-Steuersignal ENB 1 ist, die D-FFs 1114 nicht jedes Ausgangssignal, da die Ausgangssignale der D-FFs 1114 bereits 0 sind, und das Ausgangssignal des UND-Schaltkreises 42, d. h. das Erfassungssignal für die nacheilende Flanke, geht nicht auf 1. Falls das Flankenerfassungs-Steuersignal ENB 0 beträgt, geht das Erfassungssignal für die nacheilende Flanke analog zu dem Erfassungssignal für die voreilende Flanke auf 1. Dementsprechend verändern, wenn das Flankenerfassungs-Steuersignal ENB 1 beträgt, die D-FFs 1114 nicht jedes Ausgangssignal, wenn sich das Eingangssignal IN verändert, so dass es möglich ist, den Stromverbrauch der D-FFs zu verringern.
  • In dieser Ausführungsform weist das D-FF 12 keinen Einstell-Anschluss auf, es ist jedoch möglich, das D-FF 12 mit dem Einstell-Anschluss, welcher das Signal vom D-FF 31 ebenso wie D-FF 13 empfängt, zu modifizieren. Allerdings wird in dem Modifizierungsfall die Größe des Schaltkreises des D-FF 12 groß.
  • Ein Schaltkreisdiagramm, das eine zweite Ausführungsform des erfindungsgemäßen Flanken-Erfassungsschaltkreises zeigt, ist in 4 gezeigt. Der Unterschied bei der Konfiguration dieses Flanken-Erfassungsschaltkreises zu dem Schaltkreis aus 1 liegt darin, dass die Anzahl der D-FFs, die das Eingangssignal empfangen, von 4 auf n erhöht wird, und dass der UND-Schaltkreis 42 zur Erfassung der nacheilenden Flanke und der ODER-Schaltkreis weggelassen sind. Jeder der D-FFs 131n, mit der Ausnahme der D-FFs 11 und 12, weist einen Einstell-Anschluss auf, und jeder Einstell-Anschluss empfängt das Signal vom D-FF 31 gemeinsam. Der Betrieb dieser Ausführungsform ist identisch zum Betrieb der ersten Ausführungsform, und die Breite des annehmbaren Eingangssignals IN wird auf mehr als n-1 Taktsignale erhöht.
  • In den Ausführungsarten der obigen Beschreibung wird nur die voreilende Flanke allein erfasst, wobei die Erfindung aber auch auf den Fall angewendet werden kann, dass nur die nacheilende Flanke erfasst wird, oder auf den Fall, dass beide Flanken erfasst werden.
  • Wie oben beschrieben weist der erfindungsgemäße Flanken-Erfassungsschaltkreis die Wirkung des Unterdrückens der Erzeugung eines fehlerhaften Erfassungssignals oder eines Rauschsignals auch dann auf, wenn das Flankenerfassungs-Steuersignal verändert wird, und unterdrückt den Stromverbrauch durch Hemmen des Betriebs der D-FFs in dem Nicht-Flankenerfassungszustand.
  • Darüber hinaus ist der erfindungsgemäße Flanken-Erfassungsschaltkreis wirksam in Fällen, bei denen dem Eingangssignal zwei oder mehr Funktionen zugeordnet werden. Beispielsweise kann, wenn das Unterbrechungssignal und das Eingangsdatensignal geteilt werden, eine ähnliche Wirkung wie oben erhalten werden, indem das System im Flankenerfassungszustand eingestellt wird, wenn es als Unterbrechungssignal verwendet wird, und indem das System im Nicht-Flankenerfassungszustand eingestellt wird, wenn es als Eingangsdatensignal verwendet wird.
  • Es ist offensichtlich, dass die vorstehend genannten spezifischen Ausführungsformen nicht in einem einschränkenden Sinn für die vorliegende Erfindung auszulegen sind. Für den Fachmann in der Technik ergeben sich mit Bezug auf die Beschreibung der Erfindung verschiedene Modifizierungen der offenbarten Ausführungsformen, sowie andere erfindungsgemäße Ausführungsformen. Es ist daher beabsichtigt, dass die anliegenden Ansprüche den Schutzumfang der Erfindung definieren.

Claims (4)

  1. Schaltkreis, welcher Folgendes aufweist: einen Eingangsanschluss (IN), der ein Eingangssignal empfängt; einen Taktanschluss (CLK), der ein Taktsignal empfängt; einen Steueranschluss (ENB), der ein Steuersignal empfängt; einen Ausgangsanschluss; einen ersten Schaltkreis (11) mit einem an den Eingangsanschluss angeschlossenen ersten Eingangsknoten, einem an den Taktanschluss angeschlossenen ersten Taktknoten, einem ersten Ausgangsknoten sowie einem ersten Rücksetzknoten zum Rücksetzen des ersten Ausgangsknotens auf einen ersten Pegel, wobei der erste Schaltkreis einen Pegel des Eingangssignals ansprechend auf eine erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den ersten Ausgangsknoten ausgibt; einen zweiten Schaltkreis (12) mit einem an den ersten Ausgangsknoten des ersten Schaltkreises angeschlossenen zweiten Eingangsknoten, einem an den zweiten Taktanschluss angeschlossenen zweiten Taktknoten, und mit einem zweiten Ausgangsanschluss, wobei der zweite Schaltkreis den Pegel des ersten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den zweiten Ausgangsknoten ausgibt; einen dritten Schaltkreis (13) mit einem an den zweiten Ausgangsknoten angeschlossenen dritten Eingangsknoten, einem dritten Ausgangsknoten, einem an den Taktanschluss angeschlossenen dritten Taktknoten, und mit einem Einstellknoten zum Einstellen des dritten Ausgangsknotens auf einem zweiten Pegel, wobei der dritte Schaltkreis den Pegel des zweiten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den dritten Ausgangsknoten ausgibt; einen vierten Schaltkreis (14) mit einem an den dritten Ausgangsknoten angeschlossenen vierten Eingangsknoten, einem vierten Ausgangsknoten, einem an den Taktanschluss angeschlossenen vierten Taktknoten, einem zweiten Einstellknoten zum Rücksetzen des vierten Ausgangsknotens auf den zweiten Pegel, sowie einem zweiten Rücksetzknoten zum Einstellen des vierten Ausgangsknotens auf den ersten Pegel, wobei der vierte Schaltkreis den Pegel des dritten Ausgangsknotens ansprechend auf die erste Flanke des Taktsignals zwischenspeichert und den zwischengespeicherten Pegel an den vierten Ausgangsknoten ausgibt; einen Gate-Schaltkreis (41, 42), der mit dem ersten, zweiten, dritten und vierten Ausgangsknoten verbunden ist und erfasst, wenn sich ein Ausgangssignal des vierten Knotens von allen Ausgangssignalen des ersten, zweiten und dritten Knotens unterscheidet, und ein Flanken-Erfassungssignal an den Ausgangsanschluss (OUT) ausgibt; einen Erfassungsschaltkreis, der eine Veränderung des Steuersignals erfasst, ein Erfassungssignal ansprechend auf das Taktsignal ausgibt, wenn das Steuersignal von einem inaktiven Pegel auf einen aktiven Pegel umschaltet, und den inaktiven Pegel an den ersten Rücksetzknoten zum Rücksetzen des ersten Ausgangsknotens auf den ersten Pegel ausgibt, während das Steuersignal den inaktiven Pegel aufweist; und einen Steuerschaltkreis (31, 51), der das Signal des ersten Ausgangsknotens empfängt, das Erfassungssignal ansprechend auf ein Inversions-Taktsignal des Taktsignals und ein Einstell-Signal an den ersten und zweiten Einstellknoten ausgibt, wenn das Erfassungssignal anzeigt, dass das Steuersignal von dem inaktiven Pegel in den aktiven Pegel umschaltet und das Einangssignal den zweiten Pegel anzeigt.
  2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der Gate-Schaltkreis ein erstes UND-Gatter (41) aufweist, das Ausgangssignale des ersten, zweiten und dritten Knotens sowie ein Inversions-Ausgangssignal des vierten Knotens zum Ausgeben des Flanken-Erfassungssignal empfängt, das anzeigt, dass das Eingangssignal von dem ersten Pegel auf den zweiten Pegel verändert wird, und ein zweites UND-Gatter (42), das Inversions-Ausgangssignale des ersten, zweiten und dritten Knotens empfängt sowie das Ausgangssignal des vierten Knotens zur Ausgabe des Flanken-Erfassungssignals, das anzeigt, dass das Eingangssignal vom zweiten Pegel auf den ersten Pegel verändert wird.
  3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der Erfassungsschaltkreis einen fünften Schaltkreis (21) mit einem an den Steueranschluss angeschlossenen fünften Eingangsknoten, mit einem an den Taktanschluss angeschlossenen fünften Taktknoten und mit einem fünften Ausgangsknoten, sowie einen sechsten Schaltkreis (22) aufweist, der einen an den fünften Knoten angeschlossenen sechsten Eingangsknoten, einen an den Taktanschluss angeschlossenen sechsten Taktknoten sowie einen sechsten Ausgangsknoten besitzt.
  4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass der Steuerschaltkreis ein drittes UND-Gatter (51) aufweist, das einen Inversionspegel des fünften Knotens, einen Pegel des sechsten Knotens und den Pegel des ersten Knotens empfängt, und weiter einen siebten Schaltkreis (31) mit einem siebten Eingangsknoten aufweist, der ein Ausgangssignal des dritten UND-Gatters empfängt, mit einem siebten Taktknoten, der das Inversions-Taktsignal empfängt, sowie mit einem siebten Ausgangsknoten, der an den ersten und zweiten Einstellanschluss angeschlossen ist.
DE69630853T 1995-09-28 1996-09-26 Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit Expired - Fee Related DE69630853T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25155295 1995-09-28
JP7251552A JP2682520B2 (ja) 1995-09-28 1995-09-28 エッジ検出回路

Publications (2)

Publication Number Publication Date
DE69630853D1 DE69630853D1 (de) 2004-01-08
DE69630853T2 true DE69630853T2 (de) 2004-11-04

Family

ID=17224532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69630853T Expired - Fee Related DE69630853T2 (de) 1995-09-28 1996-09-26 Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit

Country Status (5)

Country Link
US (1) US5732090A (de)
EP (1) EP0766392B1 (de)
JP (1) JP2682520B2 (de)
KR (1) KR100187695B1 (de)
DE (1) DE69630853T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145152B (zh) 2006-09-14 2010-08-11 国际商业机器公司 在特定上下文内自动精细化本体的系统和方法
US8400188B2 (en) * 2008-03-16 2013-03-19 Nxp B.V. Methods, systems and arrangements for edge detection
CN103595418B (zh) * 2012-08-13 2017-12-19 上海华虹集成电路有限责任公司 解码读卡器发送的type a 847k数据速率信号的解码器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2319164C2 (de) * 1973-04-16 1975-05-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zum Unterdrücken von elektrischen Impulsen unterhalb einer vorgegebenen Mindestlänge, insbesondere bei Achszählanlagen
US4585997A (en) * 1983-12-08 1986-04-29 Televideo Systems, Inc. Method and apparatus for blanking noise present in an alternating electrical signal
JPS6337710A (ja) * 1986-07-31 1988-02-18 Rohm Co Ltd 不要信号による誤動作防止回路
JP2692415B2 (ja) * 1991-05-15 1997-12-17 日本電気株式会社 パルス除去回路
US5805632A (en) * 1992-11-19 1998-09-08 Cirrus Logic, Inc. Bit rate doubler for serial data transmission or storage

Also Published As

Publication number Publication date
US5732090A (en) 1998-03-24
JP2682520B2 (ja) 1997-11-26
EP0766392B1 (de) 2003-11-26
EP0766392A2 (de) 1997-04-02
KR970019023A (ko) 1997-04-30
JPH0993099A (ja) 1997-04-04
KR100187695B1 (ko) 1999-06-01
EP0766392A3 (de) 1998-04-08
DE69630853D1 (de) 2004-01-08

Similar Documents

Publication Publication Date Title
DE69624479T2 (de) Störspitzenfreies takt-freigabesignal
DE3587284T2 (de) Fehlertolerante rahmensynchronisation für mehrprozessorsysteme.
DE69227608T2 (de) Veränderliche Taktteilerschaltung
DE3880132T2 (de) Verfahren und geraet zur digitalen logischen synchronismusueberwachung.
DE3853734T2 (de) Gerät zur fehlertoleranten Digitaltaktierung.
DE19983138B4 (de) Verfahren und Vorrichtung zum Verändern einer Taktfrequenz auf einer Phase-zu-Phase-Basis
EP0058752A1 (de) Verfahren und Anordnung zur fehlerfreien Synchronisation asynchroner Impulse
EP0878912B1 (de) Einrasterkennungsschaltung für einen Phasenregelkreis
DE69908717T2 (de) Pseudolockstep-Datenverarbeitungssystem
DE69103769T2 (de) Ausrichtung der phase eines taktsignals.
DE19749115C2 (de) Taktsignal-Phasenkomparator
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE3686902T2 (de) Selbstpruefender zweikanal-anstiegsflanken-synchronisierer.
DE69317986T2 (de) Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen
DE69109888T2 (de) Taktfrequenzverdoppler.
DE19850476C2 (de) Integrierte Schaltung
DE69630853T2 (de) Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit
EP0564923A2 (de) Verfahren und Vorrichtung zur Phasenmessung
EP1012973B1 (de) Digitale schaltung mit einer filtereinheit zur unterdrückung von störimpulsen
WO1999022298A1 (de) Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung
EP0429140B1 (de) Digitale Synchronisieranordnung
DE102020202456A1 (de) Störimpuls-beseitigungsschaltung und elektronische vorrichtung
DE3625769C2 (de) Digitalsignalverarbeitungsschaltung
DE69415697T2 (de) Speicherschaltung mit einer Vielzahl von Eingangsignalen
DE3740078C1 (de) Schaltungsanordnung zur sicherheitswirksamen Zustandsbestimmung einer Ausgangsspeichestufe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee