DE19749115C2 - Taktsignal-Phasenkomparator - Google Patents

Taktsignal-Phasenkomparator

Info

Publication number
DE19749115C2
DE19749115C2 DE19749115A DE19749115A DE19749115C2 DE 19749115 C2 DE19749115 C2 DE 19749115C2 DE 19749115 A DE19749115 A DE 19749115A DE 19749115 A DE19749115 A DE 19749115A DE 19749115 C2 DE19749115 C2 DE 19749115C2
Authority
DE
Germany
Prior art keywords
clock signal
output
phase
clkfbk
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19749115A
Other languages
English (en)
Other versions
DE19749115A1 (de
Inventor
Sung-Ho Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conversant IP NB 868 Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19749115A1 publication Critical patent/DE19749115A1/de
Application granted granted Critical
Publication of DE19749115C2 publication Critical patent/DE19749115C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Description

Die vorliegende Erfindung betrifft einen Taktsignal-Phasen­ komparator und insbesondere einen verbesserten Taktsignal- Phasenkomparator, der in einem Phasenregelsystem eingesetzt wird und in der Lage ist, den Stromverbrauch des Phasenregel­ systems durch teilweises oder vollständiges Deaktivieren des Phasenregelsystems zu verringern, wenn ein phasensynchroni­ siertes Taktsignal erkannt wird.
Wie aus Fig. 1 ersichtlich ist, enthält ein dem Stand der Technik entsprechender Taktsignal-Phasenkomparator einen Pha­ sendetektor 10, der dazu dient, ein Taktsignal CLKin und ein Referenztaktsignal CLKfbk, das über einen spannungsge­ steuerten Oscillator (nicht dargestellt) rückgekoppelt wird, zu vergleichen und ein auf High- oder Low-Pegel liegendes Ausgangssignal OUT an ein Phasenregelsystem (nicht darge­ stellt) auszugeben.
Wie Fig. 2 zeigt, enthält der Phasendetektor 10 folgendes: ein NAND-Gatter N1 zum Durchführen einer NAND-Operation mit dem Basistaktsignal CLKfbk und einem Versorgungsspannungs­ signal VDD; ein NAND-Gatter N2 zum Durchführen einer NAND- Operation mit einem Ausgangssignal des NAND-Gatters N1 und dem Taktsignal CLKin und zum Ausgeben des resultierenden Si­ gnals an einen Knoten ND2; ein NAND-Gatter N3 zum Durchführen einer NAND-Operation mit dem Ausgangssignal des NAND-Gatters N1 und einem anderen Eingangssignal; ein NAND-Gatter N4 zum Durchführen einer NAND-Operation mit dem Ausgangssignal des NAND-Gatters N3 und dem Taktsignal CLKin und zum Ausgeben des resultierenden Signals an einen Knoten ND1; ein NAND-Gatter N6 zum Durchführen einer NAND-Operation mit einem Ausgangs­ signal des NAND-Gatters N4 und dem Ausgangssignal des NAND- Gatters N5; einen Inverter 11 zum Invertieren des Taktsignals CLKin; einen Impulssignalgenerator 10A zum Generieren eines Impulssignal gemäß dem Ausgangssignal des Inverters I1; und ein NAND-Gatter N7 zum Durchführen einer NAND-Operation mit dem Ausgangssignal des Impulssignalgenerators 10A und dem Ausgangssignal des NAND-Gatters N6; und einen Inverter I2 zum Invertieren des Ausgangssignals des NAND-Gatters N7 und zum Ausgeben des Ausgangssignals OUT.
Der Ausgangsanschluß des NAND-Gatters N2 ist mit einem Ein­ gangsanschluß des NAND-Gatters N1 verbunden. Der Ausgangs­ anschluß des NAND-Gatters N4 ist mit einem Eingangsanschluß des NAND-Gatters N3 verbunden. Das NAND-Gatter N5 führt eine NAND-Operation mit den jeweiligen Ausgangssignalen der NAND- Gatter N2 und N6 durch.
Die Funktion des so aufgebauten Phasendetektors 10 wird nun­ mehr unter Bezugnahme auf die beiliegenden Zeichnungen be­ schrieben.
Der Phasendetektor 10 vergleicht das Referenztaktsignal CLKfbk (Fig. 3A) mit dem Taktsignal CLKin (Fig. 3B), so daß dann, wenn das Referenztaktsignal CLKfbk schneller startet als das Taktsignal CLKin, das Ausgangssignal OUT zu einem Low-Pegel wird und umgekehrt, wenn das Taktsignal CLKin schneller startet als das Referenztaktsignal CLKfbk, das Aus­ gangssignal OUT zu einem High-Pegel wird.
Wie aus Fig. 2 und 3 ersichtlich ist, liegt am Knoten ND1 ein High-Pegel-Signal und am Knoten ND2 ein Low-Pegel-Signal an, wenn das Referenztaktsignal CLKfbk auf einem High-Pegel und das Taktsignal CLKin auf einem Low-Pegel bleibt. Das NAND- Gatter N7 gibt ein Signal mit High-Pegel aus, und der Inver­ ter I2 gibt ein als Ausgangssignal OUT dienendes Signal mit Low-Pegel aus, wodurch das Taktsignal CLKin als langsamer startend als das Referenztaktsignal CLKfbk betrachtet wird.
Ist andererseits das Referenztaktsignal CLKfbk ein Low-Pegel und das Taktsignal CLKin ein High-Pegel, liegt am Knoten ND1 ein Low-Pegel-Signal und am Knoten ND2 ein High-Pegel-Signal an, wie aus Fig. 2 ersichtlich ist. Zu diesem Zeitpunkt legt der Impulssignalgenerator 10A, der über den Inverter I1 ein Signal auf High-Pegel erhielt, ein Signal auf High-Pegel an das NAND-Gatter N7 an. Das NAND-Gatter gibt deshalb ein Sig­ nal auf Low-Pegel als das Ausgangssignal OUT aus, wodurch das Taktsignal CLKin schneller startet als das Referenztaktsignal CLKfbk.
Da jedoch der herkömmliche Taktphasenkomparator einfach jede Startzeit des Taktsignals CLKin und des Referenztaktsignals CLKfbk vergleicht, wenn das Taktsignal CLKin und das Refe­ renztaktsignal CLKfbk synchronisiert sind, arbeitet das Pha­ senregelsystem abwechselnd in einem schnelleren oder einem langsameren Modus. Das Phasenregelsystem braucht deshalb ei­ gentlich unnötig elektrische Energie, um selbst im Bereit­ schaftsmodus die Leistungsaufnahme weiter zu erhöhen.
Aus der JP 07-30415 A ist ein Taktsignal-Phasenkomparator für einen PLL-Schaltkreis bekannt, der zwei Verzögerungseinheiten und zwei Phasendetektoren aufweist. Einer der Phasendetekto­ ren empfängt ein Taktsignal und ein von einer Verzögerungs­ einheit verzögertes Referenztaktsignal, während der andere der Phasendetektoren das Referenztaktsignal und das von der anderen Verzögerungseinheit verzögerte Taktsignal empfängt. In Abhängigkeit der Phasen des Taktsignals und des Referenz­ taktsignals geben die beiden Phasendetektoren entsprechende Signale aus. Ein eindeutiger Phasenvergleich des Taktsignals und des Referenztaktsignals ist mit dieser Schaltung nicht möglich, da die Phasendetektoren für unterschiedliche Phasen­ verhältnisse der Takt- und Referenztaktsignale gleiche Signa­ le ausgeben.
Bei der aus der EP 0 572 135 A2 bekannten Schaltung werden zur Verzögerung eines eingehenden Signals vier, in Reihe ge­ schaltete Inverter verwendet, die eine Verzögerungseinheit bilden.
Es ist demnach die Aufgabe der vorliegenden Erfindung, einen Taktsignal-Phasekomparator bereitzustellen, der den Stromver­ brauch eines Phasenregelsystems dadurch verringert, dass das Phasenregelsystem aktiviert wird, wenn ein nicht­ phasensynchronisiertes Taktsignal erkannt wird. Darüber hin­ aus soll es die vorliegende Erfindung ermöglichen, den Strom­ verbrauch des Phasenregelsystems zusätzlich zu verringern, indem das Phasenregelsystem teilweise oder vollständig de­ aktiviert wird, wenn ein phasensynchronisiertes Taktsignal erkannt wird.
Zur Lösung der obigen Aufgabe wird gemäß der vorliegenden Er­ findung ein Taktsignal-Phasenkomparator gemäß Anspruch 1 be­ reitgestellt.
Eine bevorzugte Ausführungsform des Taktsignal-Phasenkompara­ tors gemäß der vorliegenden Erfindung wird in der nachstehen­ den Beschreibung anhand der beiliegenden Zeichnungen be­ schrieben; es zeigen:
Fig. 1 ein Blockschaltbild eines Phasendetektors für einen herkömmlichen Taktsignal-Phasenkomparator;
Fig. 2 ein Schaltbild, das den Phasendetektor von Fig. 1 de­ tailliert darstellt;
Fig. 3A ein Impulsdiagramm eines an den Taktsignaldetektor von Fig. 2 angelegten Taktsignals;
Fig. 3B ein Impulsdiagramm eines an den Taktsignaldetektor von Fig. 2 angelegten Referenztaktsignals;
Fig. 3C ein Impulsdiagramm des Ausgangssignals von Fig. 2;
Fig. 4 ein Blockschaltbild eines Phasendetektors gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 5 ein Blockschaltbild eines Taktsignal-Phasenkomparators gemäß einem ersten Ausführungsbeispiel der vorliegenden Er­ findung;
Fig. 6A ein Impulsdiagramm eines an den Taktsignal-Phasenkom­ parator von Fig. 4 angelegten Taktsignals;
Fig. 6B ein Impulsdiagramm eines an den Taktsignal-Phasenkom­ parator von Fig. 4 angelegten Referenztaktsignals;
Fig. 7 eine Tabelle der aus einem Phasenvergleich mit Aus­ gangssignalen resultierenden Daten des Taktsignal-Phasenkom­ parators von Fig. 4; und
Fig. 8 ein Blockschaltbild eines Taktsignal-Phasenkomparators gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
Wie aus Fig. 4 ersichtlich ist, die ein der vorliegenden Er­ findung entsprechendes Phasenregelsystem darstellt, enthält das System einen Taktverstärker 100, einen Phaseninterpolator 101, einen Ausgangstreiber 102, einen Taktphasenkomparator 103, einen Phasenwähler 104 und eine Ladepumpe 105.
Wie Fig. 5 zeigt, enthält der Taktphasenkomparator 103 fol­ gendes: eine Verzögerungseinheit 20 zum Verzögern eines Takt­ signals CLKin um eine vorgegebene Zeit t1; einen Phasendetek­ tor 21 zum Vergleichen eines Ausgangssignals der Verzöge­ rungseinheit 20 mit einem Referenztaktsignal CLKfbk und zum Ausgeben eines auf High- oder Low-Pegel liegenden Ausgangs­ signals OUT1; eine weitere Verzögerungseinheit 22 zum Verzö­ gern des Referenztaktsignals CLKfbk um eine vorgegebene Zeit t2; und einen Phasendetektor 23 zum Vergleichen eines Aus­ gangssignals der Verzögerungseinheit 22 mit dem Taktsignal CLKin und zum Ausgeben eines auf High- oder Low-Pegel liegen­ den Ausgangssignals OUT2.
Das Paar Verzögerungseinheiten 20, 22 ist jeweils mit einer geradzahligen Anzahl in Reihe geschalteter Inverter versehen. Die vorgegebene Zeit t1, um die gemäß der Verzögerungseinheit 20 verzögert wird, kennzeichnet hier einen geringfügigen Zu­ schlag für ein Taktzittern, und die vorgegebene Zeit t2, um die gemäß der Verzögerungseinheit 22 verzögert wird, kennzeichnet einen geringfügigen Zuschlag, um dem Taktzittern entgegenzuwirken.
Die Funktion des so aufgebauten Taktphasenkomparators gemäß der vorliegenden Erfindung wird nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
Fig. 6A und 6B zeigen, daß in einem ersten Fall (1) das Takt­ signal CLKin langsamer ist als das Referenztaktsignal CLKfbk. Zu diesem Zeitpunkt vergleicht der Phasendetektor 23 das Taktsignal CLKin mit dem von der Verzögerungseinheit 22 um die Zeit t2 verzögerten Referenztaktsignal CLKfbk, so daß dann, wenn das Taktsignal CLKin langsamer ist als das Aus­ gangssignal der Verzögerungseinheit 22, der Phasendetektor 23 ein Ausgangssignal OUT2 mit Low-Pegel generiert. Da nun der Phasendetektor 21 das von der Verzögerungseinheit 20 um die Zeit t1 verzögerte Taktsignal CLKin erhält, generiert der Phasendetektor 21 ein Ausgangssignal OUT1 mit Low-Pegel.
Ein zweiter Fall (2) zeigt das Beispiel, bei dem das Refe­ renztaktsignal CLKfbk und das Taktsignal CLKin für die Zeit t1 bzw. t2 synchronisiert sind. Da hier das Taktsignal CLKin über die Verzögerungseinheit 20 an den Phasendetektor 21 an­ gelegt wird, wird das Referenztaktsignal CLKfbk im Verhältnis schneller, wodurch der Phasendetektor 21 ein Ausgangssignal OUT1 mit Low-Pegel generiert. Außerdem wird das Referenztakt­ signal CLKfbk über die Verzögerungseinheit 22 an den Phasen­ detektor 23 angelegt, so daß das Taktsignal CLKin im Verhält­ nis schneller wird, wodurch der Phasendetektor 23 ein Aus­ gangssignal OUT2 mit High-Pegel generiert.
Ein dritter Fall (3) zeigt, daß das Taktsignal CLKin schnel­ ler ist als das Referenztaktsignal CLKfbk. Ist wie in diesem Fall das Taktsignal CLKin um die von der Verzögerungseinheit 20 vorgegebene Verzögerungszeit t1 schneller als das Referenztaktsignal CLKfbk, generiert der Phasendetektor 21 ein Ausgangssignal OUT1 mit High-Pegel, und gleichzeitig gene­ riert der Phasendetektor 23 ebenfalls ein Ausgangssignal OUT2 mit High-Pegel.
Haben das Taktsignal CLKin und das Referenztaktsignal CLKfbk eine Phasenwinkeldifferenz von 180°, generiert der Phasende­ tektor 21 ein Ausgangssignal OUT1 mit High-Pegel, und der Phasendetektor 23 generiert ein Ausgangssignal OUT2 mit Low- Pegel. Die Vergleichsergebnisse der Taktsignale sind in Fig. 7 dargestellt.
Als Resultat gibt der Phasenwähler 104 des Phasenregelsystems ein Steuersignal Vpump aus, um dadurch das Taktsignal CLKin zu verzögern, wenn die Ausgangssignale OUT1, OUT2 jeweils den Pegel "1", "1" haben, und wenn die Ausgangssignale OUT1, OUT2 jeweils den Pegel "0", "0" haben, führt der Phasenwähler 104 des Phasenregelsystems eine Operation zum zeitlichen Ver­ schieben des Taktsignals CLKin durch.
Haben die Ausgangssignale OUT1, OUT2 des Taktphasenkompara­ tors 103 den Pegel "0" bzw. "1", d. h. das Referenztaktsignal CLKfbk und das Taktsignal CLKin sind synchronisiert, gibt der Phasenwähler 104 ein Energiesparsignal POWER SAVE an die ent­ sprechende Blöcke aus, um dadurch das System teilweise oder vollständig zu deaktivieren, so daß innerhalb des Systems elektrische Energie gespart wird.
Haben dagegen die Ausgangssignale OUT1, OUT2 den Pegel "1" bzw. "0", besteht zwischen dem Taktsignal CLKin und dem Refe­ renztaktsignal CLKfbk eine Phasenwinkeldifferenz von 180°, und in diesem Fall behält das Phasenregelsystem den vorheri­ gen Zustand bei.
Wie aus Fig. 8 ersichtlich ist, die einen Taktsignal-Phasen­ komparator entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellt, enthält der Komparator fol­ gendes: eine Verzögerungseinheit 30 zum Verzögern eines Takt­ signals CLKin um eine vorgegebene Zeit; einen Phasendetektor 31 zum Vergleichen eines Ausgangssignals der Verzögerungs­ einheit 30 mit einem Taktsignal CLKin und zum Ausgeben eines Ausgangssignals OUT1 auf High- oder Low-Pegel; eine weitere Verzögerungseinheit 32 zum Verzögern des Referenztaktsignals CLKfbk um eine vorgegebene Zeit und zum Ausgeben desselben; und einen Phasendetektor 33 zum Vergleichen des Ausgangssig­ nals der Verzögerungseinheit 32 mit dem Taktsignal CLKin und zum Ausgeben eines Ausgangssignals OUT2 auf High- oder Low- Pegel.
Hier entspricht die von der Verzögerungseinheit 30 vorgege­ bene Verzögerungszeit einem geringfügigen Zuschlag gemäß ei­ nem Zyklus des Referenztaktsignals CLKfbk und dessen Takt­ zittern, so daß die von der Verzögerungseinheit 32 vorge­ gebene Verzögerungszeit der Zeit t2 entspricht, um die von der Verzögerungseinheit 22 in Fig. 4 verzögert wird.
Der Taktsignal-Phasenkomparator gemäß Fig. 8 ist für einen Fall geeignet, in dem ein Referenztaktsignal CLKfbk einen von einem Taktsignal CLKin verschiedenen Pegel hat wie beispiels­ weise einen CMOS-Pegel und einen TTL-Pegel. Das heißt, daß es in dem Fall, in dem das Referenztaktsignal CLKfbk und das Taktsignal CLKin unterschiedliche Pegel haben, schwierig ist, das Taktsignal CLKin zu verzögern, so daß entsprechend der Verzögerung des Referenztaktsignals CLKfbk mittels des Paares Verzögerungseinheiten 30, 32 Effekte ähnlich wie bei dem in Fig. 5 dargestellten Taktphasenkomparator auftreten können.
Das Referenztaktsignal CLKfbk und das Taktsignal CLKin haben voneinander verschiedene Pegel, wobei das Referenztaktsignal verdoppelt, getrennt verzögert und an den ersten bzw. zweiten Phasendetektor 21, 23 angelegt wird.
Wie oben beschrieben, zeigt der Taktsignal-Phasenkomparator die Resultate des Phasenvergleichs mit der Klassifizierung "schnell", "langsam" und "synchronisiert" getrennt an, und wenn eine synchronisierte Phase erkannt wird, wird das Pha­ senregelsystem teilweise oder vollständig deaktiviert, um da­ durch den Stromverbrauch des Systems zu verringern.

Claims (6)

1. Taktsignal-Phasenkomparator (103), der folgendes auf­ weist:
  • - eine erste Verzögerungseinheit (20) zum Verzögern eines Taktsignals (CLKin) um eine vorgegebene Zeit (t1),
  • - einen ersten Phasendetektor (21) zum Vergleichen eines Aus­ gangssignals der ersten Verzögerungseinheit (20) mit einem Referenztaktsignal (CLKfbk) und zum Ausgeben eines ersten auf High- oder Low-Pegel liegenden Ausgangssignals (OUT1),
  • - eine zweite Verzögerungseinheit (22) zum Verzögern des Re­ ferenztaktsignals (CLKfbk) um eine vorgegebene Zeit (t2), und
  • - einen zweiten Phasendetektor (23) zum Vergleichen eines Ausgangssignals der zweiten Verzögerungseinheit (22) mit dem Taktsignal (CLKin) und zum Ausgeben eines zweiten auf High- oder Low-Pegel liegenden Ausgangssignals (OUT2),
dadurch gekennzeichnet, daß
  • - der erste Phasendetektor (21) und der zweite Phasendetektor (23) ausgelegt sind, die jeweiligen Ausgangssignale (OUT1, OUT2) mit einem ersten gleichen Pegel auszugeben, wenn das Taktsignal (CLKin) zeitlich vor dem Referenztaktsignal (CLKfbk) auftritt, und
  • - der erste Phasendetektor (21) und der zweite Phasendetektor (23) ausgelegt sind, die jeweiligen Ausgangssignale (OUT1, OUT2) mit einem zweiten gleichen Pegel auszugeben, wenn das Taktsignal (CLKin) zeitlich nach dem Referenztaktsignal (CLKfbk) auftritt.
2. Phasenkomparator (103), nach Anspruch 1 bei dem
  • - der erste Phasendetektor (21) ausgelegt ist, das erste Aus­ gangssignal (OUT1) auf dem Low-Pegel auszugeben, und
  • - der zweite Phasendetektor (23) ausgelegt ist, das zweite Ausgangssignal (OUT2) auf dem High-Pegel auszugeben, wenn das Taktsignal (CLKin) zeitlich synchronisiert mit dem Referenz­ taktsignal (CLKfbk) auftritt.
3. Phasenkomparator (103) nach Anspruch 1 oder 2, bei dem
der erste Phasendetektor (21) ausgelegt ist, das erste Aus­ gangssignal (OUT1) auf dem High-Pegel auszugeben, und
der zweite Phasendetektor (23) ausgelegt ist, das zweite Ausgangssignal (OUT2) auf dem Low-Pegel auszugeben, wenn zwi­ schen dem Taktsignal (CLKin) und dem Referenztaktsignal (CLKfbk) eine Phasenwinkeldifferenz von 180° besteht.
4. Phasenkomparator (103) nach Anspruch 1, bei dem die ers­ te und zweite Verzögerungseinheiten (20, 22) jeweils eine ge­ radzahlige Anzahl in Reihe geschalteter Inverter aufweist.
5. Phasenkomparator (103) nach Anspruch 1, bei dem die ers­ te Verzögerungseinheit (20) das Taktsignal (CLKin) um einen geringfügigen Zeitzuschlag bezüglich eines Taktzitterns und die zweite Verzögerungseinheit (22) das Referenztaktsignal (CLKfbk) um einen geringfügigen Zeitzuschlag entgegen dem Taktzittern verzögert.
6. Phasenkomparator (103) nach Anspruch 1, bei dem das Re­ ferenztaktsignal (CLKfbk) und das Taktsignal (CLKin) vonein­ ander verschiedene Pegel haben, wobei das Referenztaktsignal (CLKfbk) verdoppelt, getrennt verzögert und an den ersten bzw. zweiten Phasendetektor (21, 23) angelegt wird.
DE19749115A 1997-04-26 1997-11-06 Taktsignal-Phasenkomparator Expired - Lifetime DE19749115C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015777A KR100244466B1 (ko) 1997-04-26 1997-04-26 클럭 위상 비교기

Publications (2)

Publication Number Publication Date
DE19749115A1 DE19749115A1 (de) 1998-11-05
DE19749115C2 true DE19749115C2 (de) 2002-06-13

Family

ID=19504041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19749115A Expired - Lifetime DE19749115C2 (de) 1997-04-26 1997-11-06 Taktsignal-Phasenkomparator

Country Status (4)

Country Link
US (1) US6087857A (de)
JP (1) JP3492899B2 (de)
KR (1) KR100244466B1 (de)
DE (1) DE19749115C2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
DE19845121C1 (de) * 1998-09-30 2000-03-30 Siemens Ag Integrierte Schaltung mit einstellbaren Verzögerungseinheiten für Taktsignale
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6373301B1 (en) * 2001-04-18 2002-04-16 Silicon Integrated Systems Corporation Fast-locking dual rail digital delayed locked loop
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
ATE464697T1 (de) * 2002-11-18 2010-04-15 Nxp Bv Integrierte schwebende leistungsübertragungsvorrichtung mit reduzierten elekromagnetischen emissionen
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7328381B2 (en) * 2005-08-01 2008-02-05 Micron Technology, Inc. Testing system and method for memory modules having a memory hub architecture
US7765424B2 (en) 2005-08-19 2010-07-27 Micron Technology, Inc. System and method for injecting phase jitter into integrated circuit test signals
US7355387B2 (en) * 2005-12-08 2008-04-08 Micron Technology, Inc. System and method for testing integrated circuit timing margins
US7284169B2 (en) * 2005-12-08 2007-10-16 Micron Technology, Inc. System and method for testing write strobe timing margins in memory devices
WO2008012915A1 (fr) * 2006-07-28 2008-01-31 Fujitsu Limited Appareil de détermination de phase et appareil de synchronisation de phase
US7728636B2 (en) * 2007-08-14 2010-06-01 Qimonda Ag Clock signal synchronizing device with inherent duty-cycle correction capability
JP5433432B2 (ja) * 2010-01-18 2014-03-05 株式会社日立製作所 位相周波数比較器およびシリアル伝送装置
US9178502B2 (en) * 2013-12-27 2015-11-03 Intel Corporation Apparatus for a monotonic delay line, method for fast locking of a digital DLL with clock stop/start tolerance, apparatus and method for robust clock edge placement, and apparatus and method for clock offset tuning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572135A2 (de) * 1992-05-26 1993-12-01 Digital Equipment Corporation Phasenregelkreis mit einer Zustandsmaschine
JPH0730415A (ja) * 1993-07-12 1995-01-31 Oki Electric Ind Co Ltd Ｐｌｌ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1236494A (en) * 1969-06-23 1971-06-23 Marconi Co Ltd Improvements in or relating to phase difference detectors
SE413826B (sv) * 1978-09-21 1980-06-23 Ellemtel Utvecklings Ab Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
DE4139117C1 (de) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
TW234796B (de) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
US5570054A (en) * 1994-09-26 1996-10-29 Hitachi Micro Systems, Inc. Method and apparatus for adaptive clock deskewing
US5455540A (en) * 1994-10-26 1995-10-03 Cypress Semiconductor Corp. Modified bang-bang phase detector with ternary output
JP3408030B2 (ja) * 1995-09-21 2003-05-19 日本プレシジョン・サーキッツ株式会社 位相比較器
US5663665A (en) * 1995-11-29 1997-09-02 Cypress Semiconductor Corp. Means for control limits for delay locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572135A2 (de) * 1992-05-26 1993-12-01 Digital Equipment Corporation Phasenregelkreis mit einer Zustandsmaschine
JPH0730415A (ja) * 1993-07-12 1995-01-31 Oki Electric Ind Co Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
KR19980078283A (ko) 1998-11-16
KR100244466B1 (ko) 2000-02-01
JPH10308656A (ja) 1998-11-17
JP3492899B2 (ja) 2004-02-03
US6087857A (en) 2000-07-11
DE19749115A1 (de) 1998-11-05

Similar Documents

Publication Publication Date Title
DE19749115C2 (de) Taktsignal-Phasenkomparator
DE60015860T2 (de) Taktrückgewinnungsschaltung und Verfahren zur Phasendetektion
DE69408749T2 (de) Verfahren und Vorrichtung zur digitalen Zeitverzögerung
DE10330796B4 (de) Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
DE69613660T2 (de) Energiesparende Phasenregelkreisschaltung
DE69400244T2 (de) Phasensynchronisierungsschaltung mit kurzer Verriegelungszeit und geringem Zittern
DE69410410T2 (de) Taktsignalgenerator für eine Vielzahl nicht überlappender Taktsignale
DE69400935T2 (de) Leistungswechselrichter-Einrichtung
DE60125091T2 (de) Schaltungsanordnung und Verfahren zur Interpolation von Zeitintervallen und diese Schaltungsanordnung verwendende Takterzeugungsschaltung
DE3878180T2 (de) Nachtriggerbarer multivibrator.
DE20113507U1 (de) Ringregister-gesteuerter DLL mit Feinverzögerungsleitung und direktem Zeitversatzerfassungsdetektor
DE2109936B2 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE3751937T2 (de) Phasenregelschleifenschaltung
DE19852457C2 (de) Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis
DE69327612T2 (de) Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung
DE102006002473B4 (de) Belastungszykluskorrektor
DE69025014T2 (de) Phasenkomparator mit zwei verschiedenen Komparator-Charakteristiken
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE69830870T2 (de) Kombinatorische Verzögerungsschaltung für einen digitalen Frequenzvervielfacher
DE69021675T2 (de) Schaltung zur Unterdrückung eines Taktflatterns.
DE69830541T2 (de) Takt-extraktionsschaltkreis
DE10136163A1 (de) Konfiguration zur Erzeugung eines Taktes mit einer Verzögerungsschaltung und ein Verfahren hierfür
DE69903074T2 (de) Schaltungsanordnung zur Erzeugung von Pulssignalen mit einem gewünschten Tastverhältnis
DE2210152B2 (de) In seiner Frequenz spannungssteuerbarer Sägezahngenerator
DE2514529A1 (de) Digitales dekodiersystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAELTE,

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: LG SEMICON CO. LTD., CHEONGJU, CHOONGCHEONGBUK, KR

Effective date: 20111130

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: LG SEMICON CO. LTD., CHEONGJU, KR

Effective date: 20111130

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Effective date: 20111130

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Effective date: 20111130

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR

Effective date: 20130128

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR

Effective date: 20130128

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Effective date: 20130128

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Effective date: 20130128

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA

Effective date: 20140925

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Effective date: 20140925

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Effective date: 20140925

R071 Expiry of right