DE69625685T2

DE69625685T2 - Verfahren und vorrichtung zur reduzierung der latenzzeit in einer schnittstelle mittels überlappender paketübertragung

Info

Publication number: DE69625685T2
Application number: DE69625685T
Authority: DE
Inventors: Randall Mote
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1996-03-01
Filing date: 1996-06-27
Publication date: 2003-10-23
Anticipated expiration: 2016-06-28
Also published as: AU6390296A; KR100266963B1; EP0829095A4; CN1183164A; TW299409B; RU2189698C2; EP0829095A1; WO1997032333A1; IL120748A0; WO1997032308A1; JPH11504741A; IL120748A; US5815673A; CN1107956C; DE69625685D1; EP0829095B1; KR19990008189A

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verringern der Gesamtzahl von Taktzyklen beim Übertragen von Daten über einen Zwischenchipbus.

Beschreibung des Standes der Technik

Um Steuer- und Synchronisationsinformationen zwischen Chips auf zum Beispiel einer Hauptplatine zu übertragen, werden bei vielen Anwendungen relativ kleine Zwischenchip-Busverbindungen (z. B. Vier-Bit-Steuerbusse) verwendet. Zum Beispiel läßt sich etwa ein Chipsatz für einen Mikroprozessor leichter mit zwei IC-Chips herstellen, wobei der erste Chip die Adressen und Steuersignale vom Prozessorbus aufnimmt, während der andere Chip die Datensignale vom Prozessorbus aufnimmt. Der erste Chip steuert die Datenübertragung auf den zweiten Chip über den Zwischenchipbus.
Es wird dabei in Verbindung mit solchen Zwischenchipbussen in der Regel für die Übertragung von Steuersignalen von einem sendenden Chip zu einem oder mehreren empfangenden Chips ein konventionelles Steuersignalübertragungsprotokoll verwendet. Bei dem herkömmlichen Protokoll werden die über den Zwischenchip-Steuerbus gesendeten Befehle in Paketform übertragen, wobei jedes Befehlspaket ein oder mehrere Befehlswörter umfaßt, denen ein Präambelwort und ein Codewort für den Pakettyp vorangeht. Die Übertragung der Steuersignale wird durch ein Synchronisationssignal synchronisiert. Wenn über den Zwischenchip-Befehlsbus keine Befehlsdaten übertragen werden, wird in der Regel ein Leerwort auf den Bus gesetzt, bis ein neues Befehlspaket ausgesendet wird.
Wenn von einem sendenden Chip über den Zwischenchipbus Befehlssignale zu einem empfangenden Chip übertragen werden sollen, muß der sendende Chip zuerst das Paketstart-Befehlwort auf den Bus geben. Dann wird ein Synchronisationssignal erzeugt, um anzuzeigen, daß die Daten auf dem Bus den Beginn eines gültigen Befehlspakets darstellen. Das Synchronisationssignal wird in der Regel im gleichen Taktzyklus wie das Paketstartwort ausgesendet. Manchmal wird im Taktzyklus vor dem Paketstartwort eine Präambel ausgesendet. Der empfangende Chip muß daher zuerst die Präambel speichern, bevor er auf den Befehl reagieren kann. Es ist ersichtlich, daß zu Beginn eines jeden Pakets zum Aussenden der Präambel vor dem Aussenden des Restes des Befehlspakets ein zusätzlicher Taktzyklus erforderlich ist.
Das US-Patent Nr. 4 418 409 beschreibt ein TDMA-Satellitenkommunikationssystem, bei dem Erdestationen über einen Satelliten miteinander in Verbindung stehen. Der Ausgang der Erdestation speichert das letzte Byte der Daten in jedem 480-Bit-TDMA- Block, der über den Satelliten übertragen wird. Das letzte Byte wird mit jedem der 60 Datenbyte im nächsten, d. h. im laufenden TDMA-Block verglichen. Wenn alle 60 Byte im gegenwärtigen TDMA-Block mit dem gespeicherten letzten Byte im vorhergehenden TDMA-Block identisch sind, überträgt das Übertragungssystem keine Informationen und bleibt während des gesamten Blockintervalls still. Wenn auf der Empfangsseite während eines Blockintervalls keine Informationen empfangen werden, nimmt die Empfangsseite an, daß die nächsten 60 Datenbyte, die sie im Blockintervall hätte erhalten sollen, Wiederholungen des letzten Bytes des vorhergehenden Blockintervalls sind. Die Empfangsseite dupliziert daher das letzte Byte des vorhergehenden Blockintervalls und sendet die 60 wiederholten Datenbyte zum Bestimmungsort.

Zusammenfassung der Erfindung

Der Erfinder der vorliegenden Erfindung hat erkannt, daß Verzögerungszeiten in der Datenübertragung dadurch verringert werden können, daß Befehlspakete, die über ein Interface gesendet werden, überlappt werden. Gemäß einem Aspekt umfaßt die bevorzugte Ausführungsform der Erfindung ein Verfahren zum Verringern der Anzahl von für die Übertragung von Informationspaketen über einen Zwischenchip-Übertragungsbus erforderlichen Taktzyklen. Der Zwischenchip-Übertragungsbus verbindet einen sendenden Chip mit einem empfangenden Chip. Das Verfahren umfaßt das Ausgeben eines ersten Informationswort über den Zwischenchipbus in einem ersten Zeitintervall; das Registrieren des ersten Informationswort im sendenden Chip im ersten Zeitintervall, so daß das erste Informationswort während eines nachfolgenden zweiten Zeitintervalls zur Verfügung steht; das Aufnehmen des ersten Informationswort am empfangenden Chip im ersten Zeitintervall; das Registrieren des ersten Informationswort im ersten Zeitintervall am empfangenden Chip, so daß das erste Informationswort während eines nachfolgenden zweiten Zeitintervalls zur Verfügung steht; das Erzeugen eines zweiten Informationsworts im sendenden Chip im zweiten Zeitintervall; das Vergleichen des registrierten ersten Informationswort mit dem zweiten Informationswort im sendenden Chip während des zweiten Zeitintervalls; und, wenn das registrierte erste Informationswort das gleiche ist wie das zweite Informationswort, das Ausgeben eines dritten Informationsworts während des zweiten Zeitintervalls über den Zwischenchipbus anstelle des zweiten Informationsworts. Wenn das registrierte erste Informationswort von dem zweiten Informationswort verschieden ist, wird in einem dritten Zeitintervall, das unmittelbar auf das zweite Zeitintervall folgt, das dritte Informationswort übertragen.
In einer bevorzugten Ausführungsform ist das erste Informationswort so definiert, daß sich die Wahrscheinlichkeit erhöht, daß das erste Informationswort mit dem zweiten Informationswort übereinstimmt.
In einer anderen bevorzugten Ausführungsform umfaßt das erste Informationswort ein Befehlswort oder ein Leerwort, das zweite Informationswort eine Präambel für eine Befehlspaketübertragung und das dritte Informationswort einen Pakettypcode.
In einer weiteren bevorzugten Ausführungsform hat jedes Zeitintervall die Dauer einer Taktperiode.
In einer alternativen Ausführungsform hat jedes Zeitintervall die Dauer mehrerer Taktperioden.
Unter einem weiteren Aspekt umfaßt die bevorzugte Ausführungsform der Erfindung eine Vorrichtung zum Einsparen von Taktzyklen während der Übertragung von Informationspaketen über einen Zwischenchipbus. Die Vorrichtung umfaßt eine Auswahlschaltung mit einem Ausgang und mit einem ersten und einem zweiten Eingang. Der Ausgang steht mit dem Zwischenchipbus in Verbindung, und die Auswahlschaltung wählt in Reaktion auf ein Auswahlsignal den ersten oder den zweiten Eingang als Ausgang aus. Die Vorrichtung umfaßt des weiteren eine mit dem Ausgang der Auswahlschaltung in Verbindung stehende Zwischenspeicherstufe zum Speichern eines während eines ersten Zeitintervalls auf den Zwischenchipbus ausgegebenen ersten Informationswortes und eine Komparatorschaltung mit einem mit dem ersten Eingang der Auswahlschaltung in Verbindung stehenden ersten Eingang und einem mit der Zwischenspeicherstufe in Verbindung stehenden zweiten Eingang. Die Komparatorschaltung vergleicht das in der Zwischenspeicherstufe gespeicherte erste Informationswort während eines zweiten Zeitintervalls mit einem zweiten Informationswort am ersten Eingang der Auswahlschaltung. Die Komparatorschaltung bewirkt außerdem während des zweiten Zeitintervalls anstelle der Ausgabe des zweiten Informationsworts durch die Auswahlschaltung die Ausgabe eines dritten Informationsworts am zweiten Eingang der Auswahlschaltung, wenn das erste und das zweite Informationswort im wesentlichen dieselbe Information enthalten.
In einer bevorzugten Ausführungsform umfaßt die Auswahlschaltung einen Multiplexer und die Zwischenspeicherstufe ein Register.
In einer anderen Ausführungsform bewirkt die Komparatorschaltung die Ausgabe des am zweiten Eingang der Auswahlschaltung anliegenden dritten Informationswortes durch die Auswahlschaltung, wenn das erste und das zweite Informationswort ein identisches Bitmuster aufweisen.
In einer weiteren bevorzugten Ausführungsform hat jedes Zeitintervall die Dauer einer Taktperiode oder alternativ die Dauer mehrerer Taktperioden.
Unter einem weiteren Aspekt umfaßt die bevorzugte Ausführungsform der Erfindung eine Vorrichtung zum Verringern der Anzahl von Taktzyklen beim Vervollständigen einer Datenübertragung über einen Zwischenchipbus. Die Vorrichtung umfaßt eine Einrichtung zum Auswählen eines Ausgangs aus einem ersten und einem zweiten Eingang. Der Ausgang steht mit dem Zwischenchipbus in Verbindung. Die Vorrichtung umfaßt des weiteren eine Einrichtung zum Speichern eines ersten Informationsworts während eines ersten Zeitintervalls. Die Speichereinrichtung steht mit dem Ausgang der Auswahleinrichtung in Verbindung. Schließlich umfaßt die Vorrichtung noch eine Einrichtung zum Vergleichen des ersten Informationsworts, das in der Speichereinrichtung gespeichert ist, mit einem zweiten Informationswort am ersten Eingang der Auswahleinrichtung während eines zweiten Zeitintervalls. Die Vergleichseinrichtung bewirkt, daß anstelle des zweiten Informationsworts ein drittes Informationswort am zweiten Eingang der Auswahleinrichtung durch die Auswahleinrichtung während des zweiten Zeitintervalls ausgegeben wird, wenn das erste und das zweite Informationswort im wesentlichen die gleiche Information enthalten.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist eine vereinfachte Blockdarstellung eines Computersystems mit IC- Chips, die über einen Zwischenchip-Befehlsbus verbunden sind.
Fig. 2 ist ein vereinfachtes Blockschaltbild eines Teils der internen Schaltung des sendenden Chips der Fig. 1 zur Darstellung des Mechanismusses der vorliegenden Erfindung zum Einsparen von Taktzyklen über den Zwischenchip-Kommunikationsbus.
Fig. 3A bis 3C sind Zeitdiagramme, die die effektiven Übertragungszeiten für Befehlspakete zeigen, die über den Zwischenchip-Kommunikationsbus gesendet werden, und aus denen die Vorteile der vorliegenden Erfindung hervorgehen.
Fig. 4 ist ein Zustandsdiagramm zur Darstellung der Arbeitsweise der Zustandsmaschine der Fig. 2 hinsichtlich der Erzeugung einer frühen Präambel gemäß der Lehre der vorliegenden Erfindung.

Genaue Beschreibung der bevorzugten Ausführungsform

Fig. 1 ist eine vereinfachte Blockdarstellung eines beispielhaften Computersystems 100, mit dem die vorliegende Erfindung ausgeführt werden kann. Das Computersystem 100 umfaßt einen Mikroprozessor 102, der über einen Mikroprozessorbus 105 mit einem Chipsatz 107 in Verbindung steht. Der Chipsatz 107 steht über einen PCI-Bus 108 mit einem PCI-Master-Slave 109 in Verbindung. Außerdem steht der Chipsatz 107 über Daten- und Adressen- und Steuerabschnitte 112, 114 eines Speicherbusses mit einem Speicher (z. B. einem DRAM) 116 in Verbindung, so daß der Chipsatz 107 im Computersystem 100 als Brücke vom Mikroprozessorbus zum Speicherbus dient. Der Fachmann erkennt natürlich, daß das in der Fig. 1 gezeigte Computersystem 100 zum Zwecke der Darstellung der vorliegenden Erfindung stark vereinfacht wurde.
Der gezeigte Chipsatz 107 umfaßt zwei IC-Chips 110, 120, die auf der Hauptplatine im Computersystem 100 über einen Zwischenchip-Kommunikationsbus 130 verbunden sind. Bei einer Ausführungsform umfaßt der Zwischenchip-Kommunikationsbus 130 einen Fünf-Bit-Steuerbus, der zur Übertragung von Befehlssignalen vom sendenden Chip 110 zum empfangenden Chip 120 verwendet wird. Der Fünf-Bit-Steuerbus umfaßt bei einer Ausführungsform tatsächlich fünf Leitungen, wobei vier Leitungen für Befehlsworte reserviert sind und die fünfte Leitung für das Synchronisationssignal reserviert ist. Der Fachmann weiß, daß bei einer Ausführungsform der Erfindung ein Vier-Bit-Bus ausreichen kann, und daß bei anderen Anwendungen je nach Bedarf kleinere oder größere Busse verwendet werden können. Bei der vorliegenden Ausführungsform ist der Chipsatz 107 in zwei Chips aufgeteilt, da die Anzahl der Anschlußstifte, die zum Verbinden des Chipsatzes 107 mit dem PCI-Bus 108 und dem Mikroprozessorbus 105 erforderlich ist, nicht vernünftig mit einer einzigen integrierten Schaltung zu erreichen ist. Der IC 120 des Chipsatzes 107 nimmt die Datenleitungen vom Mikroprozessorbus 105 auf, während der IC 110 des Chipsatzes 107 die Adress- und Steuerleitungen vom Mikroprozessorbus 105 aufnimmt. Wie beim Mikroprozessorbus 105 werden Datensignale auf dem PCI-Bus 108 zu und vom Chip 120 des Chipsatzes 107 übertragen, während Adressen- und Befehlssignale zu und vom IC 110 übertragen werden. Gleichermaßen werden Adressen- und Steuerinformationen zwischen dem Speicher 116 und dem IC 110 über den Bus 114 ausgetauscht, während Dateninformationen zwischen dem Speicher 116 und dem IC 120 über den Bus 112 ausgetauscht werden.
Im Betrieb überträgt der Mikroprozessor 102 Daten, Adressen und Befehlssignale zu und von den anderen Systemen auf der Hauptplatine. Der Chipsatz 107 dient als Brücke vom Mikroprozessor zum Speicher, so daß die Daten, Adressen und Befehle, die vom Mikroprozessor 102 übertragen werden, über die Speicherbusabschnitte 112, 114 und den PCI-Bus 108 zum Speicher 116 und dem PCI-Master-Slave 109 übertragen werden können. Gleichermaßen dient der Chipsatz 107 als Interface für Signale, die über den Mikroprozessorbus 105 und die Speicherbusse 112, 114 vom PCI-Master 109 zum Mikroprozessor 102 und zum Speicher 116 übertragen werden. Vom IC 110 werden Befehlssignale zum IC 120 übertragen. Der IC 110 nimmt Adressen- und Befehlssignale vom Mikroprozessorbus 105 und vom PCI-Bus 108 auf, während der IC 120 Datensignale vom Mikroprozessorbus 105, dem Datenabschnitt 112 des Speicherbusses und dem PCI-Bus 108 aufnimmt.
Die Fig. 2 ist ein vereinfachtes Blockschaltbild von Teilen der internen Schaltung der Chips 110 und 120, das die Schaltung darstellt, die bei einer bevorzugten Ausführungsform der Erfindung zum Einsparen von Taktzyklen beim Datentransfer über den Zwischenchip-Kommunikationsbus 130 verwendet wird. Wie in der Fig. 2 gezeigt, wählt eine Multiplexerschaltung 220 die Datenpakete aus, die über den Zwischenchipbus 130 zu schicken sind.
Ein PRÄAMBEL-Eingang 207, ein PAKETTYP-Eingang 240 und ein MODIFIKATION-Eingang 212 für das Paket stellen die einzelnen Eingänge der Multiplexerschaltung 220 dar. Die Multiplexerschaltung 220 wählt die Eingänge 207, 240 und 212 je nach Bedarf für die Ausbildung der einzelnen Befehlspakete aus, die über den Zwischenchipbus 130 zu schicken sind. Der Ausgang des Multiplexers 220 steht über einen Auswahlbus 238 unter der Kontrolle einer Zustandsmaschine 230.
Die Zustandsmaschine 230 nimmt über den Bus 240 den PAKETTYP-Eingang auf und über eine Leitung 242 einen Eingang NEUE_ANFORDERUNG. Der Eingang PAKETTYP zeigt die Art der Daten an, die über den Zwischenchipbus 130 zu übertragen sind, während der Eingang NEUE_ANFORDERUNG 242 anzeigt, daß der empfangende Chip 120 bereit ist, die PRÄAMBEL für das nächste Befehlspaket aufzunehmen. Die Leitung 242 NEUE_ANFORDERUNG ist an den Ausgang eines UND-Gatters 241 angeschlossen. Das UND-Gatter 241 nimmt über eine Leitung 243 ein erstes Eingangssignal auf. Der Bus 240 und die Leitung 243 stehen mit der internen Schaltung des IC 110 in Verbindung. Die Zustandsmaschine 230 gibt über eine Leitung 244 an die Schaltung im IC 110 auch ein Signal RDY für die Bereitschaft zur Aufnahme des nächsten Signalpakets aus, das anzeigt, daß die Zustandsmaschine 230 bereit ist, das nächste Befehlspaket von der Schaltung im IC 110 aufzunehmen und zu verarbeiten. Die Leitung 244 bildet den zweiten Eingang des UND-Gatters 241.
Der Ausgang des Multiplexers 220 steht über einen Treiber 250 mit dem Steuerbus 130 in Verbindung. Außerdem steht der Ausgang des Multiplexers 220 mit einem Register 255 in Verbindung. Der Ausgang des Registers 255 führt zum ersten Eingang einer Vergleichsschaltung 260. Außerdem wird der Eingang PRÄAMBEL 207 als zweites Eingangssignal der Vergleichsschaltung 260 zugeführt. Das Ausgangssignal des Komparators 260 wird als Eingang PRÄAMBEL_GESENDET über eine Leitung 265 der Zustandsmaschine 230 zugeführt. Die Zustandsmaschine 230 gibt des weiteren über einen Treiber 270 ein Synchronisations-Ausgangssignal SYNC aus.
Der in der Fig. 2 gezeigte empfangende Chip 120 umfaßt ein Empfangsregister 280, das die Daten des vorherigen Takts vom Zwischenchipbus 130 festhält (d. h. verzögert). Die verzögerten Daten auf dem Bus 290 und die zwischengespeicherten Zwischenchipdaten auf dem Bus 295 und der Leitung 296 werden zu der internen Schaltung des Chips 120 geführt, so daß die Daten als Steuereingangssignale für die Schaltung im empfangenden Chip 120 dienen.
Im Betrieb wird, nachdem die Zustandsmaschine 230 das RDY-Signal 244 ausgegeben hat, das anzeigt, daß die Zustandsmaschine 230 das nächste Paket verarbeiten kann, und nachdem die Schaltung im Chip 110 ein Signal NEUE_AUFGABE über die Leitung 243 ausgegeben hat, ein Signal NEUE_ANFORDERUNG auf die Leitung 242 gegeben, das anzeigt, daß über den Zwischenchipbus 130 die Signale PRÄAMBEL, PAKETTYP und MODIFIKATION für das nächste Befehlspaket ausgegeben werden können.
Der Multiplexer 220 wählt unter der Kontrolle der Zustandsmaschine 230 über den Auswahlbus 238 eines der Eingangssignale PRÄAMBEL, PAKETTYP und MODIFIKATION aus. Die Daten PRÄAMBEL können zum Beispiel die Nummer des Puffers umfassen, in den die Daten im IC 120 zu übertragen sind. Die Daten MODIFIKATION umfassen andererseits die Steuerdaten, die in die Puffer im empfangenden IC- Chip 120 zu übertragen sind. Die Daten PAKETTYP umfassen Informationen über den auszusendenden Befehl. Bei einer Ausführungsform wird mit PAKETTYP die Art des Befehls angegebenen (d. h. Lese PCI aus, Schreibe in Speicher ein usw.) Bei einer weiteren Ausführungsform legt PAKETTYP die Paketlänge fest (d. h. ob es eine PRÄAMBEL gibt und wieviele MODIFIKATIONEN zu erwarten sind). Bei einer bevorzugten Ausführungsform entsprechen die häufigsten Operationen den kürzesten Paketen, und in einer weiteren, bevorzugten Ausführungsform ist die Empfangszeit von PAKETTYP ein Hinweis für den empfangenden IC-Chip 120, daß ein Prozeß beginnt oder endet.
Das Ausgangssignal des Multiplexers 220 wird über einen Treiber 250 auf den Steuerbus 130 gegeben. Die Daten auf dem Zwischenchipbus 130 werden dann beim Auftreten des nächsten Taktzyklusses in das Register 280 eingeschrieben. Außerdem wird das Ausgangssignal für die Dauer eines Taktzyklusses im Register 255 festgehalten. In der Zeitspanne, die erforderlich ist, um das Ausgangssignal des Multiplexers 220 in das Register 255 einzuschreiben, wird vom Multiplexer 220 ein weiteres Signal ausgegeben, das über den Treiber 250 auf den Zwischenchipbus 130 gegeben wird.
Im gleichen Taktzyklus, in dem die Daten auf dem Zwischenchipbus 130 in das Register 280 eingetaktet werden, wird das Ausgangssignal des Registers 255 mit dem Eingangssignal 207 PRÄAMBEL verglichen. Das heißt, daß PRÄAMBEL der Vergleichsschaltung 260 als erstes Eingangssignal zugeführt wird, während das um einen Taktzyklus verzögerte Ausgangssignal des Registers 255 als zweites Eingangssignal an die Vergleichsschaltung 260 gelegt wird, so daß in der Vergleichsschaltung 260 PRÄAMBEL mit dem Paketbefehlswort des vorherigen Taktzyklusses verglichen wird, das auf dem Steuerbus 130 ausgegeben wurde. Wenn PRÄAMBEL gleich den Daten ist, die im Register 255 gespeichert sind, wird von der Vergleichsschaltung 260 ein Signal PRÄAM- BEL_GESENDET ausgegeben und über die Leitung 265 als Steuereingangssignal zu der Zustandsmaschine 230 geführt.
Wenn die Zustandsmaschine 230 das Signal 242 NEUE_ANFORDERUNG erhält und der Vergleich (d. h. das PRÄAMBEL_GESENDET) auf der Leitung 265 anliegt, wodurch angezeigt wird, daß das Befehlswort auf dem Zwischenchipbus im vorherigen Taktzyklus und die über den Zwischenchipbus 130 ausgegebene PRÄAMBEL des neuen Pakets identisch sind, wird über den Treiber 270 von der Zustandsmaschine 230 das Signal SYNC ausgegeben und zur Übertragung über den Zwischenchipbus 130 über den Auswahlbus 238 anstelle der PRÄAMBEL das PAKETTYP ausgewählt. Wenn auf der Leitung 265 PRÄAMBEL_GESENDET nicht aktiviert ist, wenn die Zustandsmaschine 230 das Signal NEUE_ANFORDERUNG am Eingang 242 aufnimmt, und der PAKETTYP am Eingang 240 ein Typ ist, der von der Zustandsmaschine 230 erkannt wird und der in seinem Befehlspaket eine PRÄAMBEL erfordert, wählt die Zustandsmaschine 230 die PRÄAMBEL 207 über den Auswahlbus 238 zur Ausgabe durch den Multiplexer 220 über den Zwischenchipbus 130 aus.
Wenn über den Treiber 270 auf der Leitung 271 ein SYNC-Impuls ausgegeben wird, liegt auf dem Zwischenchipbus 130 das Signal PAKETTYP an. Der SYNC-Impuls wird vom Chip 120 als Steuersignal aufgenommen, das anzeigt, daß eine Datenpaketübertragung begonnen hat. Bei Erhalt des SYNC-Impulses interpretiert die Schaltung im IC- Chip 120 die im Register 280 gespeicherten Daten als die PRÄAMBEL für die Datenpaketübertragung, während die Daten auf dem Bus 295 als PAKETTYP interpretiert werden. Da die Daten im Register 280 mit den Daten im Register 255 übereinstimmen (da beide Register die Daten enthalten, die im vorherigen Taktzyklus an den Zwischenchipbus 130 angelegt wurden), und da die Daten im Register 255 gleich PRÄAMBEL sind, folgt damit, daß die Daten im Puffer 285 gleich PRÄAMBEL sind. Auf diese Weise braucht die PRÄAMBEL eines neuen Pakets nicht übertragen zu werden, wenn die Daten im neuen PRÄAMBEL die gleichen sind wie das LEERLAUF-Muster des Zwischenchipbusses oder die gleichen sind wie im letzten Wort des vorherigen Pakets, wodurch in der Gesamt- Datentransaktion Taktzykluszeit eingespart wird.
Die Fig. 3A bis 3C sind Zeitdiagramme, mit denen das Verfahren besser dargestellt wird, nach dem gemäß der Lehre der vorliegenden Erfindung Taktperioden eingespart werden. Die Fig. 3A zeigt die herkömmliche Signal-Zeitgebung auf einem Zwischenchipbus ohne die Vorteile der vorliegenden Erfindung. Das erste Signal 302 stellt den Synchrontakt dar, der dazu verwendet wird, die Paketdaten in die IC-Chips 110, 120 einzutakten, während das Signal 304 die Paketdaten-Wortsignale darstellt, die auf dem Vier-Bit- CMD-Abschnitt des Zwischenchipbusses 130 anliegen (d. h. die anderen Signale außer dem Signal auf der SYNC-Leitung). Das Signal 306 stellt schließlich das SYNC-Signal dar, das über den Zwischenchipbus 130 übertragen wird. Jedes CMD-Wort-Paket-Ausgangssignal auf dem Zwischenchipbus 130 ist für die Dauer einer ganzen Taktperiode vorhanden. Folglich sind so viele Taktperioden erforderlich, als es CMD-Wörter im Paket gibt, das zwischen dem sendenden IC-Chip 110 und dem empfangenden IC-Chip 120 ausgetauscht wird.
Zum Beispiel ist, wie in der Fig. 3A gezeigt, der Zwischenchipbus 130 für zwei Taktperioden bis zum Anlegen einer PRÄAMBEL (z. B. der Nummer des Puffers, die den Puffer bezeichnet, in den die Daten in der folgenden Transaktion zu übertragen sind) im nächsten Taktzyklus untätig. Die folgenden Taktzyklen werden dazu verwendet, den PAKETTYP (der unter anderem die Art des Befehls anzeigt) und ein Wort MODIFIKATION zu übertragen (das den Befehl weiter definiert).
Beginnend mit der Ausgabe des Wortes PRÄAMBEL treten in der Fig. 3A insgesamt drei Taktzyklen auf, bis das letzte Wort MODIFIKATION auf den Zwischenchipbus 130 ausgegeben wird. Wenn festgestellt wird, daß der auf die PRÄAMBEL folgende PAKETTYP auf den Zwischenchipbus 130 ausgegeben wurde, wird das SYNC-Signal 306 ausgegeben, um das Vorhandensein eines neuen Pakets anzuzeigen. Wie oben bereits angegeben, setzt das SYNC-Signal den empfangenden Chip 120 davon in Kenntnis, daß auf den Bussen 290 und 295 die PRÄAMBEL und der PAKETTYP aufgenommen wurde. Der empfangende Chip 120 interpretiert danach die Daten, die auf dem Bus 295 als die übrigen CMD-Wörter (falls vorhanden) im CMD-Paket folgen. Zum Beispiel zeigt, wenn dem. PAKETTYP wie in der Fig. 3A gezeigt ein Wort MODIFIKATION folgt, der PAKETTYP an, daß das nächste CMD-Wort zum gleichen CMD-Paket gehört, so daß der empfangende Chip 120 das CMD-Wort auf dem Bus 195 im folgenden Taktzyklus als die erwarteten Daten MODIFIKATION ausliest.
Die Fig. 3B zeigt ein Verfahren, bei dem die Lehre der vorliegenden Erfindung eine Einsparung von einem Taktzyklus gegenüber dem herkömmlichen Protokoll der Fig. 3A ergibt. Das heißt, daß der Erfinder erkannt hat, daß durch Berücksichtigung der Beziehung zwischen den CMD-Wörtern, die über den Zwischenchipbus übertragen werden, während der Dauer eines einzigen Taktzyklusses mehrere CMD-Wörter an den empfangenden IC-Chip ausgegeben werden können. Insbesondere treten, wie in der Fig. 3B gezeigt, vom Ende des letzten Leerlaufworts bis zur Ausgabe des letzten Worts MODIFIKATION auf den Zwischenchipbus 130 insgesamt nur zwei Taktzyklen auf. Es treten deshalb nur zwei Taktzyklen auf, da die PRÄAMBEL nicht ausgesendet zu werden braucht, wenn die PRÄAMBEL gleich dem Leerlaufwort ist. Wie oben mit Bezug zur Fig. 2 beschrieben wurde, erfolgt zwischen der PRÄAMBEL und dem CMD-Wort, das vorher über den Zwischenchipbus 130 gesendet wurde, ein Vergleich. Wenn die PRÄAMBEL gleich dem vorherigen CMD-Wort ist (d. h. in diesem Fall dem Leerlaufwort), wird anstelle der PRÄAMBEL das Wort PAKETTYP zusammen mit SYNC ausgesendet. Auf diese Weise wird ein frühes SYNC-Signal abgegeben, so daß das CMD-Paket nur zwei Taktzyklen braucht, bis es vollständig ist. Die Bestimmung, daß das Leerlaufwort gleich der PRÄAMBEL ist, heißt, daß die Daten im Register 280 gleich PRÄAMBEL sind, da der empfangende Chip 120 auch das vorherige Wort LEERLAUF in den Register 280 aufnimmt. Der empfangende Chip 120 verhält sich daher so, als wenn die PRÄAMBEL im vorherigen Taktzyklus ausgesendet worden wäre. Auf diese Weise kann die PRÄAMBEL durch das Leerlaufwort ersetzt werden, das vor dem Taktzyklus übertragen wurde, in dem die PRÄAMBEL übertragen werden soll. Folglich kann PRÄAMBEL durch PAKETTYP ersetzt werden, um im Gesamt-CMD-Paket einen Taktzyklus einzusparen. Das heißt, daß es nicht erforderlich ist, auf dem Bus 130 die Nummer des Puffers zu übertragen, die von der PRÄAMBEL 207 angezeigt wird (vgl. Fig. 2), da das bereits auf dem Bus 130 liegende Leerlaufwort dazu verwendet wurde, die Puffernummer zu ersetzen. Die Zustandsmaschine 230 steuert daher den Multiplexer 220 so, daß anstelle der Puffernummer PAKETTYP ausgewählt wird, so daß während der nächsten Taktperiode der empfangende IC-Chip 120 sowohl auf PRÄAMBEL als auch auf PAKETTYP reagieren kann.
Gemäß einem Aspekt der vorliegenden Erfindung ist die Puffernummer, auf die am wahrscheinlichsten zugegriffen wird, so festgelegt, daß sie das gleiche Bitmuster wie das Leerlaufwort (im folgenden auch als die Vorgabe-PRÄAMBEL bezeichnet) besitzt, so daß, wenn dieser Puffer ausgewählt wird, die Puffernummer im gleichen Taktzyklus wie das vorhergehende Leerlaufwort in das Register im empfangenden IC-Chip 120 eingetaktet werden kann. Bei einer besonders vorteilhaften Ausführungsform der Erfindung ist der Code des Leerlaufworts so modifiziert, daß er der Vorgabe-Puffernummer entspricht, um die Wahrscheinlichkeit für eine Übereinstimmung zwischen der PRÄAMBEL und dem Leerlaufwort zu erhöhen. Wenn die Puffernummer in der PRÄAMBEL nicht gleich dem Leerlaufwort ist, muß natürlich ein weiterer Taktzyklus auftreten, bevor die Puffernummer in den empfangenden IC-Chip 120 eingegeben werden kann. Wenn jedoch die Puffernummer (die dem ersten Teil der PRÄAMBEL entspricht) gleich dem Leerlaufwort ist, wie es in der Fig. 3B gezeigt ist, kann das SYNC-Signal unmittelbar im gleichen Taktzyklus wie der PAKETYP ausgegeben werden, da das Leerlaufwort als Ersatz für die Puffernummer dient.
Die Fig. 3C zeigt den Fall, daß CMD-Pakete aufeinanderfolgen, wobei die PRÄAMBEL des zweiten CMD-Pakets das gleiche Bitmuster besitzt wie das letzte CMD- Wort des ersten CMD-Pakets. Wie in der Fig. 3C gezeigt, wird unmittelbar nach dem letzten Wort des vorherigen CMD-Pakets, das zum empfangenden Chip 120 gesendet wird, ein SYNC-Signal erzeugt. Da das letzte Paketwort das gleiche Bitmuster aufweist wie die PRÄAMBEL des neuen Pakets, bewirkt der Multiplexer 220 die Ausgabe von PAKETS TYP anstelle der Präambel, während SYNC ausgegeben wird. Folglich vergehen von Ende des ersten CMD-Pakets bis zum Ende des zweiten CMD-Pakets nur zwei Taktzyklen. Wenn andererseits die PRÄAMBEL separat gesendet wird (und nicht das letzte Wort des ersten Pakets als die PRÄAMBEL verwendet wird), so sind drei Taktzyklen erforderlich, bis das zweite CMD-Paket vollständig ist.
Da der Inhalt des ersten CMD-Pakets die Länge dieses Pakets festlegt, hat der empfangende IC-Chip 120 keine Probleme damit festzustellen, wann das letzte CMD-Wort auf 295 anliegt. Außerdem wird, wenn ein ausgegebenes SYNC-Signal vom Chip 120 erhalten wird, die Information im Register 280 vom Chip 120 als die PRÄAMBEL des neuen CMD-Pakets betrachtet. Die Information auf dem Bus 295 wird damit vom empfangenden Chip 120 zweimal verwendet - einmal im vorherigen Takt als das letzte Wort des ersten CMD-Pakets (vom Bus 295 aufgenommen) und einmal als die PRÄAMBEL für das zweite CMD-Paket (vom Bus 290 aufgenommen).
Es folgt eine genauere Beschreibung der Arbeitsweise der Schaltung im IC- Chip 110 für den in der Fig. 3C gezeigten Fall. Das heißt, wenn das letzte CMD-Wort des ersten CMD-Pakets vom Multiplexer 220 ausgegeben wurde, wird dieses CMD-Wort in das Register 255 aufgenommen und mit der folgenden PRÄAMBEL verglichen, die auf dem Bus 207 der Komparatorschaltung 260 zugeführt wird. Wenn in der Komparatorschaltung 260 festgestellt wird, daß das Wort PRÄAMBEL gleich dem vorherigen CMD-Wort ist, wird auf der Leitung 265 das Vergleichssignal erzeugt und zu der Zustandsmaschine 230 geführt, so daß die Zustandsmaschine 230 den Multiplexer 220 veranlassen kann, anstelle von PRÄAMBEL das PAKETTYP auszugeben. Gleichzeitig gibt die Zustandsmaschine 230 für eine Taktperiode über den Treiber 270 das SYNC-Signal aus. Das letzte CMD-Wort des ersten CMD-Pakets dient damit als Puffernummer für das zweite CMD- Paket. Auf diese Weise wird während aufeinanderfolgenden Paketübertragungen ein Taktzyklus eingespart.
Die Fig. 4 ist ein Zustandsdiagramm, die die Arbeitsweise der Zustandsmaschine 230 hinsichtlich der Erzeugung einer frühen PRÄAMBEL gemäß der Lehre der vorliegenden Erfindung darstellt. In der Praxis steuert die Zustandsmaschine 230 auch die anderen Elemente im sendenden Chip 110, zum Zwecke einer klaren Darstellung der vorliegenden Erfindung sind diese Funktionen der Zustandsmaschine 230 im vereinfachten Zustandsdiagramm der Fig. 4 jedoch nicht enthalten.
Auf die Initialisierung eines RESET hin tritt die Zustandsmaschine 230 in einen LEERLAUF-Zustand 400. Wenn die Zustandsmaschine 230 im LEERLAUF-Zustand 400 ist, zeigt dies an, daß die Zustandsmaschine 230 bereit ist zur Aufnahme weiterer CMD-Pakete für die Ausgabe über den Vier-Bit-CMD-Bus 130. Die Zustandsmaschine 230 bleibt unter drei verschiedenen Bedingungen im LEERLAUF-Zustand 400, wie es durch den Zustandsübergangsweg 410 angezeigt wird, der zum LEERLAUF-Zustand 400 zurückkehrt.
Unter der ersten Bedingung, wenn kein Signal NEUE_ANFORDERUNG (das ist das Signal auf der Leitung 242) anliegt, bleibt die Zustandsmaschine 230 im LEERLAUF-Zustand 400, und der Multiplexer 220 gibt die Vorgabe-PRÄAMBEL als Befehl über den Vier-Bit-CMD-Busabschnitt des Busses 130 aus. Das heißt, daß, wenn keine neue Anforderung erfolgt ist, die Zustandsmaschine 230 die PRÄAMBEL 207 für die Ausgabe durch den CMD-Bus 130 über den Multiplexer 220 und den Treiber 250 auswählt. Die PRÄAMBEL ist vorteilhaft gleich dem am meisten verwendeten Puffer, so daß die Wahrscheinlichkeit groß ist, daß die nächste, tatsächliche PRÄAMBEL gleich den Daten ist, die im vorherigen Taktzyklus ausgesendet wurden.
Eine andere Bedingung, unter der die Zustandsmaschine 230 im LEERLAUF- Zustand 400 bleibt, ist, wenn das Signal PRÄAMBEL_ANFORDERUNG ausgegeben wird (das der Zustandsmaschine 230 anzeigt, daß für das neue CMD-Paket, das über den CMD-Bus 130 zu übertragen ist, eine PRÄAMBEL erforderlich ist) und das Signal PRÄAMBEL_GESENDET inaktiv ist (d. h. angezeigt wird, daß das auf dem Bus 130 in der vorherigen Taktperiode ausgesendete CMD-Wort nicht gleich der PRÄAMBEL auf dem Bus 207 ist). Da eine PRÄAMBEL erforderlich ist und da das CMD-Wort auf dem Befehlsbus 130 im vorherigen Taktzyklus nicht als PRÄAMBEL dienen kann, gibt die Zustandsmaschine 230 über die Leitung 238 ein Auswahlsignal an den Multiplexer 220, das es der PRÄAMBEL auf dem Bus 207 ermöglicht, sich auf dem CMD-Bus 130 auszubreiten. Das ausgegebene CMD-Wort ist daher gleich PRÄAMBEL.
Die letzte Bedingung, unter der die Zustandsmaschine 230 im LEERLAUF- Zustand 400 bleibt, ist, wenn 1. kein Signal PRÄAMBEL_ANFORDERUNG ausgegeben wird bzw. das Signal PRÄAMBEL_GESENDET ausgegeben wird; und 2. das Signal NEUE_ANFORDERUNG ausgegeben wird, während MODIFIKATION ANFORDERUNG inaktiv ist. Da 1. keine PRÄAMBEL erforderlich ist bzw. das CMD-Wort auf dem Bus 130 im vorherigen Taktzyklus gleich der zu übertragenden PRÄAMBEL ist; und 2. das neue, angeforderte Paket keine Wörter MODIFIKATION enthält, wird angezeigt, daß, wenn das gegenwärtige Paket eine PRÄAMBEL erfordert, diese PRÄAMBEL bereits in der vorherigen Taktperiode ausgegeben wurde, und daß das gegenwärtige Paket mit dem gegenwärtigen CMD-Wort PAKETTYP endet. Folglich kann die Zustandsmaschine 230 in der nächsten Taktperiode ein neues Paket zur Übertragung über den CMD-Bus 130 annehmen. Die Zustandsmaschine 230 bleibt daher im LEERLAUF-Zustand 400.
Unter der letzten Bedingung, in der die Zustandsmaschine 230 im LEER- LAUF-Zustand 400 bleibt, veranlaßt die Zustandsmaschine 230, daß über den Multiplexer 220 und den Treiber 250 der PAKETTYP auf dem CMD-Bus 130 ausgesendet wird. Außerdem wird das SYNC-Signal über den Treiber 270 ausgegeben, und das RDY-Signal wird über die Leitung 244 ausgegeben.
Die Zustandsmaschine 230 geht auf dem Übergangsweg 430 vom LEER- LAUF-Zustand 400 in den BSY-Zustand 420 (Beschäftigt-Zustand) über, wenn festgestellt wird, daß 1. entweder keine PRÄAMBEL erforderlich ist oder das CMD-Wort auf dem Bus 130 im vorherigen Taktzyklus gleich der auszusendenden PRÄAMBEL ist; und 2. eine neue Anforderung ausgegebenen wurde, die MODIFIKATION-Wörter anfordert. Das heißt, daß 1, wenn kein Signal PRÄAMBEL_ANFORDERUNG ausgegeben wird oder das Signal PRÄAMBEL_GESENDET ausgegeben wird und 2, über die Leitung 242 das Signal NEUE_ANFORDERUNG ausgegeben wird, während der PAKETTYP anzeigt, daß das CMD-Paket eines oder mehrere MODIFIKATION-Wörter enthält, die Zustandsmaschine 230 vom LEERLAUF-Zustand 400 in den BSY-Zustand 420 übergeht. Dadurch wird angezeigt, daß der PAKETTYP 240 über den Multiplexer 220 und den Treiber 250 auf den CMD-Bus 130 gegeben wird, während gleichzeitig das SYNC-Signal über den Treiber 270 ausgegeben wird. Außerdem wird MODIFIKATION_PTR (ein Wert in einem Zähler zum Zählen der Anzahl von MODIFIKATION-Wörtern nach dem PAKETTYP des gegenwärtigen Pakets) auf Eins gesetzt. Die Zustandsmaschine 230 geht dann in den BSY- Zustand über (d. h. den Zustand, in dem die Zustandsmaschine 230 keine neue Anforderung bearbeiten kann, bis der gegenwärtige Pakettransfer abgeschlossen ist).
Wie vom Übergangsweg 440 angezeigt, bleibt die Zustandsmaschine 230 im BSY-Zustand, solange kein Signal LETZTE_MODIFIKATION ausgegeben wird (d. h. während das Signal, das anzeigt, daß das letzte CMD-Wort des Pakets auf den CMD-Bus 130 ausgegeben wurde, noch nicht vorliegt). Jedesmal, wenn auf dem Weg 440 ein Übergang erfolgt, wird über den Multiplexer 220 und den Treiber 250 das nächste CMD-Wort (d. h. das nächste Wort MODIFIKATION vom Bus 212) auf den Befehlsbus 130 gegeben. Außerdem wird MODIFIKATION_PTR hochgezählt, bis das letzte MODIFIKATION- Wort des gegenwärtigen Pakets erreicht ist. Nachdem das letzte Wort des Pakets auf den Bus 130 gegeben wurde, geht die Zustandsmaschine 230 vom BSY-Zustand 420 über den Zustandsübergangsweg 450 in den LEERLAUF-Zustand 400 zurück. Wie in der Fig. 4 gezeigt, erfolgt der Übergang längs des Weges 450, wenn das Signal LETZTE MODIFIKATION ausgegeben wird. Dadurch wird das auf dem CMD-Bus 130 ausgegebene Wort MODIFIKATION zum letzten CMD-Wort im gegenwärtigen Paket, während die Zustandsmaschine 230 auf der Leitung 244 das RDY-Signal ausgibt.
Die vorliegende Erfindung wurde oben genau beschrieben, diese Beschreibung ist jedoch als beispielhaft und nicht als einschränkend zu verstehen. Der Fachmann erkennt, daß offensichtliche viele Modifikationen erfolgen können, ohne vom Geist oder den wesentlichen Eigenschaften der Erfindung abzuweichen. Zum Beispiel erkennt der Fachmann, daß die vorliegende Erfindung am wirkungsvollsten ist, wenn sie in Verbindung mit einem Zwischenchipbus mit wenigen Bits im CMD-Wort ausgeführt wird, so daß die Wahrscheinlichkeit für identische CMD-Wörter größer ist. In der Praxis können jedoch auch Busse mit sechs Bit oder mehr gemäß der vorliegenden Erfindung ausgeführt werden. Außerdem kann die vorliegende Erfindung auch in einer wortseriellen Art ausgeführt werden, bei der die CMD-Wörter eines Pakets seriell über eine einzige Signalleitung zwischen den Chips übertragen werden. In diesem Fall enthält das SYNC-Signal Informationen über die Grenzen von CMD-Wörtern sowie über das Vorhandensein eines neuen Pakets. Bei einer anderen Ausführung kann ein eindeutiges CMD-Wortmuster dafür reserviert werden, um das Vorhandensein eines SYNC-Signals anzuzeigen, wodurch das Erfordernis für eine separate SYNC-Leitung entfällt. Eine wiederum andere Ausführung kann Pipeline- Register im Sende- und/oder Empfängerchip umfassen, um einen Betrieb mit einer höheren Taktrate zu ermöglichen. Entsprechend ist der Umfang der Erfindung angesichts der folgenden anhängenden Patentansprüche zu interpretieren.

Claims

1. Verfahren zum Verringern der Anzahl von für die Übertragung von Informationspaketen über einen Zwischenchip-Übertragungsbus (130) erforderlichen Taktzyklen, wobei der Zwischenchip-Übertragungsbus (130) einen sendenden Chip (110) mit einem empfangenden Chip (120) verbindet, wobei

vom sendenden Chip ein erstes Informationswort in einem ersten Zeitintervall über den Zwischenchipbus (130) ausgegeben wird;

das erste Informationswort im ersten Zeitintervall innerhalb des sendenden Chips (110) registriert wird, so daß es am sendenden Chip während eines nachfolgenden zweiten Zeitintervalls verfügbar ist;

das erste Informationswort am empfangenden Chip (120) im ersten Zeitintervall empfangen wird;

das erste Informationswort im ersten Zeitintervall am empfangenden Chip (120) registriert wird, so daß es während eines nachfolgenden zweiten Zeitintervalls zur Verfügung steht;

innerhalb des sendenden Chips (110) im zweiten Zeitintervall ein zweites Informationswort erzeugt wird;

das registrierte erste Informationswort innerhalb des sendenden Chips (110) während des zweiten Zeitintervalls mit dem zweiten Informationswort verglichen wird und

dann, wenn das registrierte erste Informationswort das gleiche ist wie das zweite Informationswort, anstelle dieses zweiten Informationswortes während des zweiten Zeitintervalls ein drittes Informationswort über den Zwischenchipbus (130) ausgegeben wird und

dann, wenn das registrierte erste Informationswort von dem zweiten Informationswort verschieden ist, in einem auf die Übertragung des zweiten Informationswortes in dem zweiten Zeitintervall unmittelbar folgenden dritten Zeitintervall das dritte Informationswort übertragen wird.

2. Verfahren nach Anspruch 1, wobei das erste Informationswort so definiert ist, daß sich die Wahrscheinlichkeit erhöht, daß das erste Informationswort gleich dem zweiten Informationswort ist.

3. Verfahren nach Anspruch 1 oder 2, wobei das erste Informationswort ein Befehlswort oder ein Leerwort, das zweite Informationswort eine Präambel für eine Befehlspaketübertragung und das dritte Informationswort einen Pakettypcode umfaßt.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei jedes Zeitintervall die Dauer einer Taktperiode hat.

5. Verfahren nach einem der Ansprüche 1 bis 3, wobei jedes Zeitintervall die Dauer mehrerer Taktperioden hat.

6. Vorrichtung zum Einsparen von Taktzyklen währen der Übertragung von Informationspaketen über einen Zwischenchipbus (130), mit

einer Auswahlschaltung (220) mit einem Ausgang sowie mit einem ersten und einem zweiten Eingang, wobei der Ausgang mit dem Zwischenchipbus (130) in Verbindung steht und die Auswahlschaltung (220) in Reaktion auf ein Auswahlsignal den ersten oder den zweiten Eingang als Ausgang wählt;

einer mit dem Ausgang der Auswahlschaltung (220) in Verbindung stehenden Zwischenspeicherstufe (255) zum Speichern eines während eines ersten Zeitintervalls auf den Zwischenchipbus (130) ausgegebenen ersten Informationswortes; und mit

einer Komparatorschaltung (260) mit einem mit dem ersten Eingang der Auswahlschaltung (220) in Verbindung stehenden ersten Eingang und einem mit der Zwischenspeicherstufe (255) in Verbindung stehenden zweiten Eingang, wobei die Komparatorschaltung (260) das in der Zwischenspeicherstufe (255) gespeicherte erste Informationswort während eines zweiten Zeitintervalls mit einem zweiten Informationswort am ersten Eingang der Auswahlschaltung (220) vergleicht, und wobei die Komparatorschaltung (260) während des zweiten Zeitintervalls anstelle der Ausgabe des zweiten Informationsworts durch die Auswahlschaltung (220) die Ausgabe eines dritten Informationsworts am zweiten Eingang der Auswahlschaltung (220) veranlaßt, wenn das erste und das zweite Informationswort dieselbe Information enthalten.

7. Vorrichtung nach Anspruch 6, wobei die Auswahlschaltung (220) einen Multiplexer enthält.

8. Vorrichtung nach Anspruch 6 oder 7, wobei die Zwischenspeicherstufe (255) ein Register enthält.

Vorrichtung nach einem der Ansprüche 6 bis 8, wobei die Komparatorschaltung (260) die Ausgabe des am zweiten Eingang der Auswahlschaltung (220) anliegenden dritten Informationswortes durch die Auswahlschaltung (220) veranlaßt, wenn das erste und das zweite Informationswort ein identisches Bitmuster aufweisen.

10. Vorrichtung nach einem der Ansprüche 6 bis 9, wobei jedes Zeitintervall die Dauer einer Taktperiode hat.

11. Vorrichtung nach einem der Ansprüche 6 bis 9, wobei jedes Zeitintervall die Dauer mehrerer Taktperioden hat.