TW299409B - Method and apparatus for reducing latency time on an interface by overlapping transmitted packets - Google Patents

Method and apparatus for reducing latency time on an interface by overlapping transmitted packets Download PDF

Info

Publication number
TW299409B
TW299409B TW085108861A TW85108861A TW299409B TW 299409 B TW299409 B TW 299409B TW 085108861 A TW085108861 A TW 085108861A TW 85108861 A TW85108861 A TW 85108861A TW 299409 B TW299409 B TW 299409B
Authority
TW
Taiwan
Prior art keywords
information word
word
bus
chip
time interval
Prior art date
Application number
TW085108861A
Other languages
English (en)
Inventor
Jr L Randall Mote
Original Assignee
Ast Res Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ast Res Inc filed Critical Ast Res Inc
Application granted granted Critical
Publication of TW299409B publication Critical patent/TW299409B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

經濟部中央橾準局貝工消费合作社印製 A7 __B7_ _五、發明説明(1 ) 發明背景 發明領域 本發明係關於透過晶片間匯流排以減少俥輸資料之時 鐘週期總數之方法與裝置。 相關技藝簡述 在許多應用場合中,利用相當小的晶片間匯流排(例 如,四位元控制匯流排)以在例如主機板上的晶片之間傳 输控制與同步資訊。例如,與微處理器一同使用的晶片組 可更爲便利地製成一對積體電路(I C ),其中,第一晶 片接收來自處理器匯流排之位址與控制訊號,而另一晶片 則接收來自處理器匯流排之資料訊號。第一晶片控制著透 過晶片間匯流排轉移至第二晶片之資料。 一般傳統的控制訊號傳輸協定用於此晶片間匯流排的 連結以將來自傳输晶片之控制訊號轉移至一個或一個以上 的接收晶片。依據傳統協定,透過晶片間控制匯流排傳送 的指令以包封形式傳輸,其中,每一指令包封包含一個或 —個以上藉由及包封型碼字所導引的指令字。控制 訊號之轉移係藉由同步脈衝訊號而達成同步。當沒有指令 資料透過晶片間指令匯流排轉移時,一般係透過匯流 排來主張直到傳送新的指令包封爲止。 - 每當指令訊號透過晶片間匯流排從傳輸晶片轉移至接 收晶片,傳輸晶片首先必須將包封起始指令字驅動至匯流 排。然後產生同步脈衝訊號以指示在代表有效指令包封起 請 先 閱 讀 背 之 注 意 % 寫 本 頁 裝 訂 、線 本紙張尺度逋用中國國家橾率(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印装 A7 B7五、發明説明(2 ) 始之匯流排上的的資料。一般,同步脈衝訊號與包封起始 字在同一時鐘週期中傳送。有時,先行字在包封起始字之 前的時鐘週期中傳送。因此,接收晶片首先必須在回應指 令之前儲存先行字。吾人可以發現在傳送指令包封之剩餘 者之前,在每一包封起始時需要一額外的時鐘週期以傳送 先行字。 發明槪沭 本發明之發明人發現到藉由透過介面傳送之重a指令 包封可減少通訊出入時間。基於一個觀點,本發明之較佳 實施例爲透過晶片間通訊匯流排而mm mm 的時鐘週期數目。晶片間通訊匯流排係連接傳輸晶片與接 收晶片。此方法包括下列步驟:在第一時間區間內透過晶 片間匯流排输出第一資訊字:在第一時間區間內將第一資 訊字暫存於傳输畢片,所以在第二連續時間區間內可得到 第一資訊字;在第一時間區間內接收在接收晶片的第一資 訊字:在第一時間區間內暫存位在接收晶片的第一資訊字 ,所以在第二連續時間區間內可得到第一.資訊字:並$第 二時間區間內在傳输晶片內產生第二資訊字:並在第二時 間區間內在傳输晶片內比較暫存的第一資訊字與第二資訊 字:且若暫存的第一資訊字相同於第二資訊字,則在第二、 時間區間內透過晶片間匯流排輸出第三資訊字以取代第二 資訊字。若暫存的第一資訊字不同於第二資訊字,則第三 資訊字在跟隨於第二時間區間之第三時間區間內立即被傅 (請先閲讀背面之注意事項再^¾本頁) 裝. 訂 線 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210 X 297公釐) 經濟部中央橾準局員工消費合作杜印製 五、發明説明(3 ) 輸0 在較佳實施例中,第一資訊字被定義爲可增加第一資 訊字與第二資訊字相同之機率。 在另一較佳實施例中,第一資訊字包括一指令字或虛 字,第二資訊字包括一指令包封處理之先行字,而第三資 訊字包括一包封型碼。 在另一較佳實施例中,每一時間區間之期間爲一時鐘 週期。 而在另一較佳實施例中,每一時間區間之期間多時鐘 週期。 基於另一觀點,本發明的較佳實施例包括一個在晶片 間匯流排並在資訊包封處理期間儲存時鏟週期之裝β。此 裝置包括具有輸出及第一與第二輸入之選擇電路。输出與 晶片間匯流排通訊,.選擇電路爲回應選擇訊號而選擇第一 與第二輸入之一者充當輸出。此裝置另外包括與選擇電路 輸出通訊之暫時儲存電路,而選擇電路在第一時間菡間內 將第一資訊字輸出儲存至晶片間匯流排;一個具有與選擇 電路之第一輸入通訊的第一輸入及與暫時儲存電路通訊的 第二輸入之比較電路。比較電路在第二時間面間內將儲存 於暫時儲存電路內之第一資訊字與選擇電路的第一輸入上 之第二資訊字做比較。當第一與第二資訊字含有相同的資-訊時,比較電路將於第二時間區間內進一步引起選擇電路 的第二輸入上之第三資訊字輸出以取代選擇電路之第二資 訊字。 本紙張尺度適用中圃國家橾率(CNS ) Α4规格(210Χ297公釐) 299409 A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明 (4 ) 在 較 佳 實 施 例 中 ♦ 選 擇 電 路 包 括 多 工 器 9 而 暫 時 儲 存 電 路 則 包 括 暫存 器 0 在 另 一 較 佳 實 施 例 中 9 當 第 一 與 第 二 資 訊 字 具 有 相 同 的 位 元 模 式 時 9 比 較 器 藉 著 選 擇 電 路 引 起 選 擇 電 路 的 第 二 輸 入 上 之 第 三 資 訊 字 輸 出 0 在 另 一 較 佳 實 施 例 中 9 每 一 時 間 區 間 之 期 間 內 爲 一 時 頭 週 期 9 或 者 是 毎 一 時 間 TSF 間 之 期 間 爲 多 時 鐘 週 期 0 基 於 另 觀 點 9 本 發 明 之 較 佳 實 施 例 爲 減 少 需 要 透 過 晶 片 間 匯 流 排 來 完 成 資 料 處 理 之 時 鐘 週 期 數 0 此 裝 置 包 括 從 第 一 與 第 二 輸 入 選 擇 一 輸 出 之 機 構 〇 此 输 出 與 晶 片 間 匯 流 排 通 訊 0 此 裝 置 另 外 包 括 一 個 在 第 — 時 間 區 間 內 儲存 第 資 訊 字 之 機 構 0 這 些 機 構 與 選 擇 機 構 的 輸 出 通 訊 0 最 後 9 此 裝 置 包 括 了 一 個 在 第 二 時 間 區 間 內 將 儲存 於 儲 存 機 構 內 的 第 —- 資 訊 字 與 選 擇 機 構 的 第 一 輸 入 上 之 第 二 資 訊 字 做 比 較 的 機 構 0 當 第 一 與 第 二 資 訊 字 實 質 上 包 含 相 同 資 訊 時 > 比 較 機 構 在 第 二 時 間 區 間 內 引 起 選 擇 德 极 構 之 第 二 输 入 上 之 第 三 資 訊 字 輸 出 以 取 代 選 擇 機 構 之 第 二 資 訊 字 0 闌 示 簡 沭 圖 1 爲 包 含 藉 由 晶 片 間 指 令 匯 流 排 連 接 之 稹 體 電 路 晶 片 的 電 腦 系 統 之 簡 化 方 塊 圖 0 nen Ittl 2 爲 圇 1 之 傳 輸 晶 片 的 部 分 內 部 電 路 之 簡 化 方 塊 圇 , 其 顯 7η>Χ 示 沿 著 晶 片 間 通 匯 流 排 儲 存 時 鐘 週 期 之 本 發 明 的 機 構 Ο 請 先 閲 讀 背 £r 之 注 本. 頁 本紙張尺度遑用中國國家橾準(CNS ) A4規格(210X297公釐) 2 A7 B7 經濟部中央標準局貝工消費合作社印裝 五、 發明説明 (£ ' 圖 3 A 一 3 C 爲 時 序 圓 9 其 顯 示 透 過 晶 片 間 通 訊 匯 流 排 傳 送 指 令包 封 之 有 效 傳 輸 次 數 並 顯 示 本 發 明 之 儍 點 0 圖 4 爲 狀 態 圖 9 其 顯 示 相 對 於 本 發 明 之 早 期 先 行 字 的 產 生 之 圖 2 的 狀 態 機 器 之 操 作 〇 佳 寅 施 例 Z 詳 細 η 明 圖 1 爲 本 發 明 可 併 入 之 電 腦 系 統 1 0 0 的 簡 化 方 塊 圖 0 電 腦 系 統 1 0 0 包 含 透 過 微 處 理 器 匯 流 排 1 0 5 與 晶 片 組 1 0 7 通 訊 之 微 處 理 器 1 0 2 0 晶 片 組 1 0 7 透 過 P C I 匯 流 排 1 0 8 與 Ρ C I 組 態 通 訊 0 此 外 , 晶 片 組 1 0 7 透 過 記 憶 體 匯 流 排 之 資 料 與 控 制 部 份 與 記 憶 體 ( 例 如 9 D R A Μ ) 1 1 6 通 訊 使 得 晶 片 組 1 0 7 充 當 電 腦 系 統 1 0 0 中 之 微 處 理 機 匯 流 排 一 至 — 記 憶 體 的 匯 流 排 橋 樑 0 當 然 9 熟 知 此 道者 可 察 覺 到 圖 1 所 示 的 電 腦 係 爲 了 解 說 本 發 明 而 極 度 簡 化 0 晶 片 組 1 0 7 包 含 了 — 對 藉 由 電 腦 系 統 1 0 0 之 主 爾 板 上 的 晶 片 間 通 訊 匯 流 排 1 3 0 連 結 之 積 體 電 路 ( I C ) 晶 片 1 1 0 % 1 2 0 〇 實 施 例 中 9 片 間 通 訊 匯 流 排 '·> 1 3 0 包 括 用 來 從 傳 輸 晶 片 1 1 0 轉 移 指 令 訊 號 至 接 收 晶 片 1 2 0 之 五 位 元 控 制 匯 流 排 0 實 施 例 中 的 五 位 元 控 制 匯 流 排 實 m 上 包 含 五 條 線 其 中 的 四 條 線 用 於 指 令 字 而 第 五· 條 線 用 於 1^_ 步 訊 號 〇 熟 知 此 道 將 發 現 四 位 元 匯 流 排 對 本 發 明 的 實 施 例 是 便 利 的 9 妖 而 較 小 或 較 大 的 匯 流 排 可 用 於 其 它 特 定 應 用 〇 此 實 施 例 中 由 於 插 腳 數 巨 必 須 連 接 晶 片 組 請 先 閲 讀 背 面 之 注 項 再 寫 本 頁 裝 訂 、線 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) A7 A7 經濟部中央橾準局貝工消費合作社印掣 五、 發明説明 (6 ) 1 0 7 與 P C I 匯 流 排 1 0 8 且 在 單 — 稹 體 電 路 上 微 處 理 器 匯 流 排 1 0 5 將 符 合 成 本 效 益 所 以 將 晶 片 組 1 0 7 分 割 爲 兩 個 晶 片 0 晶 片 組 1 0 7 的 I C 1 2 0 接 收 來 白 微 處 理 器 匯 流 排 1 0 5 之 資 料 線 9 而 晶 片 組 1 0 7 的 I C 1 1 0 接 收 來 幽 微 處 理 器 匯 流 排 1 0 5 之 位 址 與 控 制 線 0 因 爲 有 微 處 理 器 匯 流 排 1 0 5 > P C I 匯 流 排 1 0 8 上 之 資 料 訊 號 在 晶 片 組 1 0 7 內 傳 输 至 晶 片 1 2 0 並 從 晶 片 1 2 0 傳 輸 回 來 9 . 而 位 址 與 指 令 傳 輸 至 I C 1 1 0 並 從 晶 片 1 1 0 傳 輸 回 來 0 同 理 9 控 制 資 訊 透 過 匯 流 排 1 1 4 在 記 憶 體 1 1 6 與 I C 1 1 0 之 間 交 換 9 而 資 料 資 訊 則 透 過 匯 流 排 1 1 2 在 記 憶 體 1 1 6 與 I C 1 2 0 之 間 交 換 〇 操 作 時 9 微 處 理 器 1 0 2 俥 輸 資 料 > 位 址 及 指 令 訊 號 至 主 4〇k 概 板 上 之 其 它 系 統 並 從 該 系 統 傳 輸 上 述 訊 號 0 晶 片 組 1 0 7 充 當 微 處 理 器至 記 憶 體 的 橋 樑 > 所 以 從 微 處 理 器 1 0 2 轉 移 之 資 料 、 位 址 及 指 令 可 分 別 透 過 記 憶 體 匯 流 排 部 份 1 1 2 、 1 1 4 與 P C I 匯 流 排 1 0 8 而 與 記 憶 體 1 1 6 與 P C I 主 從 組 態 有 效 地 通 訊 0 同 樣 地 , 晶 片 組 1 0 7 透 過 微 處 理 器 腫 流 排 1 0 5 與 記 憶 體 匯 流 排 1 1 2 、 1 1 4 充 當 從 P C I 主 1 0 9 轉 移 訊 號 至 微 處 理 器 1 0 2 與 記 憶 體 1 1 6 之 介 面 0 指 令 訊 號 從 I C 1 1 0 轉 移 至 I C 1 2 0 0 I C 1 1 0 接 收 來 白 微 處 理 器 匯 流 排 1 0 5 與 P C I 匯 流 排 1 0 8 之 位 址 與 指 令 訊 號 9 而 I C 1 2 0 接 收 來 白 微 處 理 器 匯 流 排 1 0 5 、 P C I 匯 流 排 1 0 8 與 記 憶 體 匯 流 排 之 資 料 部 份 1 1 2 之 資 料 訊 號 0 裝 訂 本紙張尺度遑用中國國家樣隼(CNS>A4規格(2丨0X297公釐) 請 先 閲 讀 背 之 注 意 事 項 再 寫 本 頁 A7 ___B7_ 五、發明説明(7 ) 圖2爲晶片1 1 0與1 2 0內部電路部份之簡化方塊 圖,顯示沿著晶片間通訊匯流排1 3 0在資料轉移期間內 儲存時鐘週期之本發明較佳實施例中的電路。如圖2所示 ,多工器電路2 2 0透過晶片間匯流排1 3 0選擇即將傳 送之包封資料。 包封的 PREAMBLE輸入 2 0 7、PACKET-TYPE輸入 2 4 0及MODIFIER 2 1 2分別輸入至多工器電路2 2 0 。多工器電路2 2 0可視需要選擇每一輸入2 0 7、 2 4 0及2 1 2透過晶片間匯流排1 3 0以形成每一指令 包封而傳送。多工器2 2 0透過選擇匯流排2 3 8在狀態 機器2 3 0的控制之下輸出。 狀態機器2 3 0透過匯流排2 4 0接收PACKET-TYPE 输入,並透過線2 4 2接收NEW-REQUEST輸入。PACKET-TYPE輸入指示透過晶片間匯流排1 3 0轉移之資料的種類 ,而NEW-REQUEST輸入2 4 2則指示接收晶片1 2 0爲了 下一個指令包封而準備接收PREAMBLE °NEW-REQUEST線 2 4 2連結至AND閘2 4 1之輸出。AND閘2 4 1透 過線2 4 3接收第一輸入。匯流排2 4 0及線2 4 3與 1 C 1 1 0內部電路通訊。狀態機器2 3 0亦透過線 2 4 4將準備下一個包封訊I號(ready-for-next-packet signal) ,RDY輸出至IC1 1 0內的電路,如此指出、 狀態機器2 3 0已準備接收並處理來自I C 1 1 0內的電 路之下一個指令包封。線2 4 4充當至AND閘2 4 1之 第二輸入。 本紙張尺度適用中國國家標準(CNS)A4规格(2丨0X297公釐)-- 請 先 閲 背 ιέ 之 注 項 再 寫裝 本·衣 頁 訂 經濟部中央梯準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 多工器2 2 0透過驅動 通訊。此外,多工器2 2 0 暂存器2 5 5充當至比較電 PREAMBLE 2 0 7之輸入則 輸入。比較器2 6 0之輸出 -SENT輸入至狀態機器2 3 ( 器2 7 0進一步提供了同步 圖2所示的接收晶片1 )來自晶片間匯流排1 3 0 280。匯流排290上的 緩衝晶片間資料及線2 9 6 ,所以資料可充當至接收晶 器2 5 0與控制匯流排1 3 0 之輸出與暫存器2 5 5通訊。 路2 6 0之第一输入。此外, 充當至比較電路2 6 0之第二 則透過線2 6 5充當PREAMBLE I。狀態機器2 3 0透過驅動 輸出,S Y N C。 2 0包含了保持(例如,延遲 之先前時鐘之資料的暫存器 延遲資料及匯流排2 9 5上的 與晶片1 2 0之內部電路通訊 片1 2 0內之電、路的控制輸入 請 先 聞 讀 背 之 注 意 事 項 再 寫装 本衣 頁 訂 經濟部中央標準局負工消費合作社印製 操作時,一旦狀態機器2 3 0主張指示狀態機器 2 3 0可處理下一個包封之DRY訊號2 4 4,且晶片 1 0內之電路透過線2 4 3主張NEW — TASK訊號, NEW-REQUEST訊號則透過指示下個指令包封之PREAMBLE、 PACKET-TYPE與MODIFIER可透過晶片間匯流排1 3 0而輸 出之線2 4 2而被主張。 多工器2 2 0係透過選擇匯流排2 3 8在狀態機器 2 3 0之控制下選擇了 PREAMBLE輸入、PACKET-TYPE輸入、 或MODI F丨ER輸入之一者。PREAMBLE資料可包含緩衝器數目 ,資料可在I C 1 2 0之內轉移其中。在另一方面, MODIFIER包括可在接收I C晶片1 2 0之內轉移至緩衝器 本紙張尺度遥用中國國家標準(CNS ) A4规格(210X297公釐) A7 _B7_ 五、發明説明(9 ) 的控制資料。PACKET-TYPE則包含關於傳送指令的資訊。 實施例中,PACKET-TYPE辨識指令型態(即,讀取P C I ,寫入記憶體)。另一實施例中,PACKET-TYPE界定了包 封長度(即其包含了 PREAMBLE與MODIFIER之數目)°較佳 實施例中,最普暹的操作乃對應至最短的包封,而在另一 較佳實施例中,PACKET-TYPE之接收時間爲對應至起始或 結束程序之I C晶片1 2 0的指示器。 多工器2 2 0之输出透過驅動器2 5 0被驅動至控制 匯流排1 3 0。晶片間匯流排1 3 0上的資料在下一個時 鐘週期發生時循序暫存於暫存器2 8 0中。此外,输出暫 存於暫存器2 5 5 —個時鐘週期期間。在將多工器2 2 0 的輸出暫存於暫存器2 5 5之時間週期中,藉由驅動器 2 5 0透過匯流排1 3 0而驅動之多工器輸出另一訊號。 在暫存器2 8 0藉由晶片間匯流排1 3 0上產生定時 脈衝引入資料的相同時鐘週期內,暫存器2 5 5之輸出與 PREAMBLE輸入2 0 7。即,PREAMBLE爲至對比電路2 6 0 之第一輸入,而暫存器2 5 5之一時鐘週期延遲輸出則爲 至對比電路2 6 0之第二輸入,所以控制匯流排1 3 0上 之PREAMBLE與先前時鐘週期之包封指令字輸出可在對比電 路2 6 0內進行比較。若PREAMBLE與儲存於暫存器2 5 5 內的資料相同,則PREAMBLE-SENT訊號被對比電路2 6 0、 主張並透過線2 6 5以控制訊號之形式送至狀態機器 2 3 0 ° 當狀態機器2 3 0接收NEW-REQUEST訊號2 4 2且對 本紙張尺度適用中國國家標準(CNS>A4规格(2丨0X297公釐)_ ^ _
請 先 閲 讀 背 fL 事 趴丨 If 訂 經濟部中央橾準局員工消費合作社印製 經濟部中夬標準局貝工消費合作杜印裝 A 7 B7 五、發明説明(10 ) 、比(即,PREAMBLE-SENT)透過線2 6 5而有效時,意味 J 一 著先前時鐘週期之晶片間匯流排指令字與透過晶片間匯流 排1 3 0输出之新包封的然後SYNC飢 號透過驅動器2 7 0獲得狀態機器2 3 0之主張,pACKET -TYPE而非PREAMBLE被選擇經由選擇匯流排2 3 8透過晶 片間匯流排1 3 0傳输。若PREAMBLE-SENT在狀態機器 2 3 0接收輸入2 4 2上之NEW-REQUEST訊,且輸入 2 4 0上之PACKET-TYPE爲需要PREAMBLE在指令包封中的 狀態機器2 3 0所辨視之型態時未在線2 6 5上作用,則 狀態機器2 3 0透過選擇匯流排2 3 8選擇PREAMBLE 2 0 7使多工器2 2 0透過晶片間匯流排1 3 0輸出。 當SYNC脈衝藉由驅勖器2 7 0透過線2 7 1输出 ,PACKET-TYPE將呈現在晶片間匯流排1 3 0。晶片 1 2 0以控制訊號的形式接收指示已開始的資料包封處理 之SYNC脈衝。當接收到SYNC脈衝時,1C晶片 1 2 0內之電路將儲存於暫存器2 8 0之資料以PREAMBLE 之形式解釋成資料包封處理,而呈現在匯流排2 9 5上之 資料則被解釋成PACKET-TYPE。因此,由於暫存器2 8 0 中的資料與暫存器2 5 5中的資料相同(因爲兩個暫存器 在先前時鐘週期內儲存了應用至晶片間匯流排1 3 0之資 料),且由於暂存器2 5 5內之資料與PREAMBLE相同,所· 以隨後緩衝器2 8 5中之資料將與PREAMBLE相同。藉此方 法,若新PREAMBLE中之資料與晶片間匯流排之虛模式相同 ,或與先前包封之最末一字相同,則無碍傳送新包封,如 本紙張尺度適用中國國家揉率(CNS ) A4規格(210X:297公釐) (請先閲讀背面之注意事項再^¾本頁)
I
T A7 B7 五、發明説明(11 ) 此可節省整體資料處理之時鐘週期。 圇3 A至3 C爲顯示本發明中節省時鐘週期之方法的 時序圖。圖3 A顯示晶片間匯流排上的傳統訊號時序,其 中並無本發明之儍點。第一訊號3 0 2代表一個用來定時 I C晶片1 1 〇、1 2 0之內時鐘包封資料字的同步時鐘 ,而訊號3 0 4則代表呈現在晶片間匯流排1 3 0之四位 元CMD部的包封資料字(即,並非呈現在SYNC線上 之訊號)。最後,訊號3 0 6代表透過晶片間匯流排 1 3 0傳輸的SYNC訊號。每一输出至晶片間匯流排 1 3 0之包封CMD字呈現長達一個完整的時鐘週期之久 。由於包封中的CMD字在傳輸1C晶片110與接收 I C晶片1 2 0之間通訊,所以需要許多時鐘週期。 如圖3 A所示,晶片間匯流排1 3 0虛置兩個時鐘週 期直到在下個時鐘週.期之內使用PREAMBLE (例如,辨識轉 移循序處理中之資料至緩衝器的緩衝器數目)。隨後的時 鐘用於轉移PACKET-TYPE (指示其它事物中指令的型態) 及MODIFIER字(進一步界定指令)。 經濟部中央樣準局貝工消費合作社印簟 從圖3 A中所示之PREAMBLE字的輸出,一共三個時鎳 週期發生直到最末MODI F丨ER字元輸出至晶片間匯流排 1 3 0。當跟隨在PREAMBLE之後的PACKET-TYPE在匯流排 1 3 0上被主張已經決定之時,則SYNC訊號3 0 6被-主張以指示新包封的出現。如上所述,SYNC訊號 3 0 6改變接收晶片1 2 0,使得PREAMBLE與PACiCET-TYPE被接收於匯流排2 9 0與2 9 5。之後接收晶片 14 本紙張尺度適用中國國家橾準(CNS > A4規格(210X297公釐) 經濟部中央棣準局貝工消費合作社印製 本紙張尺度遑用中國國家標率(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(12 ) 1 2 0解釋隨後以CMD包封中之殘留CMD字形式(若 有的話)在匯流排2 9 5上的資料。如圇3A所示,在 MODIFIER 字跟隨 PACKET-TYPE 的場合中,PACKET-TYPE 指示 屬於相同CMD包封之下一個CMD字,使得接收晶片 1 2 0在隨後的時鐘週期中讀取匯流排2 9 5上的CMD 字,如同預期的MODIFIER -般。 圖3 B顯示藉由本發明之揭示透過圖3 A所示之傳統 協定節省一個時鐘週期之方法。詳言之,發明人察覺到藉 由考慮透過晶片間匯流排所轉移的CMD字之間關係,多 重CMD字可在單一時鐘週期內發出至接收1C晶片。特 別是,如圖3 B所示,一共雨個時鐘週期從最後虛字末端 產生直到最後MODIFIER字输出至晶片間匯流排1 3 0。若 PREAMBLE與虛字相同,則只有兩個時鐘週期產生因爲 PREAMBLE無需傅送。.參照圖2如上所述,在PREAMBLE與先 前傳送至晶片間匯流排1 3 0 CMD字之間達成比較。 若PRE AMBLE與先行的CMD字(即,此狀況中的虚字)相 同,則PACKET-TYPE字將連同被主張的SYNC傳送出去 以取代PREAMBLE。以此方式,早先SYNC被主張所以 CMD包封只裔兩個時鐘週期來完成。由於接收晶片 1 2 0亦將先前I DLE字暫存於暫存器2 8 0中,所以 決定虛字與PREAMBLE相同意味著暫存器2 8 0中的資料與、 PREAMBLE相同。因此,接收晶片1 2 0將運作如同 PREAMBLE在先前時鐘週期傳送一般。以此方法, PREAMBLE可被在PREAMBLE傳輸的時鐘週期之前傳輸的虛字 -15 - I 11 n 11 n I 111 n 11 1 線 (請先閲讀背面之注意事項再^寫本頁)- , 299409 A7 B7_ 五、發明説明(13 ) 所取代。因此,PREAMBLE可被PACKET-TYPE所取代以節省 整體CMD包封中之時鐘週期。即,由於呈現在匯流排 1 3 0上之虛字被用來取代緩衝器數目,所以無需轉移藉 由PREAMBLE(參閱圖2)所指示的緩衝器數目。因此,
狀態機器2 3 0控制著多工器2 2 0以選擇PACKET-TYPE 而非緩衝器數目,所在下一個時鐘週期之內接收I C晶片 可對PREAMBLE與PACKET-TYPE兩者產生作用。 依據本發明之觀點,最有可能進入之緩衝器數目被界 定爲具有與虛字(參考隨所述之預設PREAMBLE)相同之位 元模式,所以,每當此緩衝器被選擇時,緩衝器數目可在 與先行的虛字相同之時鐘週期中於接收IC晶片內被定時 至暫存器內。特別是在本發明之較佳實施例中,虛字碼被 修正以對應預設緩衝器數目進而增加PREAMBLE與虛字之間 匹配的可能性。當然,若PREAMBLE中的緩衝器數目與虛字 不同,則另外的時鐘週期必須在緩衝器數目被閂銷於接收 I C晶片之前產生。然而,如圖3 B所示,在緩衝器數目 (其包括PREAMBLE之第一部份)與虛字相同的場合,由於 ,一,_ 虛字可取代緩衝器數目,所以SYNC訊號可在與 PACKET-TYPE相同之時鐘週期之內立刻被主張。 圖3 C顯示連續CMD包封產生及只具有與第一 CMD包封之最後CMD字相同的位元模式之第二CMD·* 包封的PREAMBLE之場合。如圖3 C所示,在先前CMD包 封之最後字傳送至接收晶片1 2 0之後,SYNC立即產 生。由於此最後包封字具有與新包封的PREAMBLE相同之位 -16 - (請先閲讀背面之注 意事項再Γ本_ 裝. 頁) 訂 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家棣車(CNS ) A4規格(2丨0X297公釐) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(14 ) 元摸式,所以當SYNC被主張時,導致多工器2 2 0输 出PACKET-TYPE以取代先行字。因此,只有兩個時鐘週期 從第一CMD包封之末端排出至第二包封之末端。在另一 方面,若分別地傳送三個PREAMBLE (而非使用如 PREAMBLE之第一包封的最後字),則三個時鐘週期必須完 成第二CMD包封。因爲第一CMD包封之內容界定著包 封之長度,所以當最後CMD字呈現在2 9 5上時,接收 1C 1 2 0並未決定上的困難。此外,一旦晶片1 2 0接 收到被主張的SYNC,晶片1 2 0會認爲暫存器2 8 0 內的資訊爲新CMD包封之PREAMBLE。因此,接收晶片 1 2 0使用匯流排2 9 5兩次,一次在先前時鐘,當第一 CMD包封之最後字(出現在匯流排2 9 5 )時,而另一 次則在第二包封之PREAMBLE (出現在PREAMBLE 2 9 0 ) 時。 圖3C詳細地顯示1C晶片110之內的電路操作情 況。詳言之,當第一包封之最後CMD字從多工器2 2 0 输時,此CMD字暫存於暂存器2 5 5之內並與提供至匯 流排2 0 7之比較電路2 6 0的後續PREAMBLE做比較。若 比較電路2 6 0之內決定PREAMBLE字與先行的CMD字相 同,則透過線2 6 5產生比較訊號並將其應用至狀態機器 2 3 0 ,所以狀態機器2 3 0引起多工器2 3 0輸出 、 PACKET-TYPE而非PREAMBLE。同時,狀態機器2 3 0透過 驅動器2 7 0主張SYNC —個時鐘週期。因此,第— CMD包封之最後字充當第二CMD包封之緩衝器數目。 (請先閲讀背面之注意事項再<鳥本頁) •裝· 本紙张尺度適用中國國家標率(CNS ) A4規格(210X297公釐) 17 A7 B7 經濟部中央橾準局員工消费合作社印製 五、發明説明(15 ) 藉此方法,可在連績包封傳输期間節省一個時鐘週期。 圖4爲顯示依據本發明摘示內容,關於早先PREAMBLE 之產生的狀態機器2 3 0之操作的狀態圖。實際上,狀態 機器2 3 0亦將在傳輸晶片1 1 0之內控制其它元件,但 爲清楚地顯示本發明,此一狀態機器2 3 0之功能並未顯 示於簡化的圖4狀態圇中。 在RESET起始時,狀態機器2 3 0輸入一 IDLE狀態4 0 0。當狀態機器2 3 0處於IDLE狀 態4 0 0,即表示狀態機器2 3 0準備接收另外的CMD 包封以透過四位元CMD匯流排1 3 0輸出。在三個不同 狀況下,狀態機器2 3 0維持在IDLE狀態4 0 0,如 回歸至I DLE狀態4 0 0之狀態轉變路徑4 1 0所示一 般。 在第一狀況下,當NEW-REQUEST訊號(即,應用至線 2 4 2的訊號)被主張,則狀態機器2 3 0維持於 IDLE狀態4 0 0 ,且多工器2 2 0透過匯流排1 3 0 之四位元CMD在匯流排部份以指令形式輸出預設 PREAMBLE。即,當無新的要求被提出時,則狀態機器 2 3 0透過多工器2 2 0及驅動器2 5 0選擇PREAMBLE 2 0 7以輸出至CMD匯流排1 3 0 °PREAMBLE最好被設 定成與最普遍進入之緩衝器相同,如此下一個實際 、 PREAMBLE與在先前時鐘週期傳送之資料相同的可能性較更 高0 狀態機器2 3 0維持在IDLE狀態4 0 0之另一狀 請 先 閲 讀 背 面 之 注 項 裝 頁 訂 本紙張尺度逋用中國國家標率(CNS ) A*»规格(2丨0><297公釐) -18 - 經濟部中央標準局貝工消费合作社印裝 本紙張尺度遑用中國國家橾率(CNS >八4規格(21〇Χ2ί>7公釐) A7 B7 五、發明説明(16 ) 況則爲當PREAMBLE-REQD訊號被主張(表示著狀態機器 2 3 0需要一個透過CMD匯流排1 3 0傳輸之新CMD 包封)及PREAMBLE-SENT訊號不作用(即,表示在先前時 鐘週期傳送至匯流排1 3 0的CMD字不等於匯流排 2 0 7上之PREAMBLE)時。於是,因爲因爲需要PREAMBLE 而且在先前時鐘週期內指令匯流排1 3 0上的CMD字將 充當適當的PREAMBLE,所以狀態機器2 3 0透過允許匯流 排2 0 7上的PREAMBLE傳遞至C M D匯流排1 3 0上之線 2 3 8發出一個選擇訊號至多工器2 2 0。因此,發出的 C M D字相等於PREAMBLE。 狀態機器2 3 0維持在I DLE狀態4 0 0之最後一 個狀況爲當:1 ) PREAMBLE-REQD訊號不被主張,或是 PREAMBLE-SENY訊號被主張:及 2 )當MODIFIER-REQD不被 主張時,NEW-REQUEST訊號被主張。意即,因爲1 )不需 要PREAMBLE,或是在先前時鐘週期內匯流排1 3 0上之 C M D字等於即將傳送的PREAMBLE :及2 )被要求的新包 封不具有MODIFIER字,表示著,若目前的包封需要一 PREAMBLE,此PREAMBLE已在先前的時鐘週期內發出且目前 的包封以目前的PACKET-TYPE CMD字來終止。因此, 狀態機器2 3 0可在下一個時鐘週期中透過CMD匯流排 130接受一個用以轉移之新的包封。如此,狀態機器、 230維持在IDLE狀態400。 在狀態機器2 3 0維持在I DLE狀態4 0 0的最後 狀況下,狀態機器2 3 0引起PACKET-TYPE藉由多工器 19 - (請先閲讀背面之注意事項再^寫本頁) -裝· 訂 B7 經濟部中央橾準局貝工消费合作社印製 五、 發明説明 (17 ) 2 2 0 及 驅 動 器2 5 0 透過C Μ D匯流排1 3 0傳送出去 0 此 外 9 S Υ N C訊 號 透過驅動 器2 7 0被主 張,而 • R D Y 訊 號 透 過線2 4 4被主張 0 每 當 狀 態 機器2 3 0被決定 爲:1 )不需 要 PREAMBLE 或 是 在 先 前 時鐘週 期 中匯流排 1 3 0上之C M D字等於 即 將 俥 送 之 PREAMBLE : 且2 )提 出需要M0DIFI ER字之新的 要 求 > 狀 態 抱 概 器2 3 0 透過轉變 路徑4 3 0從 I D L E 狀 態 4 0 0 轉 變 成B S Y (忙碌) 狀態4 2 0。 立即,1 ) 若 PREAMBLE -REQD訊號不被主張 或 PREAMBLE- SENT訊號被 主 張 9 且 2 ) 當 PACKET -TYPE指示C MD包封包含一個或 — 個 以 上 的 MOD IFIER字 時,若NEW-REQUEST透過線2 4 2 被 主 張 9 狀 態 機器2 3 0從I D L E狀態4 0 0轉變成 B S Y 狀 態 4 2 0 〇 如 此,這表 示當S Y N C 訊號藉由驅 動 器 2 7 0 被 主張時 > PACKET-TYPE 2 4 0藉由多工器 2 2 0 與 驅 動 器2 5 0 透過C Μ D匯流排1 3 0输出。此 外 9 MODI FIER -PTR ( 在 目前的包 封的PACKET-TYPE之後載 入 計 算 器 以 計 算 MODI FI ER數目之 値)被設定爲 1。狀態機 器 2 3 0 轉 變 爲B S Y 狀態(即 ,直到目前的 包封轉移完 成 9 狀 態 機 器 2 3 0 才 能進行新 的要求之狀態 )。如轉變 路 徑 4 4 0 所 示,當 LAST-MOD IF 丨ER訊號不被主張時,狀 態 UjA 機 器 2 3 0 維持在 B S Υ狀態 4 2 0 (即, 當指示包封- 之 最 後 C Μ D 字之訊 號 已輸出至 C M D匯流排 1 3 0不爲 眞 ) 0 每 次 沿 著路徑 4 4 0達成 轉變,下一個 C M D 字( 即 來 白 匯 流 排2 1 2 之下一個 MOD 1FI ER字) 藉由多工器 本紙伕尺度逋用中國國家橾準(CNS > A4規格(2丨0X297公釐) B7 經濟部中央標隼局員工消費合作社印装 五、 發明説明 (18 ) 2 2 0 及 驅 動 器 2 5 0 傳 送 至 指 令 匯 流 排 1 3 0 0 此 外 MODI FI ΕΕ -PTR 增 加 直 到 達 百 前 的 包 封 之 最 後 的 MODIFIER字 0 — 旦 包 封 之 最 後 的 字 已 傳 送 至 匯 流 排 1 3 0 9 從 B S Υ 狀 態 4 2 0 轉 變 之 狀 態 機 器 2 3 0 藉 由 狀 態 轉 變 路 徑 4 5 0 回 歸 到 I D L Ε 狀 態 4 0 0 〇 如 圖 4 所 示 > 當 LAST -MOD IFIER訊號被主張時沿著路徑 1 5 0發生轉變< 如 此 導 致输 出 至 C Μ D 字 1 3 0 之 MODI F I ER字 等 於 巨 前包 封 中 之 最 後 的 C Μ D 字 9 而 狀 態 機 器 2 3 0 則 沿 著 線 2 4 4 主 張 R D Υ 訊 號 〇 儘 管 本 發 明 已 詳 述 如 上 > 但 吾 人 應 了 解 上 述 內 容 係 爲 了 解 說 而 非 限 制 0 熟 知 此 道 可 察 覺 到 在 不 違 背 本 發 明 之 精 神 或 中 心 特 徵 的 前 提 下 可 達 成 許 多 顯 而 易 知 的 修 正 0 例 如 > 當 與 其 C Μ D 字 中 具 有 較 少 位 元 的 晶 片 間 匯 流 排 連 結 實 施 時 熟 知 此 道 者 將發 覺 本 發 明 最 爲 有 效 所 以 具 有相 同 的 C Μ D 字 之 可 能 性 更 爲 顯 著 : 然 而 9 依 據 本 發 明 > 實 際 上 亦 可 實 施 具 有 六 位 元 或 更 多 者 之 匯 流 排 0 此 外 9 以 字 串 行 方 式 可 實 施 本 發 明 包 封 之 C Μ D 字 可 透 過 晶 片 之 間 的 單 一 訊 號 線 串 行 傳 送 0 在 此 情 形 中 , S Y N C 訊 號 C Μ D 字 邊 界 資 訊 並 顯 示 新 的 包 封 之 出 現 0 另 一 實 施 方 法 可 保 留 唯 — 的 C Μ D 字 模 式 以 顯 示 S Y Ν C 訊 號 之 出 現 > 如 此 可 消 除 對 分 離 的 S Υ Ν C 線 之 要 0 另 — 實 施 方 法 可 包 含 傳- 輸 器 及 接 收 器 晶 片 之 一 者 或 兩 者 中 之 管 線 暂 存 器 以 允 許 較 高 的 時 鐘 速 率 反 應 0 於 是 9 本 發 明 之 範 播 可 藉 由 以 下 的 丰 請 專 利 範 園 來 解 釋 之 0 本紙張尺度適用中圉國家橾隼(CNS ) Μ说格(2丨OX297公嫠)

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印掣 A8 B8 C8 ___ D8 六、申請專利範圍 1 .—種透過晶片間通訊匯流排以減少資訊包封之通 訪《所需的時鐘週期數目之方法,該晶片間通訊匯流排連接 於傳輸晶片與接收晶片之間,該方法包括下列步驟: 在第一時間區間內透過該晶片間匯流排輸出第一資訊 字: 在第一時間區間內將該第一資訊字暫存於傳輸晶片之 內,所以可在第二連績時間TE間內得到第一資訊字: 在第一時間區間內在接收晶片接收第一資訊字: 在第一時間區間內暫存第一資訊字於接收晶片,所以 可在第二連縝時間區間內得到第一資訊字: 在第二時間區間內在傳输晶片內產生第二資訊字: 在第二時間區間內在傳輸晶片內對第一資訊字與第二 資訊字做比較:及 若被暫存的第一資訊字與第二資訊字相同,則在第二 時間區間內透過晶片間匯流排输出第三資訊字以取代第二 資訊字,且其中若被暫存的第一資訊字與第二資訊字不同 ,則第三資訊字在緊隨著第二時間面間之第三時間區間內 傳輸。 2 .如申請專利範圍第1項所述之方法,其中,第一 資訊字被界定爲可增加第一資訊字與第二資訊字相同之機 率。 · , 3 .如申請專利範圍第1項所述之方法,其中,第一 資訊字包括指令字或虛字,第二資訊字包括指令包封處理 之先行字,且第三資訊字包括包封型態碼。 本紙張尺度逋用中國國家橾準(CNS)A4规格( 210X297公釐)-22~_ ~ (請先閲讀背面之注意Ϋ項再r^本頁), 裝. 訂 線 經濟部中央梯準局負工消费合作社印褽 A8 B3 C8 D8六、申請專利範圍 4 .如申請專利範圍第1項所述之方法,其中,每一 時間區間之期間爲一時鐘週期。 5.如申請專利範圍第1項所述之方法,其中,每一 時間區間之期間爲多時鐘週期。 6 ·—種在資訊包封處理期間節省時鐘週期於晶片間 匯流排的裝置,該裝置包括: 選擇電路,具有輸出與第一及第二輸入,其中,輸出 與晶片間匯流排通訊,且其中的選擇電路爲回應選擇訊號 選擇第一及第二輸入之一者充當輸出: 暫時儲存電路,與在第一時間區間內儲存第一資訊字 至晶片間匯流排之選擇電路通訊;及 比較器電路,具有與選擇電路之输出通訊之第一输入 及與暫存儲存電路通訊之第二輸入,其中的比較器電路在 第二時間區間內比較暫時儲存電路內之第一資訊字與選擇 電路之第一輸入上的第二資訊字,當第一與第二資訊字實 質上包含相同的資訊時,其中的比較器電路在第二時間區 間藉著選擇電路引起選擇電路之第二输入上的第三資訊字 輸出以取代第二資訊字。 7 .如申請專利範園第6項所述之裝置,其中的選擇 電路包括多工器。 8 .如申請專利範圍第6項所述之裝置,其中的暫時' 儲存電路包括暫存器。 9 .如申請專利範圍第6項所述之裝置,當第一與第 二資訊字具有相同的位元模式時,其中的比較器電路藉著 本紙張尺度逋用中國國家梂準(CNS>A4規格( 210X297公釐)_ μ _ — II 裝 訂I I 線 (請先閲讀背面之注意事項再{,"本頁)、 ( A8 B8 C8 D8 六、申請專利範圍 選擇電路引起選擇電路之第二输入上的第三資訊字。 1 0 .如申請專利範圍第6項所述之裝置,其中,每 —時間區間之期間爲一時鐘週期。 1 1 .如申請專利範圍第6項所述之裝置,其中,每 一時間區間之期間爲多時鐘週期。 12 .—種透過晶片間匯流排減少完成資料處埋所需 之時鐘週期數目的裝置,該裝置包括: 選擇機構,從第一及第二輸入選擇输出,其中的输出 與晶片間匯流排通釩: 儲存機構,在第一時間區間內儲存第一資訊字,其中 的儲存與選擇機構之輸出通訊:及 比較機構,在第二時間面間內比較儲存於儲存機構內 之第一資訊字與選擇機構之第一輸出上的第二資訊字,當 當第一與第二資訊字實質上包含相同的資訊時,其中的比 較機構在第二時間區間藉著選擇機構引起選擇機構之第二 輸入上的第三資訊字輸出以取代第二資訊字。 請先閲讀背面之注f項再ί,λ本頁 裝. 訂 線 經濟部中央標準局貝工消費合作社印製 本紙張尺度遙用中國國家梂率(CNS>A4規格(210χ297公着)-24 -
TW085108861A 1996-03-01 1996-07-20 Method and apparatus for reducing latency time on an interface by overlapping transmitted packets TW299409B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/609,175 US5815673A (en) 1996-03-01 1996-03-01 Method and apparatus for reducing latency time on an interface by overlapping transmitted packets

Publications (1)

Publication Number Publication Date
TW299409B true TW299409B (en) 1997-03-01

Family

ID=24439651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108861A TW299409B (en) 1996-03-01 1996-07-20 Method and apparatus for reducing latency time on an interface by overlapping transmitted packets

Country Status (11)

Country Link
US (1) US5815673A (zh)
EP (1) EP0829095B1 (zh)
JP (1) JPH11504741A (zh)
KR (1) KR100266963B1 (zh)
CN (1) CN1107956C (zh)
AU (1) AU6390296A (zh)
DE (1) DE69625685T2 (zh)
IL (1) IL120748A (zh)
RU (1) RU2189698C2 (zh)
TW (1) TW299409B (zh)
WO (2) WO1997032308A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091707A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Methods and apparatus for preventing under-flow conditions in a multiple-port switching device
GB9809203D0 (en) * 1998-04-29 1998-07-01 Sgs Thomson Microelectronics Packet distribution in a microcomputer
US6134701A (en) * 1998-09-22 2000-10-17 Via Technologies, Inc. Computer motherboard with a control chip having specific pin arrangement for fast cache access
CN100370841C (zh) * 2004-11-19 2008-02-20 华为技术有限公司 一种通信接口间消息的传输方法
EP2320327A1 (en) * 2009-11-09 2011-05-11 Imec A data transferring device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418409A (en) * 1980-03-07 1983-11-29 Ibm Corporation Byte data activity compression
JPS60156151A (ja) * 1983-12-23 1985-08-16 Nec Corp メモリアクセス制御装置
US4803621A (en) * 1986-07-24 1989-02-07 Sun Microsystems, Inc. Memory access system
US4914653A (en) * 1986-12-22 1990-04-03 American Telephone And Telegraph Company Inter-processor communication protocol
US5230067A (en) * 1988-05-11 1993-07-20 Digital Equipment Corporation Bus control circuit for latching and maintaining data independently of timing event on the bus until new data is driven onto
US4937791A (en) * 1988-06-02 1990-06-26 The California Institute Of Technology High performance dynamic ram interface
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5598581A (en) * 1993-08-06 1997-01-28 Cisco Sytems, Inc. Variable latency cut through bridge for forwarding packets in response to user's manual adjustment of variable latency threshold point while the bridge is operating
US5548797A (en) * 1994-10-03 1996-08-20 International Business Machines Corporation Digital clock pulse positioning circuit for delaying a signal input by a fist time duration and a second time duration to provide a positioned clock signal
US5623638A (en) * 1994-11-22 1997-04-22 Advanced Micro Devices, Inc. Memory control unit with programmable edge generator to minimize delay periods for critical DRAM timing parameters
US5649175A (en) * 1995-08-10 1997-07-15 Cirrus Logic, Inc. Method and apparatus for acquiring bus transaction address and command information with no more than zero-hold-time and with fast device acknowledgement

Also Published As

Publication number Publication date
IL120748A (en) 1999-11-30
IL120748A0 (en) 1998-02-22
DE69625685T2 (de) 2003-10-23
DE69625685D1 (de) 2003-02-13
US5815673A (en) 1998-09-29
AU6390296A (en) 1997-09-16
EP0829095A1 (en) 1998-03-18
JPH11504741A (ja) 1999-04-27
CN1107956C (zh) 2003-05-07
CN1183164A (zh) 1998-05-27
KR19990008189A (ko) 1999-01-25
EP0829095B1 (en) 2003-01-08
WO1997032333A1 (en) 1997-09-04
RU2189698C2 (ru) 2002-09-20
EP0829095A4 (en) 2000-04-05
WO1997032308A1 (en) 1997-09-04
KR100266963B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
JP3340738B2 (ja) 並行パケットバスに関する方法及び装置
US7647441B2 (en) Communications system and method with multilevel connection identification
US6535948B1 (en) Serial interface unit
US20020184453A1 (en) Data bus system including posted reads and writes
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
US7484028B2 (en) Burst-capable bus bridges for coupling devices to interface buses
US7334061B2 (en) Burst-capable interface buses for device-to-device communications
TW299409B (en) Method and apparatus for reducing latency time on an interface by overlapping transmitted packets
KR20060130664A (ko) Pci 익스프레스 장치, pci 익스프레스 시스템 및정보 통신 방법
JP2001127827A (ja) データ転送方式
TW419923B (en) Data transmission apparatus and method thereof
KR100546085B1 (ko) 직접 메모리 액세스를 이용한 직렬 포트 데이터 및 상태의 압축 및 복원
US6105081A (en) UART character matching used for address matching on a register-by-register basis
JP4245852B2 (ja) ダイレクトメモリアクセス装置
JP4097377B2 (ja) マイクロコンピュータ
JPH052557A (ja) データ転送装置
KR910008420B1 (ko) 중앙처리장치와 주변입출력장치와의 인터페이스 회로
US6901472B2 (en) Data-processing unit with a circuit arrangement for connecting a first communications bus with a second communications bus
JPH11102341A (ja) データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法
CN101211328B (zh) 高性能可编程逻辑系统接口及芯片
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법
JPH0461388B2 (zh)
JPH05292130A (ja) 通信制御用半導体集積回路
Tan Generalized protocol for parallel-port handshaking

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees