DE69621309D1 - Verfahren und Gerät zur Optimierung von gemeinsamen PCI-Unterbrechungen und entsprechender Latenz in den PCI-Bussen mit Erweiterung oder Brücke - Google Patents
Verfahren und Gerät zur Optimierung von gemeinsamen PCI-Unterbrechungen und entsprechender Latenz in den PCI-Bussen mit Erweiterung oder BrückeInfo
- Publication number
- DE69621309D1 DE69621309D1 DE69621309T DE69621309T DE69621309D1 DE 69621309 D1 DE69621309 D1 DE 69621309D1 DE 69621309 T DE69621309 T DE 69621309T DE 69621309 T DE69621309 T DE 69621309T DE 69621309 D1 DE69621309 D1 DE 69621309D1
- Authority
- DE
- Germany
- Prior art keywords
- pci
- interruptions
- bridge
- expansion
- corresponding latency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/563,221 US5764996A (en) | 1995-11-27 | 1995-11-27 | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69621309D1 true DE69621309D1 (de) | 2002-06-27 |
DE69621309T2 DE69621309T2 (de) | 2002-10-24 |
Family
ID=24249611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69621309T Expired - Fee Related DE69621309T2 (de) | 1995-11-27 | 1996-11-11 | Verfahren und Gerät zur Optimierung von gemeinsamen PCI-Unterbrechungen und entsprechender Latenz in den PCI-Bussen mit Erweiterung oder Brücke |
Country Status (4)
Country | Link |
---|---|
US (1) | US5764996A (de) |
EP (1) | EP0775959B1 (de) |
JP (1) | JPH09185578A (de) |
DE (1) | DE69621309T2 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978860A (en) * | 1995-06-07 | 1999-11-02 | Dell Usa, L.P. | System and method for disabling and re-enabling at least one peripheral device in a computer system by masking a device-configuration-space-access-signal with a disable or re-enable signal |
US6240065B1 (en) | 1996-01-08 | 2001-05-29 | Galileo Technologies Ltd. | Bit clearing mechanism for an empty list |
IL116707A (en) * | 1996-01-08 | 2000-01-31 | Galileo Technology Ltd | Method and apparatus for managing packet memory |
IL116988A (en) * | 1996-01-31 | 1999-12-31 | Galileo Technology Ltd | Bus protocol |
IL116986A (en) * | 1996-01-31 | 2000-01-31 | Galileo Technology Ltd | Switching ethernet controller providing packet routing |
IL116989A (en) * | 1996-01-31 | 1999-10-28 | Galileo Technology Ltd | Switching ethernet controller |
DE19731634A1 (de) * | 1997-07-23 | 1999-01-28 | Nokia Telecommunications Oy | Vorrichtung und Verfahren zum Auffinden einer einer Quelle zugeordneten Unterbrechungsanforderung |
KR100448931B1 (ko) * | 1997-08-11 | 2004-11-16 | 삼성전자주식회사 | 피씨아이 인터럽트 공유장치 |
US6003109A (en) * | 1997-08-15 | 1999-12-14 | Lsi Logic Corporation | Method and apparatus for processing interrupts in a data processing system |
JP3287283B2 (ja) * | 1997-10-20 | 2002-06-04 | 日本電気株式会社 | Pciバスの割り込みステアリング回路 |
US6141703A (en) * | 1998-07-21 | 2000-10-31 | Hewlett-Packard Company | Interrupt sharing system assigning each interrupt request signal to a select one of system interrupt signals based on characteristic data of each peripheral device |
US6553443B1 (en) * | 1999-09-28 | 2003-04-22 | Legerity, Inc. | Method and apparatus for prioritizing interrupts in a communication system |
US6636916B1 (en) | 2000-02-14 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Assigning PCI device interrupts in a computer system |
US6816935B1 (en) * | 2001-03-02 | 2004-11-09 | Advanced Micro Devices, Inc. | Interrupt and status reporting structure and method for a timeslot bus |
GB0212262D0 (en) * | 2002-05-28 | 2002-07-10 | Sendo Int Ltd | Accessory detection and identification |
US20040064620A1 (en) * | 2002-09-30 | 2004-04-01 | Kaushik Shivnandan D. | Device representation apparatus and methods |
US20050021894A1 (en) * | 2003-07-24 | 2005-01-27 | Renesas Technology America, Inc. | Method and system for interrupt mapping |
DE102004042170B4 (de) | 2004-08-31 | 2009-02-19 | Advanced Micro Devices, Inc., Sunnyvale | Nachrichtenbasierte Interrupttabelle |
JP4839484B2 (ja) | 2007-04-06 | 2011-12-21 | 日本電気株式会社 | バス接続デバイス、バス接続方法およびバス接続用プログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3611305A (en) * | 1969-02-10 | 1971-10-05 | Scanders Associates Inc | Data processor interrupt system |
US3719930A (en) * | 1971-03-25 | 1973-03-06 | Hitachi Ltd | One-bit data transmission system |
US4519028A (en) * | 1981-02-17 | 1985-05-21 | Digital Equipment Corporation | CPU with multi-stage mode register for defining CPU operating environment including charging its communications protocol |
WO1988002883A1 (en) * | 1986-10-08 | 1988-04-21 | Hitachi, Ltd. | Sequence controller |
JPH01126751A (ja) * | 1987-11-11 | 1989-05-18 | Fujitsu Ltd | グルーピング装置 |
KR940001878B1 (ko) * | 1990-03-08 | 1994-03-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
JP3003968B2 (ja) * | 1991-05-01 | 2000-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 割込み処理プログラム選択装置及び処理方法 |
US5542076A (en) * | 1991-06-14 | 1996-07-30 | Digital Equipment Corporation | Method and apparatus for adaptive interrupt servicing in data processing system |
US5530875A (en) * | 1993-04-29 | 1996-06-25 | Fujitsu Limited | Grouping of interrupt sources for efficiency on the fly |
AU1261995A (en) * | 1993-12-16 | 1995-07-03 | Intel Corporation | Multiple programmable interrupt controllers in a multi-processor system |
US5519872A (en) * | 1993-12-30 | 1996-05-21 | Intel Corporation | Fast address latch with automatic address incrementing |
-
1995
- 1995-11-27 US US08/563,221 patent/US5764996A/en not_active Expired - Lifetime
-
1996
- 1996-11-11 DE DE69621309T patent/DE69621309T2/de not_active Expired - Fee Related
- 1996-11-11 EP EP96118048A patent/EP0775959B1/de not_active Expired - Lifetime
- 1996-11-25 JP JP8313445A patent/JPH09185578A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0775959A2 (de) | 1997-05-28 |
EP0775959B1 (de) | 2002-05-22 |
JPH09185578A (ja) | 1997-07-15 |
DE69621309T2 (de) | 2002-10-24 |
US5764996A (en) | 1998-06-09 |
EP0775959A3 (de) | 1997-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69621309T2 (de) | Verfahren und Gerät zur Optimierung von gemeinsamen PCI-Unterbrechungen und entsprechender Latenz in den PCI-Bussen mit Erweiterung oder Brücke | |
DE69719164D1 (de) | Verfahren und Gerät zur Änderung von Bildern in Rechnersystemen | |
DE69606794D1 (de) | System und Verfahren zur Ermittlung von ähnlichen Zeitsequenzen in Datenbanken | |
DE69614309D1 (de) | System und Verfahren zur Ermittlung von verallgemeinerten Assoziationsregeln in Datenbanken | |
DE69424744D1 (de) | Verfahren und System zur Verwaltung von Komponentenverbindungen | |
DE69604564T2 (de) | Busbrückenschaltung und verfahren mit vorhersage-snoopoperationen | |
DE69606648T2 (de) | Verfahren und vorrichtung zur ablauffolgen von multiprozessoren mit starker affinität | |
DE19782177T1 (de) | Verfahren und Einrichtung zur Durchführung von TLB-Shootdown-Operationen in einem Multiprozessorsystem | |
DE69603577D1 (de) | Verfahren und vorrichtung zur verabreichung von analgetika | |
DE69804808T2 (de) | Verfahren und vorrichtung zur reduzierung von verunreinigungen | |
DE69128807D1 (de) | Verfahren und Gerät zur Optimierung von Vorausholungscachespeicherung | |
DE69523567T2 (de) | Verfahren zur handschrift-eingangsaufteilung | |
DE69528615T2 (de) | Verfahren und Struktur zur Indexierung eines Speichers mit niedriger Latenzzeit | |
DE69434927D1 (de) | Verfahren und Einrichtung zur Signalformung | |
DE69628087D1 (de) | Vorrichtung und Verfahren zur Verwaltung von Rechnerprozessen | |
DE69637385D1 (de) | DNS-Segmente und Verfahren zur Erhöhung von Polysaccharid-Produktion | |
DE69430572D1 (de) | System und verfahren zur parametrischen geometrischen modellierung | |
DE69522497T2 (de) | System und Verfahren zur Datenkompression | |
DE69916407D1 (de) | Vorrichtung und Verfahren zur Durchscheinkorrektur | |
DE69415575D1 (de) | Verfahren und Vorrichtung zur Informationsausgabe | |
DE69418860D1 (de) | Verfahren und Vorrichtung zur Block Verschachtelung und Entschachtelung | |
DE50001019D1 (de) | Vorrichtung und verfahren zur eingabe von steuerinformationen in computersysteme | |
DE69704367T2 (de) | Rechnersystem und verfahren zur seitenbeschreibungsverarbeitung | |
DE69531024D1 (de) | Verfahren und Einrichtung zur Erkennung von geänderten Zeilen | |
DE69503347D1 (de) | System und Verfahren zur Befestigung von Leitungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |