DE69606987T2 - Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen - Google Patents
Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungenInfo
- Publication number
- DE69606987T2 DE69606987T2 DE69606987T DE69606987T DE69606987T2 DE 69606987 T2 DE69606987 T2 DE 69606987T2 DE 69606987 T DE69606987 T DE 69606987T DE 69606987 T DE69606987 T DE 69606987T DE 69606987 T2 DE69606987 T2 DE 69606987T2
- Authority
- DE
- Germany
- Prior art keywords
- group
- pin
- test
- circuit
- validation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 title description 3
- 238000010200 validation analysis Methods 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren sowie eine Vorrichtung zum parallelen automatischen Prüfen von elektronischen Bauelementen.
- Die meisten kommerzialisierten elektronischen Digitalbausteine werden vor ihrer Auslieferung vom Hersteller mehrmals geprüft.
- Aufgabe der Prüfmittel für Bauelemente ist zum einen, digitale Signale, etwa mit dem logischen Zustand 0 oder 1, zu erzeugen und zum anderen über einen Vergleich mit einer zuvor aufgestellten Prüftabelle das Vorhandensein von Ausgangsübergängen nachzuprüfen. Die erzeugten Signale und die verglichenen Signale sind sowohl bezüglich der Zeit als auch bezüglich der Pegelhöhe programmierbar. Im allgemeinen muß ein Prüfmittel für Bauelemente die Signale für alle funktionsbeteiligten Anschlußstifte des zu prüfenden Bauelements gleichzeitig erzeugen und/oder vergleichen.
- Die Bestimmung der zu erzeugenden und/oder zu vergleichenden Signale ist meist außerordentlich kompliziert. Die Prüfung eines Mikroprozessors kann Reihen mit mehreren Millionen Nullen oder Einsen in ein und derselben Sequenz bedingen. Um diese Signale zu definieren, wird der Begriff der Periode verwendet, um einen Zeitbereich festzulegen, in dem ein einfacheres Signal beschrieben wird. Dieses Signal gliedert sich in eine zeitliche Information, auch Zeitmarke genannt, und in ein Ereignis, beispielsweise einen Übergang.
- Die Ausführung einer Funktionsprüfung entspricht somit der Abarbeitung eines Testprogrammierspeichers, wovon jede Zeile einer Periode entspricht und dessen Inhalt die zeitliche Information und die Ereignisse darstellt, die das Signal innerhalb der Periode für jeden Anschlußstift definieren. Zu den zeitlichen Informationen und den Ereignissen kommt unter anderem ein Befehl hinzu, der zur Steuerung der Abarbeitung des Testprogrammierspeichers bestimmt ist. Dieser Befehl ist der Gesamtheit der zu prüfenden funktionsbeteiligten Anschlußstifte gemeinsam. Der häufigste Befehl ist derjenige, der darin besteht, zum Lesen der folgenden Zeile überzugehen (INC-Befehl).
- Diese auf der Abarbeitung eines Speichers basierende Architektur ist in der Hinsicht deterministisch, als sie voraussetzt, daß es möglich ist, von vornherein genau zu wissen, was sich zu einem gegebenen Zeitpunkt an den Anschluß stiften der zu prüfenden elektronischen Schaltung ereignen wird.
- Ein Prüfmittel für Logikbauelemente besteht aus verschiedenen Teilen:
- - aus einem System und einem Hauptspeicher zur Programmierung,
- - pro Anschlußstift aus einer Prüfschaltung, die eine Baugruppe zur Erzeugung der Stimuli, d. h. der einen bestimmten Wert zuweisenden Signale, die an den betreffenden Anschlußstift angelegt werden müssen, sowie eine Baugruppe zum Vergleichen der Antwortsignale des Bauelements umfaßt,
- - aus einer oder mehreren Schnittstellenbaugruppen, Meßköpfen, welche die Anpassung der Stimuli an die Bedingungen des zu prüfenden Bauelements ermöglichen.
- Die Anzahl der Mittel zum Erzeugen/Vergleichen der Stimuli kann im Bereich von 32 bis 1024 liegen; im vorliegenden Fall wird eine Beschränkung auf 256 Mittel zum Erzeugen/Vergleichen vorgenommen. Beispielsweise können zwei Meßköpfe vorhanden sein, die jeweils 256 Adapter umfassen.
- Um den Prüfaufwand und die von dem Prüfmittel eingenommene Fläche zu optimieren, können übereinstimmende Anschlußstifte der Bauelemente mehrerer Köpfe zu einer einzigen Gruppe zusammengefaßt werden, die mit ein und derselben Prüfschaltung, d. h. ein und derselben Baugruppe zum Erzeugen/Vergleichen der Stimuli, verbunden ist. Im allgemeinen ermöglichen Multiplexer (einer pro Signal und pro Anschlußstift), die am Ausgang des Teiles zum Erzeugen/Vergleichen angeordnet sind, die Signale wahlweise auf den einen oder den anderen Kopf zu leiten. So wird ein Bauelement auf dem Kopf Nr. 1 geprüft, während ein weiteres Bauelement auf dem Kopf Nr. 2 in Stellung gebracht wird und umgekehrt. Dies erlaubt die Durchsatzleistung des Prüfmittels durch Hinzufügen eines Kopfes zu erhöhen. Typisch verdoppelt das Hinzufügen eines Kopfes die Durchsatzleistung des Prüfmittels, wenn die Prüfzeit gleich der Rüstzeit ist.]
- Da es sich um völlig gleiche Bauelemente handelt, wurden Prüfmittel mit zwei simultan arbeitenden Köpfen geschaffen, wobei die gleichen Stimuli parallel auf beiden Köpfen erzeugt werden. Ebenso werden die empfangenen Antwortsignale simultan von verschiedenen Schaltungen mit einer Tabelle verglichen. Das Prüfmittel managt demnach zwei Resultate, dasjenige, welches vom Kopf Nr. 1 stammt und dasjenige, welches vom Kopf Nr. 2 stammt. Folglich kann einfach durch Verdoppeln der Schaltungen zum Erzeugen und der Schaltungen zum Vergleichen mit einer Tabelle die Durchsatzleistung des Prüfmittels effektiv verdoppelt werden, wobei vorausgesetzt wird, daß die Tabelle die gleiche für den Kopf Nr. 1 wie für den Kopf Nr. 2 ist, da die erzeugten Signale und die zu prüfenden Bauelemente völlig gleich sind.
- Die parallele Prüfung ermöglicht demnach, n Bauelemente simultan in einer Weise, die der Prüfung eines einzigen Bauelements ähnlich ist, zu prüfen. Selbstverständlich kann die simultane Prüfung an ein und demselben Kopf oder auch an mehreren Köpfen ausgeführt werden. Die vorliegende Erfindung ist auf beide dieser Möglichkeiten gerichtet.
- Praktisch wird die parallele Prüfung elektronischer Bauelemente in an sich bekannter Weise mit Hilfe von Prüfschaltungen durchgeführt, wobei jede dieser Schaltungen ermöglicht, die Anschlüsse in Gruppen identischer Anschlüsse der Bauelemente zu prüfen.
- Die signalerzeugende Baugruppe der Prüfschaltung enthält im allgemeinen zwei Beaufschlagungsschaltungen, welche die Stimuli, d. h. die einen bestimmten Wert zuweisenden Signale, an die übereinstimmenden Anschlußstifte der zu prüfenden Bauelemente abgeben, wobei die einen bestimmten Wert zuweisenden Signale von zwei Zeitgebern erzeugt werden, die vom Hauptspeicher zur Programmierung der Prüfung gesteuert werden.
- Die vergleichende Baugruppe umfaßt zwei Vergleichsschaltungen, die von den Anschlußstiften Antwortsignale auf die einen bestimmten Wert zuweisenden Signale erhalten, wobei die Antwortsignale mit Referenzsignalen verglichen werden, die von zwei weiteren Zeitgebern ausgehend von einer vom Testprogrammierspeicher gelieferten Tabelle abgegeben werden.
- Im weiteren Verlauf dieser Abhandlung werden sowohl ein einen bestimmten Wert zuweisendes Signal als auch ein Antwortsignal unterschiedslos als Prüfsignal bezeichnet.
- Es ist klar, daß bei bekannten Schaltungen zur Prüfung von Anschlußstiften in Gruppen die Anschlußstifte eines Bauelements in vollständiger Entsprechung zu den gleichen Anschlußstiften des anderen Bauelements gebracht werden. Diese Durchführungsart der parallelen Prüfung, bei der übereinstimmende Anschlußstifte in synchroner Weise mit einem Wert beaufschlagt und verglichen werden, ist gut für den häufigsten Fall von Bauelementen geeignet, deren Funktionsweise völlig bekannt und von einem zum anderen Bauelement völlig gleich ist.
- Außerdem sind aus dem amerikanischen Patent Nr. 4 594 544 Mittel zur simultanen Validierung der Anschlußstifte einer nämlichen Gruppe übereinstimmender Anschlußstifte der zu prüfenden Bauelemente bekannt, die den überein stimmenden Anschlußstiften ermöglichen, gleichzeitig die gleichen Daten zur Testprogrammierung zu erhalten. Damit wird die sequentielle Einzeladressierung der einzeln betrachteten Anschlußstifte, die einen großen Verlust an Zeit nach sich ziehen würde, während der das Prüfmittel nicht verfügbar wäre, vermieden.
- Es kann sich jedoch als notwendig erweisen, einen bestimmten Anschlußstift einer zu einem besonderen zu prüfenden Bauelement gehörenden Gruppe identischer Anschlußstifte aus verschiedenen Gründen, z. B. wegen fehlenden Stromflusses, von der Prüfung auszuschließen.
- Mit dem Ziel, auf diese Anforderung zu reagieren, schafft die vorliegende Erfindung eine Vorrichtung zur parallelen automatischen Prüfung von elektronischen Schaltungen in Gruppen, die durch identische Anschlußstifte der Gesamtheit der elektronischen Schaltungen gebildet werden, wobei die Vorrichtung umfaßt:
- - einen Hauptspeicher, der Testprogrammierdaten jeder Gruppe identischer Anschlußstifte enthält, wobei die Daten auf entsprechenden Datenbussen umlaufen,
- - Mittel zum Validieren der Testprogrammierung jeder Gruppe identischer Anschlußstifte,
- - mindestens einen jeder Gruppe identischer Anschlußstifte zugeordneten Testschaltkreis, der zum Empfangen und zum Anlegen der Testprogrammierdaten des Hauptspeichers an die Anschlußstifte der Gruppe identischer Anschlußstifte vorgesehen ist,
- dadurch gekennzeichnet, daß die Vorrichtung zudem Mittel zum Validieren der Testprogrammierung jedes Anschlußstiftes derselben Gruppe identischer Anschlußstifte umfaßt.
- Somit ist es möglich, durch die Anwendung der in dem zuvor als Belegstelle genannten amerikanischen Patent beschriebenen Mittel zur Validierung/Gruppe eine Gruppe identischer Anschlußstifte der zu prüfenden Bauelemente gemeinsam zu aktivieren, wobei die Möglichkeit besteht, die Prüfung eines oder möglicherweise mehrerer Anschlußstifte, die beispielsweise als defekt erkannt worden sind, durch die Anwendung der Mittel zum Validieren/Anschlußstift der Prüfvorrichtung gemäß der Erfindung auszusetzen.
- Gemäß einer besonderen Ausführungsform der Erfindung ist vorgesehen, daß die Mittel zum Validieren der Testprogrammierung einer Gruppe identischer Anschlußstifte von einen Schaltkreis zum Validieren/Gruppe gebildet werden, die mittels einer Instruktion zum Validieren/Gruppe gesteuert wird, wobei die Mittel zum Validieren der Testprogrammierung jedes Anschlußstifts der Gruppe von einem Schaltkreis zum Validieren/Anschlußstift gebildet werden, die mit dem Schaltkreis zum Validieren/Gruppe seriell auf den entsprechenden Datenbus geschaltet ist und mittels einer Instruktion zum Validieren/Anschlußstift gesteuert wird.
- Ein vorteilhaftes Merkmal der Erfindung, welches die Umsetzung dieser Ausführungsform ermöglicht, ist, daß der Schaltkreis zum Validieren/Anschlußstift einen Schaltkreis zur Übertragung der Daten der Testprogrammierung des entsprechenden Anschlußstifts umfaßt, die von einem Steuersignal gesteuert wird, welches für die Instruktion zum Validieren/Anschlußstift repräsentatif ist. Es ist sogar möglich, die beiden Validierungsarten zu koppeln, wenn erfindungsgemäß das Steuersignal auch für die Instruktion zum Validieren/Gruppe repräsentativ ist.
- Die nachfolgende Beschreibung, die mit Bezug auf die beigefügte, anhand eines nicht erschöpfenden Beispiels gegebene Zeichnung gegeben wird, macht deutlich, worin die Erfindung besteht und wie diese umgesetzt werden kann.
- Fig. 1 ist eine Gesamtübersicht einer Prüfvorrichtung zur parallelen automatischen Prüfung von elektronischen Bauelementen.
- Fig. 2 ist ein Blockschaltplan einer Validierungsschaltung einer Prüfvorrichtung gemäß der Erfindung.
- Die in Fig. 2 schematisch dargestellte Vorrichtung zum parallelen Prüfen ist in der französischen Patentanmeldung Nr. 94 15559 ausführlich beschrieben, so daß lediglich die für das Verständnis der vorliegenden Erfindung unerläßlichen Elemente im Verlaufe dieser Darstellung wieder aufgenommen werden.
- Der Testprogrammierspeicher oder Hauptspeicher 10 enthält die für den Ablauf der Funktionsprüfungssequenz benötigten Befehle.
- Jede Adresse 12 des Hauptspeichers 10 definiert
- - einen Befehl 14, der allen zu prüfenden Anschlußstiften gemeinsam ist und die Abarbeitung des Hauptspeichers steuert. Mit CALLM und RPTM werden Befehle zum Aufruf der Synchronisationssequenz bezeichnet. Durch den Aufruf dieser Befehle wird die Synchronisationsschaltung aktiviert, die somit die Abarbeitung des Hauptspeichers 10 oder der Unterprogramme steuert. Der Befehl RPTM führt die gleiche Zeile aus, bis die Synchronisation hergestellt ist. Der Befehl CALLM führt eine Reihe von Befehlen aus, bis die Synchronisation hergestellt ist. Der Befehl CALLM bewirkt demnach eine Speicherschleife. Der Befehl INC besteht einfach im Übergang zur nächsten Zeile.
- - die Festlegung des während der Ausführung dieser Speicheradresse zu verwendenden Zeitbasis 16. Die Zeitbasis ist der Gesamtheit der Anschlußstifte des Prüfmittels gemeinsam und entspricht der Adresse eines Speichers, der für jeden Anschlußstift angelegt ist und in dem der dieser Adresse entsprechende Zeitfaktor festgelegt ist. Diese Architektur zur Festlegung der Zeitbasis entspricht der Architektur des sogenannten "Programmgebers pro Anschlußstift", die Gegenstand des US-Patents Nr. 5 212 443 ist.
- - eine Tabelle 18, welche die logischen Werte (beispielsweise 0 oder 1) der zu sendenden oder zu vergleichenden Signale enthält. Diese Tabelle ist für jeden Anschlußstift vorhanden. Das Prüfmittel empfängt von dem zu prüfenden Bauelement Antwortsignale, die es mit den Daten der Tabelle 18 vergleicht.
- Der Hauptspeicher 10 für die Prüfprogrammierung ermöglicht, das zu erzeugende Signal für jeden Anschlußstift zu definieren. Es wird also eine Elementarfunktion zur Erzeugung oder zum Vergleich der für jeden Anschlußstift völlig gleichen Signale definiert, die ausgehend von den im Speicher 10 enthaltenen Informationen die Stimuli oder einen bestimmten Wert zuweisenden Signale erzeugt und die mit den in der Tabelle 18 gespeicherten Daten zu vergleichenden Antwortsignale entgegennimmt.
- Dies wird mit Hilfe von völlig gleichen Prüfschaltungen 20 realisiert, wobei jede Schaltung einem Anschlußstift zugeordnet ist und eine Baugruppe 22 von Zeitgebern umfaßt, die parallel zum einen eine Beaufschlagungsschaltung 24, d. h. eine Ereignisse generierende Schaltung, die einen bestimmten Wert zuweisende Signale zu den Bauelementen, die beispielsweise auf zwei Köpfen 1 und 2 angeordnet sind, schickt, und zum anderen eine Vergleichsschaltung 26, die die Antwortsignale der Köpfe 1 und 2 empfängt und diese Signale mit den in der Tabelle 18 stehenden Daten vergleicht, steuert.
- Die Zeitgeber-Baugruppe 22 definiert die Zeitpunkte, an denen die zuweisenden Signalflanken erzeugt werden sollen, die Zeitpunkte, an denen der Vergleich der Antwortsignale mit der Tabelle 18 beginnen soll und die Zeitpunkte, an denen der Vergleich beendet werden soll. Wenn die Vergleichsschaltung 26 einen Vergleich ausführt, erzeugt sie ein Resultat, nämlich "konform" oder "nicht konform" zur Tabelle. Jedem Anschlußstift und jedem Bauelement, das verglichen wird, ist dieses Resultat eigentümlich. In Fig. 2 ist dieses Resultat als "Resultat 1" für den Kopf 1 und als "Resultat 2" für den Kopf 2 angegeben. Durch eine logische ODER-Verknüpfung der Gesamtheit der Anschlußstifte mit Hilfe der ODER-Gatter 28 für den Kopf 1 bzw. 30 für den Kopf 2 ist es möglich zu erfahren, ob die Gesamtheit konform ist oder nicht.
- Der in Fig. 1 gegebene Prinzipschaltplan einer Vorrichtung zum parallelen Prüfen kann, wie Fig. 2 zeigt, um Mittel zum Validieren der Testprogrammierung für jede Gruppe identischer Anschlußstifte ergänzt werden. Hier wurde nur eine einzige Gruppe mit i bezeichneter Anschlußstifte dargestellt, die für zwei Bauelemente 1 und 2 völlig gleich ist. Anstelle der beiden Bauelemente könnten auch zwei mehrere Bauelemente zusammenfassende Meßköpfe sein.
- Die Mittel zum Validieren einer Gruppe von i Anschlußstiften sind im amerikanischen Patent Nr. 4 594 544 unter dem englischen Begriff "participate register" ausführlich beschrieben. Zusammenfassend läßt sich sagen, daß zum einen die Mittel zum Validieren/Gruppe auf den Bussen Bi&sub1;, Bi&sub2; für den Transport der aus dem Hauptspeicher 10 kommenden Daten zur Testprogrammierung geschaltet sind und zum anderen diese Mittel im wesentlichen von einer Schaltung 50 zum Validieren/Gruppe, die zwischen dem Hauptspeicher 10 und der Prüfschaltung 20 angeordnet ist, und einem Befehl IVi zum Validieren/Gruppe gebildet werden.
- In dem Schaltplan von Fig. 2 umfaßt die Schaltung 50 zum Validieren/Gruppe im wesentlichen jeweils ein UND-Gatter 50&sub1;, 50&sub2; pro Anschlußstift der Gruppe, wobei jedes dieser UND-Gatter über einen ersten Eingang die Daten zur Programmierung von den entsprechenden Bussen Bi&sub1;, Bi&sub2; und über einen zweiten Eingang die gemeinsame Instruktion IVi zum Validieren/Gruppe empfängt. Es ist klar, daß, wenn die Instruktion IVi die Gruppe mittels eines Bits 1 validiert, die Daten zur Programmierung der Prüfung der gesamten Gruppe über alle UND- Gatter 51, 52 an die Prüfschaltung 20 übertragen werden. Wenn andererseits der Befehl IV1 die gesamte Gruppe mittels eines Bits 0 unwirksam macht, werden alle Anschlußstifte i von der Prüfung ausgeschlossen.
- Um beispielsweise nur einen Anschlußstift zu sperren, während die Gruppe mittels eines Bits 1 über IVi validiert worden ist, sieht die Schaltung von Fig. 2 Mittel zum Validieren der Testprogramierung für jeden der Anschlußstifte der nämlichen Gruppe identischer Anschlußstifte i vor.
- Wie in der Ausführungsvariante von Fig. 2 zu sehen ist, werden die Mittel zum Validieren jedes Anschlußstifts der Gruppe von einer Schaltung 60&sub1;, 60&sub1; der Validierung/Anschlußstift gebildet, die mit der Schaltung 50 zum Validieren/Gruppe seriell auf den entsprechenden Datenbus Bi&sub1;, Bi&sub2; geschaltet ist, wobei die Schaltung zum Validieren/Anschlußstift von einem Befehl IV1, IV2 zum Validieren/Anschlußstift gesteuert wird.
- Die Schaltungen 60&sub1;, 60&sub2; zum Validieren/Anschlußstift von Fig. 2 umfassen eine Schaltung 61&sub1;, 61&sub2; zur Übertragung der Daten zur Testprogrammierung des entsprechenden Anschlußstifts, hier ein D-Flip-Flop, welches von einem Steuersignal SC1, SC2, das eine Instruktion IV1, IV2 repräsentiert, derart gesteuert wird, daß dann, wenn beispielsweise ein Anschlußstift infolge eines Befehls zum Validieren/Anschlußstift mit einem Bit 0 nicht validiert ist, das Steuersignal ebenfalls den Bitwert 0 annimmt und damit das D-Flip-Flop und die Übertragung der Daten zur Testprogrammierung für diesen Anschlußstift sperrt.
- Dies geschieht, wenn beispielsweise von einem UND-Gatter 62&sub1;, 62&sub2;, an welchem ein Befehl IV1, IV2 zum Validieren/Anschlußstift anliegt, sowohl das Steuersignal SC1, SC2 als auch ein für den Betrieb des D-Flip-Flops 61&sub1;, 61&sub2; notwendiges Taktsignal H abgegeben wird.
- Selbstverständlich kann der Befehl IV1 zum Validieren/Gruppe an die Eingänge sämtlicher UND-Gatter 62&sub1;, 62&sub2; angelegt werden, was die Aufhebung der Wirkung sämtlicher Schaltungen 60&sub1;, 60&sub2; zum Validieren/Gruppe zur Folge hat, wenn die Gruppe identischer Anschlußstifte i nicht validiert ist.
- Wenn die Gruppe insgesamt validiert ist, könnte andererseits immer ein bestimmter Anschlußstift ausgeschlossen werden, indem ein Befehl zum Validieren/Anschlußstift, IV1 oder IV2 mit dem Bit 0 an die entsprechende Schaltung 60&sub1; oder 60&sub2; zum Validieren des entsprechenden Anschlußstifts angelegt wird, ohne daß die übrigen Anschlußstifte beeinflußt werden.
Claims (6)
1. Vorrichtung zur parallelen automatischen Prüfung von elektronischen
Schaltungen in Gruppen, die durch identische Anschlußstifte (i) der Gesamtheit
der elektronischen Schaltungen gebildet werden, wobei die Vorrichtung umfaßt:
- einen Hauptspeicher (10), der Testprogrammierdaten jeder Gruppe
identischer Anschlußstifte (i) enthält, wobei die Daten auf entsprechenden
Datenbussen (Bi&sub1;, Bi&sub2;) umlaufen,
- Mittel (IVi, 50) zum Validieren der Testprogrammierung jeder Gruppe
identischer Anschlußstifte (i),
- mindestens einen jeder Gruppe identischer Anschlußstifte (i)
zugeordneten Testschaltkreis (20), der zum Empfangen und zum Anlegen der
Testprogrammierdaten des Hauptspeichers (10) an die Anschlußstifte der Gruppe
identischer Anschlußstifte (i) vorgesehen ist,
dadurch gekennzeichnet, daß die Vorrichtung zudem Mittel (IV&sub1;, 60&sub1;; IV&sub2;, 60&sub2;) zum
Validieren der Testprogrammierung jedes Anschlußstiftes derselben Gruppe
identischer Anschlußstifte (i) umfaßt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum
Validieren der Testprogrammierung einer Gruppe identischer Anschlußstifte von
einem von einer Instruktion (IVi) zum Validieren/Gruppe gesteuerten Schaltkreis
(50) zum Validieren/Gruppe gebildet werden, wobei die Mittel zum Validieren der
Testprogrammierung jedes Anschlußstiftes der Gruppe von einem Schaltkreis
(60&sub1;; 60&sub2;) zum Validieren/Anschlußstift gebildet werden, der mit dem Schaltkreis
(50) zum Validieren/Gruppe seriell auf den Datenbus (Bi&sub1;; Bi&sub2;) geschaltet ist und
von einer Instruktion (IV&sub1;, IV&sub2;) zum Validieren/Anschlußstift gesteuert wird.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Schaltkreis
(60&sub1;; 60&sub2;) zum Validieren/Anschlußstift einen von einem Steuersignal (SC&sub1;; SC&sub2;),
das repräsentativ für die Instruktion (IV&sub1;, IV&sub2;) zum Validieren/Anschlußstift ist
gesteuerten Übertragungsschaltkreis (61&sub1;, 61&sub2;) für Testprogrammierdaten des
entsprechenden Anschlußstiftes umfaßt.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das
Steuersignal (SC&sub1;; SC&sub2;) gleichfalls repräsentativ für die Instruktion (IVi) zum
Validieren/Gruppe ist.
5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der
Übertragungsschaltkreis ein D-Flip-Flop (61&sub1;; 61&sub2;) ist und daß das Steuersignal
(SC&sub1;; SC&sub2;) von einem UND-Gatter (61&sub1;; 62&sub2;) geliefert wird, an welches die
Instruktion (IV&sub1;; IV&sub2;) zum Validieren/Anschlußstift angelegt wird.
6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die
Instruktion (IVi) zum Validieren/Gruppe ebenfalls an den Eingang des UND-
Gatters (62&sub1;, 62&sub2;) angelegt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9504777A FR2733324B1 (fr) | 1995-04-19 | 1995-04-19 | Procede et equipement de test automatique en parallele de composants electroniques |
PCT/FR1996/000539 WO1996033460A1 (fr) | 1995-04-19 | 1996-04-10 | Procede et equipement de test automatique en parallele de composants electroniques |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69606987D1 DE69606987D1 (de) | 2000-04-13 |
DE69606987T2 true DE69606987T2 (de) | 2000-10-05 |
Family
ID=9478324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69606987T Expired - Fee Related DE69606987T2 (de) | 1995-04-19 | 1996-04-10 | Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen |
Country Status (6)
Country | Link |
---|---|
US (1) | US5944846A (de) |
EP (1) | EP0823088B1 (de) |
JP (1) | JPH11503830A (de) |
DE (1) | DE69606987T2 (de) |
FR (1) | FR2733324B1 (de) |
WO (1) | WO1996033460A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385747B1 (en) * | 1998-12-14 | 2002-05-07 | Cisco Technology, Inc. | Testing of replicated components of electronic device |
DE60001254T2 (de) * | 2000-06-16 | 2003-07-10 | Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) | Testgerät für integrierte Schaltungen mit Multiportprüffunktionalität |
EP1478358B1 (de) | 2002-02-11 | 2013-07-03 | Bayer HealthCare LLC | Sorafenib Tosylate zur Behandlung von durch unnormale Angiogenese gekennzeichneten Krankheiten |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
EP0293260A3 (de) * | 1987-05-29 | 1990-08-08 | Zehntel, Inc. | Digitaler In-Circuit-Prüfer mit einem Kanaltreibersperrer |
JPH01270683A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2609284B2 (ja) * | 1988-05-10 | 1997-05-14 | 株式会社日立製作所 | 分散形タイミング信号発生装置 |
US4972413A (en) * | 1989-03-23 | 1990-11-20 | Motorola, Inc. | Method and apparatus for high speed integrated circuit testing |
US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
US5225772A (en) * | 1990-09-05 | 1993-07-06 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
-
1995
- 1995-04-19 FR FR9504777A patent/FR2733324B1/fr not_active Expired - Fee Related
-
1996
- 1996-04-10 US US08/930,490 patent/US5944846A/en not_active Expired - Lifetime
- 1996-04-10 JP JP8531507A patent/JPH11503830A/ja not_active Ceased
- 1996-04-10 EP EP96912091A patent/EP0823088B1/de not_active Expired - Lifetime
- 1996-04-10 WO PCT/FR1996/000539 patent/WO1996033460A1/fr active IP Right Grant
- 1996-04-10 DE DE69606987T patent/DE69606987T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2733324A1 (fr) | 1996-10-25 |
WO1996033460A1 (fr) | 1996-10-24 |
DE69606987D1 (de) | 2000-04-13 |
EP0823088A1 (de) | 1998-02-11 |
US5944846A (en) | 1999-08-31 |
JPH11503830A (ja) | 1999-03-30 |
EP0823088B1 (de) | 2000-03-08 |
FR2733324B1 (fr) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE69127060T2 (de) | Tester für integrierte Schaltungen | |
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE69030528T2 (de) | Verfahren und Anordnung zum Testen von Schaltungsplatten | |
DE2556822C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE69030015T2 (de) | Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen | |
DE69122585T2 (de) | Rekonfigurierbares Mehrzwecksystem zum Verarbeiten serieller Bitströme | |
DE2728318C2 (de) | Verfahren zur Prüfung der Signalverzögerung einer einseitig verzögerungsabhängigen, stufenempfindlichen Einheit | |
DE3009945C2 (de) | Funktionsprüfbarer, integrierter Schaltkreis | |
DE69114881T2 (de) | Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern. | |
DE68924744T2 (de) | Kontaktstiftelektronik-Einrichtung mit Phasenjustierung für einen IC-Tester und Verfahren zur Phasenjustierung. | |
DE3903835C2 (de) | ||
DE69506337T2 (de) | Von einem LSI-Prüfer mit einer verminderten Anzahl von Stiften testbare integrierte Halbleiterschaltung | |
DE69804114T2 (de) | System zum testen integrierter schaltungen mit einem einzigen speicher für parallel- und abtast-prüfungsmodus | |
DE10056160A1 (de) | Halbleiterprüfsystem | |
DE10150321A1 (de) | Verfahren und Vorrichtung zum Testen von integrierten Schaltungen | |
DE2812344A1 (de) | Verfahren und vorrichtung zum pruefen von schaltungsplatten | |
DE3702408C2 (de) | ||
DE69023674T2 (de) | Verfahren zur Prüfung einer Schaltung sowie geeignete Schaltung für ein derartiges Verfahren. | |
DE69606988T2 (de) | Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen | |
DE60109321T2 (de) | Prüfung von asynchroner rücksetzschaltung | |
EP0903587A2 (de) | Verfahren zum Testen einer elektronischen Schaltung | |
DE19807237C2 (de) | Halbleiterbauelement-Testgerät | |
DE19743707A1 (de) | Speichertestvorrichtung | |
DE69606987T2 (de) | Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |