DE69605491T2

DE69605491T2 - Mehrkanaliges verteiltes datenspeicherungs- und -wiederauffindungssystem mit gemeinsamem pool

Info

Publication number: DE69605491T2
Application number: DE69605491T
Authority: DE
Inventors: David Blair; Scott Curtis; Philips Lucht
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Thomson Licensing SAS
Priority date: 1995-02-16
Filing date: 1996-02-07
Publication date: 2000-07-27
Anticipated expiration: 2016-02-08
Also published as: DE69605491D1; EP0756802A1; JPH09512412A; WO1996025822A2; US5671386A; EP0756802B1; WO1996025822A3

Description

Die Erfindung bezieht sich auf ein System das für eine Anzahl Benutzer einen gleichzeitigen Zugriff auf ein Massenspeichermedium schafft.
Einer der Vorteile des heutigen Kabelfernsehens ist die Möglichkeit des Münzfernsehsystems. Ein Nachteil aber ist, dass der Zuschauer verpflichtet ist, sich ein Programm anzuschauen, zu dem Zeitpunkt, wo der Kabelprogrammlieferant dieses Programm anbietet.
Eine neue Dienstleistung, die vorgeschlagen wird, ist Video per Abruf, wobei beispielsweise ein von einem Zuschauer selektierter Film dem Benutzer angeboten wird, zu dem Zeitpunkt, wo dieser es wünscht. Ein Problem bei der Implementierung dieser Art von Dienstleistung ist, dass man imstande sein muss, eine Vielzahl einzelner Filme effektiv zu speichern. Ein weiteres Problem ist, dass man imstande sein muss, die verschiedenen Benutzern zu erreichen und ihnen diese gespeicherten einzelnen Filme zu liefern.
Das erste Problem kann durch mehrere Datenkompressionssysteme gelöst werden, wobei Videoinformation digitalisiert und danach komprimiert wird (JPEG, MPEG, usw.). Die komprimierten Daten können danach in einem Massenspeichermedium gespeichert werden.
Das zweite Problem ist ein größeres Problem. Es hat bereits viele Vorschläge gegeben zum Konstruieren eines Bussystems ("bis bus") zum Verbinden des Massenspeichermediums mit einem Zulieferungssystem, beispielsweise einem Kabelsystem. Der Entwurf aber eines derartigen "big bus" ist sehr kompliziert und kann nicht ausgebaut werden. Zum Erreichen einer hohen Datenbandbreite, des "big bus" würde bedeuten, aufwendige Ultrahochgeschwindigkeitselemente einzubauen, da ein Bus nur eine Datenstrecke hat. Außerdem müssen bei einem parallelen digitalen Bussystem mit großer Bandbreite mit vielen Datenleitungen, Anordnungen, die an dem Bus angeordnet sind physikalisch nahe bei dem Bus vorhanden sein und der Bus kann nur eine beschränkte physikalische Länge haben. Weiterhin wäre ein solcher Bus sehr aufwendig.
Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung ein System der obengenannten Art zu schaffen, das auf einfache Weise erweitert werden kann.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein derartiges System in einer preisgünstigeren Form zu schaffen.
Die obenstehenden Aufgaben werden erfüllt durch ein System zum Speichern großer Mengen von Daten und zum Schaffen eines gleichzeitigen Mehrfachzugriffs auf die Daten, wobei dieses System die nachfolgenden Elemente umfasst: (a) ein Zugriffsmedium mit N Zugriffskanälen N ≥ 2; (b) ein Massenspeichermedium mit M einzelnen Speicheranordnungen zum Speichern der Daten M ≥ 2; (c) einen Umschalter mit festlegbaren Strecken zum Verbinden jedes der Zugriffskanäle mit jeder der Speicheranordnungen und (d) eine Steuereinheit zur Steuerung des Umschalters um dafür zu sorgen, dass jeder der Zugriffskanäle mittels der Strecken in einer Periode T mit jeder der Speicheranordnungen verbunden werden kann.
Der Gegenstand der Erfindung ist ein verteiltes Aufzeichnungs/Wiedergabe (Schreib/Lese) Speichersystem, wobei Datensegmente (Files) je in kleinere Datenblöcke aufgeteilt sind, die in einem Satz von Speicheranordnungen geschrieben werden, vorzugsweise in zyklischer Form. Auf die auf diese Weise gespeicherten Daten kann beliebig zugegriffen werden (zum Auslesen und/oder Schreiben) und zwar simultan von einer Vielzahl von Zugriffskanälen.
Um einen derartigen simultanen Zugriff zu ermöglichen, werden die Zugriffskanäle mittels eines Umschalters mit den Speicheranordnungen verbunden, wobei dieser Umschalter im Wesentlichen eine Schaltvorrichtung ist (beispielsweise mittels eines Kreuzungsmatrix-Schalters implementiert oder durch Verwendung von Multiplexern). Der Umschalter hat festlegbare Strecken zum verbinden jedes der Zugriffskanäle mit jeder der Speicheranordnungen. Eine festgelegte Strecke, d. h. eine Strecke, die festgelegt ist, ist eine Strecke innerhalb des Umschalters, die einen der Zugriffskanäle mit einer der Speicheranordnungen verbindet. Zu einem bestimmten Zeitpunkt hat der Umschalter wenigstens Q festgelegte Strecken, wobei Q kleiner als N oder M ist, wenn sie verschieden sind und kleiner als N, wenn sie einander gleich sind. Jede der festgelegten Q Strecken verbindet einen anderen Kanal der Zugriffskanäle mit einer anderen Speicheranordnung der Speicheranordnungen. Der Umschalter arbeitet derart, dass während der Periode T jeder der Zugriffskanäle durch Umschaltung der Q Strecken, die festgelegt sind, während einer bestimmten Zeit mit jeder der Speicheranordnungen verbunden ist.
Auf entsprechende Weise hat bei einem System nach der Erfindung der Umschalter Q festgelegte Strecken gleichzeitig, die je einen anderen der genannten Zugriffskanäle mit einer anderen Speicheranordnung der genannten Speicheranordnungen verbindet, wobei Q gleich N und m oder kleiner als N und M ist, wenn sie verschieden sind und gleich N oder kleiner als N, wenn sie den gleichen Wert haben; und die Steuereinheit sorgt dafür, dass der Umschalter die Q Strecken umschaltet, die festgelegt sind, so dass in der Periode T jeder der Zugriffskanäle mit jeder der Speicheranordnungen verbunden wird. Bei einer Ausführungsform eines derartigen Systems sorgt die Steuereinheit dafür, dass der Umschalter die Q Strecken, die (unter den Zugriffskanälen und den Speicheranordnungen) festgelegt sind, derart umschaltet, dass Folgendes gilt:
T = P · t
wobei P größer als N oder M ist, wenn sie verschieden sind und größer als N, wenn sie beide denselben Wert haben, wobei t die Zeit ist, in der eine der Q Strecken, die festgelegt ist, einen der Zugriffskanäle mit einer der Speicheranordnungen verbindet, und wobei T die Zeit ist, in der einer der Zugriffskanäle mit jeder der Speicheranordnungen verbunden ist. Es ist oft erwünscht, dass der Umschalter zyklisch arbeitet beim Verbinden der Zugriffskanäle mit den Speicheranordnungen.
Die Erfindung löst nun das Problem, indem sie gestattet, dass viele Kanäle einen Hochbandbreitenzugriff (Echtzeit im Falle von Video) in einen gemeinsamen Datenpool haben, worin jedes Item nur einmal aufgenommen ist, wodurch auf diese Weise Speicherraum und Kosten gespart werden. Wegen der bei vielen Anwendungsbereichen erforderlichen großen Menge an Datenspeicherung und Bandbreite sind Mehrfachspeicheranordnungen erforderlich. Simultane Mehrfachzugriffskanäle sind erwünscht, weil viele "Benutzer" oft einen unabhängigen Zugriff auf alle Daten haben möchten, wie dies bei einem herkömmlichen Netzwerkcomputer "file server" der Fall ist. Bei einem solchen herkömmlichen File Server müssen Benutzer die Bandbreite des Netzwerkes sich teilen. Die Erfindung bietet im Wesentlichen jedem Benutzer die Möglichkeit, einen Privatkanal voller Bandbreite zu allen Daten zu haben.
Außerdem ist die Erfindung ebenfalls imstande, bestimmten Benutzern zu gestatten, dass sie über die volle Bandbreite verfügen können, während gleichzeitig andere Benutzer einen niedrigeren Grad des effizienten Bandbreitengebrauchs haben, wobei alle Benutzer imstande sind, auf die in dem gemeinsamen Datenpool gespeicherten Daten zuzugreifen und diese Daten mit der erforderlichen Bandbreite zu empfangen. Eine derartige Ausführungsform eines Systems nach der Erfindung umfasst (a) ein Zugriffsmedium mit N Zugriffskanälen (N ≥ 2); (b) ein Massenspeichermedium mit M einzelnen Speicheranordnungen zum Speichern der Daten, wobei M kleiner ist als N (M ≥ 2); (c) einen Umschalter mit M gleichzeitig verwendbaren, festgelegten Strecken, die je (i) einen anderen Kanal der Zugriffskanäle mit einer anderen Anordnung der Speicheranordnungen verbinden und (ii) Daten zwischen einem der Zugriffskanäle und einer der Speicheranordnungen mit einer Systembandbreite übertragen; (d) N nachgeschaltete Kanäle, die je mit einem anderen Kanal der Zugriffskanäle gekoppelt sind und eine Bandbreite haben, in der wenigstens zwei der nachgeschalteten Kanäle eine Bandbreite haben, die von der Systembandbreite abweicht; und (e) eine Steuereinheit zur Steuerung des Umschalters, damit dieser die (festgelegten) Strecken unter den Zugriffskanälen und den Speicheranordnungen derart schaltet, dass jedes nachgeschaltete Kanal während einer Periode TS eine ausreichende Menge Daten empfängt, damit die Bandbreite beibehalten wird. Da die Erfindung Mehrfachzugriffskanäle hat, kann einer oder mehrere derselben die ganze Zeit (oder ein Teil davon) der Aufgabe einer Hochgeschwindigkeitsladung von Daten in das System hinein zugeordnet werden, während das System über die anderen Kanäle weiter funktioniert. Dies ist nicht möglich mit einem herkömmlichen Netzwerk-Fileserver, bei dem der Einzelzugriffskanal zwischen der Ladefunktion und der normalen Zugriffsfunktion zeitlich aufgeteilt werden muss.
Die vorliegende Erfindung ähnelt dem allgemein bekannten RAID (Random Array of Independent Disks) Verfahren zum Speichern von Computerdaten, indem diese über mehrere Festplattenlaufwerke aufgeteilt werden. Eine wesentliche Differenz aber ist, dass die RAID-Systeme nur einen Zugriffskanal haben während die vorliegende Erfindung eine Anzahl Simultanzugriffskanäle unterstützt, die je Zugriff auf den ganzen Datenpool haben.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
Fig. 1 ein vereinfachtes Blockdiagramm einer ersten Ausführungsform eines Systems nach der Erfindung mit zwei Eingang/Ausgang-Zugriffskanälen und zwei Speicheranordnungen,
Fig. 2 ein Blockdiagramm einer zweiten Ausführungsform eines Systems nach der Erfindung mit sechs Eingang/Ausgang-Zugriffsmodulen und sechs Speicheranordnungen zum Gebrauch als Mehrfachkanalplattenrecorder,
Fig. 3 ein Blockdiagramm einer dritten Ausführungsform eines Systems nach der Erfindung mit drei Ausgang-Zugriffsmodulen, einer Eingang/Ausgang- Zugriffsmodule und vier Speicheranordnungen zum Gebrauch in einem Video- Zulieferungssystem,
Fig. 4 ein detailliertes Blockschaltbild einer typischen Speicheranordnung eines Systems nach der Erfindung,
Fig. 5a-Se die jeweiligen Schaltlagen einer Ausführungsform eines Umschalters nach der Erfindung in Form eines Kreuzungsmatrixschalters,
Fig. 6-8 je ein Blockdiagramm einer Ausführungsform von Systemen nach der Erfindung mit je einem Schalter, der einen Multiplexer benutzt,
Fig. 9 und 10 je ein Blockdiagramm einer Ausführungsform von Systemen nach der Erfindung mit einer anderen Anzahl Eingang/Ausgang-Zugriffskanäle und Speicheranordnungen,
Fig. 11 ein Blockdiagramm einer Ausführungsform eines Systems nach der Erfindung, das imstande ist, Daten von einem Benutzer zu liefern oder zu empfangen mit einer Bandbreite, die abweicht von der Bandbreite, die von den Eingang/- Ausgangskanälen und den Speicheranordnungen dieses Systems benutzt werden, und
Fig. 12 eine Zeittafel, die eine Folge angibt, in der die Eingang/Ausgang-Zugriffskanäle des Systems nach Fig. 11 mit den Speicheranordnungen dieses Systems verbunden sind.
Eine erste Ausführungsform eines Systems nach der Erfindung ist in Fig. 1 dargestellt. Darin umfasst das System zwei Speicheranordnungen 10.1 und 10.2, zwei Eingang/Ausgang I/O-Zugriffskanäle 12.1 und 12.2 und einen Umschalter 14 zum verbinden der Speicheranordnungen mit den I/O-Zugriffskanälen. Unter Ansteuerung eines (nicht dargestellten) Controllers verbindet der Umschalter 14 wiederholt und abwechselnd den I/O-Zugriffskanal 12.1 mit den Speicheranordnungen 10.1 bzw. 10.2 während er gleichzeitig wiederholt und abwechselnd den I/O-Zugriffskanal 12.2 mit den Speicheranordnungen 10.2 bzw. 10.1 verbindet. Je nach der Zykluszeit des Umschalters 14 hat jeder I/O-Zugriffskanal 12.1 und 12.2 Zugriff auf alle gespeicherten Daten.
Fig. 2 zeigt eine zweite Ausführungsform eines Systems nach der Erfindung zum Gebrauch als digitaler Mehrkanalplatten-Videorecorder. Diese Ausführungsform umfasst sechs Speicheranordnungen 20.1-20.6, sechs Video-I/O-Zugriffsmodule 22.1-22.6, einen Umschalter 24 und einen Haupt-Controller 26 in Form eines Mikrocomputers. Dieses System verhält sich wie sechs unabhängige VTR (Video- Bandgeräte) mit dem Unterschied, dass die gespeicherten Daten in einem gemeinsamen Pool sind, auf den alle sechs "Video-Köpfe" zugreifen können. Jedes Video- Modul funktioniert entweder als Aufzeichnungskopf oder als Wiedergabekopf bei diesem gemeinsamen Datenpool. Es ist selbstverständlich möglich, dass das Video- Modul gleichzeitig bei der Aufzeichnung sowie bei der Wiedergabe arbeitet. Alle sechs "Video-Köpfe" können gleichzeitig auf diesen gemeinsamen Pool zugreifen, und zwar auf eine Art und Weise, die zu einem nicht-linearen Editing beiträgt. Jeder "Video-Kopf" kann zwischen Wiedergabe und Aufnahme umschalten. Wenn vorausgesetzt wird, dass Fehlerkorrektur abgeschaltet ist und dass es keine Datenkompression gibt, kann jede Speicheranordnung, die zwölf Plattenlaufwerke 28 umfasst, beispielsweise 8 Minuten 10-Bit D1 digitale Videodaten speichern, so dass die gesamte Systemspeicherkapazität 6 · 8 = 48 Minuten beträgt. Die Daten werden auf 6 · 12 = 72 Plattenlaufwerken gespeichert. Im Wesentlichen wird jedes Teilbild, das durch einen der sechs Kanäle gespeichert wird, auf alle 72 Plattenlaufwerken "gespritzt", so dass jedes Laufwerk 1/72 jedes aufgezeichneten Teilbildes enthält. Auf diese Weise werden, wenn ein Teilbild von dem Plattensystem ausgelesen wird, arbeiten alle 72 Plattenlaufwerke parallel zum Heranschaffen der Daten für dieses Teilbild. Auf diese Weise wird die maximale Plattenbandbreite bei jedem Teilbildzugriff benutzt.
Der Umschalter 24 gestattet, dass die Daten für jeden Videokanal zu oder von allen sechs Speicheranordnungen 20.1-20.6 geliefert werden. Der Umschalter 24 ist wie ein 6-Pol-Umlaufschalter, der auf eine neue Position schaltet, beispielsweise sechsmal je Video-Teilbild, wodurch jedes Teilbild über alle sechs Speicheranordnungen ausgebreitet wird. In Fig. 2 ist der Umschalter in einer der sechs möglichen Positionen dargestellt.
Wie oben erwähnt, wird berücksichtigt, dass ein System nach der Erfindung in einem Anforderungs-Videosystem benutzt wird. Fig. 3 zeigt eine Ausführungsform eines derartigen Systems, das vier Speicheranordnungen 30.1-30.4, einen Umschalter 32, ein Eingang/Ausgang-Zugriffsmodul 34, und drei Video-Ausgangs- Zugriffsmodule 36.1-36.3 umfasst. Wie oben erwähnt, ordnet dieses System einen Zugriffskanal, ein Eingang/Ausgang-Zugriffsmodul 34, exklusiv der Aufgabe einer Hochgeschwindigkeitsladung von Daten in das System zu, während das System in den anderen Kanälen weiter funktioniert. Dazu ist zur Übertragung von Film zu Video eine Film-Video-Maschine (Telecine) 38 dargestellt. Das Ausgangssignal dieser Maschine 38 wird über eine digitale Video-Kompressionsschlatung 40 dem Eingang/Ausgang- Zugriffsmodul 34 zugeführt. Zusätzlich können über die bandantriebseinrichtung 42, die ebenfalls mit dem Eingang/Ausgang-Zugriffsmodul 34 gekoppelt ist, Bandkassetten mit Videoinformation in das System geladen werden. Jede der obengenannten Anordnungen wird von dem Controller 44 gesteuert. Während diese Ausführungsform drei Kanäle zeigt zum Ausliefern der gespeicherten Video-Information, dürfte es einleuchten, dass es durch Anwendung von Multiplexbetrieb eine wesentlich größere Kapazität geben kann. Insbesondere während jedes Zyklus der Übertragung von Information von den jeweiligen Speicheranordnungen können mehrere Unterkanäle mit Information im Multiplexbetrieb betrieben werden. Dazu umfasst jedes der Video- Ausgang-Zugriffsmodule 36.1-36.3 einen Demultiplexer 46, der den Bus von dem Umschalter mit einer Anzahl Unterkanäle 48 koppelt entsprechend den Unterkanälen mit Information von den Speicheranordnungen. Diese Unterkanäle 48 werden danach mit einer Codierschaltung 50 gekoppelt zur Übertragung über eine Satellitenverbindung 52.
Bei einer praktischen Implementierung der obenstehenden Ausführungsform kann es sein, dass ein System 1000 Filme On-Line und 1600 Filme Fast- On-Line (d. h. Zugriff innerhalb einer Minute, beispielsweise auf Band gespeichert), gespeichert hat, worauf von 2000 Ausgängen soll zugegriffen werden können. Wenn nun vorausgesetzt wird, dass jedes Plattenlaufwerk in den Speicheranordnungen imstande ist, 2 Gigabyte an Information zu speichern, würde das System wenigstens 17 Speicheranordnungen mit je 40 Plattenlaufwerken erfordern, was dem System eine Gesamtspeicherkapazität von 1.350 GB geben würde. Der Umschalter würde dann 17 festgelegte Strecken haben, die ihn mit einem Eingang/Ausgang-Zugriffsmodul und mit 16 Video-Ausgang-Zugriffsmodulen mit je 128 gedemultiplexten Unterkanalsausgängen verbinden würden.
Fig. 4 zeigt ein detailliertes Blockdiagramm einer typischen Speicheranordnung. Die Speicheranordnung ist in drei Basisblöcke aufgeteilt: ein 110-Modul 60, ein Plattenmodul 80 und ein Hauptmodul 100. Das 110-Modul 60 erledigt den Eingang und Ausgang von Video, Audio und Steuerinformation zu und von der Außenwelt. Die Eingangsdaten werden von Videoformaten in ein auswählbares Computerdatenformat umgewandelt und danach zu einem Plattenmodul 80 übertragen, wie in der Mitte der rechten Seite in der Figur dargestellt. Während des Abspielvorgangs werden die auswählbaren Daten von dem Plattenmodul 80 zurückgegeben und durch das 110-Modul 60 in Video/Audio-Daten zurückverwandelt. Das 110-Modul wird von einem Mikroprozessor 61 gesteuert, Motorola 68302 CPU. Der Mikroprozessor enthält einen Standard 68000 "Kern" und drei Hochgeschwindigkeits-Reihenkanäle 62.1 -62.3. Jeder Kanal verbindet eine Reihenleitung, wie oben in der Figur dargestellt ("Serial I/O). Die kleinen Quadrate bezeichnen "LocalTalk" = Adapter, die im Wesentlichen die Reihenleitung in ein örtliches Gebietsnetzwerk umwandeln (beispielsweise AppleTalk).
Eine Reihenleitung 62.1 wird zur Maschinensteuerung benutzt. Dadurch kann die Speicheranordnung einen Standard-VTR emulieren. Zeitcode und GPI- Funktionen arbeiten ebenfalls mit der Maschinensteuerung zusammen.
Eine zweite Reihenleitung 62.2 geht zu einem Steuerpult, wodurch Handsteuerung der Speicheranordnung möglich ist.
Die dritte Reihenleitung 62.3 verbindet unmittelbar mit einer Reihenleitung am Mikroprozessor in dem Plattenmodul.
Eine Ethernetschnittstelle 63 schafft die Übertragung von Bilddaten zwischen der Speicheranordnung und einem Systemcontroller.
Ein Satz von Steuer- und Statusregistern 64 (PORTS) ermöglicht es, dass der 68302 den Datenstrom in dem Datenstreckenteil auf der oberen rechten Seite der Figur erledigt.
Oben in der Datenstrecke gibt es zwei Video-Eingänge und -Ausgänge 65 mit dem 601-Stil. Dabei handelt es sich um gekennzeichnete YC für den normalen Bildkanal und Kc für den zusätzlichen Kanal. In der 4 : 2 : 2 : 2-Mode ist K die schlüsseldaten. In der 4 : 4 : 4-Mode ist c die zusätzliche Farbinformation, die mit der C oder YC kombiniert wird. Es ist ebenfalls möglich, in einer RGB-4 : 4 : 4-Mode zu arbeiten.
Die INT-Blöcke 66 stellen zeitliche und räumliche Teilbildinterpolierer dar. Diese arbeiten nur an ausgehenden Video-Daten. Die BRR-Blöcke 67 bezeichnen eine etwaige Stelle zum Hinzufügen von Bit Rate Reduktionshardware zu dem System. Die PACK-Blöcke 68 sind die Stellen, wo die Vide-formattierten Daten zu auswählbaren 32-Bit-großen Computerdaten umgewandelt werden und wo Sync-Daten von dem Datenstrom entfernt werden. Diese Verpackungsfunktion ermöglicht eine effiziente Datenspeicherung in der 8-Bit- sowie in der 10-Bit-Mode.
Danach strömen Daten in einen Satz mit FIFO-RAM-Puffern 69, wobei dieser satz eine quasi-Bildsynchronisation an den Eingängen ermöglicht. Danach gehen Daten von den FRAM-Puffern in das Plattenmodul.
Vier Kanäle der analogen Audio-Daten werden digitalisiert (16 Bit/Kanal, 48 kllz) in Audio A/D 70 und werden in de, Audio-Bildspeicher 71 gepuffert und danach den auswählbaren Daten in einem der FRAMn angehängt.
Das Plattenmodul 80 überträgt die auswählbaren Computerdaten von dem I/O-Modul 60 zu und von einem Satz von schnellen SCSI-2 (Small Computer Standard Interface) Plattenlaufwerken. Die Plattenlaufwerke werden von NCR SCSI- Controllerchips gesteuert, die ihrerseits von einem zweiten Motorola 68302 CPU- Prozessor 81 mit dem zugeordneten FLASH RAM 82 und Static SRAM 83 erledigt werden. Wie bei dem I/O-Modul hat dieser 68302 drei serielle Kanäle; einen geht zu dem anderen 68302 in dem I/O-Modul, der zweite wird als Instandhaltungsplatte- Zugriffsstelle für Fehlersuchzwecke verwendet und der dritte bleibt unbenutzt. Der PORTS-Block 84 bezeichnet die zum Steuern der Datenstrecke rechts unten verwendeten Register.
Daten von dem I/O-Modul 60 treten in das Plattenmodul und gehen durch eine Fehlerkorrekturschaltung EC 85. Darin werden redundante Daten erzeugt, die den Benutzer vor Versagen eines SCSI-Plattenlaufwerkes schützen. Die fehlerkorrigierten Daten werden danach in einen Segmentpuffer 86 gegeben, wo große "Segmente" von auswählbaren Daten zum Aufzeichnen auf Platten akkumuliert werden. Die Datensegmente werden einem von verschiedenen NCR SCSI-Controller-Chips 87 zugeführt. Diese Chips richten die Daten auf einen der jeweiligen SCSI-2-Laufwerke 88, die mit dem SCSI-Bus verbunden sind.
Die Datensegmente müssen groß sein um die Gemeinkosten der Plattensuchzeiten zu minimieren. In einem einzigen Vorgang werden viele Teilbilder mit Videodaten geschrieben.
In der Wiedergabemode werden Daten von den Platten gesucht und in den Segmentpuffer gegeben. Wenn ein Plattenlaufwerk versagt hat, stellt die Fehlerkorrekturschaltung den ursprünglichen Datenstrom wieder her und die korrigierten Daten werden danach zu dem I/O-Modul 60 zurückgeführt. Das System fährt fort, als hätte es keinen Fehler gegeben und dem Benutzer wird mitgeteilt, dass ein ausgefallenes Laufwerk möglichst bald ersetzt werden soll.
Das Hauptmodul 100 stellt einen Satz mit Software-Erledigungs- und - Steuerprozessen dar, die mit dem 68302-CPU des I/O-Moduls 60 laufen. Aus diesem Grund erstrecken sich in der Figur der 68302-CPU-Prozessor des I/O-Moduls und der zugeordnete FLASH- und DRAM-Speicher bis in den Hauptteil der Figur.
In der obenstehenden Beschreibung wurde vorausgesetzt, dass die der Speicheranordnung zugeführten Daten in analoger Form sind. Bei einem vorgeschla genen System aber, wobei die Daten bereits in auswählbarer Form vorhanden sind, kann auf das I/O-Modul 60 verzichtet werden.
Die in den Speicheranordnungen gespeicherten Daten können digitaler oder analoger Art sein. Digital gespeicherte Daten können auswählbare Daten sein, die normalerweise einem Computer-File-System zugeordnet werden, oder es kann eine digitale Darstellung von Video- und/oder Audio-Signalen sein. Ungeachtet dessen, was die Daten darstellen, können sie in einem komprimierten Format für lineare Aufzeichnung gespeichert werden und können bei Wiedergabe expandiert werden.
Der Zweck des Umschalters ist die Speicheranordnungen und die 110- Zugriffskanäle miteinander zu verbinden. Das Konzept des Systems ist derart, dass jeder I/O-Zugriffskanal auf viele oder alle Speicheranordnungen auf wiederholte sequentielle Weise zugreifen wird. Ein 1/O-Zugriffskanal wird nur auf eine Speicheranordnung gleichzeitig zugreifen, danach wird er auf die nächste Speicheranordnung in der Folge zugreifen, auf diese Weise die ganze Folge beendend. Die weiteren I/O- Zugriffskanäle in dem kompletten System werden ebenfalls sequentielle zu den Speicheranordnungen geschaltet, so dass alle aktiven L/O-Zugriffskanäle auf jede der aktiven Speicheranordnungen auf Time-sharing-Basis zugreifen.
Der Umschalter kann als Kreuzungsmatrixschalter implementiert sein. Der Kreuzungsmatrixschalter hat eine Anzahl Eingänge, die durch "N" in Fig. 5a-5e bezeichnet sind und eine Anzahl Ausgänge, die in den Figuren durch "M" bezeichnet sind. Kreuzungsmatrixschalter ermöglichen es, dass jeder Ausgang zu jeder Zeit und in jeder beliebigen Kombination mit jedem einzelnen Eingang verbunden werden kann. Ein Beispiel eines Kreuzungsmatrixschalters ist der 16 · 16 digitale Kreuzungsschalter Nr. TQ8016, hergestellt von TQS Digital Communications and Signal Processing. Diese Schalter kann eine 1,3 Gbit/s Datenrate minimal meistern. Ein Benutzer dieses Schalters kann unabhängig jeden Schalterausgang mit jedem Eingang gestalten, einschließlich eines Eingangs, der durch einen anderen Ausgang gewählt worden ist. Dazu ist der Controller 44 nach Fig. 3 (oder der Hauptcontroller 26 nach Fig. 2) derart programmiert, dass er periodisch die geeigneten Ausgangsadressen für die Eingänge des Schalters erzeugt, damit im Wesentlichen der Schalter zyklisch über jede der Verbindungen geschaltet wird.
Die Fig. 5a-5e zeigen die Wirkung eines Kreuzungsmatrixschalters, wenn dieser als Umschalter verwendet wird, wobei die "X"-Markierungen die Kreuzungen angeben, die entstanden sind bei der Herstellung einer Verbindung von dem bezeichneten Eingang mit dem bezeichneten Ausgang. Die Fig. 5a zeigt ein etwaiger Ausgangszustand, wobei der Ausgang 1 mit dem Eingang 1 verbunden ist, der Ausgang 2 mit dem Eingang 2 verbunden ist usw. Fig. 5b zeigt eine Konfiguration für die nächste Position, wobei der Ausgang 1 mit dem Eingang 2 verbunden ist, der Ausgang 2 mit dem Eingang 3 verbunden ist, usw., wobei der Ausgang M mit dem Eingang 1 verbunden ist. Die Fig. 5c und Sd zeigen die nächsten zwei Zustände, während Fig. 5e den Zustand unmittelbar vor der Sequenzwiederholung zeigt und die Umstände schafft, die in Fig. 5a dargestellt sind.
Der Umschalter kann ebenfalls durch Verwendung von Multiplexern (MUX) implementiert werden. Fig. 6 zeigt eine Ausführungsform eines Systems nach der Erfindung mit einem Umschalter 270, der MUX benutzt.
Das System nach Fig. 6 umfasst drei I/O-Zugriffsmodule 250-252, die mit einer Seite des Umschalters 270 verbunden sind, und drei Speicheranordnungen 280-282, die mit der anderen Seite des Umschalters 270 verbunden sind. Der Umschalter 270 enthält drei MUX 260-262. Jeder der MUX 260-262 ist ein 1-zu-3- Mux, wobei die einzige Verbindungsseite mit einem der I/O-Zugriffsmodule verbunden ist und wobei jede der 3 Verbindungen der dreifachen Verbindungsseite mit einer anderen Anordnung der Speicheranordnungen 280-282 verbunden ist. (Das System nach Fig. 6 hat N 1-zu-M MUX, wobei N die Anzahl I/O-Zugriffsmodule ist und M die Anzahl Speicheranordnungen ist und wobei N = M ist). Die einfache Verbindungsseite des MUX 260 ist mit dem I/O-Zugriffsmodul 250 verbunden; die einfache Verbindungsseite des MUX 261 ist mit dem I/O-Zugriffsmodul 251 verbunden und die einfache Verbindungsseite des MUX 262 ist mit dem I/O-Zugriffskanal 252 verbunden. Jeder der MUX 260-262 hat in sich eingeschlossen einen Schalter, S0, S1 bzw. S2, der die einfache Verbindungsseite desselben mit jeder der drei Verbindungen der dreifachen Verbindungsseite verbinden kann, aber jeweils nur eine gleichzeitig.
Die MUX 260-262 nach Fig. 6 werden von einem (nicht dargestellten) Controller gesteuert, wie dem Controller 44 nach Fig. 3 oder dem Hauptcomputer 26 nach Fig. 2, und zwar in der Art und Weise, wobei jedes I/O-Zugriffsmodul 250-252 sequentiell mit jeder Anordnung der Speicheranordnungen 280-282 verbunden ist. Fig. 6 zeigt eine etwaige Ausgangslage der Schalter S0-S2 der MUX 260-262. In dieser Ausgangslage ist das I/O-Zugriffsmodul 250 über den MUX 260 mit der Speicheranordnung 280 verbunden; das I/O-Zugriffsmodul 251 ist über den MUX 261 mit der Speicheranordnung 281 verbunden und das I/O-Zugriffsmodul 252 ist über den MUX 262 mit der Speicheranordnung 282 verbunden. Der nächste mögliche Schritt des Zyklus könnte sein, die Schalter S0 und S1 der MUX 260 und 261 um eine Position nach rechts und den Schalter S2 des MUX 262 um zwei Positionen nach links zu verlagern. Dadurch würde das I/O-Zugriffsmodul über den MUX 260 mit der Speicheranordnung 281 verbunden, das I/O-Zugriffsmodul 251 würde über den MUX 261 mit der Speicheranordnung 282 und das I/O-Zugriffsmodul 252 würde über den MUX 262 mit der Speicheranordnung 280 verbunden. Der nächste Schritt des Zyklus könnte sein, die Schalter S0 und S2 der MUX 260 und 262 um eine Position nach rechts und den Schalter S1 des MUX 261 um zwei Positionen nach links zu verlagern. Dadurch würde das I/O-Zugriffsmodul 250 über den MUX 260 mit der Speicheranordnung 282 verbunden, das I/O-Zugriffsmodul 251 würde über den MUX 261 mit der Speicheranordnung 280 verbunden und das I/O-Zugriffsmodul 252 würde über den MUX 262 mit der Speicheranordnung 281 verbunden. Der Zyklus könnte dann durch Verlagerung der Schalter S0, S1 und S2 zurück in ihre Ausgangslagen vollendet werden.
Fig. 6 ist nur eine Implementierung eines Umschalters nach der Erfindung, bei der MUX verwendet werden. Der Umschalter nach Fig. 6 könnte auf einfache Art und Weise durch Austausch der Speicheranordnungen 250-252 mit den I/O- Zugriffsmodulen 280-282 geändert werden. Fig. 7 zeigt ein System nach der Erfindung mit einem solchen geänderten Umschalter. Was oben in Bezug auf die Art und Weise, wie das in Fig. 6 dargestellte System arbeitet, beschrieben worden ist, gilt auch für das System nach Fig. 7, mit der Ausnahme, dass die Speicheranordnungen 280- 282 nach Fig. 7 sich an den Stellen der I/O-Zugriffsmodule 250-252 nach Fig. 6 befinden und dass die I/O-Zugriffsmodule 250-252 nach Fig. 7 sich an den Stelle der Speicheranordnungen 280-282 nach Fig. 6 befinden.
Die Strecken der in den Fig. 6 und 7 dargestellten Systeme können entweder Einrichtungssysteme oder Zweirichtungssysteme sein. Wenn sie alle Ein richtungssysteme sind, können beide Systeme kombiniert zu einem System angewandt werden, wodurch eine Zweirichtungenkommunikation zwischen den Zugriffskanälen und den Speicheranordnungen möglich ist. Fig. 8 zeigt ein derartiges System.
Das in Fig. 8 dargestellte System hat drei I/O-Zugriffsmodule 450- 452; drei Speicheranordnungen 490-492; und einen Umschalter 480 mit 6 MUX 460 -462 und 470-472. Drei Stück der MUX, beispielsweise die MUX 460-462, werden im Zusammenhang mit dem Auslesen von Daten aus den Speicheranordnungen 490-492 verwendet und die anderen 3 MUX, beispielsweise die MUX 470-472, werden zum Schreiben von Daten zu den Speicheranordnungen 490-492 verwendet.
Das in Fig. 8 dargestellte System zeigt, dass jedes der I/O-Zugriffsmodule 450-452 einen darin vorgesehenen Aufzeichnungspuffer 550 hat zur Pufferung von Daten, die in die Speicheranordnungen 490-492 eingeschrieben werden sollen, und einen darin vorgesehenen Wiedergabepuffer 551 zur Pufferung von Daten, die aus den Speicheranordnungen 490-492 ausgelesen werden sollen. Das in Fig. 8 dargestellte System zeigt ebenfalls, dass jede der Speicheranordnungen 490-492 einen darin vorgesehenen Segmentpuffer 552 hat zur Pufferung von Daten, die in die Speicheranordnung eingelesen bzw. aus derselben ausgelesen werden sollen. Zum Schluss zeigt das in Fig. 8 dargestellte System den Umschalter 480 mit Ausgangstreiberstufen 553 zum Verbinden jedes der I/O-Zugriffsmodule 450-452 mit den mit jeder der Speicheranordnungen 490-492 verbundenen MUX, d. h. MUX 470-472, und Ausgangstreiberstufen 554 zum Verbinden jeder der Speicheranordnungen 490- 492 mit den mit jedem der I/O-Zugriffsmodule 450-452 verbundenen MUX, beispielsweise MUX 460-462.
Das System nach Fig. 8 und insbesondere die MUX 460-462 und 470 -472 wird von einem (nicht dargestellten) Controller gesteuert, wie vom Controller 44 nach Fig. 3 oder vom Hauptcomputer 26 aus Fig. 2, in der Art und Weise, wobei jedes I/O-Zugriffsmodul 450-452 sequentiell mit jeder der Speicheranordnungen 490 -492 verbunden ist. Das System nach Fig. 8 kann durch die doppelt ausgebildeten Strecken zwischen jedem der I/O-Zugriffsmodule 450-452 und den Speicheranordnungen 490-492 zu jeder Zeit Daten aus den Speicheranordnungen auslesen sowie darin schreiben.
Systeme der Art, wie oben beschrieben, sind ziemlich aufwendig durch Verwendung eines Umschalters mit mehreren Strecken (und MUX wenn erforderlich) und dadurch, dass zusätzliche Speicheranordnungen und Eingang/Ausgang-Zugriffskanäle hinzugefügt werden. Die Hauptleitungen zu dem Schalter können Zweirichtungen-Lese/Schreib-Leitungen sein, oder sie können als Nur-Lese- oder als NUR- Schreib-Leitungen ausgebildet sein. Auf entsprechende Weise können einige Zugriffskanäle Nur-Lese-Kanäle oder Nur-Schreib-Kanäle sein. Jede Fernleitung kann eine Einfachleitung sein oder sie kann ein Kabel mit mehr als einem Draht sein. Auf alternative Weise kann jede Fernleitung eine oder mehrere optische Fasern sein, wobei der Umschalter dann eine optische Schaltvorrichtung sein kann.
Obschon die oben beschriebenen Ausführungsformen dieselbe Anzahl Eingangs/Ausgangs-Zugriffskanäle (und Module) und Speicheranordnungen hat, d. h. N von jedem, ist die Erfindung ebenfalls anwendbar auf Ausführungsformen, bei denen es N Eingang/Ausgangs-Zugriffskanäle und M Speicheranordnungen gibt, wobei N und M verschieden sind. Bestimmte Implementierungen eines Systems nach der Erfindung sind derart, dass es kein Bedürfnis gibt, dass es ebenso viele Eingangs/Ausgangkanäle (und Module) gibt wie Speicheranordnungen. Dies führt zu weniger aufwendigen Systemen im Vergleich zu den oben beschriebenen Ausführungsformen. Andere Implementierungen eines Systems nach der Erfindung sind derart, dass sie weniger Speicheranordnungen als Eingangs/Ausgangs-Zugriffskanäle erfordern. Dies ist der Fall, wenn ein oder mehrere aktive redundante Eingangs/Ausgangs- Zugriffskanäle gewünscht sind, oder wenn weniger Speicheranordnungen ausreichende Speicherkapazität haben um mehr Eingangs/Ausgangs-Zugriffskanäle mit je einer gewünschten Datenmenge zu versehen. Dieses Letztere ist ein wichtiger Punkt. Denn im Vergleich zu den oben beschriebenen Ausführungsformen wird es dadurch möglich, dass unnötig aufwendige Speicheranordnungen fortgelassen werden können.
Fig. 9 zeigt eine Ausführungsform eines Systems nach der Erfindung, wobei es weniger Eingangs/Ausgangs-Zugriffskanäle als Speicheranordnungen gibt. Das in Fig. 6 dargestellte System hat zwei I/O-Zugriffskanäle 160 und 161, einen Umschalter 180 und drei Speicheranordnungen 170-172. Das in Fig. 9 dargestellte System arbeitet auf nahezu dieselbe Art und Weise wie oben beschrieben. Insbesondere ist jeder Kanal der I/O-Zugriffskanäle 160 und 161 über den Schalter 180 mittels eine (nicht dargestellten) Controllers, wie mittels des Controllers 44 aus Fig. 3 oder des Hauptcomputers 26 aus Fig. 2, während einer Periode T mit jeder der Speicheranordnungen 170-172 verbunden. Während der Periode T ist aber eine bestimmte Zeitperiode jede der Speicheranordnungen 170-172 nicht über den Umschalter 80 mit einem der I/O-Zugriffskanäle 160 und 161 verbunden.
Fig. 10 zeigt eine Ausführungsform eines Systems nach der Erfindung, wobei es mehr Eingangs/Ausgangs-Zugriffskanäle als Speicheranordnungen gibt. Das in Fig. 7 dargestellte System hat drei I/O-Zugriffskanäle 600-602, einen Umschalter 800 und zwei Speicheranordnungen 700 und 701. Das in Fig. 10 dargestellte System arbeitet ebenfalls auf nahezu dieselbe Art und Weise wie oben beschrieben. Insbesondere sind die I/O-Zugriffskanäle 600-602 über den Umschalter 800 mittels eines (nicht dargestellten) Controllers, wie des Controllers 44 aus Fig. 3 oder des Hauptcomputers 26 aus Fig. 2, mit jeder Anordnung der Speicheranordnungen 700 und 701 während einer Periode T verbunden. Während der Periode T sind die I/O-Zugriffskanäle 600-602 nicht über einen Umschalter 800 mit einer der Speicheranordnungen 700 und 701 verbunden.
Es sei bemerkt, dass je nachdem, ob N größer ist als M, ob N kleiner ist als N oder ob N gleich M ist, der Umschalter eines Systems nach der Erfindung wird wenigstens Q festgelegte Strecken unter den Eingangs/Ausgangs-Zugriffskanälen und den Speicheranordnungen gleichzeitig haben, wobei Q kleiner ist als N und M, wenn diese verschieden sind, und gleich N, wenn sie einander gleich sind. Je der Q festgelegten Strecken verbindet andere Zugriffskanäle mit einer anderen Anordnung der Speicheranordnungen. Außerdem wird der Umschalter eines Systems nach der Erfindung in einer Art und Weise arbeiten, wobei während einer Periode T jeder der Eingangs/Ausgangs-Zugriffskanäle eine bestimmte Zeit dadurch mit jeder der Speicheranordnungen verbunden wird, dass die Q festgelegten Strecken unter den Eingangs/- Ausgangs-Zugriffskanälen und den Speicheranordnungen geschaltet wird. Vorzugsweise wird jeder der Eingangs/Ausgangs-Zugriffskanäle eine Periode t während der Periode T mit jeder der Speicheranordnungen verbunden. Auf entsprechende Weise ist bei bestimmten Ausführungsformen T = P · t, wobei P der größere von N und M ist, wenn sie verschieden sind und N, wenn sie einander gleich sind.
Ausführungsformen eines Systems nach der Erfindung, bei denen weniger Speicheranordnungen als Eingangs/Ausgangs-Zugriffskanäle verwendet werden, können sehr kosten- und zeiteffizient sein in Situationen, in denen wenigstens zwei dieser nachgeschalteten Kanäle andere Bandbreiten als die Eingangs/Ausgangs-Zugriffskanäle und Speicheranordnungen des Systems haben. (Dies aber unter der Bedingung, dass die Bandbreite jedes der nachgeschalteten Kanäle kleiner ist als die Bandbreite der Eingangs/Ausgangs-Zugriffskanäle und Speicheranordnungen oder diesen Werten gleich ist, und dass die gesamte Bandbreite aller nachgeschalteten Kanäle die gesamte Bandbreite aller Speicheranordnung des Systems nicht übersteigt). Dies ist wegen der Tatsache, dass wenig Speicheranordnungen verwendet werden können um jedem der nachgeschalteten Kanäle mit Daten mit der vorgeschriebenen Bandbreite zu versehen.
Fig. 11 zeigt eine Ausführungsform eines Systems nach der Erfindung, wobei die Bandbreite wenigstens zweier nachgeschalteten Kanäle, die mit den Eingangs/Ausgangs-Zugriffskanälen über Pufferspeicher verbunden sind, anders ist als die Bandbreite der Eingangs/Ausgangs-Zugriffskanäle und Speicheranordnungen des Systems. Das System nach Fig. 11 umfasst vier I/O-Zugriffskanäle 1, 2, 3 und 4, einen Umschalter X und zwei Speicheranordnungen A und B. Die Bandbreite der I/O-Zugriffskanäle 1, 2, 3 und 4 und der Speicheranordnungen A und B des Systems nach Fig. 11 ist 20 MB/s, und die gesamte Bandbreite aller Speicheranordnungen A und B des Systems nach Fig. 11 ist 40 MB/s. Das System nach Fig. 11 umfasst weiterhin die Pufferspeicher 110, 210, 310 und 410, die mit den betreffenden I/O-Zugriffskanälen 1, 2, 3 bzw. 4 verbunden sind; und nachgeschaltete Kanäle 111, 121, 131 und 141 sind mit den Pufferspeichern 110, 210, 310 bzw. 410 verbunden. Der nachgeschaltete Kanal 111 hat eine Bandbreite von 5 MB/s; der nachgeschaltete Kanal 121 hat eine Bandbreite von 10 MB/s; der nachgeschaltete Kanal 131 hat eine Bandbreite von 10 MB/s; und der nachgeschaltete Kanal 141 hat eine Bandbreite von 15 MB/s. Die gesamte Bandbreite aller nachgeschalteten Kanäle beträgt 40 MB/s. Der Pufferspeicher 110 kann einen Datenbitstrom von 20 MB/s zu 5 MB/s oder umgekehrt umwandeln; die Pufferspeicher 210 und 310 können einen Datenbitstrom von 20 MB/s zu 10 MB/s oder umgekehrt umwandeln; und der Pufferspeicher 410 kann einen Datenbitstrom von 20 MB/s zu 15 MB/s oder umgekehrt umwandeln.
Es sei bemerkt, dass bei anderen Ausführungsformen die nachgeschalteten Kanäle andere Bandbreiten haben können. Keine dieser Bandbreiten aber kann höher sein als die Bandbreite der Eingangs/Ausgangs-Zugriffskanäle und Speicheranordnungen, und die gesamte Bandbreite aller nachgeschalteten Kanäle kann nicht größer sein als die gesamte Bandbreite aller Speicheranordnungen des Systems.
Nachstehend wird vorausgesetzt, dass die in Fig. 11 dargestellte Ausführungsform als Abruf-Videosystem verwendet wird, wobei daten aus den Speicheranordnungen ausgelesen werden. Dennoch was in Bezug auf das Auslesen der Speicheranordnungen geschrieben worden ist, gilt auch für das Schreiben in die Speicheranordnungen und/oder für eine Kombination der beiden.
Der Umschalter X nach Fig. 11 wird mittels eines (nicht dargestellten) Controllers gesteuert, damit jeder der I/O-Zugriffskanäle 1, 2, 3 und 4 eine ausreichende Zeit in einer Periode Ts mit jeder der Speicheranordnungen verbunden wird, damit jeder der nachgeschalteten Kanäle eine ausreichende Menge an Daten empfängt um ihre Bandbreite während der Periode Ts beizubehalten. Der Controller steuert den Umschalter X, so dass die Speicheranordnungen A und B mit jedem der I/O- Zugriffskanäle 1, 2, 3 und 4 verbunden werden.
Es wird bevorzugt, dass die gesamte Bandbreite aller Speicheranordnungen eines Systems nach der Erfindung der gesamten Bandbreite aller nachgeschalteten mit dem System verbundenen Kanäle entspricht, wie im Falle der Fig. 11. Außerdem wird es bevorzugt, dass der Umschalter derart gesteuert wird, dass eine bestimmte Anordnung der Speicheranordnungen eine Periode ts = Ts/(TB/LCF) gleichzeitig während der Periode Ts mit einem bestimmten Kanal der Eingangs/Ausgangs-Zugriffskanäle verbunden wird, wobei TB die gesamte Bandbreite aller nachgeschalteten Kanäle ist und LCF der kleinste gemeinsame Faktor aller nachgeschalteten Kanalbandbreiten ist. (Der Wert von ts kann auf ähnliche Weise für Systeme abgeleitet werden, bei denen die gesamte Bandbreite aller nachgeschalteten Kanäle nicht der gesamten Bandbreite aller Speicheranordnungen des Systems entspricht). Dadurch kann während einer Periode Ts ein oder mehrere der Eingangs/Ausgangs-Zugriffskanäle mehr als nur einmal mit einer oder mehreren der Speicheranordnungen verbunden werden.
Fig. 12 zeigt ein Beispiel einer Folge, die zum Verbinden der I/O- Zugriffskanäle 1, 2, 3 und 4 nach Fig. 11 mit den Speicherelementen A und B nach Fig. 11 während der Periode Ts benutzt werden kann, wobei ein bestimmter I/O- Zugriffskanal nur während einer Periode ts gleichzeitig mit einer bestimmten Speicheranordnung verbunden wird. Es sei bemerkt, dass bei dem in Fig. 11 dargestellten System TB = 40 und LCF = 5 ist. Auf entsprechende Weise ist Ts/ts = 8. Da der nachgeschaltete Kanal 111 eine Bandbreite von 5 MB/s hat und da dies dem Wert LCF entspricht, wird der 1/O-Zugriffskanal 1 nur einmal während der Periode4 Ts mit der Speicheranordnung A und B verbunden. Da die nachgeschalteten Kanäle 121 und 131 je eine Bandbreite von 10 MB/s haben und da dies gleich 2LCF ist, werden die I/O- Zugriffskanäle 2 und 3 zweimal während der Periode Ts je mit den Speicheranordnungen A und B verbunden. Zum Schluss wird, da der nachgeschaltete Kanal 113 eine Bandbreite von 15 MB/s hat und da dies gleich 3LCF ist, der I/O-Zugriffskanal 4 dreimal während der Periode TS mit den Speicheranordnungen A und B verbunden.
Es sei bemerkt, dass in dem Beispiel aus Fig. 12 dieselbe Sequenz für jede Periode Ts wiederholt wird. Auf entsprechende Weise würde der Umschalter X aus Fig. 11, wenn dieser entsprechend dieser Sequenz arbeiten sollte, in einer zyklischen Art und Weise arbeiten.
Die in Fig. 12 dargestellte Sequenz ist nur als Beispiel gemeint und ist überhaupt nicht gemeint, die Erfindung zu beschränken. Der Fachmann kann viele andere Sequenzen benutzen und diese Sequenzen brauchen nicht wiederholt zu werden.
Zum Schluss sei bemerkt, dass Fig. 11 ebenfalls zusätzliche Speicheranordnungen und I/O-Zugriffskanäle enthalten könnte (und Pufferspeicher sowie nachgeschaltete Kanäle), die aktiv oder inaktiv sind. Wenn solche zusätzlichen Elemente inaktiv sind, würde die Ausführungsform nach Fig. 11 auf nahezu dieselbe Art und Weise funktionieren wie oben beschrieben. Wenn aber die zusätzlichen Elemente aktiv sind, kann der Controller derart programmiert werden, dass er den Umschalter entsprechend der oben beschriebenen Art und Weise arbeiten lässt. In den nachstehend gegebenen Klauseln werden eine Anzahl bevorzugter Ausführungsformen gegeben.

Claims

1. System zum Speichern großer Mengen von Daten und zum Schaffen eines gleichzeitigen Mehrfachzugriffs auf die Daten, wobei dieses System die nachfolgenden Elemente umfasst:

- ein Zugriffsmedium mit N Zugriffskanälen N ≥ 2;

- ein Massenspeichermedium mit M einzelnen Speicheranordnungen zum Speichern der Daten M ≥ 2;

- einen Umschalter mit festlegbaren Strecken zum Verbinden jedes der Zugriffskanäle mit jeder der Speicheranordnungen und

- eine Steuereinheit zur Steuerung des Umschalters um dafür zu sorgen, dass jeder der Zugriffskanäle mittels der Strecken in einer Periode T mit jeder der Speicheranordnungen verbunden wird.

2. System nach Anspruch 1, wobei der genannte Umschalter Q gleichzeitig festgelegte Strecken hat, die je einen anderen Kanal der genannten Zugriffskanäle mit einer anderen Anordnung der genannten Speicheranordnungen verbindet, wobei gleich dem kleineren von N und M ist, wenn diese nicht gleich sind, und gleich N, wenn sie einander gleich sind; und wobei die genannten Steuermittel dafür sorgen, dass der Umschalter die Q Strecken schaltet, die festgelegt sind, so dass in der Periode T jeder der genannten Zugriffskanäle mit jeder der genannten Speicheranordnungen verbunden wird.

3. System nach Anspruch 2, wobei jede der genannten Strecken bidirektional ist.

4. System nach Anspruch 2, wobei die genannten Steuermittel dafür sorgen, dass der Umschalter auf zyklische Weise die genannten Zugriffskanäle mit den genannten Speicheranordnungen verbindet.

5. System nach Anspruch 2, wobei die genannten Steuermittel weiterhin die Q Strecken schalten, die festgelegt sind, so dass jeder der genannten Zugriffska näle eine Periode t gleichzeitig während der Periode T mit jeder der genannten Speicheranordnungen verbunden wird.

6. System nach Anspruch 1, wobei der genannte Umschalter Z festgelegte Strecken aufweist, von denen Q der genannten Strecken gleichzeitig festgelegt werden, wobei diese Q Strecken je einen anderen Kanal der genannten Zugriffskanäle verbinden, wobei Z größer ist als Q und wobei Q der kleiner von N und M ist, wenn diese verschieden sind und N, wenn sie einander gleich sind, und wobei die genannten Steuermittel dafür sorgen, dass der genannte Umschalter die Q Strecken schalten, die unter den genannten Zugriffskanälen und den genannten Speicheranordnungen festgelegt werden, so dass in der Periode T jeder der genannten Zugriffskanäle mit jeder der genannten Speicheranordnungen verbunden wird.

7. System nach Anspruch 1, wobei der genannte Umschalter Q gleichzeitig festgelegte Strecken hat, die je einen anderen Kanal der genannten Zugriffskanäle mit einer anderen Anordnung der genannten Speicheranordnungen verbinden, wobei Q gleich dem kleineren von N und M ist, wenn sie verschieden sind und N, wenn sie einander gleich sind; und wobei die genannten Steuermittel dafür sorgen, dass der genannte Umschalter die Q Strecken schaltet, die festgelegt sind, so dass jeder der genannten Zugriffskanäle eine Periode t während der Periode T mit jeder der genannten Speicheranordnungen verbindet.

8. System nach Anspruch 1, wobei der genannte Umschalter ein Kreuzungsschalter mit N Eingängen und M Ausgängen ist, mit Verbindungsmitteln zum selektiven Verbinden der genannten Eingängen mit den genannten Ausgängen und mit Adressierungsmitteln zum Steuern der genannten Verbindungsmittel, wobei die genannten Adressierungsmittel einen Adresseingang haben, wobei die genannten Steuermittel Mittel enthalten zum Erzeugen von Adressen zum Zuführen zu dem genannten Adresseingang der genannten Adressierungsmittel um dafür zu sorgen, dass der genannte Kreuzungsmatrixschalter jeden der genannten Eingängen mit jedem der genannten Ausgängen in der Periode T verbindet.

9. System nach Anspruch 1, wobei der genannte Umschalter N 1-zu-M- Multiplexer aufweist, die je einen Eingang und M Ausgänge haben, und mit Verbindungsmitteln zum selektiven Verbinden des genannten Eingangs mit den genannten Ausgängen; und wobei die genannten Steuermittel weiterhin jedes der genannten Verbindungsmittel derart steuern, dass der genannte Eingang jedes der genannten Multiplexer mit jedem der genannten Ausgängen dieses Multiplexers während der Periode T verbunden wird.

10. System nach Anspruch 1, wobei der genannte Umschalter M 1-zu-N Multiplexer aufweist, die je einen Eingang und N Ausgänge haben, und Verbindungsmittel zum selektiven Verbinden des genannten Eingangs mit den genannten Ausgängen; und wobei die genannten Steuermittel weiterhin jedes der genannten Verbindungsmittel derart steuern, dass der genannte Eingang jedes der genannten Multiplexer mit jedem der genannten Ausgänge dieses Multiplexers während der Periode T verbunden wird.

11. System zum Speichern großer Mengen von Daten und zum Schaffen eines gleichzeitigen Mehrfachzugriffs auf die Daten, wobei dieses System die nachfolgenden Elemente umfasst:

- ein Zugriffsmedium mit N Zugriffskanälen N ≥ 2;

- einen Umschalter mit M festgelegten Strecken die je (i) einen anderen Kanal der Zugriffskanäle mit einer anderen Anordnung der Speicheranordnungen verbinden und (ii) Daten zwischen einem der Zugriffskanäle und einer der Speicheranordnungen mit einer Systembandbreite übertragen;

- N nachgeschaltete Kanäle, die je mit einem anderen Kanal der Zugriffskanäle gekoppelt sind und eine Bandbreite haben, in der wenigstens zwei der nachgeschalteten Kanäle eine Bandbreite haben, die von der Systembandbreite abweicht; und

- eine Steuereinheit zur Steuerung des Umschalters, damit dieser die Strecken unter den Zugriffskanälen und den Speicheranordnungen derart schaltet, dass jeder nachgeschaltete Kanal während einer Periode Ts eine ausreichende Menge Daten empfängt, damit die Bandbreite beibehalten wird.