DE69600327T2

DE69600327T2 - Ausgangschnittstelle für binäre Daten

Info

Publication number: DE69600327T2
Application number: DE69600327T
Authority: DE
Inventors: Stephan Klingler
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1995-03-21
Filing date: 1996-03-06
Publication date: 1998-09-24
Anticipated expiration: 2016-03-07
Also published as: FR2732132A1; EP0733975B1; FR2732132B1; JPH08292237A; US5948114A; DE69600327D1; EP0733975A1

Description

Die Erfindung betrifft eine Ausgangsschnittstelle für binäre Daten. Sie findet eine Anwendung bei der Durchprüfung eines Befehlsprogramms, das von einer Schaltung des Typs ASIC ausgeführt wird, wenn bestimmte interne Informationen, die an den zugeordneten Zugriffsanschlüssen nicht zugänglich sind, nach außen geliefert werden sollen (dies wird auch Verfolgung genannt).
Zahlreiche integrierte Schaltungen wie etwa die spezialisierten integrierten Schaltungen oder ASIC (von dem englischen Ausdruck Application Specific Integrated Circuit) enthalten eine Zentraleinheit oder einen Prozessor sowie einen Programmspeicher. Dieser Speicher ist im allgemeinen vom Typ Festwertspeicher (oder ROM). Er ist mit der Zentraleinheit über Adressen-, Daten- und Befehlsbusse verbunden und enthält ein Programm mit Befehlen, die von der Zentraleinheit ausgeführt werden.
Wenn eine solche integrierte Schaltung auf einem Siliciumchip hergestellt wird, müssen auf sie verschiedene Tests angewendet werden. Typischerweise werden zwei unterschiedliche Typen von Tests ausgeführt. Einerseits wird ihre physische Konstitution (Eigenschaften der Komponenten, der Verbindungen usw.) durch Anlegen von Stimulationssignalen überprüft. Dieser Testtyp wird in der Praxis für sämtliche hergestellten Schaltungen entweder in der Entwicklungsphase oder in der Serienproduktionsphase ausgeführt. Der Test der Hardware-Konstitution erfolgt beispielsweise durch Implementierung von Schieberegistern in den Schaltungen, wobei die Schieberegister das Einleiten von Daten in die Schaltung über eine serielle Verbindung und ihre anschließende Abtastung und dann die serielle Ausgabe der auf den internen Leitungen der Schaltung vorhandenen logischen Zustände ermöglichen. Andererseits wird ihre logische Funktion, d. h. die Weise, in der die Schaltung das im Programmspeicher enthaltene Programm ausführt, überprüft. Dieser Testtyp wird in der Entwicklungsphase ausgeführt.
Für den Programmablauftest wird unter anderem versucht zu verifizieren, daß die programmierten Befehle in der erwarteten Weise verknüpft sind. Ein verwendetes Verfahren besteht darin, das Programm durch Implementierung von Unterbrechungspunkt-Vorrichtungen (oder im Englischen "Breakpoint"-Vorrichtungen) anzuhalten, wenn bestimmte Bedingungen verifiziert werden. Dieser Testtyp ermöglicht beispielsweise die Verifikation, welche Werte sich infolge der Ausführung eines besonderen Befehls auf dem Bus für den Zugriff auf die Zentraleinheit befinden, woraufhin die Ausführung des Programms wieder aufgenommen wird. Ein Nachteil dieses Testtyps besteht darin, daß keine treue Betrachtung des endgültigen Betriebs der Schaltung möglich ist, weil dieser Betrieb gestört wird, wenn der Programmablauf angehalten wird. Daher wird häufig bevorzugt, außerdem einen Test unter wirklichen Bedingungen auszuführen, d. h. den Ablauf des Programms ohne Anhalten desselben zu beobachten, was auch Verfolgung genannt wird. Diese Beobachtung kann entweder in Echtzeit oder in unterschiedlicher Zeit ausgeführt werden.
Wenn der Ablauf des Programms in Echtzeit analysiert werden soll, wird eine Analyse mit Hilfe eines Logikanalysators ausgeführt. Die Analyse in Echtzeit erfordert, daß die Informationen direkt bei der Ausführung des Programms an die Zugriffsanschlüsse der Schaltung geliefert werden. Diese Lösung ist in der Praxis nur dann annehmbar, wenn diese Anschlüsse bei der gewöhnlichen Verwendung der Schaltung eine funktionale Nutzung besitzen und nicht spezifisch für den Test vorgesehen sind. Die Größe einer integrierten Schaltung hängt direkt von der Anzahl der Zugriffskontakte dieser Schaltung ab. Gewöhnlich wird versucht, Schaltungen zu verwirklichen, die so kompakt wie möglich sind.
Um die Beobachtung in unterschiedlicher Zeit auszuführen, werden in der Schaltung oder außerhalb derselben die sukzessiven Werte des dem Programmspeicher zugeordneten Adressenzählers gespeichert. Anschließend wird a posterion die Verknüpfung dieser Werte analysiert. Eine Lösung besteht darin, die Informationen seriell auszugeben. Dies ermöglicht die Lösung des Problems des Platzbedarfs, es hat jedoch zur Folge, daß der Ausgangsinformationsdurchsatz gering ist.
Ein Ziel der Erfindung ist, Informationen einer integrierten Schaltung, die eine verringerte Anzahl von Zugriffskontakten besitzt, mit einem verhältnismäßig hohen Durchsatz ausgeben zu können.
Somit schlägt die Erfindung eine integrierte Schaltung vor, mit Eingangsanschlüssen und Ausgangsanschlüssen für den Empfang von binären Daten oder elektrischen Signalen von außen und zum Liefern von binären Daten oder elektrischen Signalen nach außen, wobei diese Anschlüsse mit einer oder mit mehreren internen Schaltungen der integrierten Schaltung verbunden sind, und einer Ausgangsschnittstelle für die Lieferung von binären Informationen, die mit Bits in einer ganzzahligen Anzahl n codiert sind und auf n internen Leitungen der integrierten Schaltung anliegen, nach außerhalb der integrierten Schaltung, dadurch gekennzeichnet, daß die Schnittstelle Trennmittel, die von der oder von den integrierten Schaltungen, mit denen sie verbunden sind, Eingangs- und Ausgangsanschlüsse der integrierten Schaltung in einer ganzzahligen Anzahl k, k kleiner oder gleich n, isolieren, und Verbindungsmittel zum Verbinden dieser k Anschlüsse mit den n internen Leitungen der integrierten Schaltung in der Weise, daß die binären Informationen in Paketen von k Bits nach außen geliefert werden, efrthält.
Die Erfindung schlägt daher vor, Zugriffsanschlüsse zu verwenden, die nicht für die Ausgabe der Informationen vorgesehen sind, welche nach außen in Bit-Paketen transportiert werden.
Die Erfindung wird besser verständlich und weitere Besonderheiten und Vorteile werden deutlich in der folgenden Beschreibung von Ausführungsformen der Erfindung, die beispielhaft und in keiner Weise beschränkend gegeben wird und in Verbindung mit der beigefügten Zeichnung gelesen werden soll, in denen:
- Fig. 1 ein schematisches Beispiel der Schaltung zeigt, die die Erfindung enthält.
Fig. 1 zeigt eine integrierte Schaltung 1, die eine Schnittstelle gemäß der Erfindung enthält.
Herkömmlicherweise enthält die gezeigte Schaltung 1:
- zwei Anschlüsse 2 und 3 zum Empfangen eines Versorgungspotentials VCC bzw. eines Referenzpotentials GND,
- eine Zentraleinheit 5 und einen Programmspeicher 6, die über einen Adressenbus (Bezugszeichen 7), einen (nicht gezeigten) Datenbus und einen (nicht gezeigten) Steuerbus verbunden sind.
In dem gezeigten Beispiel wird angenommen, daß die Zentraleinheit 5 ein im Programmspeicher 6 gespeichertes Befehlsprogramm ausführt, wobei der Ablauf des Programms durch ein Taktsignal CLK getaktet wird, das an einem Anschluß 4 der Schaltung empfangen wird.
Es wird beispielsweise angenommen, daß die Analyse der Verknüpfung von mit ADD bezeichneten und mit einer ganzen Zahl n von Bits binär codierten Adressen auf dem Adressenbus 7 von im Speicher 6 gespeicherten Befehlen ausgeführt werden soll. Es wird angenommen, daß n = 16.
Schließlich wird angenommen, daß die Schaltung 1 außerdem eine interne Testschaltung 8 enthält, die ermöglicht, binäre Werte auf Leitungen der Schaltung 1 über den Umweg eines Schieberegisters 9, das mit der Testschaltung 8 über Leitungen 10 verbunden ist, einzuleiten und abzutasten. In dem Beispiel wird angenommen, daß die Testschaltung 8 die Norm IEEE 1149.1 ausführt und daß auf sie von außerhalb der Schaltung über den Umweg von fünf Anschlüssen 11 bis 15 zugegriffen werden kann.
Die Testschaltung 8 enthält:
- einen Dateneingang TDI (Test Data Input, mit dem Anschluß 12 verbunden), um binäre Daten seriell zu empfangen,
- einen Datenausgang TDO (Test Data Output, mit dem Anschluß 11 verbunden), um binäre Daten seriell zu liefern,
- einen Steuersignaleingang TMS (Test Mode Select, mit dem Anschluß 13 verbunden),
- einen Test-Taktsignaleingang TCK (Test Clock, mit dem Anschluß 14 verbunden),
- einen Initialisierungssignaleingang für den Empfang eines Initialisierungssignals /TRSTN (Test Reset Low), mit dem Anschluß 15 verbunden.
Für mehr Einzelheiten dieses Schaltungstyps, der dem Fachmann bekannt ist, wird beispielsweise auf das folgende Dokument verwiesen: "The Boundary Scan Handbook" von Kenneth P. Parker, Kluwer Academic Publishers, 1992.
Zum Verständnis des gezeigten Beispiels werden die folgenden Tatsachen angegeben:
- der Anschluß 11 wird als Ausgang verwendet, d. h. er wird von der internen Schaltung 8 verwendet, um Daten nach außerhalb der integrierten Schaltung 1 zu liefern,
- die Anschlüsse 12 bis 15 werden als Eingang verwendet, d. h. sie werden verwendet, um an die interne Schaltung 8 Daten oder Steuersignale von außerhalb der Schaltung 1 zu liefern,
- das Logiksignal /TRSTN repräsentiert die Nutzung (/TRSTN = 1) oder Nichtnutzung (/TRSTN = 0) der internen Schaltung 8 (gewöhnlich wird die interne Schaltung 8 nach den Tests der physischen Konstitution nicht genutzt und der Anschluß 15 wird auf Massepotential gehalten).
Die Erfindung schlägt vor, die Anschlüsse 11 bis 14 als Ausgangsanschlüsse zu verwenden, um nach außerhalb der Schaltung 1 in Paketen von k = 4 Bits die auf dem Adressenbus 7 vorhandenen Adressen zu liefern.
Daher werden die Betriebsmittel für die Emulation und für den physischen Test kombiniert. Dies ist um so nützlicher, je häufiger dieser Typ einer internen Testschaltung gewöhnlich in den integrierten Schaltungen vorhanden ist, und dies unabhängig von der spezifischen Anwendung der Schaltung. Somit schlägt der Hersteller im Rahmen der Entwicklung von ASICs im allgemeinen einen Schaltungskern vor, der eine Zentraleinheit und Betriebsmittel für den physischen Test in Form von Schieberegistern, die stets vorhanden sind, sowie eine bestimmte Anzahl von optionalen Vorrichtungen enthält, die vom Anwender in Abhängigkeit von seiner Anwendung gewählt werden. Dies hat zur Folge, daß nicht von vornherein bekannt ist, wozu die Zugriffsanschlüsse der Schaltung dienen werden, falls dies nicht beispielsweise für die Versorgungsanschlüsse und vor allem für die für die Schaltungskonstitutionstests verwendeten Anschlüsse sicher ist. Außerdem werden die internen Schaltungen für den physischen Test nicht mehr verwendet, sobald die Konstitutionstests ausgeführt sind, weiterhin wird auf ihre Zugriffsanschlüsse nicht mehr zugegriffen. Die Erfindung schlägt vor, die Übertragung pro Paket mit einem in der Schaltung stets vorhandenen Betriebsmittel zu kombinieren, das in der Praxis nicht benutzt wird. Durch eine doppelte Nutzung der einer gegebenen Nutzung vorbehaltenen Anschlüsse können die Kosten in bezug auf die Anzahl der Anschlüsse stets reduziert werden, wobei die Informationen dennoch mit einem annehmbaren Takt ausgegeben werden können.
Nun wird die Ausgangsschnittstelle für die Adressen ADD beschrieben.
Die Schnittstelle enthält Mittel zum Speichern von auszugebenden Informationen (Adressen ADD). Diese Speichermittel sind in dem Maß notwendig, in dem die Anzahl der verwendeten Anschlüsse kleiner als die Anzahl der Codierungsbits der Informationen ist. Wenn in der Praxis Anschlüsse für den Zugriff auf eine Testschaltung durch Schieberegister verwendet werden, ist dies stets der Fall, weil der Zugriff auf solche Schaltungen hauptsäch lich durch eine serielle Verbindung verwirklicht wird.
In dem Beispiel enthalten die Speichermittel ein Register 16, das aus vier Unterregistern 17, 18, 19 und 20 mit vier Bits gebildet ist. Das Register 16 besitzt einen parallelen Eingang, der an den Adressenbus 7 angeschlossen ist und aus sechzehn Drähten gebildet ist. Für eine mit sechzehn Bits codierte Adresse ADD, die auf den Bus 7 vorhanden ist, wird diese Adresse in Form von vier Paketen aus vier Bits gespeichert, wobei jedes der Unterregister 17 bis 20 die Speicherung eines der Pakete ermöglicht. Jedes der Unterregister 17 bis 20 besitzt einen parallelen Ausgang, der ermöglicht, seinen Inhalt zu liefern. Jeder Unterregisterausgang enthält daher vier Drähte.
Die Ausgänge der Unterregister 17 bis 20 sind mit einem Multiplexer 21 mit vier parallelen Eingängen und einem parallelen Ausgang verbunden, derart, daß am Ausgang des Multiplexers 21 nacheinander die Inhalte der vier Unterregister 17 bis 20 vorliegen. Am Ausgang des Multiplexers 21 sind daher vier Bits vorhanden, die einem Paket einer Adresse ADD entsprechen. Der parallele Ausgang ist aus vier Ausgängen gebildet, wovon jeder ein Bit jedes Pakets von Bits liefert. Die Auswahl des mit dem Ausgang verbundenen Eingangs erfolgt über Steuersignale SEL, die von einem Zähler 29 empfangen werden.
Die Schnittstelle enthält außerdem Mittel für den Anschluß des Ausgangs des Multiplexers 21 an Anschlüsse 11 bis 14. Diese Anschlußmittel enthalten einen Multiplexer 22 sowie drei Dreizustands-Pufferschaltungen 23, 24 und 25.
Der Multiplexer 22 besitzt einen Eingang, der mit einem Ausgang des Multiplexers 21 verbunden ist. Er besitzt einen weiteren Eingang, der mit dem Ausgang TDO der Testschaltung 8 verbunden ist. Er besitzt einen Ausgang, der mit dem Anschluß 11 verbunden ist. Somit ermöglicht er die wahlweise Verbindung des Anschlusses 11 mit dem Ausgang TDO oder mit einem der Ausgänge des Multiplexers 21.
Die drei Dreizustands-Pufferschaltungen 23, 24 und 25 enthalten jeweils einen Eingang und einen Ausgang, die mit einem der drei weiteren Ausgänge des Multiplexers 21 bzw. mit den Anschlüssen 12, 13 und 14 verbunden sind. Somit können die am Ausgang des Multiplexers 21 vorhandenen Daten parallel an die Anschlüsse 11 bis 14 geliefert werden.
Die Schnittstelle enthält Trennmittel zum Trennen der Anschlüsse 11 bis 14 von den Eingängen TDI, TMS und TCK und vom Ausgang TDO der Testschaltung 8. Diese Trennmittel enthalten einerseits den Multiplexer 22 (der die Trennung des Ausgangs TDO vom Anschluß 11 ermöglicht) und drei Dreizustands-Pufferschaltungen 26, 27 und 28, die die Trennung der Anschlüsse 12, 13 bzw. 14 von den Eingängen TDI, TMS bzw. TCK ermöglichen.
Schließlich enthält die Schnittstelle Steuermittel. Diese Steuermittel enthalten in dem gezeigten Beispiel einen Zähler 29. Vorteilhaft wird ein 2-Bit-Zähler gewählt, der durch das Taktsignal CLK getaktet wird und bei jeder Flanke des Taktsignals CLK den Zustand ändert. Dieser Zähler 29 zählt in zwei Perioden des Taktsignals CLK von 00 bis 11 (binär), wenn er ein Logiksteuersignal OUT in einem gegebenen Zustand (im gezeigten Beispiel im hohen Zustand) empfängt. Somit können während einer Zeit, die gleich zwei Perioden des Taktsignals CLK ist, nacheinander die Ausgänge des Multiplexers 21 mit den vier Eingängen verbunden werden.
Dieses Signal OUT wird von einem UND-Gatter 30 erzeugt, das einen Eingang, der mit dem Anschluß 15 über einen Inverter 31 verbunden ist (und daher das Signal TRSTN empfängt), sowie einen Eingang besitzt, der ein Logiksteuersignal TRACE empfängt. Wenn daher TRACE und TRSTN im hohen Zustand sind, besitzt das Signal OUT den hohen Zustand. Das Signal OUT wird an den Multiplexer 22 und an die Pufferschaltungen 23, 24 und 25 geliefert. Das komplementäre Signal /OUT (das über den Inverter 32 erzeugt wird) wird an die Pufferschaltungen 26, 27 und 28 geliefert. Es wird hier angenommen, daß die Pufferschaltungen 23, 24 und 25 für OUT = 1 transparent sind (Eingang mit dem Ausgang verbunden) und daß die Pufferschaltungen 26, 27 und 28 für OUT = 0 transparent sind.
Das Steuersignal TRACE wird von außerhalb der Schaltung 1 oder intern (z. B. von der Zentraleinheit 5) geliefert, um anzugeben, daß Informationen der Schaltung 1 über die Anschlüsse 11 bis 14 ausgegeben werden sollen. Es wird angemerkt, daß das Signal OUT durch das Signal TRSTN ersetzt werden könnte, was dazu führen würde, daß die Anschlüsse 11 bis 14 automatisch mit dem Multiplexer verbunden würden, wenn die interne Schaltung 8 nicht verwendet wird. Dies würde dazu führen, daß die Norm IEEE 1149.1, die die Rolle der Anschlüsse 11 bis 14 als Eingang oder als Ausgang definiert, nicht mehr eingehalten würde. Dies könnte Konsequenzen haben, wenn Tests der physischen Konstitution parallel an mehreren Schaltungen ausgeführt würden, die über diese Anschlüsse verbunden sind. Andererseits kann das Taktsignal TCK nicht angehalten werden, wenn /TRSTN = 0.
Der Vorteil der Verwendung eines Steuersignals TRACE besteht darin, daß das Vorhandensein der Ausgangsschnittstelle für jeden Anwender transparent ist, der sich darauf beschränkt, die Anschlüsse 11 bis 14 ausschließlich für die Nutzung der Schaltung 8 zu verwenden. Das Steuersignal TRACE wird durch Voreinstellung auf den niedrigen logischen Pegel eingestellt, was die Einhaltung der Norm IEEE 1149.1 durch die Schaltung 1 zur Folge hat.
Vorteilhaft werden Dreizustands-Pufferschaltungen 26, 27 und 28 mit Rückstellung des Ausgangs auf ein festes Potential bei vom Ausgang getrenntem Eingang verwendet. Mit anderen Worten, die Eingänge TDI, TMS und TCK der Schaltung 8 werden auffesten Potentialen gehalten, wenn sie von den Anschlüssen 12 bis 14 getrennt werden. Einerseits ermöglicht dies die Beseitigung eines erhöhten Verbrauchs aufgrund des Vorhandenseins schwebender Knoten (typischerweise die Eingänge zu den Steuergattern von Transistoren). Andererseits bleibt bei Festlegung von TMS auf hohes Potential (VCC) ein logischer Zustand zur Testinitialisierung erhalten (Test Logic Reset), der dem Zustand der Nichtverwendung der Schaltung 8 entspricht. Was die Eingänge TDI und TCK betrifft, können sie wahlweise auf hohem Potential oder auf niedrigem Potential gehalten werden.
Vorteilhaft wird ein sogenanntes Pingpong-Laden des Registers 16 ausgeführt, d. h., daß nicht gleichzeitig sämtliche Unterregister 17 bis 20 geladen werden. Wenn nämlich sämtliche Unterregister gleichzeitig geladen würden, würde dies dazu führen, daß die Zustände der Ausgänge des Multiplexers 21 in Abhängigkeit von den Werten modifiziert würden, die in das Unterregister geladen werden, das zum Zeitpunkt des Ladens mit diesen Ausgängen verbunden ist (in der Praxis handelt es sich um Unterregister, die das letzte auszugebende Paket enthalten). Es kann in Betracht gezogen werden, das Laden in die Unterregister (über ein Logiksteuersignal STORE) nur nach einer bestimmten Verbindungsverzögerung zwischen den Ausgängen des Multiplexers 21 und dem Unterregister, das mit diesen Ausgängen zum Zeitpunkt des Ladens verbunden ist, zuzulassen. Dies hätte zur Folge, daß die Steuermittel modifiziert werden, um den Zähler 29 periodisch in einem gegebenen Zustand zu halten. Dadurch würde der Informätionsausgangsdurchsatz verlangsamt.
In der Erfindung wird das Laden wenigstens desjenigen Unterregisters verzögert, das das letzte auszugebende Paket enthält, wobei dieses Laden beispielsweise bei der Ausgabe des ersten Pakets der folgenden Adresse ADD erfolgt. Es können auch beispielsweise die Unterregister 17 und 18 geladen werden, während die zwei Unterregister 19 und 20 mit den Ausgängen des Multiplexers 21 verbunden sind, und die Unterregister 19 und 21 können geladen werden, während die Unterregister 17 und 18 mit den Ausgängen des Multiplexers verbunden sind. Hierzu ist es ausreichend, das Anlegen des das Laden der Unterregister 17 bis 20 validierenden Steuersignals (in Fig. 1 mit STORE bezeichnet) an die Unterregister 19 und 20 zu verzögern. Hierzu ist es ausreichend, den Zustandswechsel des Signals STORE mittels einer Verzögerungskippschaltung zu bewerkstelligen. Somit sieht die Erfindung einen regulären Ausgang für die Pakete vor, der zeitlich optimiert ist.
Es wird angemerkt, daß in der Norm IEEE 1149.1 die Möglichkeit vorgesehen ist, nur vier Anschlüsse zu verwenden, wobei die Reinitialisierung durch Verwenden der TMS und TCK liefernden Anschlüsse gesteuert wird. Dies ermöglicht die Reduzierung der Anzahl der Anschlüsse einer Einheit. Die Erfindung ist in dieser Konfiguration anwendbar, es können jedoch nur die mit TDI und TDO verbundenen Anschlüsse verwendet werden, um die Bits auszugeben. Daher wird der Ausgangsdurchsatz im Verhältnis zu dem in Fig. 1 gezeigten Beispiel durch 2 dividiert. Dieser Durchsatz bleibt dennoch doppelt so groß wie der Durchsatz eines seriellen Ausgangs.
Obwohl die Erfindung mit Bezug auf ein bevorzugtes Ausführungsbeispiel beschrieben worden ist, können selbstverständlich verschiedene Varianten ausgeführt werden, ohne den Rahmen der Erfindung zu verlassen. So ist klar, daß die Anschlüsse 11 bis 14 nicht notwendig mit einer internen Testschaltung und mit einem Adressenbus verbunden sind. Es könnte sich auch um eine interne Testschaltung gemäß einer Norm handeln, die von der IEEE 1149.1 verschieden ist. Andererseits können die Größe und die Anzahl der Unterregister in Abhängigkeit von n und von k angepaßt werden. Die Anzahl n ist nicht notwendig ein Vielfaches von k, wobei es in diesem Fall ausreicht, die Werte des letzten Unterregisters zu vervollständigen, indem diese nicht verwendeten Eingänge mit festen Potentialen verdrahtet werden. Es könnte auch k = n gelten, wobei in diesem Fall Mittel zum Speichern der Informationen weggelassen werden können.

Claims

1. Integrierte Schaltung (1), mit:

- Eingangsanschlüssen (12, 13, 14, 15) und Ausgangsanschlüssen (11) für den Empfang von binären Daten oder elektrischen Signalen von außen und zum Liefern von binären Daten oder elektrischen Signalen nach außen, wobei diese Anschlüsse mit einer oder mit mehreren internen Schaltungen (8) der integrierten Schaltung (1) verbunden sind, und

- einer Ausgangsschnittstelle für die Lieferung von binären Informationen (ADD), die mit Bits in einer ganzzahligen Anzahl n codiert sind und auf n internen Leitungen (7) der integrierten Schaltung anliegen, nach außerhalb der integrierten Schaltung,

dadurch gekennzeichnet, daß die Schnittstelle Trennmittel (22, 26, 27, 28), die von der oder von den integrierten Schaltungen (8), mit denen sie verbunden sind, Eingangs- und Ausgangsanschlüsse (11, 12, 13, 14) der integrierten Schaltung (1) in einer ganzzahligen Anzahl k, k kleiner oder gleich n, isolieren, und Verbindungsmittel (21, 22, 23, 24, 25) zum Verbinden dieser k Anschlüsse mit den n internen Leitungen (7) der integrierten Schaltung (1) in der Weise, daß die binären Informationen in Paketen von k Bits nach außen geliefert werden, enthält.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Trennmittel (22, 26, 27, 28) einen oder mehrere Dreizustandspuffer (26, 27, 28) zum Isolieren der Eingangsanschlüsse (12, 13, 14) der internen Schaltung (8) sowie einen oder mehrere Multiplexer (22) zum Isolieren der Ausgangsanschlüsse (11) der internen Schaltungen (8) enthalten.

3. Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß dann, wenn n größer als k ist, die Ausgangsschnittstelle Speichermittel (16) zum Speichern von Paketen von k Bits der n Bits der auszugebenden binären Informationen (ADD) und Multiplexermittel (21) zum Verbinden der k Ausgangsanschlüsse (11, 12, 13, 14) mit den Speichermitteln enthält, um nacheinander die Pakete von k Bits auszugeben.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Speichermittel aus Registern (17, 18, 19, 20) aus k Bits aufgebaut sind.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Speicherung in wenigstens einem der Register verzögert wird, wobei der Inhalt dieses Registers während der Speicherung in den anderen Registern nach außen geliefert wird.

6. Schaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Multiplexermittel (21) durch einen binären Zähler (29) gesteuert werden, der bei jeder Anstiegsflanke eines Taktsignals (CLK), das den Betrieb der integrierten Schaltung (1) taktet, inkrementiert wird.

7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine interne Schaltung (8) verwendet wird, die eine interne Prüfschaltung (8) der integrierten Schaltung (1) ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß k Anschlüsse verwendet werden, die gemäß der Norm IEEE 1149.1 mit der internen Prüfschaltung (8) verbunden sind.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß:

die interne Prüfschaltung (8) einen Dateneingang (TDI), einen Datenausgang (TDO), einen Steuersignaleingang (TMS), einen Prüf-Taktsignaleingang (TCK) und einen Initialisierungssignaleingang für den Empfang eines Intitialisierungssignals (/TRSTN), die mit den Anschlüssen der integrierten Schaltung verbunden sind, enthält,

wobei die k Ausgangsanschlüsse für binäre Informationen, k kleiner oder gleich 4, aus den Anschlüssen gewählt sind, die mit dem Dateneingang, dem Datenausgang, dem Steuersignaleingang und dem Prüf-Taktsignaleingang verbunden sind, und

wobei die Trenn- und Verbindungsmittel das Prüf- Initialisierungssignal (/TRSTN) empfangen, so daß die k Anschlüsse in Abhängigkeit vom Zustand dieses Signals entweder an die Eingänge und an den Ausgang der internen Prüfschaltung (8) oder an die n internen Leitungen (7) angeschlossen werden.