DE69522362T2

DE69522362T2 - System zur Zeitbasis-Umsetzung

Info

Publication number: DE69522362T2
Application number: DE69522362T
Authority: DE
Inventors: Kazuo Konishi; Hideyuki Naka; Kazuyuki Ooishi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-04-27
Filing date: 1995-04-27
Publication date: 2002-02-07
Anticipated expiration: 2015-04-28
Also published as: JPH07298206A; KR950030716A; KR100204432B1; CA2148033A1; DE69522362D1; JP3556267B2; CA2148033C; US5648820A; EP0680210A1; EP0680210B1

Description

Die Erfindung betrifft allgemein Zeitbasis-Umsetzsysteme, die sich für den Einsatz in Fernsehempfängern, Informationsübermittlungsvorrichtungen usw. eignen. Die Erfindung betrifft insbesondere einen Zeitbasisumsetzer, z. B. einen Zeitbasiskomprimierer, einen Zeitbasisexpandierer usw. und ihre Anwendungen. Derartige Zeitbasis-Umsetzsysteme sind beispielsweise in US-A-4,691,248 oder in IEEE Transactions an Consumer EleCtronics, Vol. 38, no 3, 08/92, New York, US, p. 303-311, beschrieben.
Fig. 19 zeigt ein Beispiel eines Zeitbasiskomprimierers in herkömmlichen Zeitbasis-Umsetzsystemen. Dieses Beispiel des Zeitbasiskomprimierers ist so aufgebaut, dass es die Zeitbasis des Eingangssignals und des Ausgangssignals dadurch komprimiert, dass es die Signaldaten, die in einen Speicher geschrieben werden, durch ein Digitalfilter als Kompressionsmittel ausdünnt und das Signal liest. Beim Zeitbasiskomprimierer mit dieser Anordnung wird das Kompressionsverhältnis der Zeitbasis durch das Ausdünnungsverhältnis für die Ausdünnungsdaten bestimmt, die in einen Speicher geschrieben werden.
Die eingegebenen Analogsignale werden in einem A/D- Umsetzer 191 in Digitalsignale umgesetzt, die abhängig von der Taktfrequenz eine vorgeschriebene Abtastperiode haben. Ein Taktsignalgenerator 192 erzeugt das Taktsignal als Takt mit einer vorgeschriebenen Periode. Ein Digitalfilter 193 dünnt die umgesetzten Digitalsignaldaten abhängig von der Zeitbasis aus, damit man ein gefordertes Kompressionsverhältnis erhält, beispielsweise eine Kompression der Daten mit dem Faktor 3/4. Als Digitalfilter 193 setzt man häufig ein nichtrekursives Filter ein. Für den Ausdünnvorgang muss man die Filterkoeffizienten geeignet bestimmen, um kontinuierlich abhängig von der Zeitbasis aus vier verschiedenen Signaldaten drei Signaldaten zu entnehmen. Fig. 20 zeigt Beispiele für die Filterkoeffizienten.
Die abhängig von der Zeitbasis ausgedünnten Signaldaten werden in einen Speicher 194 geschrieben. Die geschriebenen Signaldaten werden in der gleichen Periode mit einer vorgeschriebenen Abtastdauer abhängig von der Taktfrequenz des Taktgenerators 192 ausgelesen. Ein D/A-Umsetzer 195 setzt die gelesenen digitalen Signaldaten in Analogsignale um. Die umgesetzten Analogsignale sind komprimierte Daten, da die Zeitbasis der eingegebenen Analogsignale mit dem Faktor 3/4 komprimiert ist. Damit ist die Zeitbasis komprimiert.
In einem derartigen Zeitbasiskomprimierer dient das Digitalfilter 193 zum Ausdünnen und damit zum Komprimieren der Zeitbasis. Ein Filter, das Digitalschaltungen enthält, ist normalerweise umfangreich und hat einen komplizierten Schaltungsaufbau; es stellt oft einen Engpass beim Entwurf eines Systems dar. Verwendet man wenig umfangreiche Schaltungen, so wird es schwierig, die gewünschte Leistung zu erzielen.
Bei einem solchen herkömmlichen Zeitbasis-Umsetzsystem verwendet man für den Zeitbasis-Ausdünnvorgang nichtrekursive Filter. Dadurch entsteht das Problem, dass die Schaltung groß und die Schaltungsanordnung kompliziert wird. Versucht man bei dieser Anordnung, die Schaltungsgröße klein zu halten, so wird es schwierig, die gewünschte Leistung zu erzielen.
Fig. 21 zeigt ein weiteres Beispiel eines herkömmlichen Zeitbasiskomprimierers, der die beschriebenen Probleme lösen soll. Dieser Zeitbasiskomprimierer ist so aufgebaut, dass er die Zeitbasiskompression dadurch erzielt, dass die Speicher- Schreibtaktfrequenz und die Lesetaktfrequenz verschieden sind, wodurch die Zeitbasen der Eingangs- und Ausgangssignale komprimiert werden.
In einem derart aufgebauten Zeitbasiskomprimierer erzeugt man den Lesetakt durch Multiplizieren aus dem Schreibtakt.
Das Zeitbasis-Kompressionsverhältnis liegt damit über das Multiplikationsverhältnis fest.
Analoge Eingangssignale werden abhängig von der Schreibtaktfrequenz in Digitalsignale mit vorgeschriebener Abtastperiode umgesetzt. Ein Taktgenerator 212 erzeugt diesen Schreibtakt als Takt mit einer vorgeschriebenen Periode. Die umgesetzten Digitalsignale werden abhängig vom Schreibtakt in einen Speicher 213 geschrieben.
Den Lesetakt erzeugt man, indem man den im Taktgenerator 212 erzeugten Schreibtakt im Multiplizierer 214 mit dem Faktor 4/3 multipliziert. Der Multipliziervorgang erfolgt beispielsweise mit Hilfe einer PLL. Die mit dem Schreibtakt in den Speicher geschriebenen Signaldaten werden mit dem Lesetakt ausgelesen. Ein D/A-Umsetzer 215 setzt die gelesenen digitalen Signaldaten in Analogsignale um. Die umgesetzten Analogsignale am Ausgang haben sich in Daten verwandelt, die man durch das Komprimieren der Zeitbasis der eingegebenen Analogsignale mit dem Faktor 3/4 mit Hilfe der beschriebenen Signalverarbeitung erhält. Auf diese Weise erfolgt die Zeitbasiskompression.
Bei diesem Zeitbasiskomprimierer benötigt man kein Zeitbasisausdünnungs-Digitalfilter zur Zeitbasiskompression. Der Schaltungsaufbau ist damit einfach, und es wird leichter als bei der herkömmlichen Einrichtung, ein System zu entwerfen. Die Zeitbasis wird jedoch abhängig von einem Multiplikationsfaktor des Schreibtakts für den Speicher 213 komprimiert. Damit tritt die Schwierigkeit auf, dass die Lesetaktfrequenz um ein Mehrfaches des Kompressionsverhältnisses zunimmt. Da der Lesetakt bei zunehmendem Kompressionsverhältnis mit dem Kompressionsverhältnis schneller wird, überschreiten die Zugriffsgeschwindigkeit des Speichers 213 oder die Betriebsgeschwindigkeit des D/A-Umsetzers 215 leicht ihre Obergrenzen. Damit wird es schwierig, das Zeitbasis-Umsetzsystem zu entwerfen.
Die Probleme, die beim Zeitbasiskomprimierer in Fig. 19 auftreten, kann man also wie beschrieben auch mit einem herkömmlichen Zeitbasiskomprimierer lösen. Es treten dann jedoch weitere Schwierigkeiten auf; es wird nämlich problematisch, einen Zeitbasiskomprimierer zu entwerfen, da die Lesetaktfrequenz zu hoch wird und ebenso die Zugriffsgeschwindigkeit des Speichers oder die Betriebsgeschwindigkeit des D/A-Umsetzers ihren zulässigen Bereich überschreitet, falls man ein großes Kompressionsverhältnis verwendet, weil die Zeitbasiskomprimierung durch einen veränderten Lesetakt des Speichers erfolgt.
Beim herkömmlichen Zeitbasis-Umsetzsystem tritt zusätzlich die Schwierigkeit auf, dass bei Schwankungen um einen Takt zwischen dem Schreibtakt und dem Lesetakt ein Videobild nicht mehr mit befriedigender Qualität reproduzierbar ist, falls im System der Lesetakt gegen den Schreibtakt schwankt.
Wie beschrieben treten bei herkömmlichen Zeitbasis- Umsetzsystemen die Schwierigkeiten auf, dass der Einsatz eines Zeitbasis-Ausdünnungsfilters die Schaltung groß und kompliziert macht. Damit ist es schwierig, mit einer kleinen Schaltung eine gewünschte Leistung zu erhalten. In einem Zeitbasis- Umsetzsystem ohne Filter wird der Systementwurf schwierig, und die Lesetaktfrequenz wächst bei großem Kompressionsverhältnis stark an, da die Zeitbasis durch Verändern des Lesetakts gegenüber dem Schreibtakt für den Speicher komprimiert wird. Zudem treten Schwankungen um einen Takt zwischen dem Schreibtakt und dem Lesetakt auf, falls sie unterschiedliche Frequenzen haben, so dass ein Videobild nicht mehr mit befriedigender Qualität reproduzierbar ist.
Es ist Aufgabe der Erfindung, ein Zeitbasis-Umsetzsystem bereitzustellen, mit dem man ein zufriedenstellendes Videobild erhalten kann, und zwar so, dass auch dann keine Schwankungen um einen Takt entstehen, wenn die Lesetaktfrequenz und die Schreibtaktfrequenz voneinander abweichen.
Die Aufgabe wird von einer Zeitbasis-Umsetzschaltung gemäß den Ansprüchen erfüllt.
Das System erzeugt einen Lesetakt und einen Schreibtakt abhängig vom Horizontalsynchronisiersignal und wandelt ein breites Bildseitenverhältnis um, wobei die Lesetaktfrequenz konstant bleibt und die Schreibtaktfrequenz verändert wird. Das System verwendet ein Filterauswahlsignal entsprechend dem Kompressionsverhältnis und wählt ein Filter mit dem bestmöglichen Frequenzband für das System abhängig von der Veränderung in der Schreibabtastfrequenz.
Im VCO-System (VCO = Voltage C ontrolled Oscillator, spannungsgesteuerter Oszillator) arbeitet ein Schreibtakterzeugungs-VCO abhängig von einem Takt, den ein Lesetakterzeugungs-VCO erzeugt. Ein Lesetiming-Erzeugungszähler, der von einem Lesetakt betätigt wird, und ein Schreibtiming- Erzeugungszähler, der von einem Schreibtakt betätigt wird, werden von einem Rücksetzsignal zurückgesetzt, das der Lesetakt oder der Schreibtakt in jeder Zeile erzeugt (beispielsweise 1824-mal die Dauer einer Lesetaktperiode), und zwar aufgrund einer Differenz zwischen der Lesetaktfrequenz und der Schreibtaktfrequenz.
Ein Frequenzteiler, der das VCO-Ausgangssignal zum Erzeugen eines Schreibtakts in ein Signal zum Phasenvergleich mit einem Lesetakt umsetzt, ist mit einem Steuersignaleingang ausgestattet, der von außen angesteuert werden kann. Sein Frequenzteilungsverhältnis ist gemäß einem externen Steuersignal veränderbar, das von außen zugeführt wird.
Baut man das System wie beschrieben auf, so wird die Zeitbasis durch Verändern eines Schreibtakts abhängig vom Lesetakt eines Speichers umgesetzt. Man kann die Schaltung auch bei großem Kompressionsverhältnis klein halten, die Lesetaktfrequenz bleibt konstant, und man erzielt leicht ein großes Kompressionsverhältnis.
Ist die Schreibfrequenz hoch, so wählt man ein breitbandiges Filter; ist sie gering, so wählt man ein schmalbandiges Filter, um Überlappungsfehler zu verhindern. Da entsprechend dem Kompressionsverhältnis das bestmögliche Filter gewählt wird, kann man immer ein wiedergegebenes Videobild mit hoher Qualität erhalten.
Durch das Festlegen der 0-Adresse eines Zählers für jede Zeile kann man eine Schwankung um einen Takt zwischen dem Lesetakt und dem Schreibtakt vermeiden, und es gelingt ein zufriedenstellender Umsetzvorgang beim Umwandeln des Seitenverhältnisses usw.
Fachleute können der folgenden Beschreibung und den anliegenden Zeichnungen, die hiermit eingeschlossen sind und einen Bestandteil der Patentschrift bilden, weitere Aufgaben und Vorzüge entnehmen.
Zum besseren Verständnis der Erfindung und vieler ihrer Vorteile wird nun beispielhaft Bezug auf die anliegenden Zeichnungen genommen.
Es zeigt:
Fig. 1 einen Schaltplan zum Erklären einer Ausführungsform der Erfindung;
Fig. 2 einen Systemplan zum Erklären einer ersten Ausführungsform der Erfindung;
Fig. 3 einen Schaltplan einer PLL-Schaltung, die zum Umsetzen der Ausführungsform der Erfindung verwendet wird;
Fig. 4 einen Schaltplan einer weiteren PLL-Schaltung, die zum Umsetzen der Ausführungsform der Erfindung verwendet wird;
Fig. 5 einen Systemplan zum Erklären eines Beispiels, bei dem das System in Fig. 2 in einem Fernsehempfänger eingesetzt wird;
Fig. 6 einen Schaltplan zum Erklären einer zweiten Ausführungsform der Erfindung;
Fig. 7 einen Schaltplan zum Erklären einer dritten Ausführungsform der Erfindung;
Fig. 8 einen Systemplan, bei dem die Ausführungsform der Erfindung in einem Fernsehempfänger eingesetzt wird;
Fig. 9 einen Schaltplan zum Erklären einer vierten Ausführungsform der Erfindung;
Fig. 10 Kennlinien zum Erklären der Eigenschaften der in Fig. 9 verwendeten Vorfilter;
Fig. 11 einen Schaltplan mit digitalen Vorfiltern in der Ausführungsform in Fig. 9;
Fig. 12 einen Schaltplan zum Erklären eines in der Erfindung verwendeten nichtrekursiven Filters;
Fig. 13 ein Blockdiagramm zum Erzeugen eines VCO, der in der Ausführungsform der Erfindung eingesetzt wird;
Fig. 14 eine zeitabhängige Darstellung zum Erklären der Arbeitsweise des VCO in Fig. 13;
Fig. 15 einen Schaltplan zum Erklären der Mittel, mit denen man Fehlfunktionen der Ausführungsform in Fig. 13 behebt;
Fig. 16 ein Blockdiagramm zum Erklären einer fünften Ausführungsform der Erfindung;
Fig. 17 eine erläuternde Skizze zum Erklären der auf einem Fernsehbildschirm dargestellten Bilder, die man mit der Erfindung erhält;
Fig. 18 ein Blockdiagramm zum Erklären einer Abwandlung der Ausführungsform in Fig. 16;
Fig. 19 ein Blockdiagramm zum Erklären des Zeitbasiskomprimierers eines herkömmlichen Fernsehempfängers;
Fig. 20 eine erläuternde Skizze zum Erklären der Arbeitsweise eines herkömmlichen Ausdünnungsfilters; und
Fig. 21 ein Blockdiagramm zum Erklären des Zeitbasiskomprimierers eines herkömmlichen Fernsehempfängers.
Anhand von Fig. 1 bis 5 wird nun eine erste Ausführungsform des erfindungsgemäßen Zeitbasis-Umsetzsystems ausführlich beschrieben. Fig. 1 stellt ein System zum Erklären einer Ausführungsform der Erfindung dar. Zum Komprimieren der Zeitbasis eines Eingangs- und Ausgangssignals ist dieser Zeitbasiskomprimierer so aufgebaut, dass er eine Zeitbasiskompression dadurch ausführt, dass er die Schreibtaktfrequenz in einen Speicher und die Lesetaktfrequenz aus einem Speicher gegeneinander verändert. Im Zeitbasiskomprimierer wird ein Lesetakt durch Teilen eines Schreibtakts erzeugt. Das Kompressionsverhältnis der Zeitbasis ist durch das Festlegen eines Frequenzteilungsverhältnisses für den Lesetakt bestimmt.
Ein am Eingangsanschluss 1 eingegebenes Analogsignal wird von einem A/D-Umsetzer 2 mit einer vorgeschriebenen Abtastperiode abhängig von einer Schreibtaktfrequenz in ein Digitalsignal umgesetzt. Der Schreibtakt entsteht durch das Teilen eines Lesetakts in einem Frequenzteiler 3 mit einem vorbestimmten Frequenzteilungsverhältnis, beispielsweise einem Frequenzteiler mit dem Faktor 3/4. Diese Frequenzteilung erfolgt beispielsweise mit Hilfe eines programmierbaren Frequenzteilers. Die umgesetzten Digitalsignale werden abhängig vom Schreibtakt in einen Speicher 4 geschrieben.
Ein Taktgenerator 5 erzeugt einen Lesetakt. Die abhängig vom Schreibtakt in den Speicher geschriebenen Signaldaten werden mit dem Lesetakt ausgelesen. Ein D/A-Umsetzer 6 setzt die gelesenen digitalen Signaldaten in Analogsignale um. Die umgesetzten Analogausgangssignale werden am Ausgangsanschluss 7 als die Analogeingangssignal-Daten mit um den Faktor 3/4 komprimierter Zeitbasis herausgeführt. Die Zeitbasiskompression kann man mit dem beschriebenen Verfahren erreichen.
In dieser Ausführungsform der Zeitbasiskompression wird kein Digitalfilter zum Ausdünnen der Zeitbasis eingesetzt. Damit wird der Schaltungsaufbau einfach, und es ist leicht, die Schaltung des Zeitbasis-Umsetzsystems zu entwerfen. Da die Zeitbasis dadurch komprimiert wird, dass ein Lesetakt mit einem Frequenzteilungsverhältnis geteilt wird, das anhand des Lesetakts des Speichers 4 bestimmt wird, hat diese Schaltung das Merkmal, dass die Schreibtaktfrequenz um ein Vielfaches des Kompressionsverhältnisses verringert wird.
Damit nimmt auch bei einem großen Kompressionsverhältnis der Lesetakt abhängig vom Kompressionsverhältnis nicht zu, sondern der Schreibtakt wird entsprechend geringer. Daher kann man dieses System leicht entwerfen, ohne dass man an Grenzen der Zugriffsgeschwindigkeit des Speichers 4 und der Arbeitsgeschwindigkeit des D/A-Umsetzers 6 stößt.
Fig. 2 zeigt eine Skizze des Schaltungsaufbaus. Der Zeitbasiskomprimierer dieser Ausführungsform ist so aufgebaut, dass er die Zeitbasiskompression durch ein Verändern der Speicher-Schreibtaktfrequenz gegenüber der Lesetaktfrequenz erreicht und dadurch die Zeitbasis der Eingangs- und Ausgangssignale komprimiert. Diese Ausführungsform unterscheidet sich von der Ausführungsform in Fig. 1 dadurch, dass ein Dual-Port-Speicher 41 verwendet wird.
Im Zeitbasiskomprimierer mit der obigen Anordnung wird ein Schreibtakt durch Teilen eines Lesetakts erzeugt. Das Zeitbasis-Kompressionsverhältnis bestimmt sich durch die Festlegung eines Frequenzteilungsverhältnisses für den Lesetakt.
Der A/D-Umsetzer 2 setzt abhängig von der Schreibtaktfrequenz eingegebene Analogsignale in Digitalsignale mit einer vorgeschriebenen Abtastperiode um. Dieser Schreibtakt entsteht durch Teilen eines Lesetakts in einer Frequenzteilerschaltung 3 mit einem vorgeschriebenen Teilungsverhältnis, beispielsweise den Faktor 3/4.
Fig. 3 und 4 dienen beide dem Erklären der Schaltpläne des Frequenzteilers 3 und des Lesetaktgenerators 5 in der PLL-Anordnung, die in Fig. 1 und 2 verwendet wird. In Fig. 3 erzeugt ein VCO 31 einen Schreibtakt. Nach dem Teilen des Schreibtakts im Faktor-4/3-Frequenzteiler 32 wird er in einen Phasenkomparator 33 eingegeben. In den Phasenkomparator 33 wird auch ein Lesetakt eingegeben. Das Ausgangssignal des Phasenkomparators 33 dient als Steuerspannung des VCO 31.
Damit ist eine PLL-Schaltung aufgebaut. Ferner wird ein Lesetakt in einer PLL-Schaltung erzeugt, die aus dem Frequenzteiler 34, einem Komparator 35 und einem VCO 36 besteht, um das 1820fache eines Fernseh-Horizontalsynchronisiertimings zu erzielen, d. h. 8-mal fsc.
In Fig. 4 wird ein Schreibtakt in einem VCO 41 erzeugt. Nach dem Teilen in einem Frequenzteiler 42 mit dem Faktor 1/3 wird der geteilte Schreibtakt in einen Phasenkomparator 43 eingegeben. Ein Lesetakt wird in den beiden Faktor-1/2- Frequenzteilern 44, 45 insgesamt durch den Faktor 4 geteilt. Der geteilte Lesetakt wird in den Phasenkomparator 43 eingegeben. Das Ausgangssignal des Phasenkomparators 43 dient als Steuerspannung des VCO 31. Damit ist eine PLL-Schaltung aufgebaut. Ferner wird der Lesetakt in einer PLL-Schaltung erzeugt, die aus den Faktor-1/2-Frequenzteilern 44, 46, einem Komparator 47 und einem VCO 48 besteht, um ein Fernseh- Horizontaltiming mit 1820 zu multiplizieren, d. h. 8-mal fsc. Der Frequenzteiler für den Faktor 1820 ist so aufgebaut, dass der Faktor-1/4-Frequenzteiler teilweise oder ganz einbezogen ist. Mit jedem beliebigen Schaltungsaufbau erhält man als Ergebnis, dass die Frequenz des Schreibtakts durch Multiplizieren des Lesetakts mit dem Faktor 3/4 entsteht. Im Fall von Fig. 4 kann man abhängig von der Wahl des Frequenzteilungsverhältnisses jedes beliebige Frequenzteilungsverhältnis leicht erhalten. Teilt man beispielsweise den Lesetakt durch vier und den Schreibtakt durch zwei, so erhält man eine Multiplikation mit dem Faktor 2/4 = 1/2. Teilt man die Frequenz des Lesetakts durch den Faktor sechs und die Frequenz des Schreibtakts durch den Faktor vier, so erhält man eine Multiplikation mit dem Faktor 4/6 = 2/3.
In Fig. 2 werden die umgesetzten Digitalsignale abhängig vom Schreibtakt in den Speicher 41 geschrieben. Dagegen werden mit dem Lesetakt Signaldaten, die mit dem Schreibtakt geschrieben wurden, den der Taktgenerator 5 erzeugt, abhängig vom Lesetakt ausgelesen, und die gelesenen digitalen Signaldaten werden im D/A-Umsetzer 6 in Analogsignale umgesetzt. Die umgesetzten Analogsignale am Ausgang werden am Ausgangsanschluss 7 herausgeführt; sie sind die eingegebenen Analogsignaldaten mit um den Faktor 3/4 komprimierter Zeitbasis.
In dieser Ausführungsform ist ein Digitalfilter zum Ausdünnen der Zeitbasis, d. h. zum Ausführen der Zeitbasiskompression, wie bei der Ausführungsform nach Fig. 1 überflüssig. Durch den verwendeten Dual-Port-Speicher 41 ist der Schaltungsaufbau einfacher und man kann leicht Zeitbasis- Umsetzsysteme entwerfen. Da die Zeitbasis durch Dividieren eines Lesetakts mit einem Frequenzteilungsverhältnis komprimiert wird, das vom Lesetakt des Speichers 41 abhängt, hat diese Ausführungsform die Eigenschaft, dass die Schreibtaktfrequenz ähnlich wie in der Ausführungsform nach Fig. 1 um ein Vielfaches des Kompressionsverhältnisses abnimmt. Selbst wenn man ein großes Kompressionsverhältnis verwendet, nimmt der Lesetakt nicht proportional zum Kompressionsverhältnis zu, sondern der Schreibtakt nimmt ab. Man kann daher leicht eine Schaltung ohne Beschränkungen bei der Zugriffsgeschwindigkeit auf den Speicher 41 und bei der Arbeitsgeschwindigkeit des D/A-Umsetzers 6 erhalten.
Fig. 5 zeigt einen Systemplan, wobei der anhand von Fig. 2 beschriebene Zeitbasiskomprimierer im Luminanzsignal- und Chrominanzsignal-Verarbeitungssystem eines verwirklichten Fernsehempfängers eingesetzt ist. Bei diesem Blockdiagramm wurde ein Sprachsignalprozessor weggelassen.
Die in einem Tuner 51 empfangenen Fernsehträgersignale werden in einem Demodulator 52 demoduliert und im Luminanzsignal/Chrominanzsignal-Trenner 53 in Luminanzsignale und Chrominanzsignale getrennt. Nach dem Verarbeiten der Luminanzsignale und Chrominanzsignale in einem Luminanzsignalprozessor 54 bzw. einem Chrominanzsignalprozessor 55 als Basisband-Videosignale werden sie in einen Zeitbasiskomprimierer 56 eingegeben. Im Zeitbasiskomprimierer 56 wird die Zeitbasis der Luminanzsignale und der Chrominanzsignale unabhängig komprimiert.
Im Zeitbasiskomprimierer 56 werden die Zeitbasen der Luminanzsignale und Chrominanzsignale mit 3/4 multipliziert, so dass man ein Bild mit dem Seitenverhältnis 4 : 3 auf einem Bildschirm mit dem Seitenverhältnis 16 : 9 mit dem passenden Seitenverhältnis darstellen kann. Die komprimierten Basisband- Luminanzsignale und -Chrominanzsignale werden in einer Matrizenschaltung 57 in RGB-Signale umgewandelt und über eine Ablenkung 58 als Bildframe auf einer CRT 59 (CRT = Cathode Ray Tube, Kathodenstrahlröhre) dargestellt. Zu diesem Zeitpunkt ist der Bildframe ein Bildframe, den der Zeitbasiskomprimierer 56 im Uhrzeigersinn um den Faktor 3/4 komprimiert hat. Da die Breite eines Fernsehempfängers mit dem Bildseitenverhältnis 16 : 9 um den Faktor 4/3 größer ist als bei einem Fernsehempfänger mit dem Bildseitenverhältnis 4 : 3, kann das Bildseitenverhältnis exakt wiedergegeben werden.
Anhand von Fig. 6 wird nun eine zweite Ausführungsform des erfindungsgemäßen Zeitbasis-Umsetzsystems beschrieben. Fig. 6 zeigt einen Schaltplan zum Erklären der zweiten Ausführungsform der Erfindung. Die Schaltung dieser Ausführungsform ist ein Zeitbasisexpandierer, der die Zeitbasis der Eingangssignale und Ausgangssignale expandiert, indem er die Schreibtaktfrequenz und die Lesetaktfrequenz für den Speicher gegeneinander verändert.
Ein Schreibtakt wird durch Multiplizieren eines Lesetakts mit einem Expansionsverhältnis der Zeitbasis erzeugt, indem ein Multiplikationsverhältnis abhängig vom Lesetakt bestimmt wird. In Fig. 6 setzt der A/D-Umsetzer 2 in den Eingangsanschluss 1 eingegebene Analogsignale in Digitalsignale um, die eine vorgeschriebene Abtastperiode gemäß der Schreibtaktfrequenz aufweisen. Dieser Schreibtakt wird durch Multiplizieren eines Lesetakts mit dem Faktor 4/3 in einem Multiplizierer 61 erzeugt. Die Multiplikation erfolgt mit Hilfe eines programmierbaren Multiplizierers. Die umgesetzten Digitalsignale werden mit dem Schreibtakt in den Speicher 4 geschrieben. Ein Taktgenerator 5 erzeugt den Lesetakt. Die mit dem Schreibtakt geschriebenen Signaldaten werden abhängig vom Lesetakt gelesen. Die gelesenen digitalen Signaldaten werden im D/A-Umsetzer 6 in Analogsignale umgesetzt. Die umgesetzten Analogsignale am Ausgang sind Daten, die man durch Expandieren der Zeitbasis der eingegebenen Analogsignaldaten mit dem Faktor 4/3 erhält.
Auf diese Weise erfolgt die Expansion der Zeitbasis. In diesem Zeitbasisexpandierer ist kein Digitalfilter zum Ausdünnen der Zeitbasis bei der Zeitbasiskompression erforderlich. Damit wird die gesamte Schaltungsanordnung einfach, und man kann die Schaltung des Zeitbasis-Umsetzsystems leicht entwerfen.
Anhand von Fig. 7 wird nun eine dritte Ausführungsform des erfindungsgemäßen Zeitbasis-Umsetzsystems beschrieben. Fig. 7 zeigt einen Schaltplan zum Erklären der dritten Ausführungsform der Erfindung. Diese Ausführungsform bezieht sich auf einen Zeitbasisexpandierer, der die Zeitbasis der Eingangssignale und Ausgangssignale expandiert, indem er die Schreibtaktfrequenz und die Lesetaktfrequenz gegeneinander verändert.
Die Schaltung in Fig. 7 unterscheidet sich von der zweiten Ausführungsform in Fig. 6 dadurch, dass in dieser Schaltung ein Dual-Port-Halbleiterspeicher 41 verwendet wird. In dieser Schaltungsanordnung wird ein Zeitbasis-Expansionsverhältnis dadurch bestimmt, dass man einen Schreibtakt durch Multiplizieren eines Lesetakts erzeugt. Das Zeitbasis-Expansionsverhältnis wird anhand des Lesetakts bestimmt.
Der A/D-Umsetzer 2 setzt in den Eingangsanschluss 1 eingegebene Analogsignale in Digitalsignale um, die eine vorgeschriebene Abtastperiode gemäß der Schreibtaktfrequenz aufweisen. Dieser Schreibtakt wird durch Multiplizieren des Lesetakts mit dem Faktor 4/3 in einem Multiplizierer 61 erzeugt. Für diesen Multiplizierer 6 kann man beispielsweise eine PLL-Schaltung verwenden. Die umgesetzten Digitalsignale werden abhängig vom Schreibtakt in den Speicher geschrieben.
Ein Taktgenerator erzeugt den Lesetakt. Die abhängig vom Schreibtakt in einen Speicher geschriebenen Signaldaten werden gelesen. Die gelesenen digitalen Signaldaten werden in einem D/A-Umsetzer in Analogsignale umgesetzt. Die umgesetzten Analogsignale am Ausgang sind Daten, die man durch Expandieren der Zeitbasis der eingegebenen Analogsignaldaten mit dem Faktor 4/3 erhält. Auf diese Weise erfolgt die Expansion der Zeitbasis.
In diesem Zeitbasisexpandierer ist ähnlich wie in der Ausführungsform nach Fig. 6 kein Digitalfilter zum Ausdünnen der Zeitbasis bei der Zeitbasisexpansion erforderlich. Durch den Einsatz des Dual-Port-Speichers 41 kann man die Schaltungsanordnung weiter vereinfachen.
Fig. 8 zeigt einen Systemplan, wobei der anhand von Fig. 6 beschriebene Zeitbasisexpandierer im Luminanzsignal- und Chrominanzsignal-Verarbeitungssystem eines verwirklichten Fernsehempfängers eingesetzt ist. Bei diesem Blockdiagramm wurde ein Sprachsignalprozessor weggelassen.
Die in einem Tuner 51 empfangenen Fernsehträgersignale werden in einem Demodulator 52 demoduliert und im Luminanzsignal/Chrominanzsignal-Trenner 53 in Luminanzsignale und Chrominanzsignale getrennt. Der Luminanzsignalprozessor 54 bzw. der Chrominanzsignalprozessor 55 verarbeiten die Luminanzsignale und Chrominanzsignale zu Basisband-Videosignalen, die dann in einen Zeitbasisexpandierer 81 eingegeben werden. Im Zeitbasisexpandierer 81 wird die Zeitbasis der Luminanzsignale und der Chrominanzsignale unabhängig expandiert. Im Zeitbasisexpandierer 81 werden die Zeitbasen der Luminanzsignale und Chrominanzsignale mit 4/3 multipliziert, so dass man ein Bild mit dem Seitenverhältnis 16 : 9 auf einem Bildschirm mit dem Seitenverhältnis 4 : 3 mit dem passenden Seitenverhältnis darstellen kann. Die expandierten Basisband-Luminanzsignale und -Chrominanzsignale werden in einer Matrizenschaltung 57 in RGB-Signale umgewandelt und über eine Ablenkung 58 als Bildframe auf einer CRT 59 dargestellt. Zu diesem Zeitpunkt ist der Bildframe ein Bildframe, den der Zeitbasisexpandierer 81 im Uhrzeigersinn um den Faktor 4/3 expandiert hat. Da die Breite eines Fernsehempfängers mit dem Bildseitenverhältnis 4 : 3 um den Faktor 3/4 kleiner ist als die eines Fernsehempfängers mit dem Bildseitenverhältnis 16 : 9, kann das Bildseitenverhältnis exakt wiedergegeben werden.
Da der Lesetakt und der Schreibtakt abhängig vom Horizontalsynchronisiersignal erzeugt werden, wird die Lesetaktfrequenz konstant gehalten, und die Frequenz des Breitbildschirm-Umwandlungssystems wird durch Verändern der Schreibtaktfrequenz häufig auf das Bfache des Farbverriegelungstakts (fsc = 3,58 MHz) gesetzt.
Bei Breitbildschirm-Umwandlungssystemen benutzt man jedoch normalerweise einen Takt, der ein ganzzahliges Vielfaches des Horizontalsynchronisiersignals des Videosignals ist, da man die im Bildseitenverhältnis veränderten Videosignaldaten in senkrechter Richtung ausrichten muss. Man muss daher in irgendeiner Form den Takt an das Taktsystem des Gesamtsystems anpassen. Unterscheidet sich die im Bildseitenverhältnis umgesetzte Taktfrequenz stark von der Taktfrequenz des Gesamtsystems, so wird die Anpassung des Gesamtsystems sehr schwierig. Der Farbverriegelungstakt ist auf das 455/2-fache des Horizontalsynchronisiersignals gesetzt worden. Er wäre das 1820fache, wenn ein 8facher Takt verwendet würde. Bezieht man die Systemanpassung ein, so muss in einem System mit 8fachem Farbverriegelungstakt mindestens eine Seitenverhältnisumwandlungs-Taktfrequenz mit einem Wert nahe am Faktor 1820 eingesetzt werden.
Es wird nun ein Beispiel zum Bestimmen des Lesetakts vorgestellt. Betrachtet man beispielsweise ein System, bei dem das Bildseitenverhältnis mit den Faktoren 3/4, 1/2 und 1 umgesetzt wird, so ist das Chrominanzsignalband schmäler als das Luminanzsignalband, und es arbeitet bei einer Taktfrequenz, die 1/4 der Taktfrequenz des Luminanzsignals beträgt, damit der Schaltungsumfang geringer wird.
Der Lesetakt wird auf das 1824fache des Horizontalsynchronisiersignals (1824 fH) gesetzt. In diesem Fall kann man die 3/4-Kompression erzielen, indem man die Schreibtaktfrequenz mit dem Faktor 3/4 (1368 fH: Luminanzsignal) multipliziert, und die 1/2-Kompression, indem man die Schreibtaktfrequenz mit dem Faktor 1/2 (912 fH: Luminanzsignal) multipliziert. Beim Chrominanzsignal kann man die Kompression mit einem Viertel der Taktfrequenz erreichen. Diese Zusammenhänge sind in Tabelle 1 zusammengestellt. [Tabelle 1] Bildmodus und Abtastrate (bei 1824 fH)
Setzt man die Lesetaktfrequenz auf das 1824fache, siehe Tabelle 1, so werden die Taktfrequenzen, die den Bildmodi entsprechen, stets ganzzahlige Vielfache des Horizontalsynchronisiersignals, und es existiert kein Inversionstakt zwischen den Zeilen. Im Fall des 1820fachen der Lesetaktfrequenz wird sie bei der Kompression mit dem Faktor 1/8 zum 455/2fachen, und der Takt wird zwischen den Zeilen invertiert. Tabelle 2 zeigt Beispiele der mit dem Faktor 1808 multiplizierten Lesetaktfrequenz. [Tabelle 2] Bildmodus und Abtastrate (bei 1808 fH)
Anhand des Schaltplans in Fig. 9 wird nun die vierte Ausführungsform der Erfindung erklärt, bei der ein Seitenverhältnis-Umsetzsystem mit den Kompressionsfaktoren 3/4, 1/2 und 1 (keine Kompression) erläutert werden. Die Lesetaktfrequenz wird dabei zu beispielsweise 30 MHz angenommen. In diesem Fall erzielt man eine Kompression mit dem Faktor 3/4 bei einer Schreibtaktfrequenz von 22,5 MHz (3/4 von 30 MHz), eine Kompression mit dem Faktor 1/2 bei einer Schreibtaktfrequenz von 15 MHz (1/2 von 30 MHz) und keine Kompression bei einer Schreibtaktfrequenz von 30 MHz.
In Fig. 9 werden analoge Videosignale vor der Seitenverhältnisumsetzung über den Eingangsanschluss 91 eingegeben. Die eingegebenen analogen Videosignale laufen durch die Vorfilter 92 bis 94, die Analogschaltungen sind. Die Ausgangssignale der Vorfilter 92 bis 94 liegen an einem Wähler 95. Das Ausgangssignal des Wählers 95 wird in einen A/D- Umsetzer 96 eingegeben. Der A/D-Umsetzer 96 setzt die eingegebenen analogen Videosignale abhängig vom Schreibtakt, der über einen Kompressionsverhältnis-Controller 97 zugeführt wird, in Digitalsignale um. Die in Digitalsignale umgesetzten Videosignale werden in einen Komprimierer 98 eingegeben. Der Komprimierer 98 besteht aus einem Speicher usw. und schreibt Daten mit dem Schreibtakt in den Speicher und liest Daten mit dem Lesetakt, der über den Kompressionsverhältnis- Controller 97 zugeführt wird, aus dem Speicher. Die abhängig vom Lesetakt im Seitenverhältnis umgesetzten digitalen Videosignale werden in einen D/A-Umsetzer 99 eingegeben. Der D/A-Umsetzer 99 liest die digitalen Videosignale abhängig vom Lesetakt, der über den Kompressionsverhältnis-Controller 97 zugeführt wird, und wandelt sie in analoge Videosignale um. Die in analoge Videosignale umgesetzten Videosignale werden in ein Nachfilter 100 eingegeben, das überlappungsfehler entfernt. Die Videosignale, bei denen das Nachfilter 100 die Überlappungsfehler entfernt hat, sind damit im Seitenverhältnis umgesetzt und werden über einen Ausgangsanschluss 101 ausgegeben.
In den Kompressionsverhältnis-Controller 97 wird ein Kompressionsverhältnis-Steuersignal eingegeben. Dieses Kompressionsverhältnis-Steuersignal besteht beispielsweise aus 2 Bit und hat den Wert "00" für die Faktor-3/4-Kompression, "01" für die Faktor-1/2-Kompression und "10" für keine Kompression. Der Kompressionsverhältnis-Controller 97 erzeugt anhand dieses Kompressionsverhältnis-Steuersignals einen Schreibtakt, einen Lesetakt und ein Filtersteuersignal. Bei der Faktor-3/4-Kompression wird ein Schreibtakt mit 22,5 MHz und ein Lesetakt mit 30 MHz erzeugt.
Die Vorfilter 92 bis 94 dienen dazu, Überlappungsfehler zu beseitigen. Gemäß dem Nyquisttheorem muss das Frequenzband der Vorfilter 92 bis 94 unter dem Schreibtakt liegen. Wie bereits beschrieben unterscheiden sich in dieser Ausführungsform die Schreibtaktfrequenzen abhängig von den Kompressionsmodi. Wendet man diesen Vorschlag nicht an, so müssen alle Modi an den untersten Frequenzmodus angepasst werden, um den Überlappungsfehler zu beseitigen. In dieser Ausführungsform werden alle Vorfilter 92 bis 94 im Frequenzband unter 7,5 MHz - dies ist die Hälfte der Schreibtaktfrequenz von 15 MHz für den 1/2fachen Kompressionsmodus - in allen Modi verwendet. Es ist daher bedeutungslos, dass hohe Frequenzen insbesondere zum Verbessern der Auflösung verwendet werden.
In dieser Ausführungsform wird ein Vorfilter im Frequenzband, das an die verwendete Schreibfrequenz angepasst ist, von einem Filtersteuersignal ausgewählt, das der Kompressionsverhältnis-Controller 97 ausgibt. Das unterschiedliche Frequenzverhalten der Vorfilter 92 bis 94 ist in Fig. 10 dargestellt.
In dieser Ausführungsform sind die Vorfilter 92 bis 94 Analogschaltungen; sie können jedoch auch als Digitalfilter ausgeführt werden, damit man ein volldigitales System erhält. Fig. 11 zeigt das System, wenn die Vorfilter als Digitalfilter ausgeführt sind.
Die Anordnung in dieser Ausführungsform unterscheidet sich von der in Fig. 9 gezeigten Ausführungsform dadurch, dass die Vorfilter 92 bis 94 und der Wähler 95 beseitigt sind. Zum Filtern der Digitalsignale ist ein Vorfilter 111 zwischen den A/D-Umsetzer 96 und den Komprimierer 98 geschaltet.
Als Digitalfilter wird allgemein ein nichtrekursives Filter nach Fig. 12 verwendet. In Fig. 12 bezeichnen die Bezugszeichen 1211 bis 121n Verzögerungsschaltungen, die Bezugszeichen 1221 bis 122n Multiplizierer und das Bezugszeichen 123 einen Addierer. Der Aufbau und die Wirkungsweise von nichtrekursiven Digitalfiltern gehören zu den Grundlagen der digitalen Signalverarbeitung; sie werden daher nicht erläutert.
Um ein nichtrekursives Filter als Vorfilter 111 mit veränderlichem Frequenzgang einzusetzen, kann man den gleichen Aufbau verwenden, siehe Fig. 11; man muss nur den Koeffizienten "a" verändern, der an den Multiplizierer 1211 angelegt wird.
Im Weiteren wird der in der Erfindung eingesetzte VCO anhand von Fig. 13 und einer zeitabhängigen Darstellung in Fig. 14 ausführlicher erklärt. Das Horizontalsynchronisiersignal HDI, das die Grundlage des VCO-Timings bildet, wird über den Eingangsanschluss in einen Faktor-1/2-Teiler 131 eingegeben. Das Horizontalsynchronisiersignal HDI wird im Faktor-1/2-Teiler 131 durch 2 geteilt und in ein Signal mit einer Einschaltdauer von 50 Prozent umgewandelt. Das auf 50 Prozent Einschaltdauer umgewandelte Eingangssignal wird in einen Phasenkomparator 132 eingegeben. Der Phasenkomparator 132 vergleicht die Phasen des halbierten Signals und des Rückführsignals HREF. Nach dem Phasenvergleich wird ein Fehlersignal in einen VCO mit der Mittenfrequenz 1824 fH (fH ist die Frequenz des Horizontalsynchronisiersignals) eingegeben. Das Ausgangssignal des VCO 133 mit der Frequenz 1824 fH wird als Lesetakt verwendet. Das Signal mit der Frequenz 1824 fH wird in einen Faktor-1/4-Teiler 134 eingegeben und auf die Frequenz 456 fH geteilt. Das aus dem Faktor-1/4- Teiler 134 ausgegebene Signal mit der Frequenz 456 fH wird an einen Faktor-456-Teiler 135 angelegt, der auf die Frequenz fH des Horizontalsynchronisiersignals HDI teilt. Dieses geteilte Signal wird zum HREF-Signal, das als internes Horizontalsynchronisier-Bezugssignal verwendet wird. Das HREF- Signal wird von einem Faktor-1/2-Teiler 136 weiter in die Signale mit 50 Prozent Einschaltdauer geteilt und in den Phasenkomparator 132 eingegeben. Dort wird es mit dem beschriebenen halbierten Horizontalsynchronisiersignal HDI verglichen.
Das Signal mit der Frequenz 456 fH, das der Faktor-1/4- Teiler 134 ausgibt, wird auch in einen Faktor-1/2-Teiler 137 eingegeben, in dem ein Signal mit der Frequenz 228 fH mit 50 Prozent Einschaltdauer erzeugt wird. Diese Signal wird an einen Phasenkomparator 138 angelegt. Der Phasenkomparator 138 vergleicht dieses Eingangssignal mit dem Ausgangssignal eines Faktor-1/6-Teilers 139 und gibt ein Fehlersignal aus. Das Ausgangssignal des Phasenkomparators 138 wird in einen VCO 140 eingegeben, dessen Mittenfrequenz wenn Wert 1368 fH hat. Die Frequenz 1368 fH, die der VCO 140 ausgibt, dient in dieser Ausführungsform als Schreibtakt. Das Signal mit der Frequenz 1368 fH wird im Faktor-1/6-Teiler 130 durch 6 geteilt, d. h. auf eine Frequenz von 228 fH, und seine Phase wird im Phasenkomparator 138 verglichen.
Mit der wie beschrieben aufgebauten PLL erhält man die Signale mit den zeitlichen Bezügen in Fig. 14. Bei der Umwandlung des breiten Seitenverhältnisses muss beispielsweise das System bezogen auf das HREF-Signal betrieben werden, das mit der Horizontalsynchronisierfrequenz übereinstimmt. Daher wird ein Rücksetzsignal mit der Frequenz 1824 fH erzeugt, die in dieser Ausführungsform die Frequenz des Lesetakts ist. Im in dieser Ausführungsform dargestellten VCO-System ist die PLL ausgehend von dieser Frequenz 1824 fH aufgebaut. Man erwartet, dass der Lesetakt mit der Frequenz 1824 fH und der Schreibtakt mit der Frequenz 1368 fH ungefähr 10 nS Schwankungen abhängig von äußeren Bedingungen erzeugen, beispielsweise Schwankungen der analogen Einrichtungen, Temperaturänderungen usw. Dadurch entstehen Fehlfunktionen, z. B. geringfügige Taktphasenverschiebungen, das Erzeugen von Verschiebungen um einen Takt und das Erzeugen von Schwankungen um einen Takt. Dies führt zu einer Aufrauhung der senkrechten Linien und ähnlichem.
Fig. 15 zeigt Abhilfen, die die in der Ausführungsform in Fig. 13 auftretenden Fehlfunktionen beseitigen, indem der Lesezähler 156, der das Lesetiming erzeugt, und der Schreibzähler 157, der das Schreibtiming erzeugt, gleichzeitig zurückgesetzt werden. Fig. 15 wird im Weiteren durch einen Vergleich mit Fig. 14 erklärt.
Das in Fig. 14 dargestellte Rücksetztiming wird anhand des HREF-Signals durch den Lesetakt mit der Frequenz 1824 fH erzeugt, wobei die Flip-Flops 151 bis 153, ein Inverter 154 und ein NAND-Gatter 155 verwendet werden. Das Rücksetzsignal wird mit der Frequenz 1824 fH erzeugt; es muss jedoch auch Schaltkreise zurücksetzen, die mit 1368 fH betrieben werden. Bei dem in dieser Ausführungsform gezeigten Seitenverhältnis-Umsetzsystem wird bei einer Rücksetzschaltung für Zähler ein Synchronisations-Rücksetzsystem eingesetzt, das zum Synchronisieren mit dem Takt auf die ansteigende Taktflanke synchronisiert. Es müssen mehr als eine steigende Flanke der Frequenz 1368 fH im Rücksetzabschnitt des Rücksetzsignals enthalten sein, damit sich die Rücksetzposition auch dann nicht bewegt, wenn eine Taktschwankung im Bereich von 10 nS erzeugt wird. Bei diesem Beispiel für die Rücksetzsignalerzeugung erfolgte die Einstellung derart, dass die ansteigende Flanke des Signals mit der Frequenz 1368 fH den Wert eins auch dann annimmt, wenn gewisse Schwankungen auftreten, da der Rücksetzabechnitt die ansteigende Flanke von 0 Pulsen bei 1368 fH enthält. Zudem werden die Rücksetzsignale bei der fallenden Flanke und der ansteigenden Flanke des Signals mit der Frequenz 1824 fH erzeugt.
Da in Fig. 15 das Rücksetzsignal in den Lesezähler 156 und den Schreibzähler 157 eingegeben wird und beide Zähler gleichzeitig für jede Horizontalperiode zurückgesetzt werden, tritt keine Abweichung zwischen dem Lesen und dem Schreiben auf, und man kann ein System mit breitem Seitenverhältnis erzielen, ohne dass eine Schwankung um einen Takt auftritt.
Fig. 16 dient dem Erklären der fünften Ausführungsform der Erfindung. Zuerst wird das Erzeugen der Kompressionstakte erklärt. Zum Vereinfachen der Erklärung nimmt man M = 16 an. Ein Lesetakt RCK wird in einen Faktor-1/16-Teiler 161 eingegeben und in der Frequenz durch 16 geteilt. Das in der Frequenz durch 16 geteilte Signal wird in einen Phasenkomparator 162 eingegeben und mit der Phase eines Signals verglichen, das über einen anderen Eingangsanschluss eingegeben wird. Das nach dem Phasenvergleich erzeugte Phasenfehlersignal wird in einen VCO 163 eingegeben. Der Ausgabetakt des VCO 163 wird zu einem Schreibtakt WCK. Das Ausgangssignal des VCO 163 dient als Taktsignal und wird in einen einstellbaren Teiler 164 eingegeben. Das Teilungsverhältnis des einstellbaren Teilers 164 wird von einem externen Steuersignal gesteuert, d. h. einem vom außen zugeführten Steuersignal. Der einstellbare Teiler 164 teilt den Schreibtakt WCK durch unterschiedliche Faktoren und gibt ihn in einen weiteren Eingangsanschluss des Phasenkomparators 162 ein.
Es sei nun angenommen, dass die Frequenz des Lesetakts RCK 30 MHz beträgt und dass gilt N = 8. Da die PLL so aufgebaut ist, dass sie die beiden Eingabefrequenzen des Phasenkomparators 162 einander angleicht, nimmt die Ausgangssignalfrequenz des einstellbaren Teilers 164 den Wert 30/16 MHz an. Der Schreibtakt WCK nimmt den Wert 30/2 MHz an, und man erzielt eine Kompression des Seitenverhältnisses um den Faktor 2. Mit N = 12 kann man in ähnlicher Weise eine Kompression um den Faktor 3/4 erzielen.
Stellt man den einstellbaren Teiler 164 auf eine Division durch den Faktor 8 bis 16 ein, so kann man das Seitenverhältnis zwischen einer Kompression um den Faktor 1/2 und den Faktor 1 einstellen. Ist in diesem Fall N eine natürliche Zahl 8, 9, ... 16, so kann man ein Steuersignal mit einem digitalen 3-Bit-Signal bilden. Ist das Steuersignal analog und der einstellbare Teiler als Analogschaltung aufgebaut und ändern sich die einstellbaren Stufen analog, so erhält man ein Bild, bei dem auch dann kein Störungsgefühl im Übergangsabschnitt auftritt, wenn sich das Seitenverhältnis in einer Zeile ändert. Ändert sich das Seitenverhältnis in einer Zeile schrittweise digital, so erhält man ein Bild, bei dem auch dann kein Störungsgefühl auftritt, wenn eine Nachlaufzeitkonstante des VCO ein wenig länger eingestellt wird. Fig. 17 zeigt eine Skizze eines Bilds für den Fall, dass sich das Seitenverhältnis auf einem breiten Fernsehbildschirm ändert.
Es wird nun die Zeitbasisexpansion beschrieben. Bei der Expansion sei vorausgesetzt, dass M gleich 8 ist und der Lesetakt 10 MHz beträgt. Hat in diesem Fall N beispielsweise den Wert 16, so erhält man den Schreibtakt WCK = 20 MHz wie oben erklärt. Verändert man N von 8 auf 16, so erhält man eine Frequenz des Schreibtakts WCK, die das Ein- bis Zweifache des Lesetakts RCK beträgt.
Legt man an einen einstellbaren Teiler 181 ein Kompressions/Expansions-Auswahlsignal an, so kann man mit der einfachen Anordnung in Fig. 18 beispielsweise eine einstellbare Teilung und Expansion mit den Faktoren 1/2 bis 2 erzielen.
Die Erfindung kann wie beschrieben ein ganz besonders bevorzugtes Zeitbasis-Umsetzsystem bereitstellen, das die Zeitbasis dadurch komprimieren kann, dass sie den Schreibtakt abhängig vom Speicherlesetakt verändert, und dies bei sehr kleinem Schaltungsumfang. Die Lesetaktfrequenz bleibt auch bei einem großen Kompressionsverhältnis konstant; damit erzielt man leicht ein großes Kompressionsverhältnis. Durch die Auswahl bestmöglicher Vorfilter in den verschiedenen Kompressionsmodi erzielt man äußerst zufriedenstellende hochauflösende Videosignale und befriedigend wiedergegebene Bilder ohne Einzeltaktschwankungen auch dann, wenn im System unterschiedliche Lese- und Schreibtaktfrequenzen verwendet werden.
Es wurden die Ausführungsformen der Erfindung erläutert und beschrieben, die derzeit als bevorzugt betrachtet werden. Fachleuten ist jedoch klar, dass verschiedene Abwandlungen und Veränderungen ausführbar sind, und dass Elemente durch gleichartige ersetzbar sind, ohne den Bereich der Erfindung zu verlassen. Zusätzlich können an den Lehren der Erfindung viele Abwandlungen vorgenommen werden, um sich an eine besondere Situation oder ein besonderes Material anzupassen, ohne den Bereich der Erfindung zu verlassen. Daher ist beabsichtigt, dass die Erfindung nicht auf die besondere offenbarte Ausführungsform eingeschränkt ist, die als die beste Art betrachtet wird, die Erfindung auszuführen, sondern dass die Erfindung alle Ausführungsformen enthält, die in den Bereich der beigefügten Ansprüche fallen.

Claims

1. Zeitbasis-Umsetzsystem für einen Fernsehempfänger, umfassend:

eine erste Takterzeugungsvorrichtung, die abhängig von einem Bezugssignal einen Lesetakt erzeugt;

eine zweite Takterzeugungsvorrichtung, die einen Schreibtakt durch Teilen des Lesetakts erzeugt;

einen Speicher;

eine Vorrichtung, die abhängig vom Schreibtakt Videodaten in den Speicher schreibt;

eine Vorrichtung, die abhängig vom Lesetakt die im Speicher aufgezeichneten Videodaten liest; und

eine Zeitbasis-Komprimiervorrichtung, die ein Kompressionsverhältnis der Videodaten-Zeitbasis durch Bestimmen eines Teilerverhältnisses des Schreibtakts festlegt.

2. Zeitbasis-Umsetzsystem für einen Fernsehempfänger, umfassend:

eine zweite Takterzeugungsvorrichtung, die einen Schreibtakt durch Multiplizieren des Lesetakts erzeugt;

einen Speicher;

eine Zeitbasis-Expandiervorrichtung, die ein Expansionsverhältnis der Videodaten-Zeitbasis durch Bestimmen eines Multiplizierverhältnisses des Schreibtakts festlegt.

3. Zeitbasis-Umsetzsystem nach Anspruch 1 oder 2, wobei der Speicher ein Halbleiterspeicher ist.

4. Zeitbasis-Umsetzsystem nach Anspruch 3, wobei der Halbleiterspeicher ein Dual-Port-Speicher ist.

5. Zeitbasis-Umsetzsystem nach Anspruch 1, wobei die Zeitbasis-Komprimiervorrichtung eine Vorrichtung enthält, die das Bildseitenverhältnis eines Fernsehbilds in ein anderes Bildseitenverhältnis umsetzt.

6. Zeitbasis-Umsetzsystem nach Anspruch 2, wobei die Zeitbasis-Expandiervorrichtung eine Vorrichtung enthält, die das Bildseitenverhältnis eines Fernsehbilds in ein anderes Bildseitenverhältnis umsetzt.

7. Zeitbasis-Umsetzsystem nach Anspruch 1 oder 2, wobei der Lesetakt und der Schreibtakt ganzzahlige Vielfache einer Zeilenabtastperiode des Fernsehsignals sind.

8. Zeitbasis-Umsetzsystem nach Anspruch 1, wobei ein programmierbarer Frequenzteiler den Lesetakt durch eine Division erzeugt.

9. Zeitbasis-Umsetzsystem nach Anspruch 1, wobei eine PLL den Lesetakt durch eine Division erzeugt.

10. Zeitbasis-Umsetzsystem nach Anspruch 8 oder 9, wobei die Takterzeugungsvorrichtung ein programmierbarer Frequenzteiler ist, bei dem ein VCO den Schreibtakt erzeugt, und die vom VCO erzeugte Taktfrequenz von einem Phasenvergleichssignal gesteuert wird, das man aus einem Signal erhält, für das man das VCO-Ausgangssignal in einem ersten Frequenzteiler durch einen Faktor N (N ist eine natürliche Zahl größer als 1) teilt, und einem Signal, für das man einen zweiten Lesetakt in einem zweiten Frequenzteiler durch einen Faktor M (M ist eine natürliche Zahl größer als 1) teilt, wobei das erste Teilungsverhältnis durch das Steuern des ersten Frequenzteilers mit einem externen Steuersignal verändert wird.

11. Zeitbasis-Umsetzsystem nach Anspruch 10, wobei der erste Frequenzteiler aus einer Digitalschaltung besteht und das an den ersten Frequenzteiler anzulegende externe Steuersignal ein Digitalsignal ist.

12. Zeitbasis-Umsetzsystem nach Anspruch 10, wobei der erste Frequenzteiler aus einer Analogschaltung besteht und das an den ersten Frequenzteiler anzulegende externe Steuersignal ein Analogsignal ist.

13. Zeitbasis-Umsetzsystem nach Anspruch 9, wobei die PLL einen VCO enthält, der den Schreibtakt erzeugt, und einen Phasenkomparator, dessen erster Eingangsanschluss den Schreibtakt nach einer Frequenzteilung aufnimmt, dessen zweiter Eingangsanschluss den Lesetakt aufnimmt, und dessen Ausgangsanschluss sein Phasenvergleichsergebnis als Steuersignal auf den VCO zurückführt.

14. Zeitbasis-Umsetzsystem nach Anspruch 9, wobei die PLL einen VCO enthält, der den Schreibtakt erzeugt, und einen Phasenkomparator, dessen erster Eingangsanschluss den Schreibtakt aufnimmt, dessen zweiter Eingangsanschluss den Lesetakt nach einer Frequenzteilung aufnimmt und dessen Ausgangsanschluss sein Phasenvergleichsergebnis als Steuersignal auf den VCO zurückführt.

15. Zeitbasis-Umsetzsystem nach Anspruch 2, wobei der Lesetakt durch eine Multiplikation in einem programmierbaren Frequenzteiler erzeugt wird.

16. Zeitbasis-Umsetzsystem nach Anspruch 2, wobei der Lesetakt durch eine Multiplikation in einer PLL erzeugt wird.

17. Zeitbasis-Umsetzsystem nach Anspruch 15 oder 16, wobei die Takterzeugungsvorrichtung ein programmierbarer Frequenzvervielfacher ist, bei dem ein VCO den Schreibtakt erzeugt, und die vom VCO erzeugte Taktfrequenz von einem Phasenvergleichssignal gesteuert wird, das man aus einem Signal erhält, für das man das VCO-Ausgangssignal in einem ersten Frequenzteiler durch einen Faktor N (N ist eine natürliche Zahl größer als 1) teilt, und einem Signal, für das man einen zweiten Lesetakt in einem zweiten Frequenzteiler durch einen Faktor M (M ist eine natürliche Zahl größer als 1) teilt, wobei das erste Teilungsverhältnis durch das Steuern des ersten Frequenzteilers mit einem externen Steuersignal verändert wird.

18. Zeitbasis-Umsetzsystem nach Anspruch 17, wobei der erste Frequenzteiler aus einer Digitalschaltung besteht und das an den ersten Frequenzteiler anzulegende externe Steuersignal ein Digitalsignal ist.

19. Zeitbasis-Umsetzsystem nach Anspruch 17, wobei der erste Frequenzteiler aus einer Analogschaltung besteht und das an den ersten Frequenzteiler anzulegende externe Steuersignal ein Analogsignal ist.

20. Zeitbasis-Umsetzsystem nach Anspruch 16, wobei die PLL einen VCO enthält, der den Schreibtakt erzeugt, und einen Phasenkomparator, dessen erster Eingangsanschluss den Schreibtakt nach einer Frequenzteilung aufnimmt, dessen zweiter Eingangsanschluss den Lesetakt aufnimmt und dessen Ausgangsanschluss sein Phasenvergleichsergebnis als Steuersignal auf den VCO zurückführt.

21. Zeitbasis-Umsetzsystem nach Anspruch 16, wobei die PLL einen VCO enthält, der den Schreibtakt erzeugt, und einen Phasenkomparator, dessen erster Eingangsanschluss den Schreibtakt aufnimmt, dessen zweiter Eingangsanschluss den Lesetakt nach einer Frequenzteilung aufnimmt und dessen Ausgangsanschluss sein Phasenvergleichsergebnis als Steuersignal auf den VCO zurückführt.

22. Zeitbasis-Umsetzsystem nach Anspruch 1, wobei die Lesetaktfrequenz das 1824fache der Horizontalsynchronisierfrequenz des Videoeingangssignals beträgt.

23. Zeitbasis-Umsetzsystem nach Anspruch 1, wobei die Lesetaktfrequenz das 1808fache der Horizontalsynchronisierfrequenz des Videoeingangssignals beträgt.

24. Zeitbasis-Umsetzsystem nach irgendeinem vorhergehenden Anspruch, umfassend eine Einrichtung, die ein analoges Videoeingangssignal in das digitale Videodatensignal umsetzt,

wobei das Bezugssignal der ersten Takterzeugungsvorrichtung von einem Horizontalsynchronisiersignal abhängt, und

wobei das Umsetzen der Zeitbasis dazu verwendet wird, das Bildseitenverhältnis des Videosignals umzuwandeln, und

das System zudem Filter mit unterschiedlichen Frequenzgängen enthält, die Überlappungsfehler beim Umsetzen des analogen Videosignals in das digitale Videosignal entfernen, und eine Vorrichtung, die ein Filter mit dem bestmöglichen Frequenzgang für ein gewünschtes Bildseitenverhältnis auswählt, das über ein Signal zum Wählen des Bildseitenverhältnisses gewählt wurde.

25. Zeitbasis-Umsetzsystem nach Anspruch 24, wobei jedes Filter zum Entfernen von Uberlappungsfehlern und die Filterauswahlvorrichtung eine Filterumschaltvorrichtung ist, die eine Analogschaltung enthält.

26. Zeitbasis-Umsetzsystem nach Anspruch 24, wobei jedes Filter zum Entfernen von Überlappungsfehlern und die Filterauswahlvorrichtung eine Filterumschaltvorrichtung ist, die eine Digitalschaltung enthält.