DE69521137D1 - Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen - Google Patents
Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-DifferenzstufenInfo
- Publication number
- DE69521137D1 DE69521137D1 DE69521137T DE69521137T DE69521137D1 DE 69521137 D1 DE69521137 D1 DE 69521137D1 DE 69521137 T DE69521137 T DE 69521137T DE 69521137 T DE69521137 T DE 69521137T DE 69521137 D1 DE69521137 D1 DE 69521137D1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- offset voltages
- differential stages
- mos differential
- compensating offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95830549A EP0782250B1 (de) | 1995-12-29 | 1995-12-29 | Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69521137D1 true DE69521137D1 (de) | 2001-07-05 |
DE69521137T2 DE69521137T2 (de) | 2001-10-11 |
Family
ID=8222087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69521137T Expired - Fee Related DE69521137T2 (de) | 1995-12-29 | 1995-12-29 | Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen |
Country Status (4)
Country | Link |
---|---|
US (1) | US5942936A (de) |
EP (1) | EP0782250B1 (de) |
JP (1) | JPH09298428A (de) |
DE (1) | DE69521137T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11272786A (ja) * | 1998-03-25 | 1999-10-08 | Seiko Instruments Inc | 差動増幅回路 |
US6297689B1 (en) * | 1999-02-03 | 2001-10-02 | National Semiconductor Corporation | Low temperature coefficient low power programmable CMOS voltage reference |
US6222764B1 (en) * | 1999-12-13 | 2001-04-24 | Agere Systems Guardian Corp. | Erasable memory device and an associated method for erasing a memory cell therein |
US6388494B1 (en) * | 2000-08-23 | 2002-05-14 | National Semiconductor Corporation | Offset trim using hot-electron induced VT-shifts |
US6600363B2 (en) * | 2001-04-05 | 2003-07-29 | Cornell Research Foundation, Inc. | Folded floating-gate differential pair amplifier |
CN100590877C (zh) * | 2002-09-10 | 2010-02-17 | 日本电气株式会社 | 薄膜半导体装置及其制造方法 |
US6867622B2 (en) * | 2003-01-07 | 2005-03-15 | Xicor, Inc. | Method and apparatus for dual conduction analog programming |
US6815983B2 (en) * | 2003-01-28 | 2004-11-09 | Xicor, Inc. | Analog floating gate voltage sense during dual conduction programming |
US7429888B2 (en) * | 2004-01-05 | 2008-09-30 | Intersil Americas, Inc. | Temperature compensation for floating gate circuits |
US7714650B2 (en) * | 2005-08-30 | 2010-05-11 | Georgia Tech Research Corporation | Method and device for performing offset cancellation in an amplifier using floating-gate transistors |
JP5703269B2 (ja) * | 2012-08-23 | 2015-04-15 | 株式会社東芝 | ミキサ回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2543363B1 (fr) * | 1983-03-25 | 1985-06-21 | Efcis | Circuit integre analogique a transistors mos avec ajustement electrique de la tension de seuil d'au moins un transistor |
JPS62231500A (ja) * | 1986-03-31 | 1987-10-12 | Toshiba Corp | 半導体記憶装置 |
JP2823229B2 (ja) * | 1989-04-05 | 1998-11-11 | 株式会社東芝 | 電子回路、差動増幅回路、及びアナログ乗算回路 |
US5181188A (en) * | 1989-07-07 | 1993-01-19 | Sharp Kabushiki Kaisha | Semiconductor memory device |
US5218568A (en) * | 1991-12-17 | 1993-06-08 | Texas Instruments Incorporated | Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same |
GB9204434D0 (en) * | 1992-02-27 | 1992-04-15 | Sec Dep For The Defence | Differential amplifier |
US5430670A (en) * | 1993-11-08 | 1995-07-04 | Elantec, Inc. | Differential analog memory cell and method for adjusting same |
-
1995
- 1995-12-29 DE DE69521137T patent/DE69521137T2/de not_active Expired - Fee Related
- 1995-12-29 EP EP95830549A patent/EP0782250B1/de not_active Expired - Lifetime
-
1996
- 1996-12-26 JP JP8347759A patent/JPH09298428A/ja active Pending
- 1996-12-30 US US08/777,418 patent/US5942936A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0782250B1 (de) | 2001-05-30 |
EP0782250A1 (de) | 1997-07-02 |
US5942936A (en) | 1999-08-24 |
JPH09298428A (ja) | 1997-11-18 |
DE69521137T2 (de) | 2001-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69833071D1 (de) | Blattrahmen-IC-Karte und Verfahren zur Herstellung derselben | |
DE69624590D1 (de) | Klebhilfsmittel und verfahren zur darstellung von klebhilfsmittel | |
DE69622421D1 (de) | Verfahren und zusammensetzungen zur verabreichung monomerer proteine | |
DE69717028T2 (de) | Verbesserte integrierte schaltung und verfahren zur verwendung dieser schaltung | |
DE69923578D1 (de) | Verfahren und gerät zur personalisierten anzeige von werbung | |
DE69430838T2 (de) | Schaltung und Verfahren zur parallelen Verschiebung und Addition | |
DE69435047D1 (de) | Schaltung und Verfahren zur parallelen Addition und Mittelwertbildung | |
DE69423573T2 (de) | Verfahren und Schaltung zur Bildverbesserung | |
DE69630944D1 (de) | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung | |
DE69501651D1 (de) | System und Verfahren zur Darstellung von Bildern | |
DE69723439D1 (de) | Display und verfahren für digitaloszilloskop | |
DE69739589D1 (de) | Verfahren und Schaltung zur Rahmensynchronisierung | |
DE69835133T8 (de) | Verfahren zur Bildinformationsverarbeitung und Verfahren zur Verhinderung von Fälschungen von Zertifikaten und dergleichen | |
DE69615355D1 (de) | Verfahren zur schaffung gleichmässiger dicke und zur kapselung von mikromechanischen anordnungen in halbleiterprozessen | |
DE69824361D1 (de) | Anordnung und Verfahren zur Übertragung von elektronischer Post | |
DE69428723T2 (de) | Einrichtung und Verfahren zur Kompensation von bei Datenkommunikation auftretender Verschiebungs- und Verstärkungsdrift | |
DE69534688D1 (de) | Verfahren zur Bildung von erhöhten Source- und Drainzonen in integrierten Schaltungen | |
DE19681072T1 (de) | Verstärkerschaltung und Verfahren zur Abstimmung der Verstärkerschaltung | |
DE69634393D1 (de) | Elektronisches Gerät und Verfahren zu seiner Herstellung | |
DE69627975D1 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
DE69404588D1 (de) | Elektronisches Bauelement und Verfahren zu seiner Herstellung | |
DE69521137T2 (de) | Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen | |
DE69822918D1 (de) | Elektronisches Teil und Verfahren zu seiner Herstellung | |
DE69630147D1 (de) | Dreiteiliges armaturenbrett und verfahren | |
DE69736257D1 (de) | Schaltung und Verfahren zur Produktsummenberechnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |