DE69521051T2 - Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden - Google Patents

Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden

Info

Publication number
DE69521051T2
DE69521051T2 DE69521051T DE69521051T DE69521051T2 DE 69521051 T2 DE69521051 T2 DE 69521051T2 DE 69521051 T DE69521051 T DE 69521051T DE 69521051 T DE69521051 T DE 69521051T DE 69521051 T2 DE69521051 T2 DE 69521051T2
Authority
DE
Germany
Prior art keywords
memory cells
flash memory
lines
cells
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69521051T
Other languages
English (en)
Other versions
DE69521051D1 (de
Inventor
Vincenzo Daniele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE69521051D1 publication Critical patent/DE69521051D1/de
Application granted granted Critical
Publication of DE69521051T2 publication Critical patent/DE69521051T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1735Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung betrifft monolithisch integrierte, programmierbare Bauelemente, insbesondere solche Bauelemente, die unter dem Akronym FPGA bekannt sind (Field Programmable Gate Array).
  • In den vergangenen Jahren ist die Nachfrage an FPGAs ständig mit einer Zuwachsrate gestiegen, die man als exponentiell bezeichnen kann. Zwei Methoden dienen derzeit zur Fertigung von FPGAs. Eine erste Methode macht Gebrauch von Strukturen vom PLA-Typ (Programmable Logic Array), wonach extensive kombinatorische Logikelemente implementiert werden können, die allerdings bei Anwendungen mit intensiver sequentieller Logik auf Grund der beschränkten Anzahl zulässiger Flipflops nachteilig sind. Die zweite Methode verwendet Elementarmodulen, jeweils in der Lage, kombinatorische und sequentielle Logik zu implementieren. Solche Modulen werden in geeigneter Weise zusammengeschaltet, um die fragliche Schaltung herzustellen, indem von einer Methode Gebrauch gemacht wird, die im Wesentlichen der Klasse des Entwurfs von Gate-Arrays entspricht - wonach die Elementarzellen typischerweise durch eine zweite Metallisierungsebene im Zuge des Fertigungsprozesses verbunden werden - nur dass bei FPGAs die vorhandenen Elementarmodulen entweder zusammengeschaltet oder von der Schaltung entkoppelt werden, oder aber elektrisch neu konfiguriert werden, aber nicht während des Prozesses.
  • Derzeit werden zu diesem Zweck entweder durch statische RAMs getriebene Schalter verwendet - die den Nachteil haben, dass beim Auftreten eines Versorgungsspannungsausfalls ihre Konfigurationen verloren gehen - oder sog. ,Anti-Fuses', die nur einziges Mal programmiert werden können und sämtliche für Schmelzsicherungen typischen Probleme aufweisen, einschließlich ihrer Prüfung.
  • Bekanntlich sind Anti-Fuses im Allgemeinen dünne Dielektrika, die dazu ausgelegt sind, von einer hohen Spannung perforiert zu werden.
  • Weiterhin ist zu berücksichtigen, dass die Anwendung von Anti-Fuses zusätzliche, nicht normgemäße Prozessschritte beinhaltet. Beispiel für solche Methoden sind Produkte, die von zwei FPGA-Herstellern vertrieben werden. XILINX STYLE und ACTEL.
  • Der Erfindung liegt die Aufgabe zu Grunde, FPGAs mit elektrischen Zwischenverbindungen zwischen Elementarmodulen auszustatten, die verbesserte Programmierfähigkeit und Zuverlässigkeit gegenüber früheren Lösungen aufweisen.
  • Die US-A-5 028 821, die die Grundlage für den Oberbegriff des Anspruchs 1 bildet, offenbart ein monolithisch integriertes, programmierbares Bauelement mit Elementarmodulen, die dazu ausgelegt sind, elektrisch miteinander verbunden zu werden, weiterhin umfassend elektrische Verbindungspfade zwischen Elementarmodulen, welche Flash-Speicherzellen enthalten.
  • Gelöst wird die Aufgabe durch FPGAs mit einer oben umrissenen Struktur und entsprechend den Kennzeichnungsmerkmalen der dieser Beschreibung beigefügten Ansprüche.
  • Die Merkmale und Vorteile einer erfindungsgemäßen FPGA-Struktur ergeben sich bei der Lektüre der nachfolgenden Beschreibung einer Ausführungsform der Erfindung, die lediglich beispielhaft und ohne Beschränkung unter Bezugnahme auf die begleitenden Zeichnungen angeboten wird.
  • In den Zeichnungen zeigen:
  • Fig. 1 eine Flash-Verbindungszelle zum elektrischen Verbinden von zwei einzelnen Signalleitungen zweier allgemeiner FPGA-Elementarmodulen;
  • Fig. 2 zwei allgemeine FPGA-Elementarmodulen, jeweils dargestellt durch einige symbolische Linien, wobei elektrische Verbindungen zum Verbinden einer Leitung eines Moduls mit mehreren Leitungen des anderen Moduls dargestellt sind;
  • Fig. 3 die Art und Weise, in der erfindungsgemäß mehrere Leitungen des ersten Elementarmoduls elektrisch mit mehreren Leitungen des zweiten Moduls verbindbar sind.
  • Die vorliegende Erfindung löst die Aufgabe, indem als die Verbindungselemente Flash- Speicherzellen eingesetzt werden, um dadurch eine Neuprogrammierbarkeit, verbesserte Zuverlässigkeit und Anwendbarkeit einer Technologie zu erreichen, die auf dem Gebiet der Halbleitertechnik immer populärer wird und die Möglichkeit schafft, zunehmend kleinere elektrische Verbindungszellen zu erhalten.
  • Flash-Speicherzellen, wie sie im Rahmen der Erfindung verwendet werden, sind solche Zellen, die einen doppelten Fowler-Nordheim-Effekt gemäß der jüngsten Technologie zur Schaffung von Massen-Zellen vom Flash-Typ aufweisen. Beschrieben wird die Zelle durch Anlegen einer positiven Spannung an ihre obere Steuerelektrode, während ihr Drain und/oder ihre Surce floaten gelassen werden. Unter dieser Bedingung wird eine elektrisches Feld erzeugt, das Elektronen auf das floatende Gate der Zelle zieht und den Zellen-Schwellenwert innerhalb einer Zeitspanne hochzieht, die abhängig von dem Wert der Gate-Spannung ist und typischerweise in der Größenordnung von einigen Millisekunden liegt.
  • Gelöscht wird die Zelle durch Anlegen einer negativen Spannung an ihr oberes Steuer-Gate und einer positiven Spannung (5 Volt), entsprechend einem logischen Spannungspegel von '1', wie er in logischen Schaltkreisen innerhalb der Elementarmodulen definiert ist, an den Drain und/oder die Surce der Zelle.
  • Der Spannungswert sollte so ausgewählt werden, dass er an der Zelle mit floatender Surce und/oder Drain oder einer dortigen Spannung von Null ausreicht, die an dem Floating-Gate vorhandenen Elektronen abzuziehen. Basierend auf dem Fowler-Nordheim-Effekt bewegt sich der Elektronenstrom bei sehr dünnem Gate Oxid durch 'Tunneln' in jede Richtung.
  • Es sei der Fall einer einzelnen Flash-Verbindungszelle gemäß Fig. 1 betrachtet und angenommen, dass eine Leitung A und eine Leitung B zweier diskreter Elementarmodulen zu verbinden sind.
  • An das Steuer-Gate wird eine negative Spannung (etwa -8 Volt) gelegt, und die Leitung B kann schwimmen oder wird geerdet. Bei Anlegen eines positiven Signals von 5 Volt an die Leitung A zieht das elektrische Feld Elektronen von dem schwimmenden Gate ab und bringt den Zellen-Transistor in einen Verarmungszustand: Die Leitung A wird elektrisch mit der Leitung B verbunden. Dies würde nicht geschehen, falls die Leitung A geerdet belassen würde. Um die Verbindung zu trennen, reicht es aus, eine positive Spannung (etwa +15 Volt) an das Steuer-Gate zu legen und einen der beiden Anschlüsse schwimmen zu lassen.
  • Die in Fig. 1 gezeigte Flash-Zelle ist als elektrisches Verbindungselement ein Standard- Element, welches in konventioneller Weise aus Materialschichten gebildet ist, wie in der Figur zu sehen ist.
  • Fig. 2 zeigt, wie Flash-Zellen als Verbindungselemente zwischen einer Signalübertragungsleitung A eines ersten Elementarmoduls und mehreren Leitung a, b, c und d eines weiteren Elementarmoduls arbeiten (eine einfach Mehrfach Verbindung).
  • Flash-Zellen mit einem ersten und einem zweiten Anschluss und einem Steueranschluss werden zwischen den einzelnen Leitungen A und den mehreren Leitungen a, b, c, und d über jeweils den ersten Anschluss angeordnet, implementiert als Zone mit gemeinsamer Diffusion von N-Dotierstoffen, und die zweiten Anschlüsse.
  • Die Gate-Steueranschlüsse der Zellen sind an einen gemeinsamen Spannungsgeber VG angeschlossen.
  • Die Programmierung oder der Verbindungsvorgang wird folgendermaßen ausgeführt: An den gemeinsamen Gate-Anschluss wird eine negative Spannung (etwa -8 Volt) gelegt, die Leitung A wird entweder auf schwimmendes oder Massepotential gelegt, und eine positive Spannung (5 Volt) wird an jene Leitungen gelegt, die angeschlossen werden sollen, um den durch die Verbindung beeinflussten Flash-Transistor in einen stark verarmten Zustand zu bringen.
  • Keine Verbindung wird für diejenige Leitung oder diejenigen Leitungen (a, b, c, d) geschaffen, an die keine positive Spannung gelegt wird.
  • Andererseits erfolgt das Löschen oder der Trennvorgang, in dem eine positive Spannung (etwa +15 Volt) an den gemeinsamen Gate-Anschluss gelegt und die Leitung A auf schwimmendes Potential gebracht wird.
  • Fig. 3 zeigt, wie erfindungsgemäß Flash-Zellen als Verbindungselemente zwischen einer Mehrzahl von Signal Übertragungsleitungen A, B, C und D eines ersten Elementarmoduls und einer entsprechenden Mehrzahl a, b, c, und d von Leitungen eines weiteren Elementarmoduls arbeiten (komplexe Mehrfachverbindung).
  • Eine erste Mehrzahl und eine entsprechende zweite Mehrzahl von Flash-Zellen, die jeweils einen ersten und einen zweiten Anschluss sowie einen Steueranschluss besitzen, werden zwischen die entsprechenden Leitungen der beiden Modulen platziert.
  • Zwischen jeder Leitung des ersten Moduls und einer entsprechenden Leitung des zweiten Moduls werden eine Flash-Zelle der ersten Mehrzahl und eine Zelle der zweiten Mehrzahl platziert, in Reihe zueinander über ihre jeweiligen ersten und zweiten Anschlüsse geschaltet, wobei der Verbindungsknoten (implementiert durch eine gemeinsame Diffusionszone) gemeinsam mit jenen der übrigen Zellenpaare ist.
  • Die Gate-Steueranschlüsse der Zellen in jeder Gruppe werden an einen zugehörigen gemeinsamen Spannungsgeber VG bzw. Vg angeschlossen.
  • Das Löschen erfolgt dadurch, dass eine positive Spannung (etwa +15 Volt) an die gemeinsamen Gates gelegt und die zu verbindende Leitung bzw. die zu verbindenden Leitungen in einem schwimmenden Zustand gehalten werden.
  • Das Schreiben erfolgt durch Anlegen einer negativen Spannung (-8 Volt) an die gemeinsamen Gates und einer positiven Spannung (+5 Volt) an die zu verbindenden Leitungen. Die übrigen Leitungen werden entweder in einem schwimmenden oder auf Masse gelegten Zustand belassen.
  • Keine Verbindungen werden für solche Leitungen geschaffen, die auf Masse oder in einem schwimmenden Zustand gehalten sind.
  • Der Löschvorgang muss stets dem Schreibvorgang vorausgehen.
  • Es sollte gesehen werden, dass die oben beschriebenen Ausführungsbeispiele zur Veranschaulichung dienen und Gegenstand von zahlreichen Modifikationen, Zusammenfassungen und Austauschungen ihrer Elemente sein können, ohne dass dadurch von dem Schutzumfang gemäß den beigefügten Ansprüchen abgewichen wird.
  • Beispielsweise ist es keine strenge Bedingung, dass die Flash-Speicherzellen vom Fowler- Nordheim-Effekt-Typ sind.

Claims (3)

1. Monolithisch integriertes, programmierbares Bauelement, umfassend ein erstes (1) und ein zweites (2) Elementarmodul, jeweils mit einer Mehrzahl von signalführenden Leitungen (A-D; a-d), umfassend mindestens eine erste und eine zweite Mehrzahl von Flash- Speicherzellen, jeweils mit einem ersten und einem zweiten Anschluss und einem Steueranschluss, dadurch gekennzeichnet, dass zwischen individuellen Leitungen in der Mehrzahl von signalführenden Leitungen (A-D) des ersten Elementarmoduls und individuellen Leitungen in der Mehrzahl von signalführenden Leitungen (a-d) des zweiten Elementarmoduls eine Speicherzelle der ersten Mehrzahl von Flash-Speicherzellen und eine Speicherzelle der zweiten Mehrzahl von Flash-Speicherzellen elektrisch in Reihe miteinander über ihre jeweiligen ersten und zweiten Anschlüsse verbunden angeordnet sind, wobei der Verbindungsknoten (N) zwischen den beiden Speicherzellen ein Verbindungsknoten ist, der gemeinsam von sämtlichen Paaren untereinander verbundener Speicherzellen benutzt wird, die Steueranschlüsse der Speicherzellen in der ersten Mehrzahl von Speicherzellen an einen ersten Steuersignalgeber (Vg) und die Steueranschlüsse der Speicherzellen in der zweiten Mehrzahl von Speicherzellen an einen zweiten Steuersignalgeber (Vg) angeschlossen sind.
2. Programmierbares Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Flash- Speicherzellen Fowler-Nordheim-Effekt-Zellen sind.
3. Programmierbares Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass der durch Paare untereinander verbundener Speicherzellen gemeinsam verwendete Verbindungsknoten eine gemeinsame Zone von monolithisch integrierten Speicherzellen ist, wo Dotierstoffe vom N-Typ diffundiert sind.
DE69521051T 1995-12-29 1995-12-29 Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden Expired - Fee Related DE69521051T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95830552A EP0782144B1 (de) 1995-12-29 1995-12-29 Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden

Publications (2)

Publication Number Publication Date
DE69521051D1 DE69521051D1 (de) 2001-06-28
DE69521051T2 true DE69521051T2 (de) 2001-09-06

Family

ID=8222090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69521051T Expired - Fee Related DE69521051T2 (de) 1995-12-29 1995-12-29 Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden

Country Status (3)

Country Link
US (1) US6005411A (de)
EP (1) EP0782144B1 (de)
DE (1) DE69521051T2 (de)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282446A (en) * 1979-10-01 1981-08-04 Texas Instruments Incorporated High density floating gate EPROM programmable by charge storage
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JPH03139863A (ja) * 1989-10-25 1991-06-14 Hitachi Ltd 半導体集積回路
US5028821A (en) * 1990-03-01 1991-07-02 Plus Logic, Inc. Programmable logic device with programmable inverters at input/output pads
US5103425A (en) * 1991-03-11 1992-04-07 Motorola, Inc. Zener regulated programming circuit for a nonvolatile memory
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
US5247478A (en) * 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
US5336936A (en) * 1992-05-06 1994-08-09 Synaptics, Incorporated One-transistor adaptable analog storage element and array
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches
JP2877642B2 (ja) * 1992-12-25 1999-03-31 ローム株式会社 半導体記憶装置およびその駆動方式
US5324998A (en) * 1993-02-10 1994-06-28 Micron Semiconductor, Inc. Zero power reprogrammable flash cell for a programmable logic device
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
US5396115A (en) * 1993-10-26 1995-03-07 Texas Instruments Incorporated Current-sensing power-on reset circuit for integrated circuits
US5450417A (en) * 1993-10-26 1995-09-12 Texas Instruments Incorporated Circuit for testing power-on-reset circuitry
US5600264A (en) * 1995-10-16 1997-02-04 Xilinx, Inc. Programmable single buffered six pass transistor configuration

Also Published As

Publication number Publication date
EP0782144A1 (de) 1997-07-02
EP0782144B1 (de) 2001-05-23
DE69521051D1 (de) 2001-06-28
US6005411A (en) 1999-12-21

Similar Documents

Publication Publication Date Title
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE2828855C2 (de) Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE69516000T2 (de) Verfahren zur beseitigung von zyklusinduzierten eingefangenen elektroden im tunneloxid von flash-eeproms mit nur 5-volt-spannung
DE4105636A1 (de) Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE19813653B4 (de) Anwenderprogrammierbares Verknüpfungsfeld
DE10338984A1 (de) Betriebsverfahren für ein Flash-Speicherbauelement mit SONOS-Zellen
DE4016346A1 (de) Leistungsunabhaengige halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE2745290A1 (de) Integriertes speicherfeld
DE69018832T2 (de) EEPROM-Zelle mit einschichtigem Metallgate und mit einem Lese-Interface des externen Schaltkreises, welches isoliert ist vom Schreib/Lösch-Interface des Programmierungsschaltkreises.
DE2132652A1 (de) Festspeicher und Verfahren zu dessen Herstellung
DE3138363A1 (de) Redundanzschaltung fuer speicher
DE69622115T2 (de) Verbesserungen an nichtflüchtigen Speicheranordnungen oder bezüglich derselben
DE102019106603A1 (de) Struktur und Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher
DE3872737T2 (de) Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen.
DE3714980C2 (de)
DE602005004553T2 (de) Flash-speichereinheit und verfahren zur programmierung einer flash-speichereinheit
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE10023154B4 (de) Verfahren zum Löschen programmierbarer Zusammenschaltungszellen
DE1902369B2 (de) Verfahren zur herstellung von integrierten schaltungen
DE3886571T2 (de) EPROM-Speicherzelle mit zwei symmetrischen Halbzellen und mit getrennten schwebenden Gittern.
DE69521051T2 (de) Programmierbare Vorrichtung mit Basismodulen, die mittels Flash-Speicherzellen mit einander verbunden werden
DE69514802T2 (de) Verfahren zum Parallel-Programmieren von Speicherwörtern und entsprechende Schaltung
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE69521041T2 (de) Flash-EEPROM mit integrierter Anordnung zur Begrenzung der Löschung der Source-Spannung
DE3032306C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee