DE69520198T2 - Schaltung zur Rückgewinnung von asynchron gesendeten Bits - Google Patents
Schaltung zur Rückgewinnung von asynchron gesendeten BitsInfo
- Publication number
- DE69520198T2 DE69520198T2 DE69520198T DE69520198T DE69520198T2 DE 69520198 T2 DE69520198 T2 DE 69520198T2 DE 69520198 T DE69520198 T DE 69520198T DE 69520198 T DE69520198 T DE 69520198T DE 69520198 T2 DE69520198 T2 DE 69520198T2
- Authority
- DE
- Germany
- Prior art keywords
- value
- window
- bit
- sample
- sample values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims 9
- 230000007704 transition Effects 0.000 claims description 42
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000011156 evaluation Methods 0.000 claims description 16
- 238000012937 correction Methods 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 11
- 230000001174 ascending effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Television Systems (AREA)
Description
- Die vorliegende Erfindung betrifft eine Schaltung zur Wiederherstellung bzw. Rückgewinnung der Logikpegel von durch ein Signal asynchron und seriell übertragenen Bits. Die vorliegende Erfindung betrifft näherhin eine derartige Schaltung, welche in zweckmäßiger Weise die Wiederherstellung bzw. Rückgewinnung der Bits gestattet, selbst wenn das Übertragungssignal Amplituden- und Phasenschwankungen unterliegt.
- Fig. 1 veranschaulicht ein Beispiel des Verlaufs eines Übertragungssignals. Dieses spezielle Signalbeispiel wird zur Übertragung von Teletextinformationen verwendet. Jede Zeile der Teletextinformationen beginnt jeweils mit einer Impulssalve ('burst') 10 von Synchronisierimpulsen, auf welchen die Teletextinformationen 11 folgen.
- Je nach den Empfangsbedingungen kann ein Teletextsignal rauschbehaftet sein und variable Amplitude und Phase aufweisen. Dank der Synchronisierimpulse 10 zu Beginn jeder Teletextzeile kann die Empfangsschaltung für dieses Signal periodisch seine Empfangsfreguenz und einen Diskriminations- Schwellwert, der zur Unterscheidung hoher Logikpegel von niedrigen Logikpegeln in dem Teletextsignal bestimmt ist, nachregeln.
- Die amerikanische Patentschrift 5 136 382 beschreibt eine derartige Schaltung zum Empfang von Teletextsignalen. Die Frequenz und der Diskriminations-Schwellwert, wie sie jeweils zu Beginn jeder Zeile vorliegen, werden während der gesamten Zeilendauer aufrechterhalten, bis zur folgenden Salve von Synchronisierimpulsen ('burst'). Somit werden bei dieser Schaltung eventuelle Schwankungen von Amplitude und Phase des Teletextsignals während einer Zeile nicht kompensiert, was zahlreiche Fehler hervorrufen kann, wenn die Empfangsbedingungen nicht optimal sind. Die Teletextsignale können von einem Videoband herrühren. Die Übertragungsgeschwindigkeit schwankt dann mit Änderungen der Bandablaufgeschwindigkeit.
- Die Patentschrift US-A-5 223 930 beschreibt eine Schaltung zur Wiederherstellung bzw. Rückgewinnung von durch ein Asynchronsignal übertragenen Bits, in welcher der Signalpegel mit einem Bezugspegel verglichen und das Ergebnis dieses Vergleichs während jedem einem Bit entsprechenden Zeitintervall einer vorbestimmten Anzahl von Sample-Abtastungen unterzogen wird.
- Ein Ziel der vorliegenden Erfindung ist die Schaffung einer Schaltung, welche eine kontinuierliche Kompensation von Amplituden- und Phasen- oder Frequenzschwankungen eines asynchronen Bit-Übertragungssignals gestattet, wobei die Übertragungsfrequenz und der Diskriminations-Schwellwert zu Beginn entweder fixiert sind oder wie in dem Teletextfall periodisch bestimmt werden, mit Hilfe von Synchronisierimpuls-Salven ('bursts').
- Zur Erreichung dieses Ziels wird gemäß der vorliegenden Erfindung in jedem einem Bit entsprechenden Fenster die Zahl von Sample-Abtastungen mit einem ersten logischen Betrag und die Zahl von Übergängen der Sample-Werte gezählt, und der Bezugspegel und/oder die Anfangszeitpunkte der Fenster in Abhängigkeit von der Zahl von Sample-Abtastungen mit dem ersten Wert, von der Zahl der Übergänge und von einem einem benachbarten Fenster zugeordneten Begrenzungs- oder Randwert korrigiert.
- Gemäß einer Ausführungsform der vorliegenden Erfindung wird, wenn die Zahl der Übergänge in einem laufenden Fenster gleich 1 ist, der Anfangszeitpunkt eines weiteren Fensters vorgezogen, falls die überwiegende Zahl von Sample-Abtastungen dem Begrenzungs- oder Randwert entspricht, andernfalls wird der Anfangszeitpunkt eines weiteren Fensters verzögert.
- Gemäß einer Ausführungsform der vorliegenden Erfindung wird, wenn die Zahl von Übergängen in einem laufenden Fenster gleich 2 ist, der Bezugspegel erhöht, wenn die Zahl von Sample-Abtastungen mit einem hohen Pegel kleiner als die vorgegebene Zahl einer vorgegebenen Größe ist und der Begrenzungs- oder Randwert sich auf einem niedrigen Pegel befindet, und der Bezugspegel wird erhöht, wenn die Zahl von Sample- Abtastungen bei einem niedrigen Pegel kleiner als die vorgegebene Zahl einer vorbestimmten Größe ist und der Begrenzungs- bzw. Randwert sich auf einem hohen Pegel befindet.
- Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Korrektur in Form einer Vorverschiebung oder Verzögerung des Beginns eines weiteren Fensters oder in Form einer Erhöhung oder Verringerung des Bezugspegels nur dann vorgenommen, wenn der zugrunde liegende Zustand einen Wiederholungscharakter aufweist.
- Gemäß einer Ausführungsform der vorliegenden Erfindung wird das einem Fenster entsprechende Bit auf einen vorgegebenen Wert festgestellt, falls die Anzahl von Übergängen gleich 2 ist, die Anzahl von Sample-Abtastungen mit dem vorgegebenen Wert wenigstens gleich 1 ist und der Begrenzungs- bzw. Randwert gleich dem Komplement des vorgegebenen Werts ist. In den anderen Fällen setzt man den Betrag des Bits auf den Wert der Mehrzahl der Sample-Abtastungen in dem Fenster fest.
- Gemäß einer Ausführungsform der Erfindung nimmt man eine anfängliche Einstellung der Periode der Aufeinanderfolge der Fenster vor und hält diese Periode während der Übertragung einer Bit-Serie aufrecht. Der jeweilige Wert jedes Bits wird durch Mehrheitsvotum bestimmt, ausgenommen Fälle, wo mehrere Begrenzungs- bzw. Randwerte, dar unter der Betrag der letzten Sample-Abtastung des vorhergehenden Fensters, der Betrag des letzten Bits, der Betrag der ersten Sample-Abtastung des folgenden Fensters und der geschätzte Betrag des folgenden Bits repräsentativ für das Vorliegen eines kurzen Impulses des Übertragungsaignals entsprechend einem isolierten Bit sind.
- Diese und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung spezieller Ausführungsbeispiele, der kein ausschließender Charakter zukommen soll, im einzelnen erläutert, anhand der beigefügten Zeichnungsfiguren; in der Zeichnung zeigen:
- die bereits beschriebene Fig. 1 ein Beispiel eines Bit-Übertragungssignals, das mit einem Synchronisationsimpuls-Burst beginnt,
- Fig. 2 schematisch eine Ausführungsform einer Schaltung zur Wiederherstellung von Bits, gemäß der vorliegenden Erfindung,
- Fig. 3 verschiedene Fälle einer erfindungsgemäßen Analyse eines Übertragungssignals.
- In Fig. 2 wird ein asynchrones Bit-Übertragungssignal S einem nicht-invertierenden Eingang eines Komparators 14 zugeführt. Dem invertierenden Eingang des Komparators 14 wird eine von einem Digital-Analog-Wandler 16 gelieferte Bezugsspannung Vref zugeführt. Der Wandler 16 dient zur Bildung eines entsprechend der Spannung Vref regelbaren Diskriminations-Schwellwerts.
- Die Ausgangsgröße des Komparators 14 wird durch eine Kippschaltung 18 mit einer Frequenz NCK gesampelt bzw. abgetastet, deren Periode N-fach kleiner als die nominelle Übertragungsdauer eines Bits ist, wobei N eine vorzugsweise ungerade Zahl ist, beispielsweise 7.
- Die Sample- bzw. Abtastwerte der Kippschaltung 18 werden einer Erfassungs- bzw. Aufnahmeschaltung 20 zugeführt, welche sie in aufeinanderfolgenden Fenstern, deren Breite der Übertragungsdauer eines Bits entspricht, untersucht. Die Begrenzungen der Fenster werden durch von einem Teiler 22 gelieferte Synchronisationsimpulse bestimmt. Der Teiler 22 erhält die Sampling-Frequenz NCK zugeführt und teilt diese Frequenz unter normalen Bedingungen durch N (7).
- In jedem Fenster zählt die Aufnahme- bzw. Erfassungsschaltung 20 jeweils die Anzahl N1 von Sample-Werten mit dem Zustand 1 und die Anzahl NT von Übergängen der Sample-Abtastwerte. Die in einem Fenster gezählten Übergänge sind beispielsweise diejenigen Übergänge, welche zwischen dem Beginn der ersten Sample-Abtastung und dem zu Beginn der letzten Sample-Abtastung vor sich gehenden Übergang stattfinden. Die Zahlen N1 und NT werden einer Auswerteschaltung 24 zugeführt.
- Gemäß einer Ausführungsform führt die Aufnahme- bzw. Erfassungsschaltung 20 der Auswerteschaltung 24 auch einen Front- bzw. Begrenzungs- bzw. Randwert BV zu, bei dem es sich je nach verschiedenen möglichen Varianten um den Betrag LSV der letzten Sample-Abtastung des vorhergehenden Fensters, um den Betrag LbV des vorhergehenden Bits, um den Betrag NSV der ersten Sample-Abtastung des folgenden Fensters oder um den geschätzten Betrag NbV des folgenden Bits handelt. Die Auswerteschaltung 24 bedient sich der Beträge N1, NT und BV zur Bestimmung des Werts D des dem laufenden Fenster entsprechenden Bits, zur Bestimmung einer Phasenkorrekturgröße, die in eine Modifikation des Teilungsverhältnisses des Teilers 22 übersetzt wird, und zur Bestimmung einer Korrekturgröße des Diskriminations-Schwellwerts Vref, die in der Form einer neuen Betragsgröße dem Wandler 16 zugeführt wird. Die Auswerteschaltung 24 liefert gegebenenfalls ein Synchronisiersignal BCK der am Ausgang D abgegebenen Bits.
- Der Wert des vorhergehenden Bits LbV entspricht der laufenden Ausgangsgröße D der Auswerteschaltung 24, solange der dem laufenden Fenster entsprechende Bit-Wert D nicht aktualisiert wurde. Der geschätzte oder erwartete Wert des folgenden Bits NbV entspricht der zweiten oder dritten Sample- Abtastung des folgenden Fensters. Diesen Betrag NbV erhält man beispielsweise am Ausgang des Komparators 14. Tatsächlich eilt im Zeitpunkt, in dem die Auswerteschaltung 24 das Bit D anzeigen muß, die Ausgangsgröße des Komparators 14 um zwei oder drei Sample-Abtastungen vor, und zwar wegen des Vorliegens mehrerer Kippstufen (beispielsweise 18) im Signalflußweg zur Auswerteschaltung 24. Schließlich wird der Betrag NSV der ersten Sample-Abtastung des folgenden Fensters am Ausgang der letzten im Signalweg zur Auswerteschaltung 24 gelegenen Kippschaltung, beispielsweise der Kippschaltung 18, abgenommen.
- Die vorliegende Beschreibung bezieht sich auf ein Beispiel, bei welchem jeweils jedes Bit siebenmal gesampelt wird und bei welchem maximal zwei Übergänge der Sample-Abtastungen in einem Fenster berücksichtigt werden. Daher wird die Zahl N1 der Auswerteschaltung 24 über einen Drei-Bit-Bus und die Zahl NT über einen Zwei-Bit-Bus zugeführt.
- Fig. 3 soll in beispielhafter Form veranschaulichen, wie die Auswerteschaltung 24 erfindungsgemäß verschiedene, mit (a) bis (j) bezeichnete Familien von Sample-Verläufen innerhalb eines Fensters interpretiert. Das Fenster ist durch zwei vertikale Linien begrenzt. Ein mit dem Beginn eines Fensters zusammenfallender Sample-Übergang wird in diesem Fenster gezählt, und der jeweilige Frontbegrenzungs- bzw. Randwert BV ist beispielsweise der Wert LSV der letzten Sample-Abtastung des vorhergehenden Fensters. Anstelle des Werts LSV könnte jeder der anderen Frontbegrenzungswerte LbV, NSV und Nbv verwendet werden.
- Die Familie (a) entspricht den Fällen, wo es nur einen einzigen Übergang gibt, die letzte Samplenahme bzw. -abtastung LSV des vorhergehenden Fensters 0 ist und höchstens drei Sample-Abtastungen des laufenden Fensters 1 sind. Wie veranschaulicht, ist der Übergang ein aufsteigender und tritt zu Beginn der fünften, sechsten oder siebenten Sample-Abtastung auf.
- Die Familie (b) entspricht den zu den Fällen der Familie (a) komplementären Fällen. Es gibt nur einen Übergang, die letzte Sample-Abtastung LSV des vorhergehenden Fensters beträgt 1, und höchstens drei Sample-Nahmen des laufenden Fensters sind Null. Wie veranschaulicht, ist der Übergang absteigend und tritt zu Beginn der fünften, sechsten oder siebenten Sample-Abtastung auf.
- Die Familien (a) und (b) entsprechen Fällen, wo die Fenster aufeinander mit Phasenrückeilung, bezogen auf die Übertragung der Bits, folgen. Die Auswerteschaltung 24 stellt diese Situation durch eine einfache Analyse der Werte N1, NT und LSV fest und befiehlt dem Teiler 22, sein Teilungsverhältnis zu verringern. Dieses Teilungsverhältnis geht beispielsweise von 7 in 6 über, was eine Verkürzung des folgenden Fensters zur Folge hat, derart daß sich das Ende des Fensters dem normalen Erde des folgenden Bits annähert.
- Die Familie (c) entspricht den Fällen, wo es nur einen Übergang gibt, der letzte Sample-Wert LSV des vorhergehenden Fensters 0 ist und wenigstens drei Sample-Werte des laufenden Fensters 0 sind. Wie dargestellt, ist der Übergang aufsteigend und findet zu Beginn der zweiten, dritten oder vierten Samole-Nahme bzw. -Abtastung statt.
- Die Familie (d) entspricht den zu den Fällen der Familie (c) komplementärer Fällen. Es gibt einen einzigen Übergang, die letzte Probenabzastung LSV des vorhergehenden Fensters ist 1, und höchstens drei Sample-Werte des laufenden Fensters sind 1. Wie dargestellt, ist der Übergang abfallend und findet zu Beginn der zweiten, dritten oder vierten Probennahme statt.
- Die Familien (c) und (d) entsprechen den Fällen, wo die Aufeinanderfolge der Fenster in Phasenvoreilung bezüglich der Übertragung der Bits steht. Die Auswerteschaltung 24 identifiziert diese Situation und steuert den Teiler 22 im Sinne einer Erhöhung der Teilungsrate. Diese Teilungsrate geht beispielsweise von 7 in 8 über. Somit wird das folgende Fenster vergrößert, was wiederum zur Folge hat, das Ende dieses Fensters dem normalen Ende des folgenden Bits anzunähern.
- Die Familie (e) entspricht den Fällen, wo zwei Übergänge vorliegen, die Zahl der Sample-Nahmen mit dem Wert 1 höchstens gleich 4 ist und der letzte Sample-Wert LSV des vorhergehenden Fensters 0 ist. Der erste, und zwar aufsteigende, Übergang fällt gegebenenfalls mit dem Anfang des Fensters zusammen, und der zweite, absteigende Übergang kann spätestens zu Beginn der siebenten Sample-Abtastung stattfinden und ist von der ersten um höchstens vier Sample- Abtastungen entfernt.
- Diese Familie (e) entspricht den Fällen, wo der Diskriminations-Schwellwert Vref einen zu hohen Betrag besitzt. Tatsächlich haben, wie Fig. 1 zeigt, die Vorderflanken des Übertragungssignals im allgemeinen eine relativ geringe Steilheit. Demzufolge gibt es, wenn der Diskriminations- Schwellwert zu groß ist, mehr Sample-Werte mit dem Betrag 0 als mit dem Betrag 1, für ein einzelnes 1er-Bit. Die Auswerteschaltung 24 identifiziert diese Situation durch eine einfache Analyse der Werte N1, NT und LSV und setzt den Diskriminations-Schwellwert Vref durch Verringerung der dem Digital-Analog-Wandler 16 zugeführten Größe herab.
- Die Familie (f) entspricht den zu den Fällen der Familie (e) komplementären Fällen. Es gibt zwei Übergänge, die Zahl der Sample-Werte vom Betrag 0 ist höchstens gleich 4, und die letzte Sample-Abtastung des vorhergehenden Fensters besitzt den Wert 1. Der erste, und zwar absteigende, Übergang fällt gegebenenfalls mit dem Anfang des Fensters zusammen, und der zweite, ansteigende, Übergang kann spätestens zu Beginn der siebenten Sample-Abtastung erfolgen und ist von dem ersten um höchstens vier Sample-Abtastungen entfernt.
- Diese Familie (f) entspricht den Fällen, wo der Diskriminations-Schwellwert zu niedrig ist. Die Auswerteschaltung 24 identifiziert diesen Zustand und erhöht den Diskriminations- Schwellwert durch Vergrößerung der dem Wandler 16 zugeführten Größe.
- Man kann vorsehen, daß eine Korrektur (Modifizierung der Fensterbreite oder des Diskriminations-Schwellwerts) nur vorgenommen wird, wenn die ihr zugrunde liegenden Bedingungen Wiederholungscharakter haben. Das heißt beispielsweise, daß die Fensterbreite in der Situation (a) nur verringert wird, wenn diese Situation sich eine vorgegebene Zahl von Malen wiederholt. Hierzu kumuliert man beispielsweise eine für den zu korrigierenden Fehler repräsentative Zahl bei jedem Fenster. Sobald der kumulierte Wert einen vorgegebenen Schwellwert übersteigt, wird die Korrektur vorgenommen und die Kumulation durch Rückstellung wieder in Gang gesetzt. Die Zahl N1 ist in den Situationen (a), (d) und (f) repräsentativ für den Fehler, und der Wert 7-N1 ist repräsentativ für den Fehler in den Situationen (b), (c) und (e). In den Fällen, wo der Diskriminations-Schwellwert modifiziert wird, kann diese Modifizierung proportional dem für den Fehler repräsentativen Wert (N1 oder 7-N1) sein.
- Der Wert D jedes einem Fenster entsprechenden Bits wird beispielsweise durch Mehrheitsvotum ermittelt, das heißt, daß er auf den mehrheitlich ermittelten Wert der Sample- Abtastungen des betreffenden Fensters festgesetzt wird. Diese Regel findet Anwendung außer in den Fällen (e), wo die Zahl der Sample-Abtastungen mit dem Wert 1 zwischen 1 und 3 variiert, und in den Fällen (f), wo die Zahl von Probenabtastungen mit dem Wert 0 zwischen 1 und 3 variiert. Tatsächlich nimmt man in diesen beiden extremen Situationen an, daß die geringe Zahl von Sample-Nahmen mit dem Wert 1 oder mit dem Wert 0 gleichwohl anzeigt, daß das entsprechende Bit den Wert 1 oder den Wert 0 besitzt, da man annimmt, daß die geringe Zahl von Sample-Abtastungen durch einen zu hohen oder zu niedrigen Diskrimations-Schwellwert hervorgerufen wird.
- Gemäß einer Variante könnte der Wert D auch der Median-Wert der Sampleabtastungen des Fensters sein.
- Das Bit-Synchronisiersignal BCK entspricht beispielsweise den durch den Teiler 22 gelieferten Impulsen.
- Die eben beschriebene Ausführungsform, bei welcher permanent Phasen- und Schwellwertamplitudenkorrekturen erfolgen, bezieht sich auf jedes asynchrone Bit-Übertragungssignal, dessen Übertragungsfrequenz und Amplitude bekannte Nennwerte besitzen.
- Der Anmelder hat erkannt, insbesondere im Fall einer Teletestanwendung, daß es besser ist, die Phase periodisch in punktueller Weise zu regeln und die Phase während den Übertragungen der wiederherzustellenden Bits nicht mehr zu korrigieren. Man trägt dann einem Effekt der 'Gruppenverzögerung' ('group delay') besser Rechnung, der in abrupter und zufälliger Weise die Phase eines Übergangs modifiziert, ohne den folgenden Übergang zu beeinflussen.
- Daher erfolgt in einer zweiten Ausführungsform der erfindungsgemäßen Schaltung keine Phasenkorrektur während den Übertragungen der wiederherzustellenden Bits. Bei dem Beispiel der Verarbeitung eines Teletextsignals (Fig. 1) wird die Phase jeweils während jedem Synchronisations-Burst 10 geregelt, indem man die (durch die Ausgangsgröße des Teilers 22 bestimmten ...) Fenster mit den Übergängen der Impulse des Burst 10 synchronisiert. Die am Ende der Burst-Salve 10 erhaltene Phase wird während dem Empfang eines Übertragungsbeginn-Codes 11100100 bestätigt (der zu Beginn des Intervalls 11 in Fig. 1 auftritt). Diese Bestätigung bzw. Validierung besteht darin, daß die Phase korrigiert wird, in der vorstehend in bezug auf die Familien von Fällen (b) und (d) beschriebenen Weise, für die beiden ersten Übergänge in dem Anfangs-Code, d. h. während 111 und 00 und zwischen 00 und 1.
- Die so erhaltene Phase wird dann bis zur nächsten Burst- Salve 10 aufrechterhalten. Vorzugsweise verwendet man in den Phasenkorrekturen den letzten Bit-Betrag LbV, und nicht den letzten Sample-Betrag LSV.
- Um den Betrag jedes Bits D zu bestimmen, verwendet man je nach den verschiedenen oben dargelegten speziellen Fällen mehrere der vier Frontal- bzw. Begrenzungs- bzw. Randwerte LSV, LbV, NSV und. NbV.
- In den Fällen der Familie (e) wird dem Bit D der Zustand 1 zugewiesen, wenn:
- - die Zahl N2 von Sample-Werten mit dem Betrag 1 zwischen 1 und 3 liegt,
- - die Zahl NT von Übergängen gleich 2 ist, und
- - der letzte Bit-Wert LbV und der letzte Sample-Abtastwert LSV gleich 0 sind.
- In den Fällen der Familie (f) wird dem Bit D der Zustand 0 zugewiesen, wenn:
- - die Zahl N1 zwischen 4 und 6 liegt,
- - die Zahl NT gleich 2 ist, und
- - die Werte LbV und LSV gleich 1 sind.
- Die Familien von Fällen (g) und (h) gemäß der Darstellung in Fig. 3 entsprechen Impulsen kurzer Dauer, welche unmittelbar vor dem Beginn des laufenden Fensters beginnen und welche man als isolierte Bits interpretieren muß.
- In den Fällen der Familie (g) wird dem Bit D der Zustand 1 zugewiesen, wenn:
- - die Zahl N1 zwischen 2 und 3 liegt,
- - die Zahl NT gleich 1 ist,
- - die Werte LbV und LSV voneinander verschieden sind,
- - der Wert. LbV und der nachfolgende Sample-Abtastwert NSV gleich 0 sind.
- In den Fällen der Familie (h), die komplementär zu den Fällen der Familie (g) sind, wird dem Bit D der Zustand 0 zugewiesen, wenn
- - die Zahl N1 zwischen 4 und 5 liegt,
- - die Zahl NT gleich 1 ist,
- - die Werte LbV und LSV voneinander verschieden sind,
- - der Wert LbV und der Wert NSV gleich 1 sind.
- In den nicht dargestellten, zu den Fällen der Familien (g) und (h) symmetrischen Fällen, d. h. für Impulse kurzer Dauer, welche unmittelbar vor dem Beginn des laufenden Fensters enden, wird dem Bit D der Zustand 1 zugewiesen, wenn:
- - die Zahl N1 zwischen 2 und 3 liegt,
- - die Zahl NT gleich 1 ist,
- - die Werte LbV und LSV gleich sind,
- - der geschätzte Wert NbV des folgenden Bits und der Wert NSV voneinander verschieden sind, und
- - die Werte LbV und NbV gleich 0 sind;
- und dem Hit D wird der Zustand 0 zugewiesen, wenn:
- - die Zahl N1 zwischen 4 und 5 liegt,
- - die Zahl. NT gleich 1 ist,
- - die Werte LbV und LSV gleich sind,
- - die Werte NbV und NSV voneinander verschieden sind, und
- - die Werte LbV und NbV gleich 1 sind.
- Fallfamilien (i) und (j) entsprechen den Familien (e) und (f) in den extremen Fällen, wo der zweite Übergang zu Beginn des folgenden. Fensters erfolgt, d. h. daß dieser zweite Übergang nicht im laufenden Fenster gezählt, wird.
- In den Fällen der Familie (i) wird dem Bit D der Zustand 1 zugewiesen, wenn:
- - die Zahl N1 zwischen 1 und 3 liegt,
- die Zahl NT gleich 1 ist,
- - die Werte LbV, LSV, NbV und NSV gleich 0 sind.
- In den Fällen der Familie (j) wird dem Bit D der Zustand 0 zugewiesen, wenn:
- - die Zahl N1 zwischen 4 und 6 liegt,
- - die Zahl NT gleich 1 ist, und
- - die Werte LbV, LSV, NbV und NSV gleich 1 sind.
- In allen anderen Fällen wird der Zustand des Bits D durch Mehrheitsvotum bestimmt.
- Die Korrekturen der Schwellwertamplitude bleiben gegenüber dem in Verbindung mit den Fallfamilien (e) und (f) Beschriebener unverändert, ausgenommen daß man vorzugsweise den letzten Bit-Wert LbV anstelle des letzten Sample-Abtastwerts LSV verwendet.
- Außerdem wird der Schwellwert vorzugsweise während jeder Synchronisations-Burst-Salve 10 nachgeregelt. Hierzu wird beispielsweise dem Schwellwert zu Beginn jeder Burst-Salve 10 ein niedriger Wert zugewiesen, und die Auswerteschaltung 24 bewirkt Korrekturen, um die Zahl N1 von Sample-Werten mit dem Betrag 1 in zwei aufeinanderfolgenden Fenstern mit der Zahl N von Sample-Abtastungen eines Fensters (N = 7 in dem beschriebenen Beispiel) in Übereinstimmung zu bringen. Diese Korrekturen sind beispielsweise proportional dem Unterschied N1-N. Zur Begrenzung möglicher Oszillationen nimmt der verwendete Proportionalitätskoeffizient für die aufeinanderfolgenden Differenzen N1-N ab (beispielsweise werden aufeinanderfolgend die Koeffizienten 16, 8, 4, 2 und 1 verwendet).
- Für den Fachmann sind zahlreiche Varianten und Modifikationen der vorliegenden Erfindung erkennbar; beispielsweise kann er die Zahl von in einem Fenster gezählten Übergängen erhöhen und die Fälle und die vorzunehmenden Korrekturen variieren.
Claims (10)
1. Schaltung zur Wiederherstellung bzw. Rückgewinnung vor
mittels eines asynchronen Signals (5) übertragenen Bits, mit:
- einem Komparator (14) zum Vergleich des Signalpegels
mit einem Bezugspegel (Vref);
- einer Sampling-Abtastschaltung (18), welche für jedes
einem Bit entsprechende Zeitintervall mehrere (N) Samplewerte
der Ausgangsgröße des Komparators liefert,
- einer Schaltung (22), welche eine Aufeinanderfolge von
Fenstern bestimmt, deren jedes einem dieser Bits entspricht;
dadurch gekennzeichnet, daß die Schaltung
umfaßt:
- eine Erfassangs- bzw. Aufnahmeschaltung (20), welcher
die Samplewerte zugeführt werden und die für jedes Fenster die
Anzahl (N1) vcn Samplewerten, die einen ersten logischen Wert
besitzen, die Anzahl (NT) von Sampleübergängen, sowie einen
einem benachbarten Fenster zugeordneten Randwert liefert; sowie
- eine Auswertschaltung (24) zur Korrektur des
Bezugspegels und/oder der Ausrichtung der Fenster relativ bezüglich
der Bits, in Abhängigkeit von den Ausgangsgrößen der Erfassungs-
bzw. Aufnahmeschaltung.
2. Verfahren zur Wiederherstellung bzw. Rückgewinnung
von mittels eines Signals in asynchroner Weise übertragenen
Bits, bei welchem der Signalpegel mit einem Bezugspegel (Vref)
verglichen und das Vergleichsergebnis während jedes einem Bit
entsprechenden Zeitintervalls einer vorgegebenen Anzahl von
Sample-Abtastungen unterzogen wird,
dadurch gekennzeichnet, daß das Verfahren
die folgenden Stufen umfaßt:
- in jedem einem dieser Bits entsprechenden Fenster wird
die Anzahl (N1) von Samplewerten mit einem ersten logischen Wert
und die Anzahl (NT) von Übergängen der Samplewerte gezählt; und
- der Bezugspegel und/oder die Anfangszeitpunkte der
Fenster werden in Abhängigkeit von der Anzahl von Samplewerten
mit dem ersten logischen Wert, von der Anzahl der Übergänge, und
von einem einem benachbarten Fenster zugeordneten Randwert (BV)
korrigiert.
3. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 2, dadurch gekennzeichnet, daß das Verfahren
die folgenden Stufen umfaßt, wenn die Anzahl (NT) der Übergänge
in einem laufender Fenster gleich 1 ist:
- Vorverschiebung des Anfangszeitpunkts eines nächsten
Fensters, wenn die Mehrzahl von Samplewerten einem Randwert (BV)
entspricht; andernfalls
- Verzögen des Anfangszeitpunkts eines nächsten Fensters.
4. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 2, dadurch gekennzeichnet, daß es die
folgenden Stufen umfaßt, falls die Anzahl (NT) von Übergängen gleich
2 ist:
- Verringerung des Bezugsspegels (Vref), wenn die
Anzahl (N1) von Samplewerten mit einem hohen Pegel kleiner als die
vorgegebene Anzahl (N) einer vorgegebenen Größe ist und der
Randwert (BV) einen hohen Pegel aufweist; und
- Erhöhung des Bezugspegels, wenn die Anzahl von Samplewerten
mit einem niedrigen Pegel kleiner als die vorgegebene
Anzahl (N) einer vorgegebenen Größe ist und der Randwert einen
hohen Pegel aufweist.
5. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach einem der Ansprüche 3 und 4, dadurch gekennzeichnet,
daß eine Korrektur in Gestalt einer Vorverschiebung oder
Verzögerung des Anfangszeitpunkts eines nächsten Fensters oder
einer Erhöhung oder Verringerung des Bezugspegels (Vref) nur
vorgenommen wird, wenn der ihnen zugrundeliegende Zustand
Wiederholungscharakter aufweist.
6. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 2, dadurch gekennzeichnet, da es die
folgenden Stufen umfaßt:
- das einem Fenster entsprechende Bit wird mit einem
vorgegebenen Wert festgestellt, wenn die Anzahl (NT) von
Übergängen gleich 2 ist, die Anzahl von Samplewerten mit dem
vorgegebenen Wert wenigstens gleich 1 ist, und der Randwert gleich
dem Komplement des vorgegebenen Werts ist; und
- in den anderen Fällen wird der Bitwert mit dem Wert
der Mehrzahl der Samplewerte des Fensters festgestellt.
7. Verfahren zur Bit-Wiederherstellung bzw.
Rückgewinnung nach Anspruch 2, dadurch gekennzeichnet, daß es die
folgenden Stufen umfaßt:
- Vornahme einer Anfangseinstellung der Periode der
Aufeinanderfolge der Fenster und Beibehaltung dieser Periode
während der Übertragung einer Bit-Serie (11); sowie
- Bestimmen bzw. Feststellen des Betrags jedes Bits durch
Mehrheitsvotum, ausgenommen die Fälle, in denen mehrere
Randwerte (BV) unter dem Betrag des letzten Samplewerts (LSV) des
vorhergehenden Fensters, dem Wert des letzten Fensters (LbV),
dem Betrag des ersten Samplewerts (NSV) des folgenden Fensters,
und dem geschätzten Wert des nächsten Bits (NbV) repräsentativ
für das Vorliegen eines einem isolierten Bit entsprechenden
kurzen Impulses des Signals sind.
8. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 7, dadurch gekennzeichnet, daß es die Stufe
der Feststellung eines vorgegebenen Wertes für das einem
Fenster entsprechende Bit umfaßt, wenn:
- eine Minderheit von Samplewerten den genannten
vorgegebenen Wert besitzen,
- die Anzahl (NT) von Übergängen in dem Fenster gleich 1
ist,
- der letzte Samplewert (LSV) des vorhergehenden Fensters
den genannten vorgegebenen Wert besitzt, und
- das vorhergehende Bit (LbV) und der erste Samplewert
(NSV) des folgenden Fensters den zu dem gerannten vorgegebenen
Wert komplementären Wert aufweisen.
9. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 7, dadurch gekennzeichnet, daß es die Stufe
der Feststellung eines vorgegebenen Wertes für das einem
Fenster entsprechende Bit umfaßt, wenn:
- eine Minderheit von Samplewerten den genannten
vorgegebenen Wert besitzen,
- die Anzahl (NT) von Übergängen in dem Fenster gleich 1
ist,
- der letze Samplewert (LSV) des vorhergehenden Fensters
und das letzte Bit (LbV) gleich sind,
- das geschätzte folgende Bit (NbV) und der erste
Samplewert (NSV) des folgenden Fensters voneinander verschieden sind,
- und das letzte Bit (LbV) und das geschätzte folgende
Bit (NbV) den zu dem genannten vorgegebenen Wert komplementären
Wert besitzen.
10. Verfahren zur Bit-Wiederherstellung bzw.
-Rückgewinnung nach Anspruch 7, dadurch gekennzeichnet, daß es die
Verfahrensstufe der Feststellung eines vorgegebenen Werts für das
einem Fenster entsprechende Bit umfaßt, wenn.
- eine Minderheit von Samplewerten den genannten
vorgegebenen Wert besitzen,
- die Anzahl (NT) von Übergängen in dem Fenster gleich 1
ist, und
- der letze Samplewert (LSV) des vorhergehenden Fensters,
das vorhergehende Bit (LbV), das folgende geschätzte Bit (NbV),
und der erste Samplewert (NSV) des folgenden Fensters den zu
dem genannten vorgegebenen Wert komplementären Wert besitzen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9415522A FR2728409B1 (fr) | 1994-12-16 | 1994-12-16 | Circuit de restitution de bits transmis de maniere asynchrone |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69520198D1 DE69520198D1 (de) | 2001-04-05 |
DE69520198T2 true DE69520198T2 (de) | 2001-06-21 |
Family
ID=9470145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69520198T Expired - Fee Related DE69520198T2 (de) | 1994-12-16 | 1995-12-13 | Schaltung zur Rückgewinnung von asynchron gesendeten Bits |
Country Status (5)
Country | Link |
---|---|
US (1) | US5764703A (de) |
EP (1) | EP0717495B1 (de) |
JP (1) | JP2907087B2 (de) |
DE (1) | DE69520198T2 (de) |
FR (1) | FR2728409B1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5940442A (en) * | 1997-01-30 | 1999-08-17 | National Semioonductor Corporation | High speed data receiver |
US6249556B1 (en) * | 1998-05-27 | 2001-06-19 | Intel Corporation | Dynamic thresholding for input receivers |
US6028456A (en) * | 1998-08-18 | 2000-02-22 | Toko, Inc. | Dual-threshold comparator circuit utilizing a single input pin |
DE19956937A1 (de) * | 1999-11-26 | 2001-05-31 | Philips Corp Intellectual Pty | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
US20030048862A1 (en) * | 2001-09-10 | 2003-03-13 | Hsin-Hsien Lee | Automatic calibration & synchronization for digital asynchronous communication |
US7123046B2 (en) * | 2002-02-13 | 2006-10-17 | Micron Technology, Inc | Apparatus for adaptively adjusting a data receiver |
US7036053B2 (en) * | 2002-12-19 | 2006-04-25 | Intel Corporation | Two dimensional data eye centering for source synchronous data transfers |
US7079609B2 (en) * | 2003-07-31 | 2006-07-18 | Motorola, Inc. | Method and apparatus for reducing interference within a communication system |
JP4476326B2 (ja) * | 2005-05-31 | 2010-06-09 | 富士通株式会社 | データ受信装置 |
US8300464B2 (en) | 2010-04-13 | 2012-10-30 | Freescale Semiconductor, Inc. | Method and circuit for calibrating data capture in a memory controller |
JP5794352B2 (ja) * | 2013-05-29 | 2015-10-14 | 株式会社デンソー | 受信装置及び受信ビット列の同一値ビット数検出方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
DE3633768A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
FR2652697A1 (fr) | 1989-10-03 | 1991-04-05 | Sgs Thomson Microelectronics | Extracteur de donnees numeriques dans un signal video. |
DE69222106T2 (de) * | 1991-03-25 | 1998-01-15 | Matsushita Electric Ind Co Ltd | Schaltkreis zur datenbegrenzung |
US5223930A (en) * | 1991-10-18 | 1993-06-29 | Zenith Electronics Corporation | Data recovery system using dot clock counting |
FR2683411B1 (fr) * | 1991-11-06 | 1994-12-09 | Inst Francais Du Petrole | Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus. |
-
1994
- 1994-12-16 FR FR9415522A patent/FR2728409B1/fr not_active Expired - Fee Related
-
1995
- 1995-12-13 US US08/571,614 patent/US5764703A/en not_active Expired - Lifetime
- 1995-12-13 EP EP95410141A patent/EP0717495B1/de not_active Expired - Lifetime
- 1995-12-13 DE DE69520198T patent/DE69520198T2/de not_active Expired - Fee Related
- 1995-12-18 JP JP7348339A patent/JP2907087B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0717495A1 (de) | 1996-06-19 |
EP0717495B1 (de) | 2001-02-28 |
US5764703A (en) | 1998-06-09 |
FR2728409A1 (fr) | 1996-06-21 |
DE69520198D1 (de) | 2001-04-05 |
JPH08237308A (ja) | 1996-09-13 |
JP2907087B2 (ja) | 1999-06-21 |
FR2728409B1 (fr) | 1997-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69520198T2 (de) | Schaltung zur Rückgewinnung von asynchron gesendeten Bits | |
DE2228261C3 (de) | Schwellwertefnstellungseinrlchtung für einen Datenempfänger mit Vlelfach-Amplltuden-Abtastung | |
DE68926411T2 (de) | Analog-Digitalwandlersystem | |
EP0074682B1 (de) | Schaltungsanordnung zum Einstellen der Amplitude des Farbsignals | |
DE3927580A1 (de) | Schaltungsanordnung zur lokalisierung eines synchronmusters in einer digitalen datenfolge | |
DE2216123A1 (de) | Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration | |
DE3430350C2 (de) | Demodulationsschaltung für ein Datensignal | |
DE2135890B2 (de) | Synchronisierungsvorrichtung zur Hochprazisionswiedergabe der Phase eines Taktsignals | |
EP1391029A1 (de) | Verfahren zum bestimmen der drehstellung der antriebswelle eines kommutierten gleichstrommotors | |
DE69222106T2 (de) | Schaltkreis zur datenbegrenzung | |
EP0231786B1 (de) | Verfahren zur Elimination von Störungen eines Messsignals | |
DE2634426A1 (de) | Bandkompressionseinrichtung | |
DE3732287A1 (de) | Verfahren und schaltungsanordnung zum ableiten des worttaktes eines pulslagemodulierten signals | |
DE3037987C2 (de) | Schaltungsanordnung zum Ermitteln eines Impulses bestimmter Mindestlänge in einem Impulsgemisch | |
EP0253215B1 (de) | Verfahren und Vorrichtung zur Verarbeitung von Impulsen eines Signals, das durch vorausgehende Uebertragung verzerrt ist | |
DE3700368C1 (en) | Digital oscilloscope | |
DE3744076C2 (de) | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals | |
DE1261543B (de) | Verfahren und Anordnung zum Ausgleich des Zeitfehlers in einem insbesondere von einem magnetischen Speicher abgenommenen Fernsehsignal | |
EP0449370B1 (de) | Schaltungsanordnung zur Versteilerung von Signalflanken | |
DE2824565A1 (de) | Schaltungsanordnung zum erkennen einer frequenz in einem pcm-signal | |
DE3240175A1 (de) | Adaptives analog/digital-konvertersystem | |
EP0420321B1 (de) | Synchronsignal-Detektor | |
DE69315282T2 (de) | Schaltungsanordnung und Methode zur Erkennung einer heissen Röhre | |
DE69835859T2 (de) | Verfahren zur Reduzierung der Wirkung der vom Steuersignal produzierten elektromagnetischen Störausstrahlungen | |
DE2232757C3 (de) | Vorsatz-Schaltungsanordnung zu einem Datenempfänger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |