DE69518276T2

DE69518276T2 - Verfahren und Anordnung zur Buszuteilung während der unterbrechungsfreien Ankoppelung eines koppelbaren Rechners.

Info

Publication number: DE69518276T2
Application number: DE69518276T
Authority: DE
Inventors: Douglas D. Gephardt; Scott Swanstrom
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1994-06-09
Filing date: 1995-05-22
Publication date: 2001-03-29
Anticipated expiration: 2015-05-23
Also published as: US5632020A; EP0686919A1; JPH08166923A; DE69518276D1; EP0686919B1; ATE195379T1

Description

Die vorliegende Erfindung betrifft im allgemeinen Computersysteme, wie beispielsweise ein Computersystem mit einem Prozessor, einem Bus-Arbiter und mehreren Bus-Mastern, die zusammen an wenigstens einen Bus gekoppelt sind, und insbesondere einen Bus-Arbiter, der einem der Bus-Master die Kontrolle über den wenigstens einen Bus in Reaktion auf eine externe Anforderung oder ein Ereignis, beispielsweise das Andocken des Computersystems an einer Host-Station, gewährt.
Computersysteme weisen im allgemeinen eine Anzahl von zusammen mit einem Bus gekoppelten Peripherievorrichtungen auf. Die Peripherievorrichtungen führen eine Vielzahl unterschiedlicher Datenspeicher-, Rechen-, Datenbearbeitungs-, Anzeige-, Steuer- und Audiofunktionen für das Computersystem durch. Die Peripherievorrichtungen sind oft Bus-Master - Vorrichtungen, die in der Lage sind, einen Lese- oder Schreibvorgang auf dem Bus einzuleiten. Die Peripherievorrichtungen beginnen und beenden ihre Vorgänge auf dem Bus unter effizienter Durchführung ihrer jeweiligen Operationen ohne die CPU, andere Peripherievorrichtungen oder andere Systemressourcen unnötig zu belasten.
Computersysteme mit einer Vielzahl von Bus-Mastern verwenden einen Bus- Arbiter, um die Verfügung oder die Kontrolle über einen Bus zuzuweisen, wenn ein oder mehrere Bus-Master versuchen, darauf zuzugreifen. Bus-Arbiter weisen im allgemeinen eine Anzahl von Anforderungseingangs- und Erlaubnisausgangspaaren auf, wobei jedes Paar einem bestimmten Bus-Master zugeordnet ist. Wenn ein Bus-Master zum Durchführen eines Vorgangs auf den Bus zugreifen muß, liefert er ein Busanforderungssignal an den Bus-Arbiter. Stellt der Bus- Arbiter fest, daß der anfordernde Bus-Master Zugriff auf den Bus haben kann, liefert der Bus-Master ein Erlaubnissignal. Wenn der Bus-Master das Bus- Erlaubnissignal empfängt, darf der Bus-Master auf den Bus zugreifen und führt den Vorgang durch.
Wenn zwei oder drei Bus-Master gleichzeitig Zugriff auf den Bus fordern, stellt der Bus-Arbiter fest, welchem Master der Zugriff erlaubt werden soll und welchem Master der Zugriff verwehrt werden soll. Der Arbiter folgt einem festen oder einem Rotationsprioritätsschema beim Gewähren des Zugriffs auf den Bus. Ein festes Prioritätsschema weist jedem Bus-Master eine Prioritätsrangfolge zu und gewährt die Verfügung über den Bus nach dieser Reihenfolge; ein Rotationsprioritätsschema verändert die Prioritätsfolge jedes Bus-Masters mit der Zeit entsprechend einem Algorithmus, einem Programm oder einem anderen Verfahren.
Bekannte Bus-Arbiter, ob festgelegt oder rotierend, verwenden ein Fairness- Schema (Verriegelungssteuerung), welches das Prioritätsschema außer Kraft setzt und vorübergehend die Prioritätsfolge neu ordnet, um einen Verriegelungsfehler auf dem Bus zu verhindern. Bei Verriegelungsfehlern kann es sich um einen "Lockout", ein "Deadlock", ein "Livelock" oder einen anderen Arbitrationszustand handeln, der Fehler oder Ineffizienzen auf dem Bus verursacht. Verriegelungsfehler können sogar schwere Systemfehler oder Hardwareabstürze verursachen.
Lockout-Fehler können eine Peripherievorrichtung permanent am Zugriff auf einen Bus hindern. Beispielsweise kann ein Bus-Master niedrigerer Priorität ausgesperrt werden, wenn zwei Bus-Master höherer Priorität auf einem Peripheriekomponentenanschluß-Bus (PCI) gleichzeitig Zugriff auf den Bus- Master geringerer Priorität begehren, wenn dieser gesperrt ist (für die exklusive Verwendung durch den Initiator eines Zugriffs reserviert ist). Um einen derartigen Fehler zu verhindern, deaktiviert das Fairness-Schema das Prioritätsschema und gewährt dem Bus-Master geringerer Priorität Zugriff auf den Bus.
Ferner ist das Fairness-Schema erforderlich, um Verriegelungsfehler wie Deadlocks oder Livelocks zu verhindern. Deadlocks und Livelocks treten auf, wenn jeder von zwei Bus-Mastern auf eine Reaktion des anderen warten muß, bevor ein Vorgang auf dem Bus abgeschlossen werden kann. Ein derartiger Deadlock oder Livelock kann durch verriegelte/exklusive Bustransaktionen in Verbindung mit Rückschreibcachetransaktionen auftreten. Ferner können Deadlocks oder Livelocks auftreten, wenn ein Zugriff nicht abgeschlossen werden kann, weil andere Bus-Master notwendige Systemressourcen verwenden.
Das Fairness-Schema hat selbst vor einem festen Prioritätsschema Vorrang, um Verriegelungsfehler zu verhindern. Daher sind bekannte Arbiter nicht in der Lage, einem bestimmten Bus-Master in einer bestimmten Zeitspanne Zugriff auf den Bus zu gewähren (zeitgebundener Zugriff), da das Fairness-Schema den Zugriff durch den bestimmten Bus-Master deaktivieren kann. Obwohl das Fairness-Schema erforderlich ist, um Verriegelungsfehler zu verhindern, hindert das Fairness-Schema den Bus-Arbiter nachteiligerweise daran, im Fall eines Andockereignisses einen exklusiven (höchste Priorität), nicht zwangsweise (nicht unterbrechbaren) Buszugriff zu gewähren.
Besondere Computersysteme, beispielsweise andockbare Computersysteme und audiofähige Computersysteme, sind verringerter Leistung oder gar schweren Fehlern ausgesetzt, wenn die Systeme nicht unmittelbar auf eine externe Situation (Anforderung oder Ereignis) reagieren. Bei dieser Art von Systemen muß einer bestimmten Peripherievorrichtung Zugriff auf den Bus gewährt werden, damit das System auf die externe Situation reagieren kann. Da die externe Situation oft eine unmittelbare Reaktion erfordert, wird ein Bus-Arbiter benötigt, der einen exklusiven, nicht zwangsweisen Zugriff auf den Bus ermöglicht, so daß die jeweilige Peripherievorrichtung schnell auf die externe Situation reagieren kann.
Genauer gesagt erfordert ein externes Ereignis, beispielsweise ein Andockereignis bei einem andockbaren Computersystem, daß eine Peripherievorrichtung oder CPU Schutzmaßnahmen zum Verhindern von Signalgebungsfehlern, Busabstürzen und Komponentenbeschädigung durch das physische Verbinden und Trennen aktiver Busse des Systems ergreift. Die aktiven Busse des andockbaren Computersystems können vorteilhafterweise von einem Andockmittel, einer CPU oder anderen Schaltungen geschützt werden, welche die aktiven Busse in Reaktion auf das Andockereignis ruhigstellt. Beispiele für Andockeinrichtungen, CPUs und andere Schaltungen sind in der US- Patentanmeldung 08/217 951, eingereicht am 25. März, 1994, mit dem Titel "An Apparatus and Method for Achieving Hot Docking Capabilities for Dockable Computer" erörtert.
Im allgemeinen muß die Andockeinrichtung die Verfügung über den Bus so schnell wie möglich erhalten. Jede Zeit des Wartens auf die Zuweisung der Kontrolle durch den Bus-Arbiter ist nachteilig, da das Andockereignis unter Umständen verschoben werden muß, bis die Kontrolle gewährt ist. Ferner können bekannte Bus-Arbiter die Kontrolle der Andockeinrichtung über den Bus während des Andockereignisses erzwingen, wodurch ein katastrophaler Fehler verursacht wird. Es besteht daher ein Bedarf an einem andockbaren Computersystem, das einen Bus-Arbiter aufweist, der zum Reagieren auf einen anstehenden Andockvorgang optimiert ist.
Es besteht somit ein Bedarf an einem Bus-Arbiter, der in der Lage ist, einen Buszugriff in Reaktion auf ein externes Ereignis oder eine Anforderung zu gewähren. Insbesondere besteht ein Bedarf an einem Bus-Arbiter, der ein gewidmetes Anforderung/Erlaubnis-Paar aufweist, das einen exklusiven und nicht unterbrechbaren Zugriff auf den Bus erlaubt. Diese Aufgaben werden durch die Merkmale und Schritte der zugehörigen Ansprüche gelöst.
Es wird auf EP-A-0 674 275, ein Dokument gemäß Artikel 54(6) EPÜ, EP-A-0 426 134 und COMPUTER ARCHITECTURE NEWS, Bd. 20, Nr. 2, Mai 1992, New York, NY, US, S. 300-307, B. P. Aichinger"Futurebus+ as an I/O Bus:Profile B" verwiesen.
Es wird ein Computersystem beschrieben, das einem externen Zustand ausgesetzt ist und mehrere betriebsmäßig mit einem Bus gekoppelte Peripherievorrichtungen aufweist. Das Computersystem weist einen Bus-Arbiter mit einem primären Bestätigungsausgang auf, der mit einer bestimmten Peripherievorrichtung gekoppelt ist. Der Bus-Arbiter liefert ein PRIMARY ACKNOWLEDGE Signal am primären Bestätigungsausgang im Reaktion auf den externen Zustand. Die bestimmte der mehreren Peripherievorrichtungen, die Andockeinrichtung, erhält Zugriff auf den Bus, wenn das PRIMARY ACKNOWLEDGE Signal innerhalb einer vorbestimmten Zeitspanne geliefert wird.
Es wird ferner ein Bus-Arbiter zur Verwendung in einem Computersystem beschrieben, der einen Bus, einen ersten Master, die Andockeinrichtung, und mehrere zweite Master aufweist. Der erste Bus-Master und die mehreren zweiten Bus-Master sind mit dem Bus gekoppelt. Der Bus-Arbiter weist einen Primären Anforderungseingang, der mit dem ersten Bus-Master gekoppelt ist, mehrere sekundäre Anforderungseingänge, die mit den mehreren zweiten Bus-Mastern verbunden sind, und eine primäre Bestätigungsschaltung, die mit dem primären Anforderungseingang gekoppelt ist, eine sekundäre Logikschaltung, die mit den mehreren sekundären Anforderungseingängen gekoppelt ist, und eine Verriegelungsüberwachungsschaltung, die mit der sekundären Logikschaltung und einem Bus gekoppelt ist, auf. Die sekundäre Logikschaltung weist einen mit der primären Logikschaltung gekoppelten sekundären Ausgang auf, und die Verriegelungsüberwachungsschaltung liefert ein Fairness-Signal. Die sekundäre Logikschaltung liefert ein sekundäres Wählsignal am sekundären Ausgang entsprechend einer Vielzahl von SECONDARY REQUEST Signalen, die an den mehreren der sekundären Anforderungseingänge empfangen wurden, und das Fairness-Signal. Die primäre Logikschaltung liefert ein primäres Wählsignal in Reaktion auf ein PRIMARY REQUEST Signal am primären Anforderungseingang und das sekundäre Wählsignal. Die primäre Logikschaltung gewährt den Zugriff auf den Bus entsprechend dem primären Wählsignal. Das primäre Wählsignal gewährt den Zugriff auf den ersten Bus- Master, wenn das PRIMARY REQUEST Signal empfangen wird.
Es wird ferner ein andockbares Computersystem beschrieben, das aus einer Host-Computereinheit mit einem Stationsbus und einer mobilen Computereinheit mit einem Einheitsbus besteht. Das andockbare Computersystem ist in der Lage, im angedockten Zustand, in dem die mobile Computereinheit betriebsmäßig mit der Host-Computerstation verbunden ist, oder im abgekoppelten Zustand, in dem die mobile Computereinheit physisch von der Host-Computerstation getrennt ist. Das andockbare Computersystem weist ferner ein Andockeinrichtung auf, die mit dem Einheitsbus gekoppelt ist, und ein Ruhe- Anforderungssignal in Reaktion auf die Zustandsveränderung des Systems erzeugt. Die Verbesserung umfaßt einen Bus-Arbiter mit einem Ruhe- Busanforderungseingang, der mit der Andockeinrichtung verbunden ist. Der Bus-Arbiter gewährt der Andockeinrichtung die Kontrolle überein Einheitsbus in Reaktion auf das QUIET BUS Anforderungssignal.
Es wird ferner ein Verfahren zum Andocken oder Lösen eines tragbaren Computers an/von einem Computerbus und einer Host-Station mit einem Host-Bus beschrieben. Der tragbare Computer weist eine Andockeinrichtung, die mit dem Computerbus zum Beruhigen des Computerbus verbunden ist, Peripherievorrichtungen, die mit dem Computerbus verbunden sind, einen Bus-Arbiter zum Gewähren von Zugriff auf den Computerbus, und eine Hinweisschaltung zum Erzeugen eines Hinweissignals in Reaktion auf das Andocken oder Lösen des tragbaren Computers auf. Der Computerbus ist physisch und elektrisch mit dem Host-Bus gekoppelt, wenn der tragbare Computer an die Host-Station angedockt ist. Das Verfahren umfaßt die Schritte des Gewährens von zeitgebundenem Zugriff auf den Computerbus für die Andockeinrichtung in Reaktion auf das Hinweissignal, wobei die Andockeinrichtung den Computerbus in Reaktion auf die Zugriffsgewährung durch den Bus-Arbiter beruhigt, der Host-Bus und der Computerbus gekoppelt oder gelöst werden, und die Peripherievorrichtungen auf den Computerbus zugreifen dürfen, nachdem der Host-Bus und der Computerbus gekoppelt oder getrennt wurden.
Ferner wird ein tragbarer Computer zur Verwendung in einem andockbaren Computersystem beschrieben, der in der Lage ist, wenigstens zwei Zustände einzunehmen, einen angedockten und einen gelösten Zustand. Das andockbare Computersystem weist eine Hinweisschaltung auf, die ein Hinweissignal erzeugt, wenn das andockbare Computersystem den Zustand wechselt, und eine Host- Station mit einem Haust-Bus, der mit einem Host-Anschluß verbunden ist. Der tragbare Computer weist einen Computeranschluß, einen mit dem Computeranschluß verbundenen Computerbus, eine mit dem Computerbus gekoppelte Andockeinrichtung und einen Bus-Arbiter auf. Der Host-Anschluß ist physisch mit dem tragbaren Anschluß verbunden, wenn das andockbare Computersystem angedockt ist, und der Host-Anschluß ist physisch von dem Computeranschluß getrennt, wenn das andockbare Computersystem gelöst ist. Die Andockeinrichtung weist einen Ruhe- Anforderungsausgang auf und liefert ein Ruhe-Anforderungssignal. Der Bus-Arbiter ist mit dem RuheAnforderungsausgang verbunden und gewährt die Kontrolle über den Computerbus and die Andockeinrichtung in Reaktion auf das Ruhe-Anforderungssignal.
Bei der vorliegenden Erfindung wird der Bus-Arbiter in einem andockbaren Computersystem verwendet und erlaubt einer Andockeinrichtung in Reaktion auf ein Andockereignis den Zugriff auf den Bus.

Kurzbeschreibung der Figuren

Die Erfindung wird im folgenden unter Bezugnahme auf die zugehhörigen Zeichnungen näher beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und:
Fig. 1 eine schematische Darstellung eines andockbaren Computersystems unter Verwendung eines ersten Ausführungsbeispiels der Erfindung zeigt;
Fig. 2 eine schematische Darstellung eines andockbaren Computersystems unter Verwendung eines ersten Ausführungsbeispiels der Erfindung zeigt;
Fig. 3 ein detaillierteres Blockdiagramm eines erfindungsgemäßen Bus- Arbiters zur Verwendung in den in den Fig. 1 und 2 dargestellten Systemen zeigt;
Fig. 4 ein detaillierteres schematisches Blockdiagramm des Bus-Arbiters nach Fig. 1 darstellt; und
Fig. 5 ein vereinfachtes Flußdiagramm des Betriebs des Bus-Arbiters von Fig. 3 zeigt.

Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele

Fig. 1 ist ein schematisches Blockdiagramm eines andockbaren Computersystems 10 mit einem tragbaren Computer 20 und einer Andockstation (Host- Station) 22. Der tragbare Computer 20 ist eine mobile Computereinheit mit einer CPU 26, einem Systembus 24, einem Bus-Arbiter 38 und einer Andockeinrichtung 32. Der tragbare Computer 20 kann ebenfalls eine Peripherievorrichtung 28 und eine Peripherievorrichtung 30 aufweisen. Der Systembus 24 verbindet die CPU 26, die Peripherievorrichtung 28, die peripherievorrichtung 30 und die Andockeinrichtung 32. Ein externer Anschluß 34 ist ebenfalls mit dem Systembus 24 verbunden. Der Systembus 24 kann eine CPU-Speicher-Bus, ein I/O-Bus, ein Standardbus, ein PCI-Bus, ein Unterbus, ein Bereichsbus oder jede andere Art von Bus sein, die funktionsmäßig auf dem Gebiet der Mikrocomputer eingesetzt wird. Alternativ können Komponenten des Computersystems 10 über Brücken, Unterbusse und andere (nicht dargestellte) Leiter verbunden sein, und die CPU 26 kann mit dem Bus 24 über eine (nicht dargestellte) Host/PCI-Busbrücke verbunden sein.
Die Andockstation 22 weist eine Andocksteuerschaltung 44 auf, die mit einem Andockbus 46 verbunden ist. Die Andockstation 22 kann ferner einen Mikrocontroller 35, eine Peripherievorrichtung 40 und eine Peripherievorrichtung 42 aufweisen. Der Mikrocontroller 35 kann durch einen stärkeren Mikroprozessor entsprechend den Anwendungen des Systems 10 ersetzt werden, und es fällt in den Rahmen der vorliegenden Erfindung, einen Minicomputer als das Host- System zu verwenden, wenn der Benutzer dies wünscht. Die Andockstation 22 ist eine Host-Station, die eine höhere, gleichwertige oder niedrigere Rechenleistung im Vergleich mit dem tragbaren Computer 20 aufweisen kann.
Der Andockbus 46 koppelt die Andocksteuerschaltung 44, den Mikrocontroller 35, die Peripherievorrichtung 40 und die Peripherievorrichtung 42. Ein externer Anschluß 36 ist ebenfalls mit dem Andockbus 46 verbunden. Der Andockbus 46 kann ein Host-Speicher-Bus, ein I/O-Bus, ein Standardbus, ein PCI-Bus, ein Unterbus, ein Bereichsbus oder eine andere Art von Bus sein, wie zuvor allgemein erwähnt.
Wenn das andockbare Computersystem 10 nicht angedockt ist, sind die externen Anschlüsse 34 und 36 nicht physisch verbunden. Daher befinden sich der Systembus 24 und der Andockbus 46 im nicht angedockten Zustand nicht in physischer elektrischer Verbindung. Im nicht angedockten Zustand ist der tragbare Computer 20 als selbständiger Computer betreibbar und ist physisch von der Andockstation 22 getrennt.
Im angedockten Zustand nimmt die Andockstation 22 den tragbaren Computer 20 auf, so daß das andockbare Computersystem 10 als einteiliger Desktop- Computer oder integriertes Computersystem arbeitet. Wenn das andockbare Computersystem 10 im angedockten Zustand ist, sind die externen Anschlüsse 34 und 36 physisch verbunden. Bei verbundenen Anschlüssen 34 und 36 kann die CPU 26 elektrisch mit Komponenten der Andockstation 22 kommunizieren, beispielsweise mit der Peripherievorrichtung 42, der Peripherievorrichtung 40, oder dem Mikrocontroller 35 über den Systembus 24, die Anschlüsse 24 und 36 und den Andockbus 46.
Wenn das andockbare Computersystem 10 den Zustand ändert (Andockereignis), liefert das andockbare Computersystem 10 vorzugsweise ein ADVANCE NOTICE Signal, das den anstehenden Andockvorgang anzeigt. Vorzugsweise weist die Andocksteuerschaltung 44 eine Schaltung zum Erkennen eines anstehenden Andockereignisses und zum Übermitteln des ADVANCE NOTICE Signals über eine Übermittlungsverbindung 50 auf, wie im folgenden beschrieben.
Das ADVANCE NOTICE Signal kann auf dem Systembus 24, dem Andockbus 46, der Übertragungsverbindung 50 oder verschiedenen Steuerleitungen im andockbaren Computersystem 10 geliefert werden. Wenn beispielsweise das andockbare Computersystem 10 vom nicht angedockten Zustand in den angedockten Zustand übergeht (ein extemes Ereignis), liefert die Übertragungsverbindung 50 vorzugsweise ein infrarotes ADVANCE NOTICE (Warn-) Signal, das von der Andockeinrichtung 32 empfangen wird. Die Übertragungsverbindung 50 kann eine elektromagnetische Übertragungsverbindung, ein Langstiftinterface, oder eine drahtlose Übertragungsverbindung sein, beispielsweise die in der US-Patentanmeldung 08/217 952, eingereicht am 25. März, 1994, mit dem Titel "Dockable Computer System Capable of Electric and Electromagnetic Communication", übertragen an die Inhaberin der vorliegenden Erfindung, offenbarte Verbindung. Alternativ kann der tragbare Computer 20 oder die Andockstation 22 ein durch Software betätigtes ADVANCE NOTICE Signal oder ein vom Benutzer betätigtes ADVANCE NOTICE Signal liefern.
Die Andockeinrichtung 32 beruhigt oder deaktiviert den Systembus 24 bevor dieser und der Andockbus 46 während eines Andockereignisses physisch miteinander verbunden oder voneinander getrennt werden. Die Andockeinrichtung 32 ist als Off-Line-Vorrichtung dargestellt, die an den Trennvorgängen des tragbaren Computers 20 beteiligt sein kann oder nicht. Die Andockeinrichtung 32 arbeitet ähnlich einer PCI-verbindungsvorrichtung, einer Host- Verbindungsvorrichtung, einer Standard-Verbindungsvorrichtung oder einer anderen Vorrichtung, die in der Lage ist, einen Bus ruhig zu stellen.
Die Andockeinrichtung 32 beruhigt den Systembus 24 generell indem sie sicherstellt, daß auf dem Bus 24 keine aktuellen Übertragungen stattfinden, und zwar durch Festlegen der Verfügung über den Systembus 24, durch Festlegen der Master-Eigenschaft bezüglich des Busses 24, Durchführen einer Software-Pause-Routine, Durchführen einer Unterbrechungsserviceroutine, welche den Bus 24 stillegt, oder durch Deaktivieren des Busses 24. Die Andockeinrichtung 32 ist vorzugsweise gemäß der Vorgaben für die Schaltung ausgebildet, die in der US-Patentanmeldung 08/217 951, eingereicht am 25. März, 1994, mit dem Titel "An Apparatus and Method for Achieving Hot Docking Capabilities for Dockable Computer" beschrieben ist.
Der Bus-Arbiter 38 ist in der CPU 26 integriert und weist einen Ruhe-Anforderungseingang 40, der mit einer Ruhe-Anforderungsleitung 47 verbunden. ist, und einen Ruhe-Bestätigungsausgang 42 auf, der mit einer Ruhe- Bestätigungssteuerleitung 49 verbunden ist. Die CPU 26 ist in der Lage, die Busaktivität auf dem Bus 24 über einen Buseingang 27 zu überwachen. Der Buseingang 27 weist vorzugsweise Steuerleitungen zum Empfangen von Signalen, beispielsweise ein FRAME Signal und ein IRDY (Initiator Ready) Signal, auf, die vom PCI-Protokoll verwendet werden und angeben, daß eine Transaktion auf dem Bus 24 stattfindet. Die Andockeinrichtung 32 weist einen Ruhe-Bestätigungseingang 44, der mit einer Ruhe = Bestätigungssteuerleitung 49 verbunden ist, und einen Ruhe-Anforderungsausgang 43 auf, der mit der Ruhe-Anforderungssteuerleitung 47 verbunden ist.
Der Bus-Arbiter 38 ist vorteilhafterweise in der CPU 26 integriert, so daß der Bus-Arbiter 38 in der Lage ist, aktuelle Buszyklen zu trennen, indem er einen Leerlauf-, Stop-, Anhalte- oder einen anderen Buszyklussteuerbefehl an die CPU 26 und die Peripherievorrichtungen 28 und 30 ausgibt. Alternativ kann der Bus-Arbiter 38 der CPU 26 oder einer (nicht dargestellten) Busbrücke signalisieren, den aktuellen Buszyklus zu trennen. Der Bus-Arbiter 38 kann auch in anderen Komponenten, beispielsweise einer (nicht dargestellten) Host- oder einer PCI-Busbrücke integriert sein.
Der Bus-Arbiter 38 weist generell die Verfügung über den Bus 24 an die Peripherievorrichtung 28, die Peripherievorrichtung 30, die Feripherievorrichtung 40 und die Peripherievorrichtung 42 entsprechend einem festen oder einem rotierenden Prioritätsschema und einem Fairness-Schema zu. Das Fairness- Schema deaktiviert das feste oder rotierende Prioritätsschema, um Verriegelungsfehler wie Lockouts, Livelocks oder Deadlocks zu verhindern.
Im folgenden wird die Betriebsweise des Systems 10 während einer externen Situation, beispielsweise einem Andockereignis, beschrieben. Die Andockeinheit 32 liefert ein Ruhe-Anforderungssignal (primäres Anforderungssignal) auf der Ruhe-Anforderungssteuerleitung 47 in Reaktion auf den Empfang des ADVANCE NOTICE Signal an der Übertragungsverbindung 50. Der Bus-Arbiter 38 empfängt das QUIET REQUEST Signal und deaktiviert sämtliche an andere Bus-Master, beispielsweise die CPU 26 oder die Peripherievorrichtungen 28 und 30, erteilten Verfügungen. Nach dem Abschluß der aktuellen Bustransaktion auf dem Bus 24 gewährt der Bus-Arbiter 38 der Andockeinrichtung 32 die Kontrolle über den Bus, indem er ein Ruhe-Bestätigungssignal (primäres Bestätigungssignal) über die Ruhe-Bestätigungssteuerleitung 49 liefert. Die Andockeinrichtung 32 ist in der Lage, den Systembus 24 in Reaktion auf den Empfang des QUIET ACKNOWLEDGE Signals auf der Ruhe-Bestätigungssteuerleitung 49 zu beruhigen. Alternativ kann der Bus-Arbiter 38 der CPU 26 die Kontrolle über den Bus 24 für CPU-basierte Busberuhigungsverfahren gewähren.
Das QUIET ACKNOWLEDGE Signal kann vorteilatterweise angeben, daß keine aktiven Übertragungen auf dem Bus 24 stattfinden. Da der Bus-Arbiter 38 in der Lage ist, das Ende der aktuellen Bustransaktion abzuwarten, kann der Bus-Arbiter 38 derart konfiguriert sein, daß er das QUIET ACKNOWLEDGE Signal nur ausgibt, wenn der Bus 24 vollständig inaktiv ist (sicherer Andockzustand). Der Bus-Arbiter 38 kann somit der Andockeinrichtung 32 anzeigen, daß der Bus 24 ruhig ist, indem er das QUIET ACKNOWLEDGE Signal liefert und die Notwendigkeit einer zusätzlichen Buszyklusschaltung eliminiert.
Vorzugsweise gewährt der Bus-Arbiter 38 der Andockeinrichtung 32 Zugriff auf den Bus 24 innerhalb einer vorbestimmten Zeit, um im wesentlichen die Kontrolle des Bus 24 durch die Andockeinrichtung 32 bei Anforderung zu garantieren. Bei diesem bevorzugten Ausführungsbeispiel bedeutet der Zugriff innerhalb einer vorbestimmten Zeit eine hohe Priorität oder einen primären Zugriff, der es der Einrichtung 32 ermöglicht, auf den Bus 24 über einen angemessenen Zeitraum zuzugreifen, so daß der Bus 24 für das Andockereignis vorbereitet ist. Der Bus-Arbiter 38 gewährt den Zugriff vorzugsweise unter Verwendung eines prioritätsschemas, das einen exklusiven nicht unterbrechbaren Zugriff auf den Bus 24 in Reaktion auf das QUIET REQUEST Signal gewährt. Dieses Prioritätsschema gewährt den exklusiven nicht unterbrechbaren Zugriff trotz der Wirkung des Fairness-Schemas und ermöglicht es, der Andockeinrichtung 32 den Zugriff auf den Bus 24 zu gewähren, wenn andere Bus-Master mit hoher Priorität, wie die CPU 26 und die Peripherievorrichtungen 28 und 30, Zugriff auf den Bus 24 begehren. Ferner verhindert ein exklusiver nicht unterbrechbarer Zugriff, daß andere Bus-Master, beispielsweise die CPU 26, die Vorrichtung 28, die Vorrichtung 30, die Vorrichtung 40 und die Vorrichtung 42, der Andockeinrichtung 32 die Buskontrolle nehmen. Somit stellt dieser Zugriff sicher, daß der Bus 24 in einem minimalen Zeitraum ruhiggestellt werden kann, so daß ein schwerer Fehler vermieden wird, wenn der Bus 24 mit dem Andockbus 46 verbunden oder von diesem getrennt wird.
System- und Anwendungsparameter definieren üblicherweise den Zeitraum für den Zugriff und somit die Dringlichkeit für das Gewähren der Kontrolle über den Bus 24 an die Andockeinrichtung 32. Beispielsweise kann der Bus- Arbiter 38 den Zugriff auf den Bus 24 in einer bestimmten Echtzeitspanne gewähren, beispielsweise weniger als 0,5 Sekunden. Ein Zugriff innerhalb von 0,5 Sekunden stellt sicher, daß dem Benutzer keine Verzögerung beim Wechsel des Zustands des Systems 10 auffällt.
Alternativ kann der Bus-Arbiter 38 den Zugriff auf den Bus 24 gewähren, indem er eine bestimmte Anzahl von Bustransaktionen oder Taktzyklen wartet, indem er sofort den aktuellen Buszyklus trennt, indem er eine Tagesuhr mit einem Zeitplan vergleicht, oder indem er einen durch Software oder von einem Benutzer erstellten Zeitplan verwendet. Somit ist der Bus-Arbiter 38 in der Lage, einen vorteilhaften Zugriff auf den Bus 24 in Reaktion auf eine externe Situation zu erlangen, wodurch der Zugriff durch die Einrichtung 32 innerhalb eines adäquaten Zeitraums im wesentlichen garantiert ist.
Der Bus-Arbiter 38 ist ferner in der Lage, ein BACKOFF Signal zu initiieren, das den aktuellen Bus-Master veranlaßt, seine Bustransaktion in einer bestimmten Zahl von Buszyklen abzuschließen, wodurch die Gewährung des Zugriffs an die Andockeinrichtung 32 vorteilhaft beschleunigt wird. Das BACKOFF Signal verhindert, daß Bus-Master, wie die CPU 26, die Peripherievorrichtungen 28 und 30 und selbst die Peripherievorrichtungen 40 und 42, die Buskontrolle für einen längeren Zeitraum nach dem Anfordern der Kontrolle durch die Andockeinrichtung 32 behalten. Das BACKOFF Signal stellt somit sicher, daß der Bus-Arbiter 38 der Andockeinrichtung 32 einen zeitgebundenen Zugriff gewährt.
Der tragbare Computer 20 und die Andockstation 22 der Fig. 2 arbeiten ähnlich wie das in Zusammenhang mit der Fig. 1 erörterte andockbare Computersystem 10. Jedoch weist das andockbare Computersystem 10 von Fig. 2 eine Andockeinrichtung 33 und eine Andocksteuerschaltung 45 auf, die In-Line- Vorrichtungen sind, sowie einen Bus-Arbiter 52, der als selbständige Off-Line- Vorrichtung dargestellt ist. Die Andockeinrichtung 32 und die Andocksteuerschaltung 44 (Fig. 1) können durch den Bus-Arbiter 52 in Fig. 2 gesteuert werden. Alternativ kann der Bus-Arbiter 52 in der CPU 26 integriert sein, wodurch der Bus-Arbiter 52 in die Lage versetzt ist, aktuelle Buszyklen auf dem Bus 24 zu trennen.
Die Andockeinrichtung 33 ist zwischen dem Systembus 24 und einem Verbindungsbus 25 angeordnet. Die Andocksteuerschaltung 45 ist zwischen dem Verbindungsbus 47 und dem Andockbus 46 angeschlossen. Der Verbindungsbus 25 ist mit dem externen Anschluß 36 verbunden. Die Andockeinrichtung 33 beruhigt den Verbindungsbus 25, wenn das System 10 den Zustand ändert. Die Andocksteuerschaltung 45 beruhigt ferner den Verbindungsbus 47, wenn das System 10 den Zustand ändert. Die Andockeinrichtung 33 und die Andocksteuerschaltung 45 können zusätzlich den Systembus 24 und den Andockbus 46 beruhigen.
Die Andockeinrichtung 33 und die Andocksteuerschaltung 45 arbeiten als In- Line-Vorrichtungen und können den Verbindungsbus 25 vom Systembus 24 und den Verbindungsbus 47 vorn Andockbus 46 isolieren. Die Andockeinrichtung 33 und die Andocksteuerschaltung 45 weisen vorzugsweise Filterfähigkeiten, Ansteuerfähigkeiten, Spannungspegelumsetzfähigkeiten und Pufferungsfähigkeiten auf. Die Pufferungsfähigkeit kann Dreizustandseingänge und -ausgänge zum Isolieren der Busse 24 und 46 unter Verwendung eines Hochimpedanzzustands einschließen.
Der Bus-Arbiter 52 arbeitet ähnlich wie der Bus-Arbiter 38 und weist einen Buseingang 41 auf, der es dem Bus-Arbiter 52 ermöglicht, die Aktivitäten auf dem Bus 24 zu überwachen. Der Bus-Arbiter 52 schafft ein Prioritätsschema für das Gewähren des Zugriffs auf den Bus 24 oder den Bus 25 an die Andockeinrichtung 33 innerhalb einer vorbestimmten Zeitspanne.
Fig. 3 zeigt einen Bus-Arbiter 100, der zur Verwendung in einem System 90 geeignet ist. Das System 90 kann dem System 10 oder dem System 60 der Fig. 1 und 2 ähnlich sein. Der Bus-Arbiter 100 weist einen primären (Ruhe-)Anforderungseingang 106, der mit einer primären Anforderungsleitung 112 verbunden ist, und sekundäre Anforderungseingänge 134, 135, 136 und 137 auf. Der Bus-Arbiter 100 weist ferner einen primären (Ruhe-)Bestätigungsausgang 108, der mit einer primären Bestätigungsleitung 115 verbunden ist, und sekundäre Bestätigungsausgänge 140, 141, 142 und 143 auf. Eine Einrichtung 104 ist mit der primären Anforderungsleitung 112 und der primären Bestätigungsleitung 114 verbunden. Die Einrichtung 104 ist ein Bus-Master, der der Andockeinrichtung 32 oder der Andockeinrichtung 33 (Fig. 1 und 2) ähnlich ist.
Der Bus-Arbiter 100 ist ebenfalls mit einer Peripherieeinrichtung 114 über eine sekundäre Anforderungsleitung 124 und eine sekundäre Bestätigungsleitung 128, einer Peripherievorrichtung 118 über eine sekundäre Anforderungsleitung 128 und eine sekundäre Bestätigungsleitung 129, einer Peripherievorrichtung 120 über eine sekundäre Anforderungsleitung 126 und eine sekundäre Bestätigungsleitung 130, und einer Peripherievorrichtung 122 über eine sekundäre Anforderungsleitung 127 und eine sekundäre Bestätigungsleitung 131 verbunden. Die sekundären Bestätigungsausgänge 140-143 sind mit sekundären Bestätigungsleitungen 128-131 verbunden; die sekundären Anforderungsausgänge 134-137 sind mit sekundären Anforderungsleitungen 124-127 verbunden. Die Peripherievorrichtungen 114, 118, 120 und 122 sind mit dem Bus 92 gekoppelte Bus-Master.
Der Arbiter 100 weist ferner einen Busüberwachungseingang 110 auf, der mit dem Bus 92 gekoppelt ist. Die Einrichtung 104 ist mit dem Bus 92 an einem Buseingang 107 gekoppelt und weist einen externen Eingang 105 auf. Der Bus-Arbiter 100 kann ferner ein (nicht dargestelltes) Anforderung/Erlaubnis-Paar aufweisen, das mit einer (nicht dargestellten) CPU, beispielsweise der CPU 26 verbunden ist.
Im Betrieb empfängt der Bus-Arbiter 100 SECONDARY REQUEST Signale auf sekundären Anforderungseingängen 134-137. Der Bus-Arbiter 100 verwendet ein festes oder rotierendes Prioritätsschema und ein Fairness-Schema, das die SECONDARY REQUEST Signale abarbeitet und die Buskontrolle an eine der Peripherievorrichtungen 114, 118, 120 und 122 überträgt. Der Bus-Arbiter 100 überwacht die Transaktionen auf dem Bus 102 durch Empfangen der Signale am Busmonitoreingang 110. Der Bus-Arbiter 100 liefert SECONDARY ACKNOWLEDGE Signale an die Peripherievorrichtungen 114, 118, 120 und 122 auf den sekundären Bestätigungsleitungen 128-131 in Reaktion auf die Transaktionen auf dem Bus 102, das rotierende oder das feste Prioritätsschema und das Fairness-Schema.
Der Bus-Arbiter 100 ist derart konfiguriert, daß er einen zeitgebundenen Zugriff auf den Bus 92 in Reaktion auf ein PRIMARY REQUEST Signal auf der primären Anforderungsleitung 112 gewährt. Der Arbiter 100 ist im wesentlichen in der Lage, der Einrichtung 104 Zugriff auf den Bus 102 in einem bestimmten Zeitraum nach dem Empfang des PRIMARY REQUEST Signals trotz der Wirkung des rotierenden oder festen Prioritätsschemas und des Fairness-Schemas zu gewähren. Wenn der Bus-Arbiter 100 das PRIMARY REQUEST Signal auf der primären Anforderungsleitung 112 am primären Anforderungseingang 106 empfängt, liefert der Bus-Arbiter 100 ein PRIMARY ACKNOWLEDGE Signal auf der primären Bestätigungsleitung 115. Die Einrichtung 104 hat somit Zugriff auf den Bus 102 innerhalb einer vorbestimmten Zeitspanne. Wie bereits in Zusammenhang mit Fig. 1 erörtert, bedeutet Zugriff einen Zugriff mit hoher Priorität, der es der Einrichtung 104 erlaubt, auf die externe Situation innerhalb eines vorbestimmten Zeitraums zu reagieren.
Die Einrichtung 104 kann ein PRIMARY REQUEST Signal in Reaktion auf ein externes Signal, beispielsweise ein Hinweissignal, am externen Eingang 105 liefern. Alternativ kann die Einrichtung 104 das PRIMARY REQUEST Signal in Reaktion auf einen Zeitgeber oder eine andere Vorrichtung liefern, die einen externen Zustand angibt, der den Zugriff der Einrichtung 104 auf den Bus 102 erfordert. Ein derartiger Zustand ist beispielsweise ein Andockereignis.
Fig. 4 zeigt ein detaillierteres Diagramm des Bus-Arbiters 100 mit einer Anforderungslogikschaltung 150, einer Anforderungslogikschaltung 152, einer Anforderungslogikschaltung 156, einer verriegelungsüberwachungseinrichtung 160, einer primären Logikschaltung 164 und einer Bestätigungsschaltung 162. Die Anforderungslogikschaltung 150 ist mit sekundären Anforderungseingängen 134 und 135 verbunden, während die Anforderungslogikschaltung 152 mit den sekundären Anforderungseingängen 136 und 137 verbunden ist. Der Bus-Arbiter 100 weist ferner einen FRAME Eingang 180 und einen IRDY Eingang 186 als Teil des Überwachungseingangs 107 auf.
Jede der Anforderungslogikschaltungen 150, 152 und 156 weist einen Prioritätswähleingang 166 und einen Rotationsfreigabeeingang 168 auf, die mit einem (nicht dargestellten) Arbiterkonfigurationsregister verbunden sind, welches das programmatische Konfigurieren und Steuern des festen oder rotierenden Prioritätsschemas des Arbiters 100 ermöglicht. Die Logikschaltungen 150, 152, 154 und 164 sind spezielle Logikdesigns, die ein Zwei-Eingänge- Prioritätsschema verwenden. Beispielsweise kann das spezielle Logikdesign der Schaltung 150 ein festes Prioritätsschema verwenden, das den sekundären Anforderungseingang 134 auswählt, wenn die Eingänge 134 und 135 miteinander konkurrieren. Bei diesem Schema verwendet das spezielle Logikdesign Logikgatter, um den Eingang 135 zu ignorieren, wenn das SECONDARY REQUEST Signal am Eingang 134 anliegt.
Die Anforderungslogikschaltung 150 bestimmt die Priorität jeglicher konkurrierender SECONDARY REQUEST Signale an den sekundären Anforderungseingängen 134 und 135 und liefert das Anforderungssignal mit der höchsten Priorität am Ausgang 170. In ähnlicher Weise liefert die Anforderungslogikschaltung 156 das Anforderungssignal mit der höchsten Priorität der SECONDARY REQUEST Signale an den sekundären Anforderungseingängen 136 und 137 an einem Ausgang 171. Die Anforderungslogikschaltung 156 empfängt die Signale an den Ausgängen 170 und 171 an den Eingängen 173 und 174, und liefert das Anforderungssignal mit der höchsten Priorität der Signale an den Ausgängen 170 und 171 an dem Ausgang 178.
Die Verriegelungsüberwachungseinrichtung 160 sieht vorzugsweise ein Fairness- Schema, einen Algorithmus oder eine andere Override-Schaltung vor, um sicherzustellen, daß Verriegelungsfehler wie Lockouts, Deadlocks und Livelocks, nicht im System 90 auftreten. Derartige Verriegelungsfehler können aufgrund von Kombinationen aus Rückschreibcachetransaktionen und Transaktionen verriegelter/exklusiver Busse entstehen und sind nachteilig, da bestimmten Peripherievorrichtungen, beispielsweise die Vorrichtungen 114, 118, 120 und 122 (Fig. 4), permanent der Zugriff auf den Bus 92 verwehrt werden könnte. Ferner können derartige Verriegelungsfehler eine fehlfunktion des Busses 92 und sogar einen Hardwarefehler des Systems 90 bewirken. Die Verriegelungsüberwachungseinrichtung 160 liefert vorzugsweise ein Fairness-Signal an den Ausgängen 190, 191 und 192. Das Prioritätsschema der Schaltungen 150, 152 und 156 wird entsprechend dem Fairness-Signal eingestellt, so daß keine Verriegelungsfehler auftreten. Daher ist die Verriegelungsüberwachungs schaltung 160 vorteilhafterweise in der Lage, das Prioritätsschema der Schaltungen 150, 152 und 156 zu deaktivieren und einer bestimmten Peripherievorrichtung in der Gruppe der Vorrichtungen 114, 118, 120 und 122 den Zugriff zu gewähren, um sicherzustellen daß der Bus 92 keinem Verriegelungsfehler unterliegt.
Die primäre Logikschaltung 132 empfängt das Signal am Ausgang 178 an einem Eingang 181. Das Signal am Ausgang 178 gibt die Vorrichtung mit der höchsten Prioritätsstufe der Vorrichtungen 114, 118, 120 und 122 gemäß dem Prioritätsschema der Logikschaltungen 150, 152 und 156 sowie das Fairness-Schema der Überwachungseinrichtung 160 an. Die primäre Logikschaltung 164 empfängt das Signal am Ausgang 178 am Eingang 181 und das PRIMARY REQUEST Signal an einem Eingang 182. Die primäre Logikschaltung 164 liefert das Signal am Eingang 181 an den Ausgang 183, wenn kein PRIMARY REQUEST Signal am primären Anforderungseingang 106 anliegt.
Die Bestätigungsschaltung 162 empfängt ein Signal am Ausgang 183 und liefert das geeignete SECONDARY ACKNOWLEDGE SIGNAL an die richtige Peripherievorrichtung der Gruppe von Vorrichtungen 114, 118, 120 und 122 an den sekundären Bestätigungsausgängen 140-143. Die Bestätigungsschaltung 162 ist vorzugsweise ein Decodierer oder eine andere Logikvorrichtung zum Umwandeln des Signals am Ausgang 183 in ein geeignetes SECONDARY ACKNOWLEDGE Signal an einem der sekundären Bestätigungsausgänge 140- 143. Liegt am Ausgang 183 kein Signal an, entfernt die Bestätigungsschaltung 162 sämtliche SECONDARY ACKNOWLEDGE Signale am Ausgang 140-143.
Die primäre Logikschaltung 164 entfernt das Signal am Ausgang 183 in Reaktion auf das PRIMARY REQUEST Signal am primären Anforderungseingang 106 und liefert ein PRIMARY ACKNOWLEDGE Signal am primären Bestätigungsausgang 108, wenn der aktuelle Buszyklus vollständig ist. Die primäre Logikschaltung 164 ignoriert das Signal am Eingang 181 und stellt sicher, daß das Fairness-Schema deaktiviert wird, wenn ein PRIMARY REQUEST Signal am Eingang 182 vorliegt. Somit gewährt die primäre Logikschaltung 164 der Einrichtung 104 Zugriff auf den Bus 92 innerhalb einer vorbestimmten Zeitspanne.
Die primäre Logikschaltung 164 kann ferner vorteilhafterweise ein BACKOFF Signal an einem BACKOFF Eingang 149 liefern, um die Beendigung der gegenwärtigen Bustransaktion auf dem Bus 92 zu beschleunigen. Beispielsweise kann die primäre Logikschaltung 164 derart konfiguriert sein, daß sie das BACKOFF Signal in Reaktion auf den Empfang des PRIMARY REQUEST Signals liefert, wenn der FRAME Eingang 186 und der IRDY Eingang 188 angeben, daß auf den Bus 92 gegenwärtig eine (nicht dargestellte) CPU oder eine der Peripherievorrichtungen 114, 118, 120 und 122 zugreift. Alternativ kann die primäre Logikschaltung 164 andere Busüberwachungsverfahren verwenden, um festzustellen, ob der Bus 92 gegenwärtig benutzt wird.
Fig. 5 ist ein Flußdiagramm des Betriebs des Bus-Arbiters 38, 52, 78 oder 100. Zur einfacheren Erläuterung wird die externe Situation 300 in Zusammenhang mit der Fig. 4 und dem Bus-Arbiter 100 erörtert. Die externe Situation 300 kann das Koppeln oder Trennen eines Busses 92 mit bzw. von dem Bus einer Andockstation in einem System 90 sein (Andockereignis).
Die Einrichtung 104 empfängt vorzugsweise ein externes Signal am externen Eingang 105, wenn die externe Situation 300 eingeleitet wird. Alternativ kann die Einrichtung 104 die externe Situation 300 intern überwachen. Die Einrichtung 104 liefert vorzugsweise das PRIMARY REQUEST Signal in Reaktion auf das externe Signal oder die interne Überwachung an die primäre Anforderungsleitung 112. Der Bus-Arbiter 100 deaktiviert in Reaktion auf das PRIMARY REQUEST Signal sämtliche SECONDARYACKNOWLEDGE Signale, die auf irgendwelchen sekundären Bestätigungsleitungen 128-131 geliefert werden (Block 226). Wenn die primäre Logikschaltung 164 das PRIMARY REQUEST Signal am Eingang 182 empfängt, entfernt die primäre Logikschaltung 164 das Signal am Ausgang 183. Die Bestätigungsschaltung 102 entfernt sämtliche Signale an den Ausgängen 140-143 in Reaktion auf das Entfernen des Signals am Ausgang 183.
Danach überwacht der Bus-Arbiter 100 den Bus 92 am Buseingang 107, um das Ende einer gegenwärtigen auf dem Bus 92 stattfindenden Bustransaktion festzustellen (Block 328). Insbesondere stellt der Bus-Arbiter 100 fest, ob entweder das FRAME Signal am FRAME Eingang 186 oder das IRDY Signal am IRDY Eingang 188 aktiviert ist. Wenn eines der Signale aktiviert ist, findet nach dem PCI-Protokoll die gegenwärtige Bustransaktion auf dem Bus 92 statt. Wenn sowohl das FRAME, als auch das IRDY Signal nicht vorliegt, ist die gegenwärtige Bustransaktion abgeschlossen.
Der Bus-Arbiter 100 kann vorteilhafterweise ein BACKOFF Signal am Ausgang 149 zum Beschleunigen des Abschlusses der gegenwärtigen Bustransaktion ausgeben oder einfach auf den Abschluß der gegenwärtigen Bustransaktion warten. Das BACKOFF Signal wird von den Bus-Mastern, beispielsweise den Vorrichtungen 114, 118, 120 und 122 im System 90, empfangen. Vorzugsweise beenden die Bus-Master ihre Bustransaktion in einer bestimmten Anzahl von Buszyklen in Reaktion auf das BACKOFF Signal. Nach Abschluß der gegenwärtigen Bustransaktion aktiviert der Bys-Arbiter 100 ein PRIMARYACKNOWLEDGE Signal am primären Bestätigungsausgang 108 Block 232). Die Einrichtung 104 erlangt vorzugsweise Zugriff auf den Bus 92 in Reaktion auf den Empfang des PRIMARY ACKNOWLEDGE Signals.
Der Bus-Arbiter 100 ignoriert sämtliche Anforderungen durch die CPU und die Peripherievorrichtungen 114, 118, 120 und 122 so lange das PRIMARY REQUEST Signal am primären Anforderungseingang 106 empfangen wird (Block 336). Nachdem die Einrichtung 104 oder eine andere Schaltung festgestellt hat, daß der zugriff auf den Bus 92 für das Abarbeiten der externen Situation nicht länger erforderlich ist, entfernt die Einrichtung 104 das auf der primären Anforderungsleitung 112 gelieferte PRIMARY REQUEST Signal. Wenn der Arbiter 100 feststellt, daß das PRIMARY REQUEST Signal am primären Anforderungsausgang 106 deaktiviert wurde, deaktiviert der Bus-Arbiter 100 das PRIMARY ACKNOWLEDGE Signal am Ruhe-Anforderungsausgang 114 (Block 338).
Nachdem das PRIMARY ACKNOWLEDGE Signal deaktiviert ist, ermöglicht der Bus-Arbiter 100 der CPU und den Peripherievorrichtungen 114, 118,120 und 122 den Zugriff auf den Bus 92 in Reaktion auf SECONDARY REQUEST Signale auf sekundären Anforderungsleitungen 124-127 (Block 340). Nach dem Abarbeiten der externen Situation 300 führt der Bus-Arbiter 100 normale Bus-Arbitrationsvorgänge für das System 90 durch.
Es sei darauf hingewiesen, daß die detaillierten Zeichnungen und die spezifischen angeführten Beispiele bevorzugte exemplarische Ausführungsbeispiele der vorliegenden Erfindung beschreiben, diese nur illustrativen Zwecken dienen. Die Vorrichtung und das Verfahren der Erfindung sind nicht auf genau auf die offenbarten Details und Bedingungen beschränkt. Zwar ist ein Bus-Arbiter als direkt mit der Andockeinrichtung gekoppelt dargestellt, jedoch kann der Bus-Arbiter über den Systembus, eine Übertragungsverbindung, Brücken oder durch andere Komponenten kommunizieren. Bei dieser Anmeldung sind Vorrichtungen miteinander gekoppelt, wenn sie in der Lage sind, Signale ohne funktionelle Zerstörung der Bedeutung der Signale zu übertragen; Zwischenstrukturen zwischen den Vorrichtungen bedeuten nicht deren Trennung. Zwar ist der Systembus dargestellt, jedoch könnte auch ein Unterbus oder ein sekundärer Bus verwendet werden. Zwar ist ein tragbarer Computer beschrieben, jedoch ist das System für jede mobile Computereinheit einschließlich Personal Digital Assistants (PDA) geeignet. Ferner können einzelne Linien in den verschiedenen Zeichnungen mehrere Leiter bedeuten. Es können zahlreiche Veränderungen an den offenbarten Details vorgenommen werden, ohne den Rahmen der Erfindung zu verlassen, der durch die nachfolgenden Ansprüche definiert ist.

Claims

1. Tragbarer Computer (20) zur Verwendung in einem andockbaren Computersystem, der in der Lage ist, wenigstens zwei Zustände einzunehmen, einen angedockten und einen nicht angedockten Zustand, wobei das andockbare Computersystem eine Benachrichtigungsschaltung, welche ein Benachrichtigungssignal (50) liefert, wenn das andockbare Computersystem im Begriff ist, seinen Zustand zu verändern, und eine Host-Station (22) mit einem Host-Bus (46) aufweist, der mit einem Host- Anschluß (36) verbunden ist, wobei der tragbare Computer aufweist:

- einen Computeranschluß (34);

- einen mit dem Computeranschluß verbundenen Computerbus (24), wobei der Host-Anschluß mit dem Computerbus des tragbaren Computers physisch verbunden ist, wenn sich das andockbare Computersystem im angedockten Zustand befindet, und wobei der Host-Anschluß physisch vom ersten Computeranschluß getrennt ist, wenn sich das andockbare Computersystem im nicht angedockten Zustand befindet;

- eine mit dem Computerbus verbundene Andockeinrichtung (32; 33), die einen Ruhe-Anforderung-Ausgang (43) aufweist und ein Signal QUIET REQUEST liefert, bevor das Computersystem von einem Zustand in einen anderen Zustand wechselt; und

- einem Bus-Arbiter (38; 52) mit einem Ruhe-Busanforderung-Eingang (40), der mit dem Ruhe-Anforderung-Ausgang verbunden ist, wobei der Bus-Arbiter innerhalb eines vorbestimmten Zeitraums der Andockvorrichtung die exklusive nicht unterbrechbare Verfügung über den Computerbus gewährt, und zwar in Reaktion auf den Empfang des Signals QUIET REQUEST am Ruhe-Busanforderung- Eingang, wodurch der Computerbus ruhiggestellt wird.

2. Tragbarer Computer nach Anspruch 1, bei dem der Bus-Arbiter einen Ruhe-Busbestätigung-Ausgang (42) aufweist, der mit der Andockvorrichtung verbunden ist, wobei der Bus-Arbiter in Reaktion auf das Signal QUIET REQUEST ein Ruhe-Busbestätigung-Signal am Ruhe- Busbestätigung-Ausgang liefert.

3. Tragbarer Computer nach Anspruch 2, bei dem der Bus-Arbiter ferner mehrere Sekundär-Busanforderung-Eingänge und mehrere Sekundär- Buszuteilung-Ausgänge aufweist.

4. Tragbarer Computer nach Anspruch 3, bei dem der Bus-Arbiter ein festes Prioritätsschema zum Zuweisen einer Priorität an die mehreren Sekundär- Busanforderung-Eingänge aufweist.

5. Tragbarer Computer nach Anspruch 3, bei dem der Bus-Arbiter ein rotierendes Prioritätsschema zum Vorsehen einer Priorität für die mehreren Sekundär-Busanforderung-Eingänge aufweist.

6. Tragbarer Computer nach Anspruch 1, ferner mit einem im Bus-Arbiter integrierten Mikroprozessor (26).

7. Tragbarer Computer nach Anspruch 6, bei dem der Mikroprozessor einen aktuellen Busvorgang in Reaktion auf den Empfang des Signals QUIET REQUEST durch den Bus-Arbiter unterbricht.

8. Andockbares Computersystem mit:

- einer Host-Station (22) mit einem Host-Bus (46), der mit einem Host-Anschluß (36) verbunden ist; und

- einem tragbaren Computer nach einem der Ansprüche 1 bis 7.

9. Verfahren zum Andocken und Trennen eines tragbaren Computers (20) mit einem Computerbus (24) und einer Host-Station (22) mit einem Host-Bus (46) und einer Benachrichtigungsschaltung zum Erzeugen eines Benachrichtigungssignals (50) in Reaktion auf das Andocken oder Trennen des tragbaren Computers, wobei der Computerbus physisch und elektrisch mit dem Host-Bus verbunden ist, wenn der tragbare Computer an der Host-Station angedockt ist, wobei der tragbare Computer aufweist: eine Andockvorrichtung (32; 33), die mit dem Computerbus zum Ruhigstellen des Computerbus verbunden ist, mit dem Computerbus verbundene Peripherievorrichtungen und einen Bus-Arbiter (38; 52) zum Gewähren des Zugangs zum Computerbus, wobei das Verfahren die folgenden Schritte aufweist:

- Gewähren eines exklusiven nicht unterbrechbaren Zugriffs auf den Computerbus für die Andockvorrichtung in Reaktion auf das Benachrichtigungssignal, wobei die Andockvorrichtung den Computerbus in Reaktion auf das Gewähren des Zugriffs durch den Bus-Arbiter ruhigstellt;

anschließendes Koppeln oder Trennen des Host-Bus und des Computerbus; und

anschließendes Ermöglichen des Zugriffs der Peripherieeinrichtungen auf den Computerbus nach dem Koppeln oder Trennen des Host-Bus und des Computerbus.

10. Verfahren nach Anspruch 9, bei dem, wenn ein aktueller Vorgang auf dem Computerbus abläuft, der folgende Schritt vorgesehen ist:

- Warten auf den Abschluß des aktuellen Vorgangs auf dem Computerbus, bevor der Gewährungsschritt durchgeführt wird.

11. Verfahren nach Anspruch 9, bei dem sämtliche Anforderungen für den Computerbus ignoriert werden, wenn der Andockvorrichtung Zugriff auf den Computerbus gewährt wurde.

12. Verfahren nach Anspruch 9, ferner mit dem Schritt des Liefern eines Signals BACKOFF, das die Beendigung eines aktuellen Vorgangs auf dem Computerbus fordert.

13. Verfahren nach Anspruch 12, bei dem die Peripherievorrichtungen den aktuellen Busvorgang innerhalb einer vorgewählten Anzahl von Buszyklen in Reaktion auf das Signal BACKOFF beenden.