DE69431374T2 - Logischer Schaltkreis mit Fehlernachweisfunktion - Google Patents

Logischer Schaltkreis mit Fehlernachweisfunktion

Info

Publication number
DE69431374T2
DE69431374T2 DE69431374T DE69431374T DE69431374T2 DE 69431374 T2 DE69431374 T2 DE 69431374T2 DE 69431374 T DE69431374 T DE 69431374T DE 69431374 T DE69431374 T DE 69431374T DE 69431374 T2 DE69431374 T2 DE 69431374T2
Authority
DE
Germany
Prior art keywords
circuit
delay
signal
functional blocks
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69431374T
Other languages
English (en)
Other versions
DE69431374D1 (de
Inventor
Nobuyasu Kanekawa
Bekki Keisuke
Makoto Nohmi
Shinya Ohtsuji
Hiroshi Sato
Yoshimichi Sato
Suzuki Shoji
Korefumi Tashiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5258014A external-priority patent/JPH07115721A/ja
Priority claimed from JP02766494A external-priority patent/JP3206275B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE69431374D1 publication Critical patent/DE69431374D1/de
Publication of DE69431374T2 publication Critical patent/DE69431374T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G06F11/188—Voting techniques where exact match is not required
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

  • Die vorliegende Erfindung betrifft eine redundante logische Schaltung und ein redundantes logisches System mit Funktionsblöcken, die identische Funktionen aufweisen und die mindestens doppelt vorhanden sind.
  • Die vorliegende Erfindung betrifft auch ein fehlertolerantes Computersystem, bei dem solche Schaltungen oder Systeme verwendet werden.
  • Die Steuersysteme für Flugzeuge, Züge, Autos und ähnliche Transportmittel werden zunehmend elektrisch ausgeführt, da fortgeschrittene Steuereigenschaften erforderlich sind, um die Energiewirksamkeit (den Kraftstoffwirkungsgrad), die Bedienbarkeit, den Komfort und die Geschwindigkeit zu erhöhen. Um solche Transportmittel solcher betreiben zu können, müssen die Steuersysteme zwangsläufig sehr zuverlässig sein, und beim Auftreten von Fehlern muß durch ein störungssicheres Verhalten sichergestellt werden, daß keine gefährlichen Ausgangssignale abgegeben werden.
  • Um die Zuverlässigkeit und die Ausfallsicherheit der Steuersysteme sicherzustellen, ist es wichtig, daß das Steuersystem in der Lage ist, das Auftreten von Fehlern festzustellen, das heißt es muß zur Selbstprüfung in der Lage sein.
  • Die Wirksamkeit der herkömmlichen Technologie zum Erreichen dieses Ziels basiert auf der Annahme, daß ein Fehler, der in einem der mindestens doppelt vorhandenen Funktionsblöcke auftritt, vom anderen Funktionsblock unabhängig ist. Es wird mit anderen Worten angenommen, daß der gleiche Fehler niemals in beiden der mindestens doppelt vorhandenen Funktionsblöcke gleichzeitig auftritt. Wenn der gleiche Fehler in beiden der doppelt vorhandenen Funktionsblöcke gleichzeitig auftritt, stimmen die fehlerhaften Ausgangssignale von den beiden doppelt vorhandenen Funktionsblöcken überein, und es wird unmöglich, den Fehler durch einen Vergleich der Ausgangssignale festzustellen. Dies wird ein großes Problem, wenn beide Funktionsblöcke auf dem gleichen Halbleiterchip angeordnet sind.
  • Ein Fehler, der in einem der mindestens doppelt vorhandenen Funktionsblöcke aufgrund von elektrischem Rauschen etc. auftritt, kann dadurch daran gehindert werden, die anderen Funktionsblöcke zu beeinflussen, auch wenn diese auf die gleiche Weise aufgebaut sind wie der erste, daß die Zeitpunkte für die jeweiligen Operationen individuell verzögert werden. Um dies zu bewerkstelligen, wird das Takt- oder Eingangssignal, das die Zeitgebung der Operationen der doppelt vorhandenen Funktionsblöcke bestimmt, einem der doppelt vorhandenen Funktionsblöcke verzögert zugeführt. Beim Vergleich der Ausgangssignale der Funktionsblöcke wird das Signal vom anderen Funktionsblock durch die Verzögerungsschaltung ausgegeben, um es mit dem Signal des einen Funktionsblocks in der Vergleichsschaltung zu vergleichen.
  • Es ist z. B. aus der DE-B-27 29 362 bekannt, eine redundante logische Schaltung mit doppelt vorhandenen Funktionsblöcken aufzubauen, wobei die Signale verzögert werden. Die vorliegende Erfindung schlägt eine bestimmte Zeitverzögerung vor, die sich als vorteilhaft herausgestellt hat.
  • Die vorliegende Erfindung umfaßt daher eine redundante logische Schaltung oder ein redundantes logisches System mit Funktionsblöcken, die mit einer identischen Funktion versehen und mindestens doppelt vorhanden sind, wobei die Operationen der mindestens doppelt vorhandenen Funktionsblöcke jeweils um eine gewisse Zeitspanne (Verzögerung T) verzögert sind; wobei die Zeitspanne einem ungeraden Vielfachen des halben Taktzyklus entspricht.
  • Vorzugsweise wird das in den ersten Funktionsblock der mindestens doppelt vorhandenen Funktionsblöcke einzugebende Signal oder Taktsignal um die genannte Zeitspanne (Verzögerung T) verzögert ist und das von dem zweiten Funktionsblock auszugebende Signal um die genannte Zeitspanne (Verzögerung T) verzögert und mit dem Ausgang des ersten Funktionsblocks verglichen.
  • Die Schaltung oder das System kann so aufgebaut sein, daß nur dann ein Ausgangssignal nach außen abgegeben wird, wenn sämtliche Ausgänge der Funktionsblöcke übereinstimmen, und daß die Ausgabe gestoppt oder ein Ausgangssignal zur Gewährleistung eines ausfallsicheren Betriebs nach außen abgegeben wird, wenn die Ausgangssignale der Funktionsblöcke nicht übereinstimmen.
  • Die vorliegende Erfindung umfaßt auch ein fehlertolerantes System mit einer ersten und zweiten Schaltung und mit der oben angegebenen redundanten logischen Schaltung sowie einer Schalterstufe, die das Ausgangssignal entweder der ersten oder der zweiten Schaltung auswählt und ausgibt, wobei die Schalterstufe das Ausgangssignal entsprechend einem Fehlererkennungssignal von der ersten oder der zweiten logischen Schaltung auswählt.
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden genauen Beschreibung von bevorzugten Ausführungsformen der Erfindung in Verbindung mit den beiliegenden Zeichnungen hervor. Es zeigen:
  • Fig. 1 ein Beispiel für die Diversifikation der Operationszeiten;
  • Fig. 2 ein anderes Beispiel für die Diversifikation der Operationszeiten; und
  • Fig. 3 ein weiteres Beispiel für die Diversifikation der Operationszeiten.
  • Mit diesen Ausführungsformen wird insbesondere beabsichtigt, selbstprüfende logische Einheiten wie in Kapitel 1 angegeben auszubilden.
  • Dadurch, daß die im folgenden gezeigten Diversitäten hergenommen werden, kann verhindert werden, daß Fehler, die in einem von mindestens doppelt vorhandenen Funktionsblöcken erfaßt werden, andere Funktionsblöcke beeinflussen, wodurch sich die Wirksamkeit der Ausführungsformen erhöht. Das Verfahren zum Einführen dieser Diversitäten, das im folgenden erläutert wird, kann mit der selbstprüfenden Vergleichsschaltung 217 kombiniert werden, die die japanische Patent-Offenlegungsschrift Nr. 27664/1994 beschreibt, um eine selbstprüfende logische Schaltung oder ein selbstprüfendes logisches System auszubilden. Es kann natürlich auch mit anderen Technologien kombiniert werden, um ein hochzuverlässiges System aufzubauen, etwa ein selbstprüfendes System, ein fehlertolerantes System, ein ausfallsicheres System usw.
  • Fehler, die aufgrund von elektrischem Rauschen etc. in einem der wenigstens doppelt vorhandenen Funktionsblöcke auftreten, können dadurch daran gehindert werden, die anderen Funktionsblöcke zu beeinflussen, auch wenn beide Funktionsblöcke auf die gleiche Weise aufgebaut sind, daß die Zeitpunkte für die Operationen der Funktionsblöcke individuell verzögert werden.
  • Die Fig. 1, 2 und 3 zeigen Ausführungsformen eines Systems, mit dem diese Zeit-Diversivität erreicht wird.
  • Bei der in der Fig. 1 gezeigten Ausführungsform wird das Taktsignal 401 dem einem B111 der doppelt vorhandenen Funktionsblöcke durch die Verzögerungsschaltung 420 zugeführt, die zum Verzögern der Operationszeitpunkte auf eine Verzögerungszeit (Verzögerung T) eingestellt ist. In diesem Fall wird das Ausgangssignal 431 des Funktionsblocks B111 gegenüber dem Ausgangssignal 430 des Funktionsblocks A110 um eine gewisse Zeitspanne (Verzögerung T) verzögert. Das Ausgangssignal 430 des Funktionsblocks A110 wird daher mit der Verzögerungsschaltung 421 um eine bestimmte Zeit (Verzögerung T) verzögert, und die Ausgangssignale 430 und 431 werden in der Vergleichsschaltung 217 miteinander verglichen. Bei dieser Ausführungsform werden, da die Funktionsblöcke A110 und B110 zu verschiedenen Zeiten betrieben werden, Fehlfunktionen, die durch Leitungsrauschen etc. verursacht werden, daran gehindert, gleichzeitig in beiden Funktionsblöcken A110 und B110 aufzutreten. Durch das Verdoppeln eines Funktionsblocks und das Vergleichen der Ausgangssignale von beiden der wenigstens doppelt vorhandenen Funktionsblöcke läßt sich damit eine perfekte selbstprüfende Logikschaltung erhalten.
  • Wenn in die doppelt vorhandenen Funktionsblöcke A110 und B111 Signale 410 und 411 einzugeben sind, wird das Signal 401 durch die Verzögerungsschaltung 422, die auf eine Verzögerungszeit (Verzögerung T) eingestellt ist, in den Funktionsblock B111 eingegeben, wie es in der Fig. 2 gezeigt ist.
  • In dieser Ausführungsform kann jede Verzögerungszeit (Verzögerung T) gewählt werden, wobei jedoch die Verzögerungszeit (Verzögerung T) so groß wie möglich sein sollte, um eine Korrelation von Fehlern zwischen den Funktionsblöcken A110 und B111 zu minimieren. Um den Betrieb und die Erfassung von Fehlern zu beschleunigen, sollte die Verzögerungszeit (Verzögerung T) allerdings so klein wie möglich sein. Außerdem sollte zur Minimierung des gegenseitigen Einflusses von Rauschen auf die Funktionsblöcke A110 und B111 unter Berücksichtigung der Tatsache, daß das Leitungsrauschen in einer digitalen Schaltung synchron zu den Taktsignalen erzeugt wird, die Verzögerungszeit (Verzögerung T) wie folgt eingestellt werden:
  • Verzögerung T = N + 1/2·[Taktzyklus]
  • N = 0, 1, ...
  • Um beide Punkte (den Einfluß des Rauschens und die Betriebsgeschwindigkeit) zufriedenzustellen, ist die am besten geeignete Verzögerungszeit (Verzögerung T) gleich 1/2·[dem Taktzyklus).
  • Die Fig. 3 zeigt eine Ausführungsform der Erfindung, bei der die Verzögerungszeit (Verzögerung T) auf Vr [dem Taktzyklus] eingestellt ist. Das ursprüngliche Taktsignal 403, das eine Frequenz hat, die doppelt so hoch ist wie die der Taktsignale 400 und 401 der doppelt vorhandenen Funktionsblöcke A110 und B111, wird im Flip-Flop 441 in die Taktsignale 400 und 401 aufgeteilt, deren Phasen um 180º verschoben sind, das heißt um 1/2·[dem Taktzyklus]. Diese Taktsignale werden dann getrennt in die Funktionsblöcke A110 und B111 eingegeben. Die Eingangssignale Insync und Inasync werden in den Funktionsblock A110 ohne Verzögerung eingegeben. Sie werden dann in den Funktionsblock B111 eingegeben, nachdem sie in den Flip-Flops 444 und 445 (der Verzögerungsschaltung 422 gleichwertig) um 1/2·[dem Taktzyklus] verzögert wurden. Das Eingangssignal Insync ist mit dem Taktsignal 400 synchronisiert. Das Eingangssignal Inasync ist nicht mit dem Taktsignal 400 synchronisiert. Mit anderen Worten ist es ein asynchrones Eingangssignal. Das Signal Inasync wird in den Flip-Flop-Schaltungen 442 und 443 mit dem Taktsignal 400 synchronisiert. Das Ausgangssignal 430 des Funktionsblocks A110 wird in der Flip-Flop-Schaltung 446 (der Verzögerungsschaltung 421 gleichwertig) um Vr [dem Taktzyklus] verzögert und in der Vergleichsschaltung 217 mit dem Ausgangssignal 431 des Funktionsblocks B111 verglichen.
  • Die Erfindung umfaßt ein neues Verfahren, das auch dann eine störungssichere Funktion sicherstellt, wenn durch einen Kurzschluß eine falsche Signatur erzeugt wird. Für den erfindungsgemäßen Aufbau von störungssicheren logischen Schaltungen gelten keine besonderen Einschränkungen. Außerdem können die vorhandenen Halbleitertechnologien und automatischen Designwerkzeuge etc. weiter verwendet werden, was die Kosten und die Zeit für Neuentwicklungen erheblich verringert.

Claims (5)

1. Redundante logische Schaltung oder redundantes logisches System mit Funktionsblöcken (110, 111), die mit einer identischen Funktion versehen und mindestens doppelt vorhanden sind, wobei die Operationen der mindestens doppelt vorhandenen Funktionsblöcke jeweils um eine gewisse Zeitspanne (Verzögerung T) verzögert sind (420, 421, 422); dadurch gekennzeichnet, daß die Zeitspanne einem ungeraden Vielfachen des halben Taktzyklus entspricht.
2. Schaltung oder System nach Anspruch 1, wobei das in den ersten Funktionsblock (111) der mindestens doppelt vorhandenen Funktionsblöcke einzugebende Signal oder Taktsignal um die genannte Zeitspanne (Verzögerung T) verzögert ist (420) und das von dem zweiten Funktionsblock (110) auszugebende Signal um die genannte Zeitspanne (Verzögerung T) verzögert (421) und mit dem Ausgang des ersten Funktionsblocks (111) verglichen wird.
3. Schaltung oder System nach einem der vorhergehenden Ansprüche, wobei es sich um eine ausfallsichere logische Schaltung bzw. ein ausfallsicheres logisches System handelt, das ein Ausgangssignal nach außen nur dann abgibt, wenn sämtliche Ausgänge der Funktionsblöcke (110, 111) übereinstimmen, und das die Ausgabe anhält oder ein Ausgangssignal zur Gewährleistung des ausfallsicheren Betriebs nach außen abgibt, wenn die Ausgangssignale der Funktionsblöcke nicht übereinstimmen.
4. Schaltung oder System nach einem der Ansprüche 1 bis 3, mit einer Fehlererkennungsfunktion zur Erzeugung eines Fehlererkennungssignals.
5. Fehlertolerantes System, das mit einer ersten und einer zweiten Schaltung versehen ist und die redundante logische Schaltung nach Anspruch 4 sowie eine Schalterstufe aufweist, die das Ausgangssignal entweder der ersten oder der zweiten Schaltung auswählt und ausgibt, wobei die Schalterstufe das Ausgangssignal entsprechend dem Fehlererkennungssignal von der ersten oder der zweiten logischen Schaltung auswählt.
DE69431374T 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion Expired - Fee Related DE69431374T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5258014A JPH07115721A (ja) 1993-10-15 1993-10-15 ガス絶縁機器
JP02766494A JP3206275B2 (ja) 1994-02-25 1994-02-25 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム

Publications (2)

Publication Number Publication Date
DE69431374D1 DE69431374D1 (de) 2002-10-17
DE69431374T2 true DE69431374T2 (de) 2003-04-30

Family

ID=33554241

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69431374T Expired - Fee Related DE69431374T2 (de) 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion
DE69433468T Expired - Lifetime DE69433468T2 (de) 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion
DE69425542T Expired - Lifetime DE69425542T2 (de) 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion, Verfahren zum Verwalten von Betriebsmitteln und fehlertolerantes System zu seiner Anwendung

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE69433468T Expired - Lifetime DE69433468T2 (de) 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion
DE69425542T Expired - Lifetime DE69425542T2 (de) 1993-10-15 1994-10-12 Logischer Schaltkreis mit Fehlernachweisfunktion, Verfahren zum Verwalten von Betriebsmitteln und fehlertolerantes System zu seiner Anwendung

Country Status (4)

Country Link
US (1) US5802266A (de)
EP (2) EP1168178B1 (de)
CA (1) CA2117936C (de)
DE (3) DE69431374T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2268817B (en) * 1992-07-17 1996-05-01 Integrated Micro Products Ltd A fault-tolerant computer system
US6035416A (en) * 1997-10-15 2000-03-07 International Business Machines Corp. Method and apparatus for interface dual modular redundancy
US6357024B1 (en) * 1998-08-12 2002-03-12 Advanced Micro Devices, Inc. Electronic system and method for implementing functional redundancy checking by comparing signatures having relatively small numbers of signals
FR2790887B1 (fr) * 1999-03-09 2003-01-03 Univ Joseph Fourier Circuit logique protege contre des perturbations transitoires
US6453431B1 (en) 1999-07-01 2002-09-17 International Business Machines Corporation System technique for detecting soft errors in statically coupled CMOS logic
US7444532B2 (en) * 2001-12-03 2008-10-28 Dell Products L.P. System and method for autonomous power sequencing
US7278080B2 (en) * 2003-03-20 2007-10-02 Arm Limited Error detection and recovery within processing stages of an integrated circuit
JP4457581B2 (ja) * 2003-05-28 2010-04-28 日本電気株式会社 耐障害システム、プログラム並列実行方法、耐障害システムの障害検出装置およびプログラム
US7428694B2 (en) 2004-03-02 2008-09-23 Stmicroelectronics S.A. Device for protection against error injection into a synchronous flip-flop of an elementary logic module
CA2549540C (en) * 2005-06-10 2008-12-09 Hitachi, Ltd. A task management control apparatus and method
FR2888960B1 (fr) * 2005-07-19 2007-10-12 Gemplus Sa Detection d'une faute par perturbation longue
US7587663B2 (en) 2006-05-22 2009-09-08 Intel Corporation Fault detection using redundant virtual machines
US20080005538A1 (en) * 2006-06-30 2008-01-03 Apparao Padmashree K Dynamic configuration of processor core banks
US20080244305A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Deutschland, Gmbh Delayed lock-step cpu compare
US8239836B1 (en) * 2008-03-07 2012-08-07 The Regents Of The University Of California Multi-variant parallel program execution to detect malicious code injection
US8509205B2 (en) * 2008-06-05 2013-08-13 The Boeing Company Multicode aperture transmitter/receiver
US8958408B1 (en) * 2008-06-05 2015-02-17 The Boeing Company Coded aperture scanning
US9378077B2 (en) * 2009-08-07 2016-06-28 Stmicroelectronics S.R.L. System for detecting operating errors in integrated circuits
RU2475820C1 (ru) * 2011-08-10 2013-02-20 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Способ постоянного поэлементного дублирования в дискретных электронных системах (варианты)
US9118351B2 (en) * 2012-02-15 2015-08-25 Infineon Technologies Ag System and method for signature-based redundancy comparison
US9740178B2 (en) * 2013-03-14 2017-08-22 GM Global Technology Operations LLC Primary controller designation in fault tolerant systems
JP6923352B2 (ja) * 2017-04-27 2021-08-18 株式会社小糸製作所 制御装置及び配光制御システム
RU2677359C1 (ru) * 2017-12-01 2019-01-16 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Способ постоянного поэлементного дублирования в цифровых транзисторных микросхемах
CN116187265B (zh) * 2023-04-28 2023-07-25 南方科技大学 一种芯片设计方法及终端

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729362C2 (de) * 1977-06-29 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
DE2813079C3 (de) * 1978-03-25 1984-08-16 Standard Elektrik Lorenz Ag, 7000 Stuttgart Mehrrechnersystem hoher Sicherheit
US4759019A (en) * 1986-07-10 1988-07-19 International Business Machines Corporation Programmable fault injection tool
JPH01269151A (ja) * 1988-04-21 1989-10-26 Hitachi Ltd 多重プロセツサシステム試験方法
US5001712A (en) * 1988-10-17 1991-03-19 Unisys Corporation Diagnostic error injection for a synchronous bus system
US5084878A (en) * 1988-10-24 1992-01-28 Hitachi, Ltd. Fault tolerant system employing majority voting
US5008885A (en) * 1988-12-29 1991-04-16 International Business Machines Corporation Event-controlled error injection system
US4999837A (en) * 1989-03-20 1991-03-12 International Business Machines Corporation Programmable channel error injection
US5243607A (en) * 1990-06-25 1993-09-07 The Johns Hopkins University Method and apparatus for fault tolerance
US5231640A (en) * 1990-07-20 1993-07-27 Unisys Corporation Fault tolerant processor/memory architecture
JPH05128080A (ja) * 1991-10-14 1993-05-25 Mitsubishi Electric Corp 情報処理装置
US5276690A (en) * 1992-01-30 1994-01-04 Intel Corporation Apparatus utilizing dual compare logic for self checking of functional redundancy check (FRC) logic

Also Published As

Publication number Publication date
CA2117936A1 (en) 1995-04-16
EP1016968B1 (de) 2002-09-11
EP1168178A2 (de) 2002-01-02
DE69433468T2 (de) 2004-06-24
DE69431374D1 (de) 2002-10-17
US5802266A (en) 1998-09-01
CA2117936C (en) 2000-01-18
EP1168178B1 (de) 2004-01-02
DE69425542D1 (de) 2000-09-21
EP1016968A2 (de) 2000-07-05
DE69433468D1 (de) 2004-02-05
EP1168178A3 (de) 2002-04-03
DE69425542T2 (de) 2001-03-29
EP1016968A3 (de) 2000-07-19

Similar Documents

Publication Publication Date Title
DE69431374T2 (de) Logischer Schaltkreis mit Fehlernachweisfunktion
DE3587405T2 (de) Modulare mehrkanalsynchronisierungseinrichtung.
DE3853734T2 (de) Gerät zur fehlertoleranten Digitaltaktierung.
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
EP1873915B1 (de) Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers
DE3024370A1 (de) Redundantes steuersystem
DE3600092C2 (de)
EP0325318B1 (de) Vermittlungsanlage
EP0766092A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2651314C2 (de) Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage
DE3782971T2 (de) Kanalumschaltungseinrichtung ohne augenblicklichen signalverlust.
EP0996060A2 (de) Einzelprozessorsystem
DE3941319A1 (de) Verfahren zur schalterueberwachung
DE69718129T2 (de) Redundantes Datenverarbeitungssystem
DE19814096A1 (de) Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen
DE69501691T2 (de) Elektrische Einrichtung mit Eingangs- und Ausgangsports zum Ändern der Multiplexanzahl von Übertragungsbussen und System mit dieser elektrischen Einrichtung
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
DE2926857A1 (de) Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung
DE3137450C2 (de) Sicherheits-Ausgabeschaltung für eine Datenverarbeitungsanlage
DE2621397C2 (de) Sicherheitsschaltung, insbesondere für Aufzugsanlagen
EP0404992B1 (de) Verfahren zum hochverfügbaren Betrieb von redundanten Datenverarbeitungsanlagen
EP0271807A2 (de) Fehlertolerantes Rechensystem und Verfahren zum Erkennen, Lokalisieren und Eliminieren von fehlerhaften Einheiten in einem solchen System
DD217915A1 (de) Ueberwachungseinrichtung fuer hardware-redudanz in steuer- und regelungseinrichtungen a polygraphischen maschinen
EP0090162B1 (de) Zweikanaliges Fail-Safe-Mikrocomputerschaltwerk, insbesondere für Eisenbahnsicherungsanlagen
DE102018127568A1 (de) Schaltungsmodul und Verfahren zur fehlertoleranten Beschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee