DE69427025T2

DE69427025T2 - Doppelquellenspannungsversorgungsschaltung

Info

Publication number: DE69427025T2
Application number: DE69427025T
Authority: DE
Inventors: Valeria Germini
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1994-08-31
Filing date: 1994-08-31
Publication date: 2001-09-27
Anticipated expiration: 2014-09-01
Also published as: EP0700048A1; DE69427025D1; EP0700048B1; US5719490A

Description

Die vorliegende Erfindung betrifft eine Doppelquellenspannungsversorgungsschaltung zur Verwendung in einem Flash- EPROM, einem EEPROM oder einem nichtflüchtigen Speicher oder einem ähnlichen Baustein.
Flash-EPROMs haben mehrere einzelne Transistoren, die jeweils eine schwebende oder Floating-Gate-Elektrode aufweisen. Zum Lesen, Programmieren und Löschen einer Zelle sind zwei Betriebsspannungen Vpp und Vcc erforderlich. Vpp ist insbesondere zum Programmieren und Löschen wichtig und beträgt typischerweise etwa 12 V. Vcc ist dagegen die normale Betriebsspannung und beträgt normalerweise etwa 3 V oder 5 V. Vcc wird auch während des Programmierens verwendet, um zu gewährleisten, daß korrekte Werte in die Zellen programmiert werden.
Es können Probleme auftreten, wenn die eine oder die andere Versorgungsspannung versagt und Vpp oder Vcc abhanden kommt. Beispielsweise kann die Steuerung der in den Speicher programmierten Daten verloren gehen, was zu Unsicherheiten der Werte in jeder Zelle des Speichers und zu möglichen Datenverlusten führt. Doppelquellenspannungsversorgungsschaltungen wurden bereitgestellt, um derartige Probleme zu vermeiden. Diese Schaltungen sind so strukturiert, daß eine Ausgangsspannung Vop bereitgestellt wird, die in Abhängigkeit davon, welche der beiden Spannungen vorhanden ist, von Vcc oder Vpp erzeugt wird. Die Ausgangsspannung kann dann beispielsweise verwendet werden, um ein Rücksetzsignal zu erzeugen und/oder verschiedene Elemente des Flash-EPROM abzuschalten. Auf diese Weise wird, wenn die fehlende Versorgungsspannung erneut bereitgestellt wird, der Speicher auf einen bekannten Zustand eingestellt sein, und es kann eine normale Funktion des Speichers erhalten werden.
Für ein Flash-EPROM wird unter Verwendung einer Spannung Vcc von etwa 5 V und einer Spannung Vpp von etwa 12 V eine bekannte Doppelquellenspannungsversorgungsschaltung bereitgestellt. Wenn die Ausgangsspannung von Vcc erzeugt wird, ist bei Abwesenheit von Vpp die Ausgangsspannung gleich Vcc-Vtn, wobei Vtn der Schwellenwert eines als Diode geschalteten n-Kanal-MOSFET ist. Dieser MOSFET dient als Schalter zum Steuern, ob die Ausgangsspannung durch Vcc bereitgestellt wird, und ist zwischen einem Vcc-Versorgungsspannungsknoten und einem Vop-Niedrigspannungs-Ausgangsknoten angeordnet. Gemäß einer bekannten Anordnung kann Vtn etwa 0,9 V betragen.
Diese Anordnung ist jedoch für Flash-EPROMs nicht geeignet, in denen eine Spannung Vcc von etwa 3,3 V verwendet wird, weil eine Niedrigspannungs-Ausgangsspannung Vop von etwa 2,2 V oder weniger in bestimmten Fällen erhalten würde, in denen die Versorgungsspannung Vcc schwankt. Die Ausgangsspannung kann zu niedrig sein, um eine Versorgungsspannung für eine Schaltung bereitzustellen, die ein Rücksetzsignal erzeugt. Außerdem kann die Ausgangsspannung so niedrig sein, daß die Geschwindigkeit, mit der verschiedene Logikbausteine reagieren, für einen zuverlässigen Betrieb zu langsam ist.
In der US-A-4694430 von Rosier wird eine Versorgungsspannungschaltschaltung zur Verwendung mit programmierbaren Arrays oder Matrizes, z. B. EPROMs, mit einem Paar p-Kanal- Transistorschaltern beschrieben, die zwischen einer hohen Programmierspannung und einer niedrigen Lesespannung in Serie geschaltet sind.
Außerdem ist gemäß der US-A-4658156 von Hashimoto eine Spannungserfassungsschaltung zum Erfassen einer Eingangsspannung bekannt, die einen größeren Absolutwert aufweist als die Versorgungsspannung.
Schließlich wird in der US-A-4975883 von Backer et al. eine Schaltung zum Verhindern des Löschens und Programmierens eines nichtflüchtigen Speicherbausteins während Einschalt- und Ausschaltübergangszeiten beschrieben, wobei die Schaltung den nichtflüchtigen Speicher zwangsweise auf einen Lesemodus einstellt, um zu gewährleisten, daß während der Übergangszeiten, während denen die Speichermatrix durch Überlöschen oder Überprogrammieren beschädigt werden kann, keine schädlichen Spannungen die Speichermatrix erreichen.
Daher ist es eine Aufgabe von Ausführungsformen der Erfindung, eine Doppelquellenspannungsversorgungsschaltung, z. B. für ein Flash-EPROM, bereitzustellen, die in der Lage ist, falls erforderlich, eine Ausgangsspannung bereitzustellen, die einer Versorgungsspannung, z. B. Vcc, gleich ist, von der die Ausgangsspannung erzeugt wird.
Gemäß einem Aspekt der Erfindung wird eine Doppelquellenspannungsversorgungsschaltung zur Verwendung mit einem Flash-EPROM oder einem ähnlichen Baustein bereitgestellt, wobei die Schaltung aufweist: eine Ausgangsspannungsschaltung mit einem Eingang zum Empfangen eines Steuersignals, wobei durch das Steuersignal festgelegt wird, welche von zwei Versorgungsspannungen verwendet wird, um ein Ausgangssignal der Doppelquellenspannungsversorgungsschaltung bereitzustellen, wobei die Ausgangsspannung durch eine der beiden Versorgungsspannungen über mindestens einen ersten und einen zweiten steuerbaren leitfähigen Pfad bereitgestellt wird, die zwischen den Versorgungsspannungen und einem Ausgangsknoten der Schaltungverbunden ausgebildet sind, wobei jeder der steuerbaren leitfähigen Pfade eine Serienschaltung aus einem mit einer der Versorgungsspannungen verbundenen ersten MOSFET-Transistor und einem mit dem Ausgangsknoten verbundenen zweiten MOSFET-Transistor aufweist, wobei der erste und der zweite MOSFET-Transistor vom gleichen Leitfähigkeitstyp sind und jeweils Körper- und Source- Anschlüsse aufweisen, die miteinander und mit den Versorgungsspannungen bzw. dem Ausgangsknoten verbunden sind, um Ladungsinjektion zu verhindern, wobei der erste und der zweite MOSFET-Transistor in Abhängigkeit vom Eingangssignal der Ausgangsspannungsschaltung aktiviert werden.
In Verbindung mit der vorliegenden Erfindung wird darauf hingewiesen, daß der Ausdruck Kanalelektrode die Source- und die Drain-Elektrode des MOSFET bezeichnet. Der Ausdruck Substrat oder Körper bezeichnet in diesem Zusammenhang das Substrat des MOSFET, z. B. eine p- oder n-Senke.
Gemäß dieser Anordnung der MOSFETs schützt ein MOSFET den anderen MOSFET vor Ladungs- oder Trägerinjektion, die durch eine in Vorwärts- oder Durchlaßrichtung geschaltete Diode verursacht wird, die zwischen einer der Kanalelektroden und der Senke oder dem Substrat gebildet wird, in dem der MOSFET ausgebildet ist, und umgekehrt. Dieses Problem tritt auf, wenn die Versorgungsspannung größer sein kann als die Spannung am Ausgangsknoten, und umgekehrt. Daher kann ein einzelner MOSFET oder sogar eine herkömmliche Serienschaltung von MOSFETs, z. B. 2 p-leitende Bausteine, wobei die Source-Elektrode des einen MOSFET mit der Drain- Elektrode des anderen verbunden ist, für Trägerinjektion anfällig sein.
In einer bevorzugten Ausführungsform sind die MOSFET- Transistoren p-Kanal-Bausteine, die so strukturiert sind, daß ihre Drain-Elektroden miteinander und die Source- Elektroden jeweils mit einer der Versorgungsspannungen und mit dem Ausgangsknoten verbunden sind. Vorzugsweise sind die Körperverbindungen an die jeweiligen Source-Elektroden oder -punkte im allgemeinen positiver angebunden als die Source- Elektrode. Obwohl die MOSFETs n-leitende Bausteine sein können, werden gemäß der gegenwärtigen Technologie in den meisten praktischen Anwendungen p-Kanal-Bausteine verwendet. Wenn p-leitende Bausteine verwendet werden, können die Source-Elektroden- und die Körper- oder Substratverbindungen direkt mit den jeweiligen Potentialen bzw. Versorgungsspannungen verbunden werden, d. h. mit der Versorgungsspannung und mit der Ausgangsknotenspannung. Dadurch wird ein geeigneter Schutz gegen Trägerinjektion erhalten. In einigen Fällen können n-Kanal-Bausteine verwendet werden.
Vorzugsweise weist die Ausgangsspannungsschaltung eine Signalerzeugungsschaltung auf, die zwei Signalpaare erzeugt, wobei, wenn die MOSFET-Transistoren eines der steuerbaren leitfähigen Pfade eingeschaltet sind, die MOSFET- Transistoren des anderen steuerbaren leitfähigen Pfades ausgeschaltet sind. Die Signalerzeugungsschaltung kann eine Serie von Invertierern aufweisen. Daher können von einem einzigen Eingang vier MOSFET-Bausteine und damit die beiden steuerbaren leitfähigen Pfade im wesentlichen gleichzeitig gesteuert werden. Beispielsweise werden in Abhängigkeit davon, welche der beiden Versorgungsspannungen verwendet werden soll, um die Ausgangsspannung bereitzustellen, zwei der MOSFETS ausgeschaltet, während die anderen beiden eingeschaltet werden.
Vorzugsweise weist die Schaltung ferner eine Bestimmungsschaltung mit mindestens einem Eingang, dem mindestens eine der Versorgungsspannungen zugeführt wird, zum Zuführen eines Ausgangssignals zum Eingang der Ausgangsspannungsschaltung auf, wobei durch das Ausgangssignal der Bestimmungsschaltung festgelegt wird, durch welche der Versorgungsspannungen die Ausgangsspannung bereitgestellt werden soll.
In bevorzugten Ausführungsformen weist die Bestimmungsschaltung zwei Eingänge auf, denen beide Versorgungsspannungen zugeführt werden, und stellt unabhängig davon, ob die zweite Versorgungsspannung vorhanden ist oder nicht, ein erstes Signal bereit, wenn eine erste der Versorgungsspannungen vorhanden ist, und ein zweites Signal, wenn nur die zweite Spannung vorhanden ist. Alternativ kann die Bestimmungsschaltung nur einen Eingang aufweisen, dem eine Versorgungsspannung zugeführt wird. Das Ausgangssignal der Bestimmungsschaltung würde dann anzeigen, ob diese eine Versorgungsspannung vorhanden war oder nicht.
Eine Versorgungsspannung kann höher sein als die andere Versorgungsspannung. Vorzugsweise ist die erste Versorgungsspannung größer als die zweite Versorgungsspannung. Vorzugsweise ist die von einer der Versorgungsspannungen hergeleitete Ausgangsspannung dieser Versorgungsspannung im wesentlichen gleich. Bei solchen Anordnungen würden die steuerbaren leitfähigen Pfade zwei MOSFETs aufweisen. Die beiden MOSFETs haben eine geeignete niedrige Impedanz, so daß über sie praktisch keine Spannung abfällt. Die in Ausführungsformen der Erfindung verwendete MOSFET-Anordnung hat den Vorteil, daß die beiden MOSFETs mehr oder weniger als perfekte Schalter wirken können, so daß über keinen der MOSFET- Bausteine ein Spannungsabfall auftritt und die Ausgangsspannung der Versorgungsspannung, von der sie erzeugt wurde, gleicht.
Wenn eine Ausgangsspannung gewünscht ist, die niedriger ist als die Versorgungsspannung, von der die Ausgangsspannung erzeugt wird, können Dioden, Widerstände oder ähnliche Bauteile mit den beiden MOSFET-Transistoren in Serie geschaltet werden. In einer Ausführungsform der Erfindung können ein oder mehrere MOSFET-Bausteine als Dioden mit den beiden Schalt-MOSFET-Bausteinen in Serie geschaltet sein, so daß die Ausgangsspannung kleiner ist als die entsprechende Versorgungsspannung.
Die Doppelquellenspannnungsversorgungsschaltung wird vorzugsweise in einem Flash-EPROM bereitgestellt. Die Schaltung kann jedoch auch in einem EPROM oder einem ähnlichen Baustein oder tatsächlich in einer beliebigen Anordnung mit zwei Versorgungsspannungen verwendet werden, für die permanent eine Ausgangsspannung erforderlich ist.
Vorzugsweise weist das Flash-EPROM eine Vergleicheranordnung mit Eingangssignalen auf, die von einer Vcc- Versorgungsspannung bzw. einer Referenzspannung erzeugt werden, wobei durch die von der Doppelquellenspannungsversorgungsschaltung erzeugte Ausgangsspannung die Versorgungsspannung für die Vergleicheranordnung bereitgestellt wird und die Vergleicheranordnung ein Ausgangssignal bereitstellt, wenn Vcc kleiner ist als die Referenzspannung, um Schaltungen abzuschalten, die einer Matrix von Speicherzellen Spannungen zuführen. Daher kann die durch die Doppelquellenspannungsversorgungsschaltung erzeugte Ausgangsspannung verwendet werden, um jegliche Programmier-/Löschoperationen des Speichers zu stoppen. Beispielsweise kann eine beliebige, mit Vpp verbundene Schaltung abgeschaltet werden, wenn ein Programm geladen wird. Die Doppelquellenspannungsversorgungsschaltung bzw. der Doppelspannungsversorgungsgenerator kann auch verwendet werden, um ein Rücksetzsignal bereitzustellen, das verschiedene Logikschaltungen auf einen vorgegebenen Zustand einstellt. Vorzugsweise ist das Ausgangssignal der Vergleicheranordnung direkt mit den abzuschaltenden Schaltungen verbunden. Daher wird, indem die Schaltungen direkt und nicht über irgendwelche Logikschaltungen abgeschaltet werden, gewährleistet, daß Vpp nicht zugeführt wird. Der Doppelspannungsversorgungsgenerator kann auch so angeordnet sein, daß er als garantierte Spannungsversorgung für die Schaltung des Flash-EPROM dient, wenn durch den Verlust der einen oder anderen Versorgungsspannung Probleme verursacht werden können.
Wenn die Doppelquellenspannungsversorgungsschaltung mit einem Flash-EPROM verwendet wird, kann die erste Versorgungsspannung etwa 12 V betragen, während die zweite Versorgungsspannung 3,3 oder 5 V betragen kann. In Fällen, in denen die zweite Versorgungsspannung 3,3 V beträgt, ist es bevorzugt, daß, wenn die Ausgangsspannung von der zweiten Versorgungsspannung erzeugt wird, die Ausgangsspannung der zweiten Versorgungsspannung gleicht. Vorzugsweise weist einer der leitfähigen Pfade auch Widerstandselemente auf, so daß die von der ersten Spannung erzeugte Ausgangsspannung zwischen 7 und 8 V beträgt.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bereitstellen einer Ausgangsspannung in einer Doppelquellenspannungsversorgungsschaltung bereitgestellt, mit den Schritten: Auswählen einer von zwei Versorgungsspannungen, von denen die Ausgangsspannung hergeleitet wird; Bereitstellen mindestens eines ersten und eines zweiten steuerbaren leitfähigen Pfads zwischen den ausgewählten Versorgungsspannungen und einem Ausgangsknoten der Schaltung; wobei der steuerbare leitfähige Pfad eine Serienschaltung aus einem mit der entsprechenden ausgewählten Versorgungsspannung verbundenen ersten MOSFET-Transistor und einem mit dem Ausgangsknoten verbundenen zweiten MOSFET- Transistor aufweist, wobei der erste und der zweite MOSFET- Transistor vom gleichen Leitfähigkeitstyp sind und jeweils einen Körper- und einen Source-Elektrodenanschluß aufweisen, die miteinander und mit den jeweiligen Versorgungsspannungen und dem Ausgangsknoten verbunden sind, um Ladungsinjektion zu verhindern; und Aktivieren des MOSFET-Transistors, um die von der ausgewählten Spannung hergeleitete Ausgangsspannung bereitzustellen.
Nachstehend wird eine Ausführungsform der vorliegenden Erfindung anhand eines Beispiels unter Bezug auf die beigefügten Zeichnungen beschrieben; es zeigen:
Fig. 1 eine Schaltung für eine Ausführungsform einer erfindungsgemäßen Doppelquellenspannungsversorgungsschaltung;
Fig. 2 einen Detailbereich A von Fig. 1 und insbesondere die Konstruktion der beiden MOSFETs in diesem Bereich;
Fig. 3 eine schematische Ansicht eines Flash-EPROM mit der Doppelquellenspannungsversorgungsschaltung von Fig. 1;
Fig. 4 ein schematisches Diagramm einer Flash- Speicherzelle;
Fig. 5 ein schematisches Diagramm einer Flash- Speichermatrix; und
Fig. 6 eine Tabelle der Spannungen, die ausgewählten und nicht ausgewählten Zellen für eine Programmierungs-, Lösch- bzw. Leseoperation zugeführt werden müssen.
Nachstehend wird zunächst auf die in Fig. 1 dargestellte Doppelquellenspannungsversorgungsschaltung 102 Bezug genommen. Die Schaltung 102 weist zwei Stufen 104 und 106 auf. Die erste Stufe 104 weist Eingänge 105 und 107 von Schaltungen auf, die normalerweise Versorgungsspannungen Vcc und Vpp bereitstellen, und ist so strukturiert, daß unabhängig davon, ob Vcc vorhanden ist oder nicht, an einem Ausgang 112 ein Signal mit einem ersten Wert erzeugt wird, wenn Vpp vorhanden ist. Das Ausgangssignal 112 weist einen zweiten Wert auf, wenn nur Vcc vorhanden ist. Die zweite Stufe 106 der Schaltung 102 erzeugt in Abhängigkeit vom Ausgangssignal der ersten Stufe 104 eine Ausgangsspannung Vop entweder von Vcc oder von Vpp. D. h., die Ausgangsspannung Vop wird unabhängig davon, ob Vcc vorhanden ist oder nicht, von Vpp erzeugt, wenn Vpp vorhanden ist. Die Ausgangsspannung Vop wird ausschließlich von Vcc erzeugt, wenn nur Vcc vorhanden ist.
Im Detail weist die erste Stufe 104 drei MOSFETs 106', 108 und 110 auf, die zwischen Vpp und Masse in Serie geschaltet sind. MOSFET 106' ist ein n-Kanal-Baustein, der als Diode geschaltet ist, d. h. seine Gate-Elektrode ist mit seiner Drain-Elektrode verbunden. Typischerweise wird dieser MOSFET ein Breite/Länge-Verhältnis von 10/3 und einen Schwellenwert von 0,8 V aufweisen.
Die Source-Elektrode des MOSFET I06' ist mit der Source-Elektrode des MOSFET 108 verbunden, der ein p-Kanal- Baustein ist. Die Gate-Elektrode dieses MOSFET ist mit Vcc verbunden. Außerdem existiert eine Massen- oder Körperverbindung zwischen dem Substrat des MOSFET (z. B. einer n- Senke) und der Source-Elektrode des MOSFET 108. Dieser Baustein weist typischerweise ein Breite/Länge-Verhältnis von 10/5 und einen Schwellenwert von 0,9 V auf.
Die Drain-Elektrode des MOSFET 108 ist mit der Drain- Elektrode eines n-Kanal-MOSFET 110 verbunden, dessen Source- Elektrode mit Masse verbunden ist. Der Gate-Elektrode wird, ähnlich wie beim MOSFET 108, die Spannung Vcc zugeführt. Der MOSFET 110 weist im Vergleich zum MOSFET 108 eine relativ geringe Stromträgerkapazität und ein Breite/Länge-Verhältnis von 3/150 und einen Schwellenwert von 0,8 V auf.
Das Signal am Ausgang 112 der ersten Stufe 104 wird von einem Knoten zwischen dem MOSFET 108 und dem MOSFET 110 abgenommen.
Nachstehend wird die Operation der ersten Stufe 104 beschrieben. Wenn Vpp vorhanden ist, Vcc jedoch nicht vorhanden ist, tritt die folgende Situation ein. MOSFET 106' und MOSFET 108 werden eingeschaltet sein, während MOSFET 10 abgeschaltet sein wird. Daher wird das Signal am Knoten 112 und damit das Ausgangssignal der ersten Stufe einen hohen Pegel aufweisen, dessen Wert etwa der Spannung Vpp minus der über den MOSFET 106' abfallenden Spannung entspricht. Typischerweise wird diese Ausgangsspannung - 8 V betragen, wenn Vpp 12 V beträgt.
Wenn sowohl Vpp als auch Vcc vorhanden ist, werden die MOSFETs 106', 108 und 110 alle eingeschaltet sein. MOSFET 108 ist eingeschaltet, weil die Source-Spannung höher ist als die Gate-Spannung. Wenn der MOSFET 110 jedoch eine geringere Stromträgerkapazität aufweist als der MOSFET 108, kann er den Massepotentialknoten 112 nicht nach unten ziehen, so daß das Ausgangssignal der ersten Stufe 104 relativ hoch bleibt (obwohl nicht so hoch wie im ersten Fall). Schließlich wird, wenn nur Vcc vorhanden ist, MOSFET 106' genauso wie MOSFET 108 ausgeschaltet sein. MOSFET 110 wird eingeschaltet sein. Weil MOSFET 110 der einzige eingeschaltete Baustein ist, ist er in der Lage, den Knoten 112 auf Massepotential herunterzuziehen, so daß das Ausgangssignal der ersten Stufe 104 einen niedrigen Pegel annimmt.
Die zweite Stufe 106 verwendet das Signal am Ausgang 112 der ersten Stufe 104, um zu bestimmen, ob Vcc oder Vpp verwendet werden sollte, um die Ausgangsspannung Vop zu erzeugen. D. h., das Ausgangssignal der ersten Stufe 104 wird verwendet, um zwei Paare von Signalen 123, 125, 127, 129 zu erzeugen, die verwendet werden, um zwei Paare von MOSFETs, 114 und 116 bzw. 118 und 120, zu steuern. Die Signalpaare werden verwendet, um eines der MOSFET-Paare ein und das andere auszuschalten. Diese MOSFET-Paare 114 und 116 bzw. 118 und 120 sind zwischen der Vcc-Versorgungsspannung 105 und dem Ausgang 121 des Generators bzw. zwischen der Vcc- Versorgungsspannung 107 und dem Ausgang 121 angeordnet. Daher steuern diese beiden MOSFET-Paare 114 und 116 bzw. 118 und 120, durch welche der Spannungen Vpp und Vcc die Ausgangsspannung bereitgestellt wird. Typischerweise haben die MOSFETs 114 und 116 ein Breite/Länge-Verhältnis von 50/2, während die MOSFETs 118 und 120 ein Breite/Länge-Verhältnis von 74/1,3 aufweisen.
Die MOSFET-Paare sind so angeordnet, daß, wenn an der Gate-Elektrode der MOSFETs 114 und 116 Signale mit hohem Spannungspegel bereitgestellt werden, an den Gate-Elektroden der MOSFETs 118 und 120 Signale mit niedrigem Spannungspegel bereitgestellt werden, und umgekehrt. D. h., wenn die Signale an den Gate-Elektroden einen hohen Pegel aufweisen, wird das entsprechende MOSFET-Paar ausgeschaltet sein. Wenn die Signale an den Gate-Elektroden des MOSFET-Paars jedoch einen niedrigen Pegel aufweisen, wird das MOSFET-Paar eingeschaltet sein, so daß zwischen der Versorgungsspannung Vpp oder Vcc, mit der das MOSFET-Paar verbunden ist, und dem Ausgang 121 des Generators ein Strompfad bereitgestellt wird. Durch diese Versorgungsspannung wird dann die Ausgangsspannung bereitgestellt.
Die zum Steuern der MOSFET-Paare verwendeten Signalpaare 123, 125, 127 und 129 werden durch eine Serie von Invertierern 122 bis 136 erzeugt. Die Invertierer 122 und 124 verwenden die Vcc-Versorgungsspannung 105 und/oder die Vpp- Versorgungsspannung 107 als Betriebsspannung in Abhängigkeit davon, welche der Versorgungsspannungen vorhanden sind, während die übrigen Invertierer 126 bis 136 alle eine Leitung 138 und damit die Ausgangsspannung Vop als Betriebsspannung verwenden. Die Zeitung 138 ist mit dem Ausgang 121 verbunden.
Nachstehend wird die Struktur des MOSFET-Paars 114 und 116 unter Bezug auf Fig. 2 ausführlicher beschrieben. Das MOSFET-Paar 118 und 120 hat eine ähnliche Konstruktion und arbeitet ähnlich wie das in Fig. 2 dargestellte Paar.
Die beiden MOSFETs 114 und 116 sind auf einem pleitenden Substrat 140' ausgebildet. Jeder MOSFET 114 und 116 ist in einer n-Senke 142' mit Bereichen aus p-leitendem Material angeordnet, die die Source-Elektroden 144' und Drain-Elektroden 146' bilden. Jeder MOSFET weist eine isolierte Gate-Elektrode 148', die die vom Ausgang 112 der ersten Stufe 104 erzeugten Steuersignale empfängt, und eine Körper- bzw. eine Substratverbindung 150 auf. Die Körper- oder Substratverbindung 150 ist vorgesehen, um zu verhindern, daß zwischen der Source-Elektrode 144' und der n-Senke 142' ein in Durchlaßrichtung geschalteter Diodenübergang entsteht. Die Körperverbindung 150 hält den Körper oder die n-Senke 142' bei einer bezüglich der Source-Elektrode 144' nicht-leitenden Spannung und hält im allgemeinen die n-Senke 142' bei der gleichen Spannung wie oder bei einer etwas höheren Spannung als die an der entsprechenden Source- Elektrode 142' vorliegende Spannung.
Gemäß Fig. 2 sind die beiden MOSFETS 114 und 116 so geschaltet, daß die Drain-Elektroden 146' miteinander verbunden sind, während die Source-Elektrode 144' des MOSFET 114 mit der Versorgungsspannung Vcc und die Source-Elektrode 144' des MOSFET 116 mit dem Ausgang 121 der Schaltung verbunden ist, an dem die Ausgangsspannung Vop bereitgestellt wird.
Die Gründe für diese besondere Konfiguration werden nachstehend diskutiert. Zunächst wird der Fall betrachtet, wenn Vcc 0, 3,3 oder 5 V beträgt. Vop wird von Vpp erzeugt und beträgt 7 oder 8 V, und es wird nur ein einziger, dem MOSFET 114 entsprechender Transistor bereitgestellt. An der Drain-Elektrode 146' würde eine höhere Spannung bereitgestellt als an der bei der Source-Spannung, d. h. Vcc, gehaltene n-Senke 142'. Dann würde zwischen der Drain-Elektrode 146' und der n-Senke 142' eine in Durchlaßrichtung geschaltete Diode gebildet. Dies ist unerwünscht, weil dann Strom durch die n-Senke 142 fließen kann, was zu einer Ladungsinjektion führen kann. Ladungsinjektion muß verhindert werden, weil ansonsten die Funktionsfähigkeit des MOSFET unzuverlässig wird und in bestimmten Fällen eine permanente Zerstörung verursacht werden kann. Im extremen Fall kann ein Latch-Up- Effekt auftreten, wenn eine hohe Stromstärke getriggert worden ist, wodurch der MOSFET permanent zerstört wird. Der MOSFET 116 verhindert, daß eine in Durchlaßrichtung geschaltete Diode gebildet wird, wenn Vop mit der Source-Elektrode 144' des MOSFET 116 verbunden ist und die n-Senke bei der Source-Spannung gehalten wird. Die Drain-Elektrode 146' des MOSFET 116 bildet eine in Sperrichtung geschaltete Diode mit der n-Senke 142'. Dadurch wird verhindert, daß durch die Drain-Elektrode 146' des MOSFET 114 eine in Durchlaßrichtung geschaltete Diode gebildet wird, wenn die Spannung an seiner Drain-Elektrode 146' kleiner ist als diejenige an seiner n- Senke 142'.
Es wird der Fall betrachtet, in dem nur der MOSFET 116 bereitgestellt wird und Vcc mit der Drain-Elektrode 146' verbunden ist. Wenn Vcc höher ist als Vop, kann zwischen der Drain-Elektrode 146' und der n-Senke 142' eine in Durchlaßrichtung geschaltete Diode gebildet werden, wenn die Source- Spannung kleiner würde als die Drain-Spannung. Diese Situation kann beispielsweise auftreten, wenn Vop basierend auf Vpp bereitgestellt wurde und ein Umschaltvorgang stattfindet, so daß Vop nun basierend auf Vcc bereitgestellt wird. Der MOSFET 114 ist in der Lage, den MOSFET 116 vor Ladungsinjektion zu schützen, wie vorstehend beschrieben wurde.
Die gemäß Fig. 2 geschalteten beiden MOSFETs 114 und 116 ermöglichen einen zuverlässigen Betrieb der Schaltung, ohne daß die Gefahr einer durch Ladungsinjektion verursachten Fehlfunktion besteht.
Außerdem werden die beiden MOSFETS 114 und 116 so ausgewählt, daß eine geeignete niedrige Impedanz erhalten wird, so daß eine basierend auf Vcc erzeugte Ausgangsspannung Vop der Versorgungsspannung Vcc im wesentlichen gleicht.
Das andere MOSFET-Paar 118 und 120 ist mit zwei weiteren n-Kanal-MOSFETs 140 und 142 in Serie geschaltet, die Gate-Drain-Verbindungen aufweisen, so daß sie als Dioden wirken. Daher ist die von Vpp erzeugte Ausgangsspannung gleich Vpp minus der über die beiden n-Kanal-MOSFETs 140 und 142 abfallenden Schwellenspannung. Dadurch würde typischerweise eine Ausgangsspannung Vop von 7 oder 8 V erhalten.
Die vorstehend beschriebene Doppelquellenspannungsversorgungsschaltung wird in einem Flash-EPROM 144 bereitgestellt, das in Fig. 3 schematisch dargestellt ist. Wie in Fig. 3 dargestellt ist, wird die Ausgangsspannung Vop am Ausgang 121 der Schaltung 102 verwendet, um die Betriebsspannung für zwei Vergleicher 146 und 148 bereitzustellen. Dem Vergleicher 146 werden zwei Eingangssignale zugeführt, ein von Vcc und ein von einer Referenzspannung VREF1 für Vcc hergeleitetes Signal. Wenn Vcc größer ist als VREF1, wird durch den Vergleicher 146 ein Ausgangssignal V1 mit einem ersten Pegel ausgegeben, z. B. mit einem niedrigen Pegel. Wenn Vcc kleiner ist als VREF1, hat das durch den Vergleicher 146 bereitgestellte Ausgangssignal V2 einen zweiten, relativ hohen Pegel. Dieses hohe Ausgangssignal V1 kann durch eine Matrix von einzelnen Transistorspeicherzellen 50 und ihren zugeordneten peripheren Schaltungen 152 (schematisch dargestellt) verwendet werden, um jegliche Schaltungen abzuschalten, die den Zellen eine hohe Programmierspannung Vpp zuführen könnten. Im einzelnen wird das Ausgangssignal V1 den peripheren Schaltungen 152 direkt zugeführt, um diejenigen Schaltungen abzuschalten, die der Matrix hohe Programmierspannungen zuführen. Durch direktes Zuführen des Abschaltsignals zu den peripheren Schaltungen 152 werden die relevanten Schaltungen direkt und nicht über irgendwelche Logikanordnungen abgeschaltet. Dadurch kann gewährleistet werden, daß Vpp keiner der peripheren Schaltungen zugeführt wird.
Dem Vergleicher 148 werden außerdem zwei Eingangssignale zugeführt, ein von Vpp und ein anderes von einer zweiten Referenzspannung VREF2 für Vpp hergeleitetes Signal. Wenn Vpp größer ist als VREF2, wird das Ausgangssignal V2 des Vergleichers 148 einen niedrigen Pegel aufweisen, während, wenn Vpp kleiner ist als VREF2, das Ausgangssignal V2 des Vergleichers 148 einen hohen Pegel aufweisen wird. Dieses hohe Ausgangssignal kann beispielsweise auch zum Abschalten der Programmierschaltung verwendet werden.
Die Doppelquellenspannungsversorgungsschaltung kann auch als garantierte Spannungsquelle für verschiedene Teile der Schaltung dienen, wenn der Verlust von Vcc oder Vpp Probleme verursachen könnte.
Um das Verständnis der Anwendung der erfindungsgemäßen Doppelquellenspannungsversorgungsschaltung in einem Flash- Speicher zu erleichtern, folgt nachstehend eine kurze Beschreibung der Konstruktion und der Funktions- oder Operationsweise eines Flash-Speichers.
Fig. 4 zeigt n Flash-Speicherzellen 2 mit einem einzigen Floating-Gate-Transistor 4 mit einer Steuer-Gate- Elektrode CG, einer schwebenden Gate-Elektrode FG, einer Source-Eelektrode S und einer Drain-Elektrode D. Die Source- Elektrode S des Floating-Gate-Transistors 4 ist mit einem ARRAY GROUND-Signal auf einer Leitung 10 verbunden. Durch eine Source-Spannungsschaltschaltung 14 kann auf dieser Leitung 10 ein Massepotential VGND oder ein hoher Spannungswert Vpp bereitgestellt werden. Die Spannung Vpp stellt ein Programmierpotential (typischerweise 12 V) dar, und die Spannung VGND stellt ein Massepotential für den Baustein dar. Vpp ist normalerweise über einen Widerstand (nicht dargestellt) mit der Masse der Matrix verbunden. Der Source- Spannungsschalter 14 ist über eine Leitung 34 mit der Spannung Vpp und über eine Leitung 36 mit der Spannung VGND verbunden. Die Steuer-Gate-Elektrode CG des Floating-Gate- Transistors 4 ist über eine Wortleitung (WL) 8 mit einem Gate-Spannungsschalter 12 verbunden. Der Gate-Spannungsschalter 12 ist ferner mit Spannungen Vcc, Vpp und VGND auf Leitungen 26, 24 bzw. 22 verbunden. Vcc beträgt für einen 5 V- Abschnitt der Schaltung 5 V oder wird für einen 3 V-Abschnitt auf etwa 5 V erhöht. Diese Schalter 14 und 12 empfangen jeweils ein Steuersignal ERASE auf einer Leitung 28 und zusätzlich empfängt der Gate-Spannungsschalter 12 ein Steuersignal PROGRAM auf einer Leitung 30. Die Drain-Elektrode D des Floating-Gate-Transistors 4 ist über eine Bitleitung (B) 6 mit einem Bitleitungsschalter 31 verbunden. Der Bitleitungsschalter ist ferner mit dem Eingang einer programmierbaren Lastschaltung 32 auf einer Leitung 27 und mit dem Eingang einer Leseverstärkerschaltung 29 auf einer Leitung 25 verbunden. Der Ausgang der Leseverstärkerschaltung 29 auf einer Leitung 23 bildet eine Datenleitung (DL). Der Schalter 31 empfängt ein Steuersignal SELECT auf einer Leitung 21. Die programmierbare Lastschaltung 32 empfängt Laststeuersignale auf Leitungen 38.
Der Flash-Speicher weist drei Betriebsmodi auf: Programmieren; Löschen und Lesen. Jeder dieser drei Modi wird nachstehend unter Bezug auf Fig. 4 beschrieben. Der Programmiermodus weist das Schreiben einer "0" in eine Speicherzelle oder in eine Gruppe von Speicherzellen auf, der Löschmodus weist das Entfernen einer "0" von einer Zelle auf, in der eine "0" gespeichert ist, so daß in jeder Zelle effektiv ein Wert "1" gespeichert ist, und der Lesemodus weist das Lesen einer Zelle auf, um festzustellen, ob sie programmiert oder gelöscht ist, d. h. ob sie eine "0" oder eine "1" enthält.
Während eines Programmiermodus wird das Steuersignal PROGRAM auf Leitung 30 so gesetzt, daß der Gate- Spannungsschalter 12 so eingestellt wird, daß die Spannung Vpp auf Leitung 24 über die Wortleitung 8 mit der Steuer- Gate-Elektrode CG des Transistors 4 verbunden ist. Wenn das Steuersignal ERASE auf Leitung 28 nicht gesetzt ist, wird der Source-Spannungsschalter 14 so eingestellt, daß die Spannung VGND auf Leitung 36 über die ARRAY GROUND- Signalleitung 10 mit der Source-Elektrode des Transistors 4 verbunden ist. Das Steuersignal SELECT auf Leitung 21 wird so gesetzt, daß die Bitleitung auf Leitung 6 durch die Leitung 27 mit der programmierbaren Last 32 verbunden ist. Die Laststeuerungssignale 38 werden so gesetzt, daß die programmierbare Last 32 so gesteuert wird, daß an der Drain- Elektrode D des Transistors 4 über die Bitleitung 6 eine Spannung von etwa 5 V bereitgestellt wird. Wenn diese Signale dem Transistor 4 zugeführt werden, wird die schwebende Gate-Elektrode FG negativ geladen. Die negative Ladung verschiebt die Schwellenspannung des Floating-Gate-Transistors, so daß er weniger leitfähig wird. Die Menge der an der schwebenden Gate-Elektrode akkumulierten Ladung ist abhängig von der Zeitdauer, während der das Steuersignal PROGRAM gesetzt ist. Auf diese Weise wird eine "0" in die Zelle geschrieben. Normalerweise sind mehrere Programmierimpulse erforderlich, wobei jedem Impuls ein Verifizierungszyklus folgt.
Während eines Löschmodus wird das Steuersignal auf Leitung 28 so gesetzt, daß der Gate-Spannungsschalter 12 so eingestellt ist, daß die Spannung VGND auf Leitung 22 über die Wortleitung 8 mit der Steuer-Gate-Elektrode CG des Transistors 4 verbunden ist, und so, daß der Schalter 14 so eingestellt ist, daß die Spannung Vpp auf Leitung 34 über die ARRAY GROUND-Leitung 10 mit der Source-Elektrode S des Transistors 4 verbunden ist. Das Steuersignal SELECT auf Leitung 21 wird erneut so gesetzt, daß die Bitleitung 6 unterbrochen ist, so daß sie bei einer Spannung von knapp unter 1 V schwimmt. Wenn der Floating-Gate-Transistor so hergestellt wird, daß der Source-Elektrodenbereich im Substrat unter der schwebenden Gate-Elektrode angeordnet ist, werden jegliche negativen Ladungen auf der schwebenden Gate-Elektrode reduziert. Die von der schwebenden Gate-Elektrode FG entfernte negative Ladungsmenge ist abhängig von der Zeitdauer, während der das ERASE-Signal auf Leitung 28 gesetzt ist. Durch die reduzierte negative Ladung verschiebt sich die Schwellenspannung des Floating-Gate-Transistors, so daß er leitfähiger wird. Auf diese Weise wird der Zustand der Zelle auf "1" zurückgesetzt. Normalerweise sind mehrere Löschimpulse erforderlich, wobei jedem Löschimpuls ein Verifizierungszyklus folgt.
Während eines Lesemodus sind weder das Steuersignal ERASE auf Leitung 28 noch das Steuersignal PROGRAM auf Leitung 30 gesetzt. Daher ist das Vcc-Signal auf Leitung 26 durch den Source-Spannungsschalter 12 über die Wortleitung 8 mit der Steuer-Gate-Elektrode des Transistors 4 verbunden, und die Spannung VGND auf Leitung 36 ist über die ARRAY GROUND-Signalleitung 10 mit der Source-Elektrode des Transistors 4 verbunden. Die Bitleitung 6 wird vor einer Leseoperation durch eine Bitleitungslast (nicht dargestellt) in der Leseverstärkerschaltung auf etwa 1 V vorgespannt. Während einer Leseoperation ist für eine gelöschte Zelle (in der eine "1" gespeichert ist) die Leitfähigkeit der Zelle derart, daß Strom durch die Zelle fließt, wenn die Bitleitung für einen Erfassungs- oder Lesevorgang verbunden ist. Durch eine programmierte Zelle (in der eine "0" gespeichert ist) fließt im wesentlichen kein Strom. Der Strom, der durch die Zelle gezogen wird (oder nicht) wird mit einem Referenzstrom verglichen, um den Zustand der Zelle zu erfassen.
Nachstehend wird die Operation einer Flash-Zelle in einer Speichermatrix unter Bezug auf Fig. 5 beschrieben. Mit Fig. 4 gemeinsame Signalleitungen oder Schaltungen können in Fig. 5 anhand der gleichen Bezugszeichen identifiziert werden. Zur Verdeutlichung sind in Fig. 5 Versorgungsspannungen nicht dargestellt, gemäß Fig. 4 ist jedoch ersichtlich, welche Spannungen in verschiedenen Abschnitten der Schaltung erforderlich sind.
Fig. 5 zeigt eine Flash-Speichermatrix 50 mit mehreren Flash-Speicherzellen FMoo ... FMnm, die in Reihen und Spalten angeordnet sind und die jeweils der in Fig. 4 dargestellten Zelle 2 gleich sein können. Die Gate-Elektroden der Transistoren in jeder Speicherzelle in einer Reihe sind gemeinsam mit einer entsprechenden Wortleitung WLo ... WLn verbunden, die durch eine Reihenleitungsdecodierschaltung 56 adressierbar ist, die eine Reihenadresse 64 empfängt. Der Gate- Spannungsschalter 12 spricht auf die Steuersignale PROGRAM und ERASE auf den Leitungen 30 bzw. 28 an und führt die geeignete Gate-Spannung Vccx auf der zu schaltenden Leitung 29 der adressierten Wortleitung über die Reihendecodierschaltung 56 zu.
Die Drain-Elektroden jedes Transistors in einer Spalte sind gemeinsam durch Bitleitungen BLo ... BLm mit einer Spaltenleitungsdecodierschaltung 58 verbunden. Die Spaltenleitungsdecodierschaltung kann als mehrere (m) der Bitleitungsschaltschaltungen 31 betrachtet werden, wobei das SE- LECT-Signal in Antwort auf eine Spaltenadresse 38 erzeugt wird. Das Ausgangssignal der Spaltenleitungsdecodierschaltung 58 auf Leitung 25 ist ein Leseausgangssignal, das der Leseverstärkerschaltung 29 zugeführt wird. Der Leseverstärker 29 weist Leseverstärker- und Biltleitungslastschaltungen auf. Die Spaltenleitungsdecodierschaltung empfängt ein Schreibeingangssignal auf Leitung 27 von der programmierbaren Lastschaltung 32. Die programmierbare Lastschaltung wird durch Laststeuersignale 38 gesteuert. Während einer Programmier- oder Löschoperation werden die Bitleitungen BLo bis BLm selektiv mit der programmierbaren Lastschaltung 32 verbunden. Während einer Leseoperation wird die ausgewählte Bitleitung (oder die ausgewählten Bitleitungen) mit einem Leseverstärker in der Leseverstärkerschaltung 29 verbunden. Die Leseverstärkerschaltung 29 empfängt außerdem ein Referenzsignal REF auf Leitung 72 und erzeugt ein Ausgangssignal auf der Datenleitung (DL) auf Leitung 23.
Wenn eine bestimmte Zelle für eine Programmierung ausgewählt wird, wird die Programmierlast nur auf eine ausgewählte Spalte angewendet, so daß andere Zellen in der gleichen Reihe wie die ausgewählte Zelle nicht versehentlich programmiert werden. Außerdem ist es im allgemeinen während der Lese- und Schreiboperationen, wie auf dem Fachgebiet bekannt ist, wünschenswert, den nicht ausgewählten Zellen in der Matrix bestimmte Signale zuzuführen, um die Leistung oder Effizienz der Zelle zu verbessern. Während einer Löschoperation wird jede Zelle der Speichermatrix gelöscht, obwohl für Fachleute ersichtlich ist, daß eine Matrix in zu löschende Sektoren geteilt werden könnte, so daß jedesmal nur ein Teil der Matrix gelöscht wird. Die Tabelle von Fig. 6 zeigt die Spannungen, die den ausgewählten und den nicht ausgewählten Zellen für eine Programmier-, eine Lösch- und eine Leseoperation zugeführt werden müssen.
Obwohl die dargestellten Ausführungsformen der Erfindung unter Bezug auf einen Flash-Speicher beschrieben wurden, können die Ausführungsformen der vorliegenden Erfindung auch mit anderen Bausteinen verwendet werden, die zwei verschiedene Versorgungsspannungen verwenden, z. B. mit EEPROMS. Tatsächlich kann die vorliegende Erfindung mit einem beliebigen Logikbaustein mit zwei Versorgungsspannungen verwendet werden, wenn der Verlust der einen oder der anderen dieser Versorgungsspannungen Probleme verursachen kann.

Claims

1. Doppelquellenspannungsversorgungsschaltung (102) zur Verwendung mit einem Flash-EPROM oder einem ähnlichen Baustein, wobei die Schaltung aufweist:

eine Ausgangsspannungsschaltung (106) mit einem Eingang zum Empfangen eines Steuersignals, wobei durch das Steuersignal festgelegt wird, welche von zwei Versorgungsspannungen (Vcc, Vpp) verwendet wird, um ein Ausgangssignal der Doppelquellenspannungsversorgungsschaltung (102) bereitzustellen, wobei die Ausgangsspannung (Vop) durch eine der Versorgungsspannungen durch mindestens einen ersten und einen zweiten steuerbaren leitfähigen Pfad bereitgestellt wird, der zwischen den Versorgungsspannungen (Vcc, Vpp) und einem Ausgangsknoten (121) der Schaltung (102) ausgebildet ist;

dadurch gekennzeichnet, daß

jeder der steuerbaren leitfähigen Pfade eine Serienschaltung aus einem mit einer der Versorgungsspannungen (Vcc, Vpp) verbundenen ersten MOSFET-Transistor (114, 118) und einem mit dem Ausgangsknoten (121) verbundenen zweiten MOSFET-Transistor (116, 120) aufweist, wobei der erste und der zweite MOSFET-Transistor (114, 116, 1I8, 120) vom gleichen Leitfähigkeitstyp sind und jeweils Körper- und Source-Anschlüsse aufweisen, die miteinander und mit den Versorgungsspannungen (Vcc bzw. Vpp) und mit dem Ausgangsknoten (121) verbunden sind, um Ladungsinjektion zu verhindern, wobei der erste und der zweite MOSFET-Transistor (114, 116, 118, 120) in Abhängigkeit vom Eingangssignal (112) der Ausgangsspannungsschaltung (106) aktiviert werden.

2. Schaltung nach Anspruch 1, wobei die MOSFET- Transistoren (114, 116, 118, 120) p-Kanal-Bausteine sind, die so angeordnet sind, daß ihre Drain-Elektroden miteinander und ihre Source-Elektroden jeweils mit einer der Versorgungsspannungen (Vcc bzw. Vpp) und mit dem Ausgangsknoten verbunden sind.

3. Schaltung nach Anspruch 2, wobei die Körperverbindungen an die jeweiligen Source-Elektroden oder -punkte im allgemeinen positiver angebunden sind als die entsprechenden Source-Elektroden.

4. Schaltung nach einem der vorangehenden Ansprüche, wobei jeder steuerbare leitfähige Pfad so angeordnet ist, daß in dem Pfad ein vernachlässigbarer Stromfluß auftritt, so daß die durch eine der Versorgungsspannungen (Vcc, Vpp) bereitgestellte Ausgangsspannung (Vop) dieser einen Versorgungsspannung (Vcc, Vpp) im wesentlichen gleicht.

5. Schaltung nach einem der vorangehenden Ansprüche, wobei die Schaltung (102) ferner eine Bestimmungsschaltung (106', 108, 110) mit einem Eingang aufweist, dem mindestens eine der Versorgungsspannungen (Vcc, Vpp) zugeführt wird, um dem Eingang der Ausgangsspannungsschaltung (106) ein Ausgangssignal (112) zuzuführen, wobei durch das Ausgangssignal (112) der Bestimmungsschaltung (106', 108, 110) festgelegt wird, durch welche der Versorgungsspannungen (Vcc, Vpp) die Ausgangsspannung (Vop) bereitgestellt werden soll.

6. Schaltung nach Anspruch 5, wobei die Bestimmungsschaltung (106', 108, 110) einen Eingang aufweist, dem beide Versorgungsspannungen (Vcc, Vpp) zugeführt werden, und unabhängig davon, ob die zweite Versorgungsspannung (Vpp) vorhanden ist oder nicht, ein erstes Signal bereitstellt, wenn eine erste der Versorgungsspannungen (Vcc) vorhanden ist, und ein zweites Signal, wenn nur die zweite Versorgungsspannung (Vpp) vorhanden ist.

7. Schaltung nach einem der vorangehenden Ansprüche, wobei eine Versorgungsspannung (Vpp) größer ist als die andere (Vcc).

8. Schaltung nach einem der vorangehenden Ansprüche, wobei die Ausgangsspannungsschaltung (106) eine Signalerzeugungsschaltung aufweist, die zwei Signalpaare erzeugt, wobei, wenn die MOSFET-Transistoren (114, 116) eines der steuerbaren leitfähigen Pfade eingeschaltet sind, die MOSFET-Transistoren (118, 120) des anderen steuerbaren leitfähigen Pfades abgeschaltet sind.

9. Schaltung nach Anspruch 8, wobei die Signalerzeugungsschaltung eine Serie von Invertierern (126-136) aufweist.

10. Flash-EPROM (144) mit einer Doppelquellenspannungsversorgungsschaltung (102) nach einem der vorangehenden Ansprüche.

11. Flash-EPROM nach Anspruch 10, ferner mit einer Vergleicheranordnung (146, 148) mit Eingängen, denen eine der Versorgungsspannungen (Vcc, Vpp) und einer Referenzspannung (VREF1) zugeführt werden, wobei durch die von der Doppelquellenspannungsversorgungsschaltung (102) erzeugte Ausgangsspannung (Vop) die Betriebsspannung für die Vergleicheranordnung (146) bereitgestellt wird, wobei die Vergleicheranordnung (146, 148) ein Ausgangssignal (V1, V2) bereitstellt, wenn die eine Versorgungsspannung (Vpp) kleiner ist als die Referenzspannung (VREF1), um Schaltungen abzuschalten, die einer Speicherzellenmatrix des Flash-EPROMs (114) Programmierspannungen zuführen.

12. Flash-EPROM nach Anspruch 11, wobei das Ausgangssignal (V1, V2) der Vergleicheranordnung (146, 148) direkt mit den abzuschaltenden Schaltungen verbunden ist.

13. Flash-EPROM nach einem der Ansprüche 10 bis 12, wobei die Versorgungsspannungen (Vcc, Vpp) 12 V, bzw. 3,3 V oder 5 V betragen.

14. Flash-EPROM nach einem der Ansprüche 10 bis 13, wobei einer der steuerbaren leitfähigen Pfade ferner Diodenelemente (140, 142) aufweist, so daß die bereitgestellte Ausgangsspannung (Vop) kleiner ist als die entsprechende Versorgungsspannung (Vpp), von der sie hergeleitet wird.

15. Flash-EPROM nach einem der Ansprüche 10 bis 14, wobei die Doppelquellenspannungsversorgungsschaltung (102) so angeordnet ist, daß sie als garantierte Spannungsversorgung für die Schaltung des Flash-EPROM (144) dient.

16. Verfahren zum Bereitstellen einer Ausgangsspannung (Vop) in einer Doppelquellenspannungsversorgungsschaltung (102) mit den Schritten:

Auswählen einer von zwei Versorgungsspannungen (Vcc, Vpp), von der die Ausgangsspannung (Vop) hergeleitet werden soll;

Bereitstellen mindestens eines ersten und eines zweiten steuerbaren leitfähigen Pfads zwischen den ausgewählten Versorgungsspannungen (Vcc, Vpp) und einem Ausgangsknoten (121) der Schaltung (102);

dadurch gekennzeichnet, daß

die steuerbaren leitfähigen Pfade jeweils eine Serienschaltung aus einem mit der entsprechenden ausgewählten Versorgungsspannung (Vcc, Vpp) verbundenen ersten MOSFET-Transistor (114, 118) und einem mit dem Ausgangsknoten (121) verbundenen zweiten MOSFET- Transistor (116, 120) aufweist, wobei der erste und der zweite MOSFET-Transistor vom gleichen Leitfähigkeitstyp sind und jeweils einen Körper- und eine Source- Elektrodenanschluß aufweisen, die miteinander und mit den jeweiligen Versorgungsspannungen (Vcc bzw. Vpp) und dem Ausgangsknoten (121) verbunden sind, um Ladungsinjektion zu verhindern; und

Aktivieren der MOSFET-Transistoren (114, 116, 118, 120), um die von der ausgewählten Spannung (Vcc, Vpp) hergeleitete Ausgangsspannung (Vop) bereitzustellen.