DE69425774T2 - Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat - Google Patents

Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat

Info

Publication number
DE69425774T2
DE69425774T2 DE69425774T DE69425774T DE69425774T2 DE 69425774 T2 DE69425774 T2 DE 69425774T2 DE 69425774 T DE69425774 T DE 69425774T DE 69425774 T DE69425774 T DE 69425774T DE 69425774 T2 DE69425774 T2 DE 69425774T2
Authority
DE
Germany
Prior art keywords
balls
carpet
substrate
resin
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69425774T
Other languages
English (en)
Other versions
DE69425774D1 (de
Inventor
Michelle Boitel
Francois Marion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE69425774D1 publication Critical patent/DE69425774D1/de
Application granted granted Critical
Publication of DE69425774T2 publication Critical patent/DE69425774T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

    Technisches Gebiet
  • Die vorliegende Erfindung hat ein Verfahren zur Umhüllung elektronischer Bauteile zum Gegenstand, die durch Kugel-Hybridisierung auf ein Substrat montiert sind. Sie betrifft außerdem das von der Anwendung dieses Verfahrens betroffene elektronische Bauteil. Ihre Anwendungsmöglichkeiten auf den Gebieten der Mikroelektronik, der Informatik, der Optoelektronik und der Mikrosensoren sind zahlreich.
    • Stand der Technik
  • Man ist ständig bemüht, die Elektronik- oder Informatiksysteme mit integrierten Schaltungen noch mehr zu miniaturisieren.
  • Mit dem Ziel, dichte komplexe Schaltungen herzustellen, verzichtet man auf die die Chips umgebenden Elektronikgehäuse und hybridisiert diese Chips mittels Lotkugeln direkt auf Mehrschichtsubstrate, die die Verbindungen zwischen den Chips herstellen. Diese erste Technik, "Flip-chip"-Technik genannt, führt zur Hybridisierung von hunderten von Chips auf Keramiksubstraten ("Multi-Chip-Modul-Technik genannt). Sie wird z. B. in dem IBM-Patent, veröffentlicht unter der Nr. US-A-4 202 007, und in dem Dokument FR-A-2 611 986 (Thomson Semiconductors) beschrieben.
  • Die Erhöhung der Anzahl von Bauteilen pro Substrat-Flächeneinheit durch diese Technik erfordert eine erhöhte Aufmerksamkeit gegenüber den mechanischen Festigkeitsproblemen der so hergestellten integrierten Schaltungen. Ein Verfahren zur Verbesserung der mechanischen Festigkeit solcher Schaltungen ist bekannt aus dem Artikel mit dem Titel: "Development of high reliability flip chip packaging reinforced by resin", veröffentlicht in "Electronics and communications in Japan", Teil 2, Vol. 71, Nr. 11, 1988, S. 19, und in dem Dokument "Flip chip solder bump fatigue life enhanced by polymer encapsulation", von "Proceeding 40th Electronic components and technology conference", 1990, S. 338.
  • Das in diesen Dokumenten beschriebene Verfahren ist ein Umhüllungsverfahren elektronischer Bauteile. Dieses Verfahren besteht darin, einen kalibrierten Tropfen einer Umhüllungssubstanz, z. B. eines Umhüllungsharzes (in der Folge einfach Harz genannt), aufzutragen. Dieser kalibrierte Harztropfen wird nahe des mittels Kugeln hybridisierten elektronischen Bauteils angebracht, wobei dieses elektronische Bauteil in den meisten Fällen ein elektronischer Chio ist. Der in unmittelbarer Nähe des elektronischen Bauteils aufgebrachte Harztropfen wandert durch Kapillarwirkung unter das elektronische Bauteil, d. h. dass dieses Harz sich in Richtung der Kugeln des hybridisierten Bauteils ausbreitet, die sich zwischen dem Bauteil und dem Substrat befinden.
  • In den Fig. 1A und 1B ist ein Substrat 3 dargestellt, auf das ein mittels Kugeln hybridisiertes Bauteil 1 (einfacher Hybridbauteil genannt) montiert ist. In der Fig. 1A ist ein in der Nähe des elektronischen Bauteils 1 aufgebrachter Harztropfen 7 dargestellt. Dieser Harztropfen 7 muss kalibriert werden, sodass die Harzmenge, die er enthält, ausreichend groß ist, um sich durch Kapillarwirkung zwischen allen Kugeln 5 des Hybridbauteils 1 auszubreiten, die sich zwischen dem Bauteil 1 und dem Substrat 3 befinden.
  • In der Fig. 1B ist dasselbe Substrat dargestellt, auf das das Hybridbauteil 1 mittels Kugeln 5 montiert ist. Diese Fig. 1B zeigt den Harztropfen 7, der sich unter dem Hybridbauteil 1 ausgebreitet hat. Das verwendete Harz hat von Natur aus eine schwache Viskosität und folglich die Tendenz, sich schnell bzw. leicht auszubreiten. Der Überschuss an Harz 7, der nicht zwischen die Kugeln 5 des Hybridbauteils eingedrungen ist, breitet sich um das Hybridbauteil herum aus. Man versteht aus diesem Grund, dass der Harztropfen 7 gut kalibriert sein muss, sodass die Harzmenge, die er enthält, zwar ausreichend groß ist, um den Raum vollständig auszufüllen, der zwischen dem Hybridbauteil 1 und dem Substrat 3 vorhanden ist, aber nicht so groß, dass das Harz sich übermäßig um das Hybridbauteil 1 herum ausbreitet, wie dies in der Fig. 1B dargestellt ist. Außerdem, um diese unerwünschte "Ausbreitung" des Harzes um das Hybridbauteil 1 herum zu begrenzen, muss der Harztropfen 7 sehr genau am Rand des Hybridbauteils 1 aufgebracht werden. Wenn der Harztropfen 7 ein zu großes Volumen hat, besteht die Gefahr, dass das Harz sich sehr stark um das Bauteil herum ausbreitet und Zonen in der Nähe dieses Bauteils 1 bedeckt, die nicht bedeckt werden dürfen. Dies ist z. B. der Fall bei Substraten, auf die Multi-Chip-Module montiert werden, oder bei Zonen die Test- bzw. Prüfkontaktstellen enthalten, die nicht mit Harz bedeckt sein dürfen.
    • Darstellung der Erfindung
  • Die vorliegende Erfindung hat die Aufgabe, die oben genannten Nachteile zu beseitigen. Zu diesem Zweck schlägt sie ein Verfahren zur Umhüllung eines durch die Technik der Kugel-Hybridisierung auf ein Substrat montierten Bauteils vor, bei dem die Lokalisierung des Harzes während und nach der Umhüllungsoperation des genannten hybridisierten Bauteils kontrolliert werden kann.
  • Noch genauer betrifft die Erfindung ein Verfahren zur Umhüllung elektronischer Bauteile, die durch eine Hybridisierungstechnik mittels Kugeln auf ein Substrat montiert werden. Dieses Verfahren besteht aus folgenden Schritten:
  • - Anbringen einer Vielzahl von Kugeln auf dem Substrat, um das genannte montierte Bauteil herum, um einen an das Bauteil angrenzenden Teppich aus Kugeln zu bilden;
  • - Anbringen wenigstens eines Tropfens einer Umhüllungssubstanz auf dem Kugelteppich, wobei die mit der Umhüllungssubstanz getränkten Kugeln des Teppichs diese Substanz durch Kapillarwirkung zu den Kugeln wandern lassen, die sich zwischen dem genannten elektronischen Bauteil und dem Substrat befinden.
  • Ein solcher Kugelteppich ermöglicht, die Lokalisierung des Harzes, das innerhalb des Teppichs bleibt, zu kontrollieren. Außerdem ermöglicht es, den Tropfen der Umhüllungssubstanz mit einer sehr großen Positionierungstoleranz anzubringen, da der Tropfen an jeder beliebigen Stelle des Kugelteppichs aufgebracht werden darf.
  • Vorteilhafterweise besteht dieses Verfahren darin, die Abmessungen des Teppichs in Abhängigkeit von der aufzubringenden Harzmenge zu wählen.
  • Das Verfahren kann außerdem darin bestehen, den Kugelteppich mit Kugeln variabler Größe herzustellen, damit die Kapillarwirkung vom Außenrand des Teppichs her in Richtung der Kugeln zunimmt, die sich zwischen dem elektronischen Bauteil und dem Substrat befinden.
  • Die Erfindung betrifft außerdem ein umhülltes elektronisches Bauteil, das durch eine Hybridisierungstechnik mittels Kugeln auf ein Substrat montiert ist, dadurch gekennzeichnet, dass es wenigstens teilweise von einem auf dem Substrat hergestellten und mit einer Umhüllungssubstanz getränkten Teppich umgeben ist, der an die Hybridisierungskugeln angrenzt.
    • Kurzbeschreibung der Zeichnungen
  • - Die Fig. 1A, schon beschrieben, stellt ein mittels Kugeln hybridisiertes elektronisches Bauteil dar, seitlich von dem der seiner Umhüllung dienende Harztropfen aufgebracht wurde;
  • - die Fig. 1B, schon beschrieben, zeigt das mittels Harz-umhüllter Kugeln hybridisierte elektronische Bauteil;
  • - die Fig. 2A zeigt ein mittels Kugeln hybridisiertes elektronisches Bauteil, umgeben von einem Kugelteppich, auf den ein Harztropfen aufgebracht wurde; und
  • - die Fig. 2B stellt ein mittels Kugeln hybridisiertes und von einer Harzschicht umhülltes elektronisches Bauteil dar
    • Detaillierte Darstellung von Ausführungsarten
  • Eine Ausführungsart der Erfindung ist in den Fig. 2A und 2B dargestellt. Die Fig. 2A zeigt das Hybridbauteil 1, das mittels Kugeln 5 auf das Substrat 3 montiert ist. In dieser Fig. 2A sieht man auch den aus einer Vielzahl Kugeln (6a, 6b, 6c) bestehenden Kugelteppich 6, die mit den Hybridisierungskugeln des Bauteils 1 identisch sind. Dieser Kugelteppich 6 schließt an die Hybridisierungskugeln 5 des Bauteils 1 an. Ein Harztropfen 7 kann also auf dem Kugelteppich 6 angebracht werden. Diese Harz 7 kann sich durch Kapillarwirkung zwischen allen Kugeln des Teppichs 7 sowie allen unter dem Hybridbauteil 1 befindlichen Kugeln ausbreiten, wird aber durch diese Kapillarkräfte innerhalb des Bereichs der Kugeln gehalten.
  • Der Harztropfen kann an jeder beliebigen Stelle des Kugelteppichs 6 aufgebracht werden. Dieser Harztropfen 7 wird dann automatisch durch den Kugelteppich angesaugt und breitet sich aus in Richtung Hybridbauteil 1, unter dem es sich - ebenfalls durch Kapillarwirkung - zwischen den Hybridisierungskugeln weiter ausbreitet. Der Harzüberschuss bleibt innerhalb des Kugelteppichs 6, was eine perfekte Beherrschung der Operation ermöglicht.
  • In der Fig. 2B sieht man das Hybridbauteil 1 umgeben vom Kugelteppich 6, in den das Harz eingedrungen ist. Die Umhüllung des Hybridbauteils 1 erfolgt dann mit Lokalisierungskontrolle. Wie man in der Fig. 2B sehen kann, wird das gesamte Harz 7 nämlich durch die Kugeln 5 des Hybridbauteils und des Teppichs absorbiert.
  • Vorteilhafterweise können die Kugeln des Teppichs 6 unterschiedlich groß sein, um die Kapillarwirkung des Harzes 7 zu begünstigen. Vorzugsweise sind die Kugeln 6a, 6b, 6c, ..., die sich in dem äußeren Teil des Teppichs 6 befinden, kleiner als die Kugeln 6x, 6y, ..., die sich in dem Teil des Teppichs 6 befinden, der an das Hybridbauteil 1 anschließt. Es ist also möglich, die Ausdehnung des Harzes 7 um das Hybridbauteil 1 herum zu kontrollieren, d. h. die Größe des Teppichs 6 zu begrenzen, indem man zur Herstellung des Teppichs Kugeln einer ausreichend großen Höhe wählt.
  • Außerdem ist es möglich, die Dicke des Harzes 7 um das Hybridbauteil 1 herum zu kontrollieren, indem man die Höhe oder Höhen der für den Teppich verwendeten Kugeln entsprechend wählt. Wenn man eine konstante Dicke des Harzes des Teppichs erhalten möchte, müssen die zur Herstellung des Teppichs 6 verwendeten Kugeln von gleicher Größe sein.
  • Das erfindungsgemäße Verfahren ermöglicht also eine perfekte Kontrolle der Verteilung des Umhüllungsharzes während und nach der Umhüllungsoperation in den das Harz enthaltenden Zonen um das Hybridbauteil 1 herum.
  • Außerdem ermöglicht dieses erfindungsgemäße Verfahren, den Harztropfen 7 an einer nicht genau definierten Stelle anzubringen. Die Harztropfen 7 können nämlich auf dem Teppich 6 in einiger Entfernung von dem Hybridbauteil 1 aufgebracht werden, innerhalb einer sehr großen Positionierungstoleranz, da die Kapillarkräfte die Ausbreitung des Harzes in Richtung der Kugeln unter dem Hybridbauteil 1 bewirken.
  • Zum besseren Verständnis der Erfindung kann man als Zahlenbeispiel den Fall eines Hybridbauteil der Größe 1 cm · 1 cm anführen, das mittels Kugeln der Höhe 50 um auf ein Substrat montiert wird, wobei die Kugeln generell eine Höhe von 1 bis 200 um haben können. Das Mindestvolumen des aufzubringenden Harztropfens beträgt dann 5 mm³. Nach der Umhüllung des Hybridbauteils breitet sich das restliche Harz ohne den Teppich 6 bis zu 7 mm aus. Erfindungsgemäß begrenzt der Kugelteppich 6 diese Ausdehnung des Harzes auf 4 mm.
  • Bei diesem Verfahren kann die Geometrie des Kugelteppichs selbstverständlich frei gewählt werden.
  • Nach einem Vorteil der Erfindung kann der Kugelteppich mit denselben technischen Operationen hergestellt werden, mit denen auch die Hybridisierungskugeln des Hybridbauteils hergestellt werden. Es ist also kein zusätzlicher Verfahrensschritt erforderlich.
  • Diese Kugeln können z. B. durch elektrolytisches Aufwachsen einer Schicht aus einem Material mit niedrigem Schmelzpunkt (z. B. Sn-Pb) auf einer netzbaren Oberfläche (z. B. einer goldbeschichteten Oberfläche) mit kleinerer Fläche realisiert werden. Diese Kugeln erhalten anschließend ihre Form durch Schmelzen des Materials, wobei die Oberflächenspannungskräfte Kugeln bilden, die mit der netzbaren Oberfläche verschweißt sind. Herstellungsarten dieser zur Hybridisierung elektronischer Bauteile benutzten Kugeln werden in den oben genannten Dokumenten beschrieben.

Claims (4)

1. Verfahren zur Umhüllung eines durch die Technik der Hybridisierung mittels Kugeln (5) auf ein Substrat (3) montierten elektronischen Bauteils, folgende Schritte umfassend:
- Anbringen einer Vielzahl Kugeln (6a, 6b, 6c) auf dem Substrat, um das genannte montierte Bauteil herum, um einen an das elektronische Bauteil angrenzenden Teppich aus Kugeln (6) zu bilden;
- Anbringen wenigstens eines Tropfens (7) einer Umhüllungssubstanz auf dem Kugelteppich, wobei die mit der Umhüllungssubstanz imprägnierten Kugeln des Teppichs diese Substanz durch Kapillarwirkung zu den Kugeln wandern lassen, die sich zwischen dem genannten elektronischen Bauteil und dem Substrat befinden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es darin besteht, die Abmessungen des Kugelteppichs in Abhängigkeit von der Menge der aufzubringenden Substanz zu wählen.
3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass es darin besteht, den Kugelteppich aus Kugeln variabler Dimensionen zu realisieren, um eine Kapillarwirkungskraft sicherzustellen, die von einem Außenrand des Teppichs stärker wird in Richtung der zwischen dem Substrat und dem elektronischen Bauteil befindlichen Kugeln.
4. Umhülltes elektronisches Bauteil, auf ein Substrat montiert nach einer Hybridisierungstechnik mittels Kugeln, dadurch gekennzeichnet, dass es wenigstens teilweise von einem auf dem Substrat realisierten Teppich aus an die Hybridisierungskugeln angrenzenden Kugeln umgeben ist und mit einer Umhüllungssubstanz imprägniert ist.
DE69425774T 1993-04-30 1994-04-28 Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat Expired - Lifetime DE69425774T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9305146A FR2704691B1 (fr) 1993-04-30 1993-04-30 Procédé d'enrobage de composants électroniques hybrides par billes sur un substrat.

Publications (2)

Publication Number Publication Date
DE69425774D1 DE69425774D1 (de) 2000-10-12
DE69425774T2 true DE69425774T2 (de) 2001-05-23

Family

ID=9446620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69425774T Expired - Lifetime DE69425774T2 (de) 1993-04-30 1994-04-28 Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat

Country Status (4)

Country Link
US (1) US5496769A (de)
EP (1) EP0622836B1 (de)
DE (1) DE69425774T2 (de)
FR (1) FR2704691B1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US6191952B1 (en) 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
US6177728B1 (en) 1998-04-28 2001-01-23 International Business Machines Corporation Integrated circuit chip device having balanced thermal expansion
US6333209B1 (en) 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
FR2807168B1 (fr) * 2000-03-29 2002-11-29 Commissariat Energie Atomique Procede et dispositif d'alignement passif de fibres optiques et de composants optoelectroniques
FR2815677B1 (fr) 2000-10-25 2003-07-25 Commissariat Energie Atomique Procede et dispositif d'alignement passif de supports, en particulier de plaques portant des composants optiques
GB0505824D0 (en) * 2005-03-22 2005-04-27 Conductive Inkjet Tech Ltd Treatment of items
FR2919426B1 (fr) * 2007-07-23 2009-12-11 Commissariat Energie Atomique Procede d'enrobage de deux elements hybrides entre eux au moyen d'un materiau de brasure
FR2938704B1 (fr) 2008-11-19 2011-03-04 Commissariat Energie Atomique Systeme et procede de positionnement et d'alignement passif d'un element optique au plus pres d'un detecteur de rayonnement electromagnetique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPS59152652A (ja) * 1983-02-21 1984-08-31 Ngk Spark Plug Co Ltd ヒ−トパイプ構造ｉｃ基板の製造方法
US4567505A (en) * 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4871921A (en) * 1988-08-09 1989-10-03 Honeywell Inc. Detector array assembly having bonding means joining first and second surfaces except where detectors are disposed
JPH0797597B2 (ja) * 1989-06-02 1995-10-18 松下電器産業株式会社 半導体装置
JPH03261154A (ja) * 1990-03-09 1991-11-21 Sharp Corp 半導体チップの実装構造
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection

Also Published As

Publication number Publication date
DE69425774D1 (de) 2000-10-12
EP0622836B1 (de) 2000-09-06
FR2704691B1 (fr) 1995-06-02
US5496769A (en) 1996-03-05
EP0622836A1 (de) 1994-11-02
FR2704691A1 (fr) 1994-11-04

Similar Documents

Publication Publication Date Title
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE102008017569B4 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69700591T2 (de) Verfahren zur herstellung electrischer anschlüsse unter verwendung von isotopen leitfähigen klebstoffe und damit erreichte verbindungen
DE69618458T2 (de) Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE69710248T2 (de) Bondverfahren für integrierte Schaltung
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE69518935T2 (de) Halbleiterpackung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE102004001829A1 (de) Halbleitervorrichtung
DE69425774T2 (de) Verfahren zur Umhüllung von elektronischen Hybridbauteilen mittels Kugeln auf einem Substrat
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102021131417A1 (de) Montage eines chips an ein substrat
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition