-
Die Erfindung betrifft einen Coder zum Umsetzen eines Binär-
Eingangssignals nach der Definition entsprechend einem Thermometer- oder Kreiscode,
von dem jedes Bit an einen Eingang des Coders gelegt wird, um ein binärcodiertes
Ausgangssignal zu erhalten, wobei der Coder eine Gruppe von n aufeinanderfolgenden
Exklusiv-ODER-Gattern mit zwei Eingängen und einem Ausgang enthält, jedes
Exklusiv-ODER-Gatter sowohl mit einem Eingang an einen Nachbargatter als auch an
einen Codereingang angeschlossen ist, und eine Codermatrix mit n Eingangszeilen und
einer Vielzahl von Ausgangsspaltenpaaren enthält, wobei jede der n
aufeinanderfolgenden Zeilen mit einem Eingang eines des aufeinanderfolgenden
Exklusiv-ODER-Gatter verbunden ist, jede der Spalten mit einer
Bezugsspannungsklemme über eine Stromquelle verbunden ist und die Spalten eines Paares ein
differenzielles Ausgangssignal für ein Bit des Binär-Ausgangssignals liefert, die
Codermatrix bei dieser aktiven Kopplung zwischen einer bestimmten Zeile und einer
bestimmten Spalte erforderlichenfalls aus einem Transistor besteht, dessen Basis mit der
bestimmten Zeile verbunden, dessen Emitter mit der vorgegebenen Spalte verbunden,
und dessen Kollektor an eine Speisespannungsklemme angeschlossen ist.
-
Ein derartiger Coder ist aus dem Artikel mit dem Titel "8 bit 100 MHz
full-Nyquist A/D Converter" nach der Veröffentlichung in der IEEE Journal of Solid-
State Circuits, Vol. 23, Nr. 6 Dezember 1988, S. 1334...1344 bekannt. Eine
Beschreibung dieses Coders in Bipolartechnologie ist insbesondere anhand der Fig. 7
und 13 dieser Veröffentlichung beschrieben.
-
Eine Hauptanwendung eines Binärcoders eingangs erwähnter Art ist die
der Analog/Digital-Wandler. In dieser Anwendung entsteht ein bekanntes technisches
Problem durch das Auftreten von logischen Entscheidungsfehlern am Ausgang der
Exklusiv-ODER-Gattergruppe. Das Dokument EP-A-0 328 215 gibt beispielsweise eine
Beschreibung eines Analog/Digital-Wandlers mit einer Korrekturschaltung für einen
Thermometercode.
-
Der Meßvorgang des Analogsignalwertes durch Vergleich mit den
vorgegebenen Spannungen auf einer Skale von Widerstandswerten soll normalerweise
ein thermometrisches Digitalsignal ergeben, dessen aufeinanderfolgende Bits nur einen
einzigen Übergang zwischen einer Gruppe aufeinanderfolgender Bits vom Rang 1 und
einer Restgruppe aufeinanderfolgender Bits vom Rang 0. Am Ausgang der Exklusiv-
ODER-Gattergruppe wird also normalerweise ein einziges Ausgangssignal vom Rang 1
festgestellt.
-
Infolge geringer Unvollkommenheiten in der Verwirklichung der Wandler
werden Entscheidungsfehler festgestellt, insbesondere wenn die zu messende
Analogsignalfrequenz erhöht wird. Ein Entscheidungsfehler mit der Bezeichnung des
einfachen Fehlers besteht faktisch darin, daß die Bits des an einem vorgegebenen
Zeitpunkt festgestellten thermometrischen Signals einen Übergang enthalten (1...1), 0,
1, 0 (0...0).
-
Die Gruppe von Exklusiv-ODER-Gattern liefert also in diesem Fall ein 1-
Signal an drei aufeinanderfolgende Ausgänge statt an einen einzigen Ausgang. Andere
ernsthaftere Fehler, da sie mehr als drei aufeinanderfolgende Ausgänge der
Gattergruppe umfassen, sind weiter möglich, aber sie sind jedoch weniger häufig als die
einfachen Fehler, und sind mittels eines vorteilhafteren Wandleraufbaus vermeidbar.
-
Der Erfindung liegt die Aufgabe zugrunde, einen Coder zu schaffen,
dessen besondere Einrichtung die automatische Korrektur der einfachen
Entscheidungsfehler auf zuverlässige und schnelle Weise ermöglicht.
-
Zur Lösung dieser Aufgabe ist ein Coder eingangs erwähnter Art
erfindungsgemäß insbesondere dadurch gekennzeichnet, daß die Codermatrix ein
Spaltenpaar enthält, dessen Spalten mit Pseudospalte mit Nullgewicht bzw. mit
komplementärer Pseudospalte mit Nullwert bezeichnet werden, wobei die Kopplung
Zeilen/Spalten jeweils durch ringförmiges Verschieben ausgehend von der Kopplung
Zeilen/Spalten vom Spaltenpaar mit dem Wert Eins abgeleitet wird, d. h. für eine Zeile
vom Rang i der Pseudospalte vom Wert Null wird eine Kopplung gleich der der Zeile
vom Rang (i Modulo n) + 1 der Spalte vom Wert Eins angelegt, sowie auch für die
Zeile vom Rang i der komplementären Pseudospalte vom Wert Null wird eine Kopplung
gleich der der Zeile vom Rang (i Modulo n) + 1 der komplementären Spalte vom Wert
Eins angelegt, und daß der Coder ein zusätzliches Exklusiv-ODER-Gatter mit zwei
Eingängen enthält, von denen einer ein logisches Signal entsprechend dem
Ausgangssignal des Paares von Pseudospalten mit dem Wert Null und der andere ein
logisches Signal entsprechend dem Ausgangssignal des Paares von Spalten mit dem
Wert Eins empfangen, und das zusätzliche Exklusiv-ODER-Gatter am Ausgang das Bit
mit dem Wert Null des Binär-Ausgangssignals liefert.
-
In einer Analyse, deren Einzelheiten weiter unten mehr beschrieben
werden, zeigt sich, daß ein einfacher Entscheidungsfehler für die Bits des Ausgangs-
Binärsignals höher als Null an die Paare der Spalten der Codermatrix differenzielle
Signale liefert, deren Amplitude verringert ist, aber vom logischen Blickpunkt aus
gesehen richtig sind.
-
Erfindungsgemäß wird eine besondere Struktur für die Codierung des Bits
mit Nullwert des Binär-Ausgangssignals vorgesehen, wobei beim Auftreten eines
einfachen Entscheidungsfehlers das vom Paar von Pseudospalten mit Nullwert gelieferte
Signal vom logischen Blickpunkt aus gesehen bedeutsam ist, obgleich es eine verringerte
Amplitude hat. Jedoch liefert das Paar von Pseudospalten mit Nullwert nicht direkt das
Bit mit Nullwert des Binär-Ausgangssignals, sondern ein digitales Signal, das über das
zusätzliche Exklusiv-ODER-Gatter mit dem Signal kombiniert werden muß, das das
Paar von Spalten mit dem Wert Eins ausgegeben ist.
-
Die Erfindung ermöglicht somit eine automatische Korrektur der einfachen
Entscheidungsfehler.
-
Nach einem vorteilhaften erfindungsgemäßen Ausführungsbeispiel ist der
Coder dadurch gekennzeichnet, daß jedem der Spaltenpaare der Codermatrix ein
Differenzverstärker mit einer Verstärkung folgt, die zum Verstärken des Signalpegels an
seinem Ausgang ausreicht, das aus zwei vorgegebenen logischen Pegeln beim Auftreten
eines einfachen Entscheidungsfehlers am Ausgang der Gruppe von Exklusiv-ODER-
Gattern ausreicht.
-
Es erscheinen am Ausgang dieser Verstärker Signale, deren Pegel höher
sind als die Standardwerte, wenn ein Entscheidungsfehler auftritt.
-
Im Fehlerfall ist das differenzielle Signal an den Eingang der Verstärker
nur klein, d. h. in der Größenordnung von nur 18 mV. Es kann in der Codermatrix
selbst mit einem erfindungsgemäßen Durchführungsverfahren dadurch verstärkt werden,
daß in der Codermatrix jeder Transistor, der eine aktive Zeile/Spalte-Kopplung
verwirklicht, mit einem Emitterwiderstand verbunden ist, dessen Wert derart gewählt
wird, daß der differenzielle Spannungspegel des Ausgangs eines Spaltenpaares beim
Auftreten eines einfachen Entscheidungsfehlers am Ausgang der Exklusiv-ODER-Gatter
dem differenziellen Spannungspegel vergleichbar geliefert wird, der bei Abwesenheit
eines derartigen Fehlers erzeugt wird.
-
Beim Einsatz dieser Anordnung wird jedoch der differenzielle
Spannungspegel bei Abwesenheit eines Fehlers durch den Vergleich mit einer
Codermatrix reduziert, deren Transistoren keinen Emitterwiderstand enthalten. Ein
Kompromis ist daher wünschenswert hinsichtlich der Wahl des Wertes der
Emitterwiderstände. Wenn der differenzielle Spannungspegel am Ausgang der
Spaltenpaare beim Auftreten eines Entscheidungsfehlers dem Pegel bei Abwesenheit des
Fehlers vergleichbar ist, können die Ausgangsverstärker der Spalten der Codermatrix
vereinfacht werden, und verbessert sich der Betrieb des Coders.
-
Die Erfindung bezieht sich ebenfalls auf einen Analog/Digital-Wandler mit
einem Coder nach obiger Definition.
-
Ausführungsbeispiele der Erfindung werden nachstehend anhand der
Zeichnung näher erläutert. Es zeigen
-
Fig. 1 eine schematische Übersicht eines erfindungsgemäßen Coders,
-
Fig. 2 den Fall des Auftretens eines einfachen Entscheidungsfehlers im
Vergleich zum normalen Zustand ohne Fehler am Ausgang der Exklusiv-ODER-Gatter,
-
Fig. 3 eine Tabelle, die am binärcodierten Ausgang des
erfindungsgemäßen Coders veranschaulicht, wie das Bit mit dem Wert 0 ausgehend vom
Ausgangssignal der Pseudospalten vom Wert 0 erhalten wird,
-
Fig. 4 und 5 Schaltbilder zur Veranschaulichung der Zustände einer
normalen Codierung bzw. einer Codierung beim Auftreten eines Entscheidungsfehlers,
-
Fig. 6 das Schaltbild eines besonderen Verfahrens zur Verwirklichung der
Erfindung, und
-
Fig. 7 Änderungskurven der differenziellen Spannungspegel am Ausgang
der Spaltenpaare, einerseits bei Abwesenheit von Fehlern und andererseits beim
Auftreten eines Entscheidungsfehlers abhängig vom Wert eines Emitterwiderstands
entsprechend der Ausführung anhand der Fig. 6.
-
In Fig. 1 enthält ein erfindungsgemäßer Coder eine Gruppe von n
Exklusiv-ODER-Gattern 10, wobei jeder der Gatter X1, X2...Xi...Xn vom auffolgenden
Rang zwei Eingänge und einen Ausgang enthält. Jedes der Gatter Xi hat einen Eingang
in Verbindung mit einem Eingang des Gatters Xi-1 sowie mit einem Eingang Ji-1 des
Coders, der andere Eingang des Gatters Xi mit einem Eingang des Gatters Xi+1 sowie
mit einem Eingang Ji des Coders verbunden ist. Der Coder enthält weiter eine
Codermatrix 12 mit n Zeilen vom auffolgenden Rang, von denen jede mit dem Ausgang
jedes Exklusiv-ODER-Gatters Xi verbunden ist, und Ausgangs-Spaltenpaare 13-14, 15-
16, ..., wobei die Anzahl dieser Spaltenpaare gleich der Anzahl von Bits des zu
binärcodierenden Signals am Ausgang des Coders ist.
-
Jede der Spalten 13, 14, 15, 16 ... ist mit einer Bezugsspannungsklemme
VEE über eine Stromquelle S verbunden, und die Spalten eines Paares 13-14, 15-16, ...
zur Lieferung eines differenziellen Ausgangssignals 23-24, 25-26, ... für ein Bit des
Ausgangs-Binärsignals [B&sub0;] [B&sub1;]....
-
Im Beispiel dient der Coder zum Ausgeben binärer Ausgangssignale die
sich vom Wert 0 bis zum Wert (n-1) erstrecken.
-
Zu diesem Zweck ist die Zeile vom Rang 1 im hohen Zustand für den
Ausgangswert 0, und die Zeile vom Rang n im hohen Zustand für den Ausgangswert (n-
1). Zum Erfüllen dieser Bedingungen wird der Eingang Jo auf einem hohen Pegel und
der Eingang Jn auf einem niedrigen Pegel fixiert, und zwar dauerhaft. Wenn eine Zeile
aktiv ist, bestimmt sie am Ausgang des Coders einen Binärwert, dessen Äquivalent
dezimal und eingeklammert an der rechten Seite der Fig. 1 ist.
-
In der Codermatrix 12 erfolgt eine aktive Kopplung zwischen einer Zeile
und einer Spalte erforderlichenfalls mit Hilfe eines Transistors T dessen Basis mit einer
Zeile verknüpft ist, dessen Emitter mit einer Spalte verbunden und dessen Kollektor mit
einer Speiseklemme VCC verbunden ist.
-
Auf diese Weise legt die Spalte 14 an ihren Ausgang 25 ein Signal ,1
wobei diese Spalte dazu mit den Zeilen vom Rang 1, 2, 5, 6, ... gekoppelt ist. Auf
analoge Weise liefert die Spalte 16 am Ausgang 26 ein Signal B1 und sie ist mit den
Zeilen vom Rang 3, 4, 7, 8... gekoppelt.
-
Die Signale B1 und 1 gelangen an den Eingang eines
Differenzverstärkers 31, der am Ausgang ein Signal [B1] entsprechend dem Bit mit dem
Wert 1 am Binärausgang des Coders liefert.
-
Das Paar der Spalten 13 und 14 wird mit Pseudospalten vom Wert 0
bezeichnet, weil sie mit den Ausgangszeilen der Gruppe von Exklusiv-ODER-Gattern 10
zum ringförmigen Verschieben ausgehend von der Kopplung Zeile/Spalte des Paares der
Spalten 15, 16 vom Wert 1 gekoppelt ist.
-
So erfolgt die Kopplung der Spalte 13 aus der Kopplung der Spalte 15,
aber dabei wird diese Kopplung auf eine Zeile vom direkt unterliegendem Rang
übertragen. Die Spalte 14 ist auf gleichartige Weise mit den Ausgangszeilen der Gruppe
von Exklusiv-ODER-Gattern 10 auf vergleichbare Weise zur Kopplung der Spalte 16
gekoppelt, jedoch dabei ist diese Kopplung auf die Zeilen mit direkt unterliegendem
Rang übertragen. Zur genauen Durchführung der Kopplung der Pseudospalten mit dem
Wert 0 mit den Zeilen von extremem Rang kann diese Kopplung derart zum Ausdruck
gebracht werden, daß für eine Zeile vom Rang i der Pseudospalten vom Wert 0 eine
Kopplung gleich der der Zeile vom Rang (i Modulo n) + 1 der Spalten vom Wert 1
erfolgt. Das Paar der Pseudospalten 13 und 14 versorgt am Ausgang 23 bzw. 24 die
Signale *0 und B0*. Diese Signale gelangen auch an den Eingang eines
Differenzverstärkers 30, dessen Ausgang ein Signal [Bo*] führt, das nicht dem Ausgangsbit mit dem
Wert 0 des Binärsignals entspricht, sondern es kann davon abgezogen werden. Ein
zusätzliches Exklusiv-ODER-Gatter 35, an dessen Eingang die Signale [Bo*] und [B1]
gelangen, liefert tatsächlich das gesuchte Signal [Bo].
-
Wie weiter unten näher erläutert wird, kann ein derartiger Coder
automatisch und schnell Entscheidungsfehler am Ausgang der Gruppe der Exklusiv-
ODER-Gatter 10 korrigieren.
-
Anhand der Fig. 2 wird jetzt näher erläutert, was unter einfachem
Entscheidungsfehler am Ausgang der Gruppe der Exklusiv-ODER-Gatter 10 verstanden
wird. Entsprechend dem linken Teil dieser Figur werden die aufeinanderfolgenden
Eingangssignale in den Exklusiv-ODER-Gattern (XOR) zum Ausgeben eines logischen
Signals am Ausgang kombiniert, wodurch normalerweise ein einfacher Zustand 1
entsteht, der dem Übergang zwischen den aufeinanderfolgenden Eingängen mit dem
Zustand 1 und den folgenden Eingängen mit dem Zustand 0 entspricht.
-
Im rechten Teil der Fig. 2 ist eine Reihe von Zuständen am Ausgang der
Gruppe der Exklusiv-ODER-Gatter 10 angegeben, deren Übergang vom Zustand 1 in
den Zustand 0 drei aufeinanderfolgende Änderungen umfaßt: vom Zustand 1 in den
Zustand 0, dann vom Zustand 0 in den Zustand 1 und schließlich vom Zustand 1 in den
Zustand 0. Diese drei Übergänge am Eingang ergeben am Ausgang der Exklusiv-
ODER-Gatter drei aufeinanderfolgende Zustände 1 statt einen einzigen Zustand. Es muß
eingeräumt werden, daß bei Abwesenheit eines Fehlers die einzige Ausgangszeile im
Zustand 1 diejenige sein muß, die sich in der Mitte der drei Ausgangszeilen im Zustand
1 befindet. Diese Fehlerart wird mit "einfachem Entscheidungsfehler" bezeichnet, da sie
nur drei Zeilen von auffolgendem Rang umfaßt, während bei anderen schwereren
Fehlern mehr als drei aufeinanderfolgenden Zeilen hineinbezogen werden. Gleichwohl
sind die mit einfach bezeichneten Entscheidungsfehler ebenfalls die häufigst auftretenden
Fehler insbesondere, weil die Frequenz des zu messenden Signals erhöht wird.
-
Die Tabelle in Fig. 3 zeigt, wie der erfindungsgemäße Coder das Erhalten
des Bits mit dem Wert [Bo] am Binärausgang ausgehend vom Wert [Bo*] am Ausgang
des Paares von Pseudospalten mit dem Wert 0 und vom Bit [B1] am Binärausgang mit
dem Wert 1 ermöglicht. In die Spalte mit der Bezeichnung (X) werden die
aufeinanderfolgenden Dezimalwerte übertragen, die von den aufeinanderfolgenden
Zeilen dargestellt werden, während sie im hohen Zustand sind. Diese Dezimalwerte sind
ebenfalls in Fig. 1 eingeklammert angegeben. Die Spalte [Bo*] stellt die entsprechenden
Zustände des Differenzsignals am Ausgang des Paares von Pseudospalten mit dem Wert
0 dar, die Spalte mit der Bezeichnung [B1] gibt die aufeinanderfolgenden Zustände des
Binärausgangs mit dem Wert 1 und die Spalte [Bo] gibt den Zustand an, der aus dem
Verhältnis [Bo] = [Bo*] [B1] erhalten wird.
-
Dieser Tabelle wird entnommen, daß beim Durchgang durch das
zusätzliche Exklusiv-ODER-Gatter 35 ein vorteilhaftes Ausgangssignal des Bits [Bo] des
Binärausgangs erhalten wird.
-
In Fig. 4 und 5 ist es möglich, den an den Spalten entstandenen
differenziellen Spannungsunterschied auszuwerten, einerseits bei einer normalen
Messung und andererseits beim Auftreten eines einfachen Entscheidungsfehlers. In
diesen Figuren sind schematisch die Ausgangssignale Bi und i eines Paares von
Spalten Bi dargestellt. Ein Paar von Spalten mit dem Gewicht i enthält n
Kopplungstransistoren, die zur Hälfte auf die Spalte mit dem Wert i und zur Hälfte auf
die komplementäre Spalte mit dem Wert i verteilt sind.
-
Bei Abwesenheit des Fehlers (wie in Fig. 4 angegeben) führt ein einziger
der Kopplungstransistoren an seiner Basis den hohen Zustand und führen alle anderen
Kopplungstransistoren an ihren Basen den niedrigen Zustand. Die Zustände werden mit
den Zahlen 1 und 0 in den Figuren dargestellt. Das Differenzsignal Bi - i kann also
wie folgt ausgewertet werden:
-
Bi - i = V&sub1; VBE(Io) - Vo + VBE(2Io/n)
-
worin Io der für jede der Stromquellen S zugeführte Strom ist, V&sub1; und Vo die
Spannungspegel für den logisch hohen Zustand bzw. für den logisch niedrigen Zustand
der n Zeilen sind.
-
Ausgehend von V&sub1; - Vo = VSW, so bekommt man:
-
Bi - i = VSW - VT Ln(n/2) (1)
-
Aus welcher Gleichung sich folgendes ergibt
-
VT = kT/q 26mV bei 300ºK
-
k = Boltzmansche Konstante
-
T = absolute Temperatur
-
q = Elektronladung.
-
Beim Ausfüllen der Gleichung (1) ist der Strombeitrag von den
Transistoren vernachlässigt, deren Basis hoch ist in Konkurrenz mit dem einzigen
Transistor, dessen Basis niedrig ist.
-
Beim Auftreten eines einfachen Entscheidungsfehlers sind die Basen von
drei Transistoren hoch. Wenn es um ein Paar von Spalten mit dem Gewicht i größer als
1 handelt, kann es vorkommen, daß die drei Transistoren, deren Basis hoch ist, sich an
derselben Seite befinden, entweder an der Seite Bi oder an der Seite i. Dieser Fall
verursacht keine Schwierigkeiten für den Ausgang des Signals Bi - i dadurch, daß
dieses Signal sich auf einem wenig abweichenden Pegel (etwas höher) als der nach der
Gleichung (1) befindet.
-
Fig. 5 bezieht sich dagegen auf den Fall, in dem in der Folge eines
einfachen Entscheidungsfehlers zwei Transistoren an der Spalte i und ein Transistor
auf der Spalte Bi aktiv sind. Es ist anhand der Fig. 1 und 2 leicht ersichtlich, daß der
Transistor, der bei Abwesenheit eines Entscheidungsfehlers aktiv gewesen wäre, sich an
jener Seite befinden muß, an der zwei Transistoren gleichzeitig aktiv sind. Der
Spannungsunterschied Bi - i muß daher im Beispiel negativ sein. Die folgenden
Berechnungen zeigen, daß das wirklich der Fall ist, aber das erhaltene Signal hat eine
sehr schwache Amplitude. Mit den oben benutzten Bezeichnungen kann folgendes
geschrieben werden:
-
Bi - i = V&sub1; - VBE(Io) - V&sub1; + VBE(Io/2)
-
woraus entsteht:
-
Bi - i = VTLn(1/2) = -VTLn(2) (2)
-
d. h. etwa -18 mV.
-
Ein derartiges Signal ist also richtig hinsichtlich des Vorzeichens, und
nach der Verstärkung in einem Verstärker wie 30 oder 31 ... in Fig. 1 kann dieses
Signal in ein Signal mit einem normalen logischen Pegel umgesetzt werden. Wiederum
anhand der Fig. 1 läßt sich feststellen, daß die Kopplung zwischen Zeile und Spalte für
das Paar der Pseudospalten mit dem Wert 0 analog für das Paar der Spalten vom Wert
1 erfolgt, d. h. mit einer Kopplung von zwei aufeinanderfolgenden Zeilen, darauf zwei
nichtgekoppelten Zeilen, für jede Spalte. Die Pseudospalten mit dem Wert 0 verhalten
sich entsprechend dem Beispiel nach Fig. 5.
-
Es wurde bereits mit Hilfe der Fig. 3 festgestellt, daß bei Abwesenheit
eines Entscheidungsfehlers die Pseudospalten mit dem Wert 0 die Möglichkeit zum
Erhalten eines Ausgangssignals des entsprechenden Bits mit dem Wert 0 des
Binärausgangs. Schließlich liefert der erfindungsgemäße Coder beim Auftreten eines
einfachen Entscheidungsfehlers ebenfalls am Ausgang ein richtiges Bit mit dem Wert 0.
-
In Fig. 6 ist ein erfindungsgemäßes Ausführungsbeispiel dargestellt, in
dem ein Widerstand Re zwischen den Emittern der Transistoren und der Spalten
angeordnet wird. Mit dieser Einrichtung ist es möglich, den differenziellen
Spannungspegel aus den Spalten zu erhöhen, wenn ein Entscheidungsfehler vorliegt. Jedoch wird
bei diesem Vorgang der differenzielle Spannungspegel aus den Spalten bei Abwesenheit
eines Fehlers auf korrelative Weise reduziert.
-
Bei Abwesenheit eines Entscheidungsfehlers kann folgende Gleichung
geschrieben werden:
-
Bi - i = V&sub1; - VBE(Io) - R.Io - [VO - VBE(2Io/n - R.2Io/n]
-
worin R = den Widerstandswert Re, und weiter:
-
Bi - i = VSW - VT Ln(n/2) - R.Io (1 - 2/n) (3)
-
Der Spannungsunterschied Bi - i erfährt eine Reduktion mit dem Wert R.Io(1- 2/n)
im Fall, in dem der Emitterwiderstand ausgelassen ist.
-
Beim Auftreten eines Entscheidungsfehlers kann folgende Gleichung
geschrieben werden:
-
Bi - i = V&sub1; - VBE(Io/2) &submin; R.Io/2-[V1 - VBE(Io) - R.Io]
-
und weiter:
-
Bi - i = -(VTLn(2) + RIo/2) (4)
-
Im absoluten Wert wird der Spannungsunterschied mit RIo/2 im Vergleich zur
Gleichung (2) erhöht.
-
In Fig. 7 ist die Kurve des Spannungsunterschieds Bi - i im absoluten
Wert einerseits im Normalfall - Kurve N -, und andererseits beim Auftreten eines
einfachen Entscheidungsfehlers - Kurve E - dargestellt, wenn der Emitterwiderstand Re
geändert wird. Folgende Werte sind benutzt beispielsweise:
-
Io = 400 uA, von den Stromquellen S zugeführter Strom
-
Io = 200 mV, Unterschied der logischen Pegel am Ausgang der Exklusiv-ODER-
Gatter
-
n = 32.
-
Es wird klar sein, daß beim Erhöhen des Wertes der Emitterwiderstände
Re der differenzielle Spannungspegel beim Auftreten eines einfachen
Entscheidungsfehlers bedeutend erhöht werden kann, und daß dieser Spannungspegel an
den bei Abwesenheit eines Entscheidungsfehlers vergleichbar gemacht werden kann.
-
Die Gleichheit dieser Spannungspegel wird für einen Widerstandswert
R = in der Nähe von 190 0 erhalten. Ein Spannungsunterschied in der Größenordnung
von 56 mV wird so in allen Fällen erhalten, und dieser Unterschied ist vorteilhaft und
ermöglicht die Benutzung von Differenzverstärkern, wie solche anhand der Fig. 1
angegeben, mit den Bezugsziffern 30, 31 ... mit ganz einfachem Aufbau.