-
Die
vorliegende Erfindung betrifft ein Taktsynchronisiersystem und insbesondere
ein Taktsynchronisiersystem zur Verwendung in einer digitalen Automobiltelefonvorrichtung.
-
In
Patent Abstracts of Japan, Band 012, Nr. 168 (E-611), 20. Mai 1988
ist eine Taktsignal-Regenerationsschaltung beschrieben.
-
Wie
in 1 der anliegenden
Zeichnung dargestellt ist, weist ein herkömmliches Taktsynchronisiersystem
zur Verwendung in einer digitalen Automobiltelefonvorrichtung einen
Empfänger 1,
eine Taktsynchronisierschaltung 2, einen Multiplexer/Demultiplexer 4 und
eine Zeitsteuerschaltung 5 auf.
-
Der
Empfänger 1 reproduziert
Daten von einer empfangenen Funkwelle und entnimmt synchron ein
Symbolsynchronisier-Taktsignal aus den Daten. Die Taktsynchronisierschaltung 2 erzeugt
ein Bitsynchronisier-Taktsignal anhand des Symbolsynchronisier-Taktsignals
oder ein freilaufendes Taktsignal in Phase mit dem vom Empfänger 1 entnommenen Symbolsynchronisier-Taktsignal
und gibt dieses aus. Die Zeitsteuerschaltung 5 zählt Taktimpulse
des Bitsynchronisier-Taktsignals
und gibt ein Zeitsignal auf der Grundlage des Zählwerts aus, um den Zeitablauf der Übertragung
und des Empfangs zu steuern. Der Multiplexer/Demultiplexer 4,
der vom TDMA-(Zeitvielfachzugriff)-Typ ist, multiplexiert und demultiplexiert die
zeitlich unterteilten Daten mit den Takt- und Zeitsignalen.
-
Wie
in 2 der anliegenden
Zeichnung dargestellt ist, wird ein empfangenes analoges Funkwellensignal,
das in ein Zwischenfrequenzsignal IF umgewandelt worden ist, mit
einer Verzögerung
von einem Verzögerungsdetektordemodulator 11 des Empfängers 1 erfaßt und als
ein empfangenes digitales Datensignal reproduziert und ausgegeben.
Der Verzögerungsdetektordemodulator 11 führt einem Taktentnehmer 12 ein
Phasensignal zu. Der Taktentnehmer 12 erzeugt als das synchronisierende
Taktsignal ein Symbolsynchronisier-Taktsignal (beispielsweise mit
21 kb/s) synchron mit dem empfangenen Taktsignal vom zugeführten Phasensignal.
Ein Oszillator/Frequenzteiler 13 erzeugt als das freilaufende Taktsignal
ein Bitsynchronisier-Taktsignal (beispielsweise mit 42 kb/s), dessen
Frequenz zweimal so groß ist
wie die Frequenz des Symbolsynchronisier-Taktsignals vom zugeführten Phasensignal.
Das Bitsynchronisier-Taktsignal kann anhand eines freilaufenden
Taktsignals an Stelle des zugeführten
Phasensignals bei einer Frequenz erzeugt werden, die sehr dicht
beim Zweifachen der Frequenz des Symbolsynchronisier-Taktsignals liegt.
Falls Empfangs-, Ruhe- und Übertragungszeitschlitze
wiederholend in der in 3 der
anliegenden Zeichnung dargestellten Reihenfolge angeordnet werden,
wird das vom Taktentnehmer 12 aus der empfangenen Funkwelle entnommene
synchronisierende Taktsignal selbst während eines Zeitraums a – a', in dem der Empfangspegel
niedriger als ein Schwellenwert ist, während der Zeiträume in den
Empfangszeitschlitzen ausgegeben, und das vom Oszillator/Frequenzteiler 13 erzeugte
und in Phase mit dem empfangenen Taktsignal in den Empfangszeitschlitzen
gehaltene freilaufende Taktsignal während der Zeiträume der Ruhe-
und Übertragungszeitschlitze
ausgegeben.
-
Der
Multiplexer/Demultiplexer 4 steuert den Zeitablauf der Übertragung
und des Empfangs der Daten mit dem von der Taktsynchronisierschaltung 2 ausgegebenen
synchronisierenden Taktsignal und dem von der Zeitsteuerschaltung 5 ausgegebenen Zeitsignal,
um Daten von dem vom Empfänger 1 reproduzierten
Datensignal entweder in die Empfangs- oder die Übertragungszeitschlitze zu
zerlegen.
-
Die
Arbeitsweise des Multiplexers/Demultiplexers 4 wird nachstehend
anhand eines Beispiels beschrieben, in dem die Datenübertragungsrate 42 kb/s
beträgt
und Empfangs- und Übertragungsdaten mit
280 Bits jeweils für
6,6 ms auf jeder Seite eines Ruhezeitschlitzes und innerhalb eines
Rahmens von 840 Bits für
20 ms angeordnet werden, wie in 4 der
anliegenden Zeichnung dargestellt ist. 6 zeigt als Beispiel die Zeitsteuerschaltung 5,
die Fenster zum Trennen der Empfangs- und Übertragungsdaten erzeugt. Die
Zeitsteuerschaltung 5 weist einen Zähler 51, einen Decodierer 52 und
zwei UND-Gatter 53, 54 auf. Dem Zähler 51 werden
aufeinanderfolgende Taktimpulse in Phase mit ins Positive gehenden
Flanken der Übertragungsdaten
zugeführt.
Der Zähler 51 zählt Taktimpulse
nacheinander einzeln bis zu 839 Bits von einem Referenzpunkt 0 an
der Grenze zwischen den Empfangs- und
Ruhezeitschlitzen und gibt den Zählwert
an den Decodierer 52 aus. Der Decodierer 52 gibt
fortlaufend einen Logikpegel 1 entweder an das UND-Gatter 53 oder
das UND-Gatter 54 aus, um dieses zu öffnen, während der zugeführte Zählwert in
dem Übertragungszeitschlitz
von 560 bis 839 reicht und der zugeführte Zählwert in dem Empfangszeitschlitz
von 238 bis 518 reicht. Jedes der UND-Gatter 53, 54 erzeugt
ein Fenster entweder in dem Empfangs- oder in dem Übertragungszeitschlitz
durch UND-Verknüpfen
des Ausgangssignals vom Decodierer 52 und des synchronisierenden Taktsignals.
-
Weil
das herkömmliche
Taktsynchronisiersystem den Zeitablauf der Übertragung und des Empfangs
durch Zählen
von der Taktsynchronisierschaltung 2 ausgegebener Taktimpulse
steuert, kann, falls das reproduzierte Taktsignal, beispielsweise
infolge einer Verringerung des Pegels des empfangenen elektrischen
Felds während
der Empfangszeitschlitze, außer
Phase geht, wie bei a – a' in den 3 und 5 der anliegenden Zeichnung dargestellt ist,
der Zeitablauf der Übertragung
und des Empfangs gestört
werden oder können
die Empfangsdaten verlorengehen.
-
Eine
Aufgabe der vorliegenden Erfindung besteht daher darin, ein Taktsynchronisiersystem
bereitzustellen, das verhindern kann, daß der Zeitablauf der Übertragung
und des Empfangs, wie in Fällen,
in denen der Pegel eines empfangenen elektrischen Felds niedriger
ist, gestört
wird.
-
Gemäß der vorliegenden
Erfindung ist ein Taktsynchronisiersystem vorgesehen, welches aufweist:
einen Empfänger
mit Mitteln zum Reproduzieren eines empfangenen Datensignals durch
Demodulieren einer empfangenen Funkwelle, Mitteln zum Entnehmen
eines Symbolsynchronisier-Taktsignals anhand einer Änderung
der Amplitude der empfangenen Funkwelle und Mitteln zum Erfassen
des Pegels eines elektrischen Felds der empfangenen Funkwelle, eine
Taktsynchronisierschaltung mit Mitteln zum Korrigieren der Phase
des von dem Empfänger
entnommenen Taktsignals, Mitteln zum Erzeugen eines freilaufenden
Taktsignals synchron mit dem entnommenen Taktsignal und Mitteln
zum selektiven Ausgeben des phasenkorrigierten Taktsignals oder
des freilaufenden Taktsignals, einen Pegelvergleicher mit Mitteln
zum Vergleichen des erfaßten
Pegels des elektrischen Felds mit einem vorgegebenen Schwellenwert
und Mitteln zum Steuern der Taktsynchronisierschaltung zum Auswählen des
phasenkorrigierten und oder des freilaufenden Taktsignals als Antwort
auf das Vergleichsergebnis, einen TDMA-Multiplexer/Demultiplexer
zum Trennen zeitlich unterteilter Daten von dem durch den Empfänger reproduzierten
empfangenen Datensignal mit dem von der Taktsynchronisierschaltung
ausgegebenen synchronisierenden Taktsignal und eine Zeitsteuerschaltung
zum Zählen
der von der Taktsynchronisierschaltung ausgegebener Taktimpulse,
um den Zeitablauf der Übertragung
und des Empfangs von Daten zu steuern.
-
Vorzugsweise
weist der Pegelvergleicher auf: Mittel zum Steuern der Taktsynchronisierschaltung,
so daß sie
das phasenkorrigierte Taktsignal ausgibt, wenn der erfaßte Pegel
des elektrischen Felds den vorgegebenen Schwellenwert übersteigt, und
das freilaufende Taktsignal ausgibt, wenn der erfaßte Pegel
des elektrischen Felds kleiner oder gleich dem vorgegebenen Schwellenwert
ist.
-
Weil
das von der Taktsynchronisierschaltung ausgegebene Taktsignal, abhängig vom
erfaßten
Pegel des elektrischen Felds, vom Pegelvergleicher gesteuert, zum
anhand des empfangenen Signals reproduzierten phasenkorrigierten
Taktsignal oder zum freilaufenden Taktsignal wechselt, wird selbst
dann verhindert, daß der
Zeitablauf des Betriebs des Multiplexers/Demultiplexers gestört wird,
wenn das Taktsignal infolge einer Verringerung des elektrischen Felds
der von einer digitalen Automobiltelefonvorrichtung, der das Taktsynchronisiersystem
zugeordnet ist, empfangenen Funkwelle außer Phase geht.
-
Die
vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden
Erfindung werden anhand der folgenden Beschreibung in Zusammenhang
mit der anliegenden Zeichnung, worin eine Ausführungsform der vorliegenden
Erfindung beispielhaft dargestellt ist, verständlich werden.
-
Es
zeigen:
-
1 ein Blockdiagramm einer
herkömmlichen
Taktsynchronisiervorrichtung,
-
2 ein Blockdiagramm einer
Taktreproduzierschaltung in einem Empfänger,
-
3 ein Zeitablaufdiagramm,
in dem der Betrieb der in 1 dargestellten
Taktsynchronisierschaltung 2 dargestellt ist,
-
4 ein Zeitablaufdiagramm
eines Zeitschlitzes,
-
5 ein Diagramm, in dem jedes
Gatter für Übertragungs-
und Empfangszeitschlitze dargestellt ist,
-
6 ein Blockdiagramm einer
Zeitsteuerschaltung 5 und
-
7 ein Blockdiagramm einer
Taktsynchronisiervorrichtung gemäß der vorliegenden
Erfindung.
-
Wie
in 7 dargestellt ist,
beinhaltet eine Taktsynchronisiervorrichtung gemäß der vorliegenden Erfindung einen
Empfänger 1,
eine Taktsynchronisierschaltung 2, einen Pegelvergleicher 3,
einen Multiplexer/Demultiplexer 4 und eine Zeitsteuerschaltung 5.
Der Empfänger 1,
die Taktsynchronisierschaltung 2, der Multiplexer/Demultiplexer 4 und
die Zeitsteuerschaltung 5 sind mit jenen, die in 1 dargestellt sind, identisch.
Der Pegelvergleicher 3 ist zwischen den Empfänger 1 und
die Taktsynchronisierschaltung 2 geschaltet, um den Pegel
einer empfangenen Funkwelle zu erfassen.
-
Der
Empfänger 1 extrahiert
Daten und Symbolsynchronisier-Taktsignale
aus einem Zwischenfrequenzsignal, das aus einer empfangenen Funkwelle konvertiert
wurde, und glättet
auch das Zwischenfrequenzsignal, um Informationen zu erzeugen, die
den Pegel der empfangenen Funkwelle oder des elektrischen Felds
angeben. Der Empfänger 1 gibt
die Informationen zum Pegel des elektrischen Felds an den Pegelvergleicher 3 aus.
Der Pegelvergleicher 3 vergleicht die Informationen zum
Pegel des elektrischen Felds vom Empfänger 1 mit einem vorgegebenen
Schwellenwert. Falls der Pegel des elektrischen Felds höher als
der Schwellenwert ist, legt der Pegelvergleicher 3 ein
Signal an die Taktsynchronisierschaltung 2 an, damit sie
das synchronisierende Taktsignal ausgibt. Falls umgekehrt der Schwellenwert
höher ist
als der Pegel des elektrischen Felds, legt der Pegelvergleicher 3 ein
Signal an die Taktsynchronisierschaltung 2 an, damit sie
das freilaufende Taktsignal ausgibt. Der Zeitsteuerschaltung 5 wird das
von der Taktsynchronisierschaltung 2 ausgegebene Taktsignal
zugeführt,
und sie gibt ein Steuersignal zum Steuern des Zeitablaufs der Übertragung und
des Empfangs von Daten an den Empfänger 1 und den Multiplexer/Demultiplexer 4 aus.
-
Wenn
sich der Pegel des empfangenen elektrischen Felds in einem Empfangszeitschlitz ändert, wie
in 3 dargestellt ist,
wechselt das von der Taktsynchronisierschaltung 2 ausgegebene
Taktsignal, abhängig
vom Pegel des elektrischen Felds selbst innerhalb des Empfangszeitschlitzes,
entweder zum synchronisierenden Taktsignal, das synchron anhand
der Änderung
der Funkwelle entnommen wird, oder zum in Phase gehaltenen freilaufenden
Taktsignal. Dem Multiplexer/Demultiplexer 4 werden sowohl
das synchronisierende Taktsignal, das unabhängig vom Pegel des empfangenen
elektrischen Felds konstant ist, als auch das Zeitsignal zugeführt.