DE69325221T2

DE69325221T2 - Kodierung und Dekodierung von digitalen Bildsignalen

Info

Publication number: DE69325221T2
Application number: DE69325221T
Authority: DE
Inventors: Teruhiko Suzuki; Yoichi Yagasaki; Jun Yonemitsu
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-18
Filing date: 1993-09-20
Publication date: 1999-12-16
Anticipated expiration: 2013-09-21
Also published as: AU672812B2; EP0588669A3; KR100297654B1; EP0588669B1; US5461420A; EP0588669A2; DE69333298D1; CN1221287A; CN1221288A; KR940008493A; EP0910213A1; CN1143546C; AU4747893A; HK1031498A1; EP1030523B1; ATE181197T1; EP0910213B1; ATE254376T1; DE69325221D1; DE69333298T2

Description

Die vorliegende Erfindung betrifft das Codieren und Decodieren von Digitalvideosignalen. Insbesondere kann die Erfindung angewendet werden auf Digitalvideosignale mit einer Teilbildrate von 60 Hz, die abgeleitet werden von einer Bewegtbild-Filmquelle mit einer Vollbildrate von 24 Hz.
Der MPEG(Motion Picture Experts Group)-Standard ist repräsentativ für einen Standard zur Komprimierung von Digitalvideosignalen für die Übertragung oder Speicherung. Der Standard wurde diskutiert durch ISO-IEC/JTC1/SC2/WG11 und wurde als Standard-Entwurf vorgeschlagen. Der Standard schlägt ein Hybrid-Komprimierungsverfahren vor, das eine bewegungskompensierte Vorhersage-Codierung mit einer diskreten Cosinus-Transformations (DCT)-Codierung kombiniert.
Die erste Komprimierungstechnik, bewegungskompensierte Vorhersage-Codierung, nützt die Korrelation von Videosignalen in der Zeitdomäne aus. Bei diesem Verfahren wird das Videosignal, das das momentane Bild (Vollbild oder Teilbild) repräsentiert, aus dem decodierten und wiedergegebenen (rekonstruierten) Videosignal vorhergesagt, das ein Referenzbild repräsentiert, welches ein früheres oder späteres Bild als das momentane Bild ist. Nur die Bewegungsvorhersagefehler zwischen dem das momentane Bild repräsentierenden Videosignal und dem das Referenzbild repräsentierenden rekonstruierten Videosignal werden übertragen oder gespeichert. Dies verringert erheblich die zur Repräsentation des momentanen Bildes erforderliche Menge des Digitalvideosignals.
Die zweite Komprimierungstechnik, DCT-Codierung, nützt die zweidimensionale Inter-Bild- Korrelation eines Videosignals aus. Wenn bei dieser Technik ein Block des momentanen Bildes oder ein Block von Bewegungsvorhersagefehlern orthogonal transformiert wird, ist die Signalleistung in bestimmten Frequenzkomponenten konzentriert. Daher brauchen die Quantisierungsbits nur den DCT-Koeffizienten in dem Bereich zugeordnet werden, in dem die Signalleistung konzentriert ist. Dies verringert die zur Repräsentation des Bildes benötigte Menge des Digitalvideosignals weiter. In einem Bereich, in dem beispielsweise das Bild geringe Details aufweist und in dem das Videosignal daher stark korreliert ist, sind die DCT- Koeffizienten in den niedrigen Frequenzen konzentriert. In diesem Fall werden nur die DCT- Koeffizienten im Niedrigfrequenzbereich des Verteilungsmusters quantisiert, um die Menge des Digitalvideosignals zu verringern.
Da die Codiertechniken des MPEG-Standards grundlegend zur Verwendung mit Zeilensprung-Videosignalen gedacht sind, treten Probleme auf, wenn sie ohne Modifikation auf Nicht-Zeilensprung-Videosignale angewendet werden. Insbesondere das Komprimierungsverhältnis kann beeinträchtigt sein, wenn die MPEG-Techniken auf Nicht-Zeilensprung- Videosignale angewendet werden.
Ein Bewegtbild besteht aus einer Sequenz von aufeinanderfolgend wiedergegebenen Standbildern, normalerweise 24 Bildern pro Sekunde. Eine Bewegtbild-Filmquelle, beispielsweise ein Bewegtbildfilm oder ein 24-Vollbild-Videosignal repräsentiert jedes Bild des Bewegtbildes als Vollbild mit einer Vollbildrate von 24 Hz, wobei ein Zeilensprung- Videosignal jedes Bild des Bewegtbildes als zwei aufeinanderfolgende Teilbilder repräsentiert, wobei jedes Teilbild die Hälfte des Bildes repräsentiert und von einer zur nächsten Zeile verschoben ist. Ein NTSC-Zeilensprung-Videosignal hat eine Teilbildrate von 60 Hz. Daher erfordert die Ableitung eines Zeilensprung-Videosignals mit einer Teilbildrate von 60 Hz von einer Bewegtbild-Filmquelle mit einer Vollbildrate von 24 Hz, was etwa in einer Telecine- Maschine ausgeführt wird, eine Umwandlung zwischen der Anzahl von Vollbildern pro Sekunde der Filmquelle und der Anzahl der Teilbilder pro Sekunde im Videosignal.
Eine Bewegtbild-Filmquelle mit einer 24-Hz-Vollbildrate wird normalerweise in ein Zeilensprung-Videosignal mit einer 60-Hz-Teilbildrate wie ein NTSC-Videosignal durch eine als 2-3-Pulldown bekannte Technik umgewandelt. Fig. 1 zeigt, wie das 2-3-Pulldown- Verfahren arbeitet.
Das 2-3-Pulldown-Verfahren benutzt eine wiederholte Sequenz der Ableitung von zwei Teilbildern des Videosignals von dem ersten von jeweils zwei aufeinanderfolgenden Vollbildern der Bewegtbild-Filmquelle und Ableitung von drei Teilbildern des Videosignals aus dem zweiten der zwei folgenden Vollbilder der Filmquelle. In Fig. 1 sind die Vollbilder 800 und 801 aufeinanderfolgende Vollbilder einer Bewegtbild-Filmquelle mit einer Vollbildrate von 24 Hz. In der Figur wird jede Filmquelle in ein durch eine durchgezogene Linie bezeichnetes ungerades Feld und ein durch eine gestrichelte Linie bezeichnetes gerades Teilbild aufgeteilt.
Zunächst werden die beiden Teilbilder des Videosignales von dem ersten Filmquellen-Vollbild 800 abgeleitet. Das Video-Teilbild 802, ein ungerades Teilbild, wird zuerst von dem ersten Filmquellen-Vollbild 800 abgeleitet, gefolgt von dem zweiten Video-Teilbild 803, ein gerades Teilbild. Dann werden drei Teilbilder des Videosignals von dem zweiten Filmquellen-Vollbild 801 abgeleitet. Das Video-Teilbild 804, ein ungerades Teilbild, wird zunächst abgeleitet, gefolgt von dem Video-Teilbild 805, einem ungeraden Teilbild, gefolgt von dem Video- Teilbild 806, einem weiteren ungeraden Teilbild. Die zwei ungeraden Teilbilder 804 und 806 sind identisch miteinander. Dieses Verfahren wird für die anderen zwei Filmquellen-Vollbilder 808 und 809 wiederholt, von denen die Video-Teilbilder 810 bis 814 abgeleitet werden. Es sei angemerkt, daß ein gerades Teilbild 810 zuerst von dem Filmquellen-Vollbild 808 abgeleitet wird und zwei gerade Teilbilder 812 und 814 von dem Filmquellen-Vollbild 809 abgeleitet werden. Mit der gezeigten Anordnung wird eine Sequenz von zehn Teilbildern des Videosignals von einer Sequenz von vier Vollbildern der Bewegtbild-Filmquelle abgeleitet, woraufhin die Sequenz wiederholt wird.
Fig. 2 zeigt das Ergebnis der Zusammenfügung aufeinanderfolgender Paare von Teilbildern des durch das in Fig. 1 gezeigte Verfahren abgeleiteten Zeilensprung-Videosignals. Die Video-Teilbilder 900 und 901 sind von dem gleichen Vollbild der Filmquelle abgeleitet. Die Video-Teilbilder 902 und 903 sind auch von dem gleichen Vollbild der Filmquelle abgeleitet. So sind das Video-Vollbild 907, erzeugt durch Zusammenfügung der Video-Teilbilder 900 und 901 und das Video-Vollbild 908, erzeugt durch Zusammenfügung der Video-Teilbilder 902 und 903, jeweils von dem gleichen Filmquellen-Vollbild abgeleitet. Andererseits sind das Video-Vollbild 909, erzeugt durch Zusammenfügung der aufeinanderfolgenden Video- Teilbilder 904 und 905 von zwei verschiedenen Filmquellen-Vollbildern abgeleitet.
Wenn die MPEG-Codierung auf die Vollbilder eines von einem Zeilensprung-Videosignal abgeleiteten Nicht-Zeilensprung-Videosignal angewandt wird, das wiederum von einer Bewegtbild-Filmquelle unter Verwendung von 2-3-Pulldown abgeleitet ist, ergibt die Codierung der Vollbilder 907 und 908 in dem obigen Beispiel keine Probleme, da diese Vollbilder jeweils von einem einzigen Filmquellen-Vollbild abgeleitet sind und so intern korreliert sind. Jedoch können Schwierigkeiten auftreten, wenn das Video-Vollbild 909 codiert wird, da es von zwei verschiedenen Vollbildern der Filmquelle abgeleitet ist und so nicht notwendigerweise intern korreliert ist.
Wenn die Bewegtbilder sich schnell bewegen oder wenn eine Szenenänderung innerhalb des Vollbildes auftritt, hat ein von zwei verschiedenen Vollbildern der Filmquelle abgeleitetes Video-Vollbild eine geringe vertikale Korrelation, was die Effizienz der DCT-basierten Signalkomprimierung verringert. Ferner kann auch eine bewegungskompensierte Vorhersage aufgrund der verringerten Korrelation des Videosignals fehlgehen.
IEEE Transactions on Broadcasting, Vol. 36, Nr. 4, Dezember 1990, S. 245-254 beschreibt ein Verfahren zur Codierung eines Videosignals gemäß dem Oberbegriff des Anspruchs 1. Bei dem Decodierverfahren wird das 3-2-Pulldown-Verfahren bezüglich des decodierten 24-Hz- Signals erneut ausgeführt, um ein 60-Teilbilder/Sekunde-Signal zur Anzeige zu erhalten. Die WO-A-91/06182 beschreibt eine Standard-Umwandlung eines NTSC 525-Zeilen, 60- Teilbilder/Sekunde-Videos in ein PAL 625-Zeilen, 50-Teilbilder/Sekunde-Video. Wenn das NTSC-Video durch 3-2-Pulldown von dem 24-Hz-Film abgeleitet wird, werden doppelte Teilbilder erfaßt und in dem Standard-Umwandlungsprozeß aus dem NTSC-Signal beseitigt.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Codierung eines Eingangs-Zeilensprung-Videosignals mit einer Teilbildrate von 60 Hz, das von einer Bewegtbild-Filmquelle unter Verwendung einer 2-3-Pulldown-Umwandlung abgeleitet ist, vorgeschlagen, wobei zwei Teilbilder in einer Zehn-Teilbild-Sequenz des Eingangssignals dupliziert werden, wobei das Verfahren die Schritte aufweist:
Erfassung der durch den 2-3-Pulldown-Prozeß erzeugten doppelten Teilbilder in dem Eingangsvideosignal;
Beseitigung der doppelten Teilbilder von dem Eingangsvideosignal und der Zeilensprungpaare der verbleibenden, von den Vollbildern der gleichen Filmquelle abgeleiteten Teilbilder, um ein fortschreitendes Videosignal mit mehreren Vollbildern mit einer Vollbildrate von 24 Hz zu erzeugen; und
Codierung des fortschreitenden Videosignals, um ein codiertes Videosignal zu erzeugen;
gekennzeichnet durch die Erzeugung eines Steuersignals infolge der Erfassung jedes doppelten Teilbildes, wobei das Steuersignal in dem codierten Videosignal enthalten ist, um zu verdoppelnde Teilbilder anzugeben, wenn das codierte Videosignal decodiert wird, um das 60-Hz-Eingangsvideosignal wiederzugeben.
Die Erfindung liefert ferner eine Codiervorrichtung gemäß Anspruch 7.
Ausführungsbeispiele der Erfindung werden im folgenden beispielhaft unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen:
Fig. 1 die Prinzipien des 2-3-Pulldown-Prozesses zeigt;
Fig. 2 zeigt, wie die Codiereffizienz abnimmt, wenn sie auf Vollbilder angewandt wird, die aus Teilbildern resultieren, die von verschiedenen Filmquellen-Vollbildern unter Verwendung des 2-3-Pulldown-Prozesses abgeleitet sind;
Fig. 3 ein Blockdiagramm einer Codiervorrichtung und einer Decodiervorrichtung ist, die eine Bildverarbeitungsvorrichtung eines ersten erfindungsgemäßen Ausführungsbeispiels bildet;
Fig. 4 ein Blockdiagramm der in Fig. 3 enthaltenen 2-3-Pulldown-Erfassungsschaltung ist;
Fig. 5 zeigt, wie doppelte Teilbilder durch die Ratenkonversionsschaltung in Fig. 3 gehandhabt werden;
Fig. 6 ein Blockdiagramm des Codierers 105 in Fig. 3 ist;
Fig. 7 zeigt, wie die Bewegungsvorhersagemodi in dem Codierer ausgewählt werden;
Fig. 8 ein Blockdiagramm des Decoders 113 der in Fig. 3 gezeigten Decodiervorrichtung ist;
Fig. 9 ein Blockdiagramm einer Codiervorrichtung und einer Decodiervorrichtung ist, die eine Bildverarbeitungsvorrichtung eines zweiten erfindungsgemäßen Ausführungsbeispiels bildet;
Fig. 10 illustriert, wie die verschiedenen Steuersignale in der in Fig. 9 gezeigten Ratenkonversionsschaltung 103 erzeugt werden;
Fig. 11 ein Blockdiagramm der in Fig. 9 gezeigten Teilbildreihenfolgen-Umordnungsschaltung 104 ist;
Fig. 12 ein Blockdiagramm des in Fig. 9 gezeigten Codierers 105 ist;
Fig. 13 ein Graph ist, der den Zustand des Codierpuffers 407 in dem in Fig. 12 gezeigten Codierer 105 und des Decoderpuffers 701 in dem in Fig. 9 gezeigten Decoder 112 zeigt;
Fig. 14 ein Graph ist, der den Zustand des Codiererpuffers 407 des in Fig. 12 gezeigten Codierers 105 und des Decoderpuffers 701 in dem in Fig. 9 gezeigten Decoder 112 zeigt;
Fig. 15 ein Blockdiagramm ist, das das Konzept des Videopuffer-Verifizierers zeigt;
Fig. 16 ein Blockdiagramm des Decoders 112 und der Ratenkonversionsschaltung 113 von Fig. 9 ist;
Fig. 17 illustriert, wie die Decodiervorrichtung ein Videosignal mit einer Teilbildrate von 60 Hz von einem mit einer Vollbildrate von 24 Hz aufgezeichneten Aufzeichnungssignal gemäß der ersten Variation des ersten Aufzeichnungsverfahrens ableitet; und
Fig. 18 illustriert, wie die Ratenkonversionsschaltung ein Videosignal mit einer Teilbildrate von 60 Hz von einem mit einer Vollbildrate von 24 Hz gemäß der zweiten Variation des ersten Aufzeichnungsverfahrens aufgezeichneten Aufzeichnungssignal ableitet.
Ein erstes Ausführungsbeispiel der vorliegenden Erfindung wird zunächst unter Bezugnahme auf Fig. 3 erläutert, die ein Blockdiagramm der Codiervorrichtung 100 und der Decodiervorrichtung 101 zeigt.
Die Codiervorrichtung 100 wird zunächst beschrieben. Das Codier-Eingangssignal VI, ein Zwischenbild-Videosignal mit einer Teilbildrate von 60 Hz wird der 2-3-Pulldown- Erfassungsschaltung 120 zugeführt, die später im Detail beschrieben wird. Jedesmal, wenn die 2-3-Pulldown-Erfassungsschaltung 102 ein doppeltes Teilbild in dem Codierer-Eingangssignal VI erfaßt, erzeugt sie ein Teilbild-Modusänderungssignal FMC, welches sie zu der Ratenkonversionsschaltung 103 sendet. Infolge des Teilbild-Modusänderungssignals FMC, beseitigt die Ratenkonversionsschaltung 103 jedes doppelte Teilbild von dem Codierer- Eingangssignal VI und sendet das resultierende Videosignal zu der Teilbildreihenfolge- Umordnungsschaltung 104. Die Teilbildreihenfolge-Umordnungsschaltung 104 wandelt das Signal von der Ratenkonversionsschaltung 103 in ein fortlaufendes Videosignal mit einer Vollbildrate von 24 Hz um. Der Codierer 105 komprimiert und codiert dann das Bildsignal und liefert das Ergebnis der ECC-Schaltung 106, die Fehlerkorrekturcodes hinzufügt. Die Modulationsschaltung 107 moduliert das Signal von der ECC-Schaltung zur Aufzeichnung auf dem Aufzeichnungsmedium 108.
Die Decodiervorrichtung 101 empfängt das von dem Aufzeichnungsmedium 109 wiedergegebene Signal. Das Aufzeichnungsmedium 109 ist das gleiche wie oder ist abgeleitet von dem Aufzeichnungsmedium 108, auf welches das durch die Codiervorrichtung 100 erzeugte Signal aufgezeichnet ist. Das wiedergegebene Signal wird durch die Demodulationsschaltung 110 demoduliert und dann der ECC-Decodierschaltung 111 zugeführt, wo eine Fehlererfassung und -korrektur ausgeführt wird. Der Decoder 112 decodiert das Signal von der ECC-Decodierschaltung in Bilder mit einer Vollbildrate von 24 Hz. Die Ratenkonversionsschaltung 113 wandelt das Bildsignal mit einer Vollbildrate von 24 Hz in ein Videosignal mit, einer Teilbildrate von 60 Hz um. Die Teilbildreihenfolge-Umordnungsschaltung 114 kehrt von der Teilbildreihenfolge des Videosignals mit einer 60-Hz-Teilbildrate von dem Decoder 112 zu derjenigen des Codierer-Eingangssignals VI zurück und liefert das Decodervorrichtung- Ausgangssignal VO mit einer Teilbildrate von 60 Hz.
Die Funktionsweise der 2-3-Pulldown-Erfassungsschaltung 102 wird nun unter Bezugnahme auf Fig. 4 erläutert. Die Teilbild-Verzögerungsschaltungen 201 und 202 wandeln das Codierer-Eingangssignal VI, ein Videosignal mit einer Teilbildrate von 60 Hz, in ein verzögertes Signal VP1 durch eine Zeitverzögerung gleich zwei Teilbildperioden, d. h. 1/30 Sekunde um. Die Differenzenberechnungsschaltung 203 empfängt das verzögerte Videosignal VP1 und das Codierer-Eingangssignal VI und berechnet die Differenz VP2 zwischen jedem entsprechenden Bildelement (Pixel) der beiden Signale.
Die Absolutwert-Berechnungsschaltung 204 berechnet den Absolutwert VP3 der für jedes Pixel durch die Differenzenberechnungsschaltung 203 berechneten Differenz VP2 und liefert das Resultat dem Akkumulator 205, der die Summe des Absolutwerts der Differenz für jedes Pixel in dem Teilbild berechnet. Der Komparator 206 vergleicht die resultierende Absolutwertdifferenzensumme mit einem Schwellenwert TH. Wenn das Vollbild des Codierer- Eingangssignals VI ein doppeltes Teilbild ist und so beseitigt werden kann, ist die Absolutwertdifferenzensumme VP4 kleiner als der Schwellenwert TH und der Komparator 206 erzeugt das Teilbild-Modusänderungssignal FMC.
Das durch die Teilbild-Verzögerungsschaltung 201 um eine Teilbildperiode relativ zu dem Videosignal VI verzögerte Videosignal Vii wird der Ratenkonversionsschaltung 103 zugeführt, deren Funktionsweise in Fig. 5 illustriert ist. Wenn das verzögerte Videosignal VI1, das der Ratenkonversionsschaltung 103 (Fig. 1) zugeführt wird, ein Zeilensprung- Videosignal mit einer Teilbildrate von 60 Hz ist und von einer Bewegtbild-Filmquelle unter Verwendung von 2-3-Pulldown wie oben beschrieben abgeleitet ist, stammen das Teilbild 301 und das Teilbild 302 von dem gleichen Filmquellen-Vollbild ab. Die Teilbilder 303 bis 305 stammen ebenfalls von einem Filmquellen-Vollbild unterschiedlich von demjenigen, von dem die Teilbilder 301 und 302 stammen, ab. Da das Teilbild 303 und das Teilbild 305 als Ergebnis des 2-3-Pulldown identisch (duplizierte oder doppelte Teilbilder) sind, liefert das Teilbild 305 überschüssige Information.
Wenn daher das Teilbildmodus-Änderungssignal FMC von der 2-3-Pulldown-Erfassungsschaltung 102 angibt, daß ein Teilbild wie das Teilbild 305 ein doppeltes Teilbild ist, behandelt die Ratenkonversionsschaltung 103 das Teilbild als ein doppeltes Teilbild und beseitigt das Teilbild von dem Videosignal VI1. Die Ratenkonversionsschaltung sendet dann das resultierende Videosignal VI4 an die Teilbildreihenfolgen-Umordnungsschaltung 104, die die Reihenfolge der Teilbilder in dem Videosignal VI4 in die durch den Codierer 105 erforderliche Codierreihenfolge umordnet. Die Teilbildreihenfolgen-Umordnungsschaltung 104 kann auch die zwei Teilbilder, die jedes Vollbild bilden, im Zeilensprung anordnen, um ein fortlaufendes Bild zu liefern.
Fig. 6 ist ein Blockdiagramm des Codierers 105. Das Videosignal VI4 von der Teilbildreihenfolgen-Umordnungsschaltung 104 wird der Blockbildungsschaltung 401 zugeführt, die das Signal VI4 in Makroblöcke von vorzugsweise 16 · 16 Pixeln aufteilt. Jeder Makroblock wird über die Bewegungserfassungsschaltung 402, die später beschrieben wird, dem Differenzdetektor 403 zugeführt.
Der Differenzdetektor 403 empfängt auch Makroblöcke von bewegungskompensierten Pixeln von dem Teilbildspeicher aufgrund der durch die Teilbildspeicher 411 bis 414 und die Vorhersageschaltung 415 gebildeten Bewegungskompensation, die ebenfalls später beschrieben wird. Der Differenzdetektor bestimmt die Pixel-für-Pixel-Differenzen zwischen dem Makroblock der Pixel und dem Makroblock der bewegungskompensierten Pixel.
Die Makroblöcke der Bewegungsvorhersagefehler von dem Differenzdetektor 403 werden der DCT-Schaltung 404 zugeführt, die die durch Aufteilung jedes Makroblockes in vier Blöcke erhaltenen Bewegungsvorhersagefehler orthogonal transformiert. Die DCT-Schaltung 404 wendet vorzugsweise eine diskrete Cosinus-Transformation (DCT) auf jeden Block an. Die durch die DCT-Schaltung 404 gelieferten DCT-Koeffizienten werden dem Quantisierer 405 zugeführt, wo sie unter Verwendung einer adaptiv zugeordneten Bitanzahl quantisiert werden. Die quantisierten DCT-Koeffizienten werden dann dem Variabellängen-Codierer 406 zugeführt, wo eine Variabellängen-Codierung wie eine Huffman-Codierung oder eine lauflängenbeschränkte Codierung angewandt wird. Der Variabellängen-Codierer 406 fügt auch den Bewegungsvektor MV, das Vorhersagemodussignal PM und das Teilbildmodus- Änderungssignal FMC mit den quantisierten DCT-Koefflzienten zusammen. Das Ausgangssignal von der Variabellängen-Codierschaltung 406 wird dem Codiererpuffer 407 zugeführt, der das Codierer-Ausgangssignal VC 1 mit einer gewöhnlich konstanten Bitrate liefert. Es sei erwähnt, daß, obwohl in Fig. 6 weggelassen, ein Signal zur Vermeidung eines Überlaufens oder Unterlaufens des Codiererpuffers 407 von dem Codiererpuffer 407 zu dem Quantisierer 405 rückgekoppelt wird.
Der Quantisierer 405 liefert die quantisierten DCT-Koefflzienten auch den Teilbildspeichern 411 bis 414 mit einer Bewegungskompensation über den Dequantisierer 408, die inverse DCT-Schaltung 409, den Addierer 410 und die Auswahlschaltung 417. Der Dequantisierer macht die durch den Quantisierer 405 ausgeführte Quantisierung rückgängig und die inverse DCT-Schaltung 409 macht die durch die DCT-Schaltung 404 ausgeführte DCT-Verarbeitung rückgängig. Der Addierer 410 rekonstruiert einen Makroblock des momentanen Bildes durch Addition jedes Makroblockes der rekonstruierten Bewegungsvorhersagefehler von der inversen DCT-Schaltung 408 zu einem bewegungskompensierten Makroblock eines von einem oder mehreren früheren Bildern, die in den Teilbildspeichern 411 bis 414 gespeichert sind, durch die Vorhersageschaltung 415 abgeleiteten Referenzbildes. Nachdem das momentane Bild vollständig rekonstruiert wurde, kann es dann in einem der Teilbildspeicher 411 bis 414, der durch die Auswahlschaltung 417 ausgewählt ist, abgespeichert werden, um als Referenzbild zur Codierung späterer Bilder zu dienen.
Die Makroblöcke der Pixel von der Blockbildungsschaltung 401 werden auch der Bewegungserfassungsschaltung 402 zugeführt, die einen Bewegungsvektor für jeden Makroblock bestimmt und auch eine Absolutwertdifferenzensumme für jeden Makroblock erzeugt. Die Bewegungserfassungsschaltung 402 liefert die Absolutwertdifferenzensumme an die Vorhersagemodus-Bestimmungsschaltung 418, die den Bewegungsvorhersagemodus bestimmt, wie später beschrieben wird. Die Makroblöcke der Pixel gelangen auch von der Blockbildungsschaltung 401 über die Bewegungserfassungsschaltung 402 zu der Differenzerfassungsschaltung 403, wie später beschrieben wird.
Das Verfahren, durch welches der Vorhersagemodus jedes Makroblockes ausgewählt wird, wird nun unter Bezugnahme auf Fig. 7 beschrieben. Fig. 7 zeigt den Fall einer bidirektionalen Vorhersage-Codierung (B-Bild). Drei Vorhersagemodi sind verfügbar:
(1) Vorwärtsvorhersage von einem früheren Referenzbild;
(2) Lineare Vorhersage von früheren und späteren Bildern (jeder Bildpunkt in dem Makroblock des momentanen Bildes wird durch eine lineare Berechnung wie eine Berechnung eines Mittelwertes von einem Pixel in einem Referenz-Makroblock in einem früheren Bild und einem Pixel in einem Referenz-Makroblock in einem späteren Bild berechnet); und
(3) Rückwärtsvorhersage von einem späteren Referenzbild.
Wenn die Absolutwertdifferenzensumme des Vorhersagefehlers zwischen dem momentanen Bild und einem früheren Referenzbild, die durch die Bewegungserfassungsschaltung 402 bestimmt wird, durch X repräsentiert ist, und die Absolutwertdifferenzensumme des Vorhersagefehlers zwischen dem momentanen Bild und einem späteren Referenzbild durch Y repräsentiert ist, dann ist, wie in Fig. 7 gezeigt ist:
wenn Y > jX, entsprechend dem Bereich 601, die Bewegungsvorhersagemodus- Bestimmungsschaltung 418 wählt eine Vorwärtsvorhersage von einem früheren Teilbild oder Vollbild aus;
wenn kX ≤ Y ≤ jX, entsprechend dem Bereich 602, die Bewegungsvorhersagemodus- Bestimmungsschaltung 418 wählt eine lineare Vorhersage von früheren und späteren Teilbildern oder Vollbildern aus; und
wenn Y < kX, entsprechend dem Bereich 603, die Bewegungsvorhersagemodus- Bestimmungsschaltung 418 wählt die Rückwärtsvorhersage von einem späteren Teilbild oder Vollbild aus.
Die Bewegungsvorhersagemodus-Bestimmungsschaltung 418 liefert den Vorhersagemodus PM und den Bewegungsvektor MV an die Vorhersageschaltung 415 des mit einer Bewegungskompensation voreingestellten Teilbildspeichers und an die Leseadressen- Erzeugungsschaltung 1016. Die durch die Adreß-Erzeugungsschaltung 1016 in Übereinstimmung mit dem Vorhersagemodus PM und dem Bewegungsvektor MV erzeugten Leseadressen werden an die Teilbildspeicher 411 bis 414 geliefert. Die Adreß-Erzeugungsschaltung 1016 erzeugt Teilbildspeicheradressen, die von den Pixeladressen des momentanen Makroblockes um den durch den Bewegungsvektor MV bestimmten Wert verschoben sind. Makroblöcke von Pixeln werden aus den Teilbildspeichern gemäß dem durch die Leseadreß- Erzeugungsschaltung 1016 gelieferten Adressen ausgelesen und der Vorhersageschaltung 415 zugeführt, die eine Auswahl und Interpolation in Übereinstimmung mit dem Vorhersagemodus PM ausführt. So führen die Teilbildspeicher 411 bis 414 mit Bewegungskompensation und die Vorhersageschaltung 415 eine Bewegungskompensation unter Verwendung des Vorhersagemodus PM und des Bewegungsvektors MV aus.
Der Decoder 112 der Decodiervorrichtung 101 des ersten Ausführungsbeispiels wird nun im Detail unter Bezugnahme auf das in Fig. 8 gezeigte Blockdiagramm erläutert.
Das Decodereingangssignal VD3 zu dem Decoder 112 wird vorübergehend in dem Decoderpuffer 701 gespeichert. Der Variabellängen-Decoder 702 kehrt die Variabellängen-Codierung der von dem Decoderpuffer empfangenen DCT-Koeffizienten um und extrahiert den Bewegungsvektor MV, den Vorhersagemodus PM und das Teilbildmodus-Änderungssignal FMC. Der Dequantisierer 703 dequantisiert die quantisierten DCT-Koeffizienten und die inverse DCT-Schaltung 704 transformiert die DCT-Koeffizienten in Blöcke von Bewegungsvorhersagefehler. Der Dequantisierer 703 und die inverse DCT-Schaltung 704 sind so ausge bildet, daß sie Charakteristiken komplementär zu denjenigen des Quantisierers 405 bzw. der DCT-Schaltung 404 des in Fig. 4 gezeigten Codierers haben.
Durch Zusammenfügung einer quadratischen Anordnung von vier benachbarten Blöcken von der inversen DCT-Schaltung 704 gebildete Makroblöcke von Bewegungsvorhersagefehlern werden einem Eingang des Addierers 705 eingegeben, dessen anderem Eingang die von einem oder mehreren Referenzbildern durch die Vorhersageschaltung 711 abgeleiteten bewegungskompensierten Makroblöcke eingegeben werden. Das Ausgangssignal des Addierers 705, ein rekonstruierter Makroblock des momentanen Bildes wird einem der Teilbildspeicher des Teilbildspeichersatzes mit Bewegungskompensation bestehend aus der Vorhersageschaltung 711 und den Teilbildspeichern 707 bis 710 zugeführt. Die in den Teilbildspeichern 707 bis 710 gespeicherten rekonstruierten Bilder dienen als Referenzbilder zur Decodierung späterer Bilder und werden auch von den Teilbildspeichern mit geeigneter Zeitsteuerung durch die Auswahlschaltung 706 ausgegeben, um ein Bild des Decoder-Ausgangssignals VO1 zu bilden.
Die Anzeige-Adreßerzeugungsschaltung 713 liefert den Teilbildspeichern 707 bis 710 eine Anzeigeadresse. Ein Vollbildpulssignal von einer Synchronisierungssignal-Erzeugungsschaltung 712, die in Abhängigkeit von einem externen Synchronisierungssignal Synchronisierungssignale erzeugt, wird der Anzeige-Adreßerzeugungsschaltung 713 zugeführt.
Das von dem Variabellängen-Decoder 702 extrahierte Teilbildmodus-Änderungssignal FMC und das Decoder-Ausgangssignal VO1 werden der Ratenkonversionsschaltung 113 eingegeben. Wenn das Signal FMC angibt, daß ein Teilbild von dem Codierer-Eingangssignal entfernt wurde, dupliziert die Ratenkonversionsschaltung das entsprechende Teilbild in dem Decoder-Ausgangssignal, um ein Ausgangssignal mit einer Teilbildrate von 60 Hz zu liefern. Das Signal von der Ratenkonversionsschaltung 113 gelangt zu der Teilbildreihenfolgen- Umordnungsschaltung 114, wo die Teilbildreihenfolge des Signals von der Ratenkonversionsschaltung zu derjenigen des Codierer-Eingangssignals zurückverwandelt wird, und liefert das resultierende Signal als das Codiervorrichtungs-Ausgangssignal VO, das eine Teilbildrate von 60 Hz hat.
Das zweite Ausführungsbeispiel der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 9 erläutert, die ein Blockdiagramm der Codiervorrichtung 100 und der Decodiervorrichtung 101 zeigt. In Fig. 9 sind Elemente entsprechend denjenigen in Fig. 3 durch die gleichen Bezugszeichen bezeichnet.
Die Codiervorrichtung 100 wird zuerst beschrieben. Das Codierer-Eingangssignal VI, ein Videosignal mit einer Teilbildrate von 60 Hz wird der 2-3-Pulldown-Erfassungsschaltung 102 eingegeben, wo ein Teilbildmodus-Änderungssignal FMC jedesmal dann erzeugt wird, wenn ein doppeltes Teilbild erfaßt wird. In Abhängigkeit von dem Teilbildmodus-Änderungssignal beseitigt die Ratenkonversionsschaltung 103 jedes doppelte Bild von dem Codierer-Eingangssignal VI und sendet das resultierende Videosignal an die Teilbildreihenfolgen- Umordnungsschaltung 104.
Die Teilbildreihenfolgen-Umordnungsschaltung 104 ändert die Reihenfolge der Teilbilder nach der Ratenkonversion so wie es der Codierer 105 erfordert. Der Codierer 105 komprimiert und codiert das Bildsignal nach der Teilbildreihenfolgen-Umordnung und liefert das resultierende codierte Signal der ECC-Schaltung 106, die Fehlerkorrekturevdes hinzufügt. Die Modulationsschaltung 107 moduliert das Signal von der ECC-Schaltung 106 zur Aufzeichnung auf das Aufzeichnungsmedium 108. Zusätzlich werden bei dem zweiten Ausführungsbeispiel Steuersignale wie DSO oder DFN, die unten beschrieben werden, die das Verfahren angeben, durch welches das Vollbild angezeigt wird, in dem auf dem Aufzeichnungsmedium 108 aufgezeichneten Signal eingefügt.
Die Decodiervorrichtung 101 wird nun beschrieben. Das auf das Aufzeichnungsmedium 109 aufgezeichnete Signal, das von dem Aufzeichnungsmedium 108 abgeleitet ist, wird wiedergegeben, durch die Demodulationsschaltung 110 demoduliert und der ECC-Decodierschaltung 111 zugeführt, wo eine Fehlererfassung und -korrektur angewandt wird. Der Decodierer 112 decodiert das Signal von der ECC-Schaltung in ein Videosignal mit einer Vollbildrate von 24 Hz.
Die Ratenkonversionsschaltung 113 erzeugt Adreßinformation für den Decoder 112, um die Bildreihenfolge des durch den Decoder 112 erzeugten Videobildes in diejenige des Codierer- Eingangssignals VI zurückzuverwandeln und das umgeordnete Signal in ein Videosignal mit einer Teilbildrate von 60 Hz umzuwandeln. Der Decoder liefen das resultierende Signal als das Decodiervorrichtungs-Ausgangssignal VO mit einer Teilbildrate von 60 Hz.
Die Funktionsweise und die Konstruktion der 2-3-Pulldown-Erfassungsschaltung 102 des vorliegenden Ausführungsbeispiels sind ähnlich derjenigen des ersten Ausführungsbeispiels, das oben erläutert wurde, und wird daher hier nicht erneut beschrieben.
Während die Funktionsweise der Ratenkonversionsschaltung 103 ebenfalls ähnlich wie die der anhand von Fig. 5 beschriebenen ist, werden die durch die Ratenkonversionsschaltung 103 in dem zweiten Ausführungsbeispiel erzeugten Signale unter Bezugnahme auf Fig. 10 erläutert.
Die Ratenkonversionsschaltung 103 des zweiten Ausführungsbeispiels empfängt das Teilbildmodus-Änderungssignal FMC, das oben beschrieben wurde, von der 2-3-Pulldown- Erfassungsschaltung 102. Wenn die Ratenkonversionsschaltung 103 erfaßt, daß das FMC- Signal in seinem 1-Zustand ist, liefert sie nicht das entsprechende doppelte Teilbild von dem Codierer-Eingangssignal an die Teilbildreihenfolgen-Umordnungsschaltung 104. Wenn andererseits die Ratenkonversionsschaltung erfaßt, daß das FMC-Signal in seinem 0-Zustand ist, liefert es Teilbilder des Codierer-Eingangssignals ungeändert an die Teilbildreihenfolgen- Umordnungsschaltung 104.
Zusätzlich erzeugt die Ratenkonversionsschaltung 103 des zweiten Ausführungsbeispiels ein oberes-Teilbild-zuerst-Kennzeichen DSO, das die Reihenfolge angibt, in der die Teilbilder des Vollbildes anzuzeigen sind. Das DSO-Kennzeichen ist ein 1-Bit-Kennzeichen, das nur die Werte 0 oder 1 annehmen kann. In seinem 1-Zustand gibt das Kennzeichen DSO an, daß das erste Teilbild des Videosignals des Vollbildes, zu dem das Kennzeichen gehört, zuerst anzuzeigen ist und das zweite Teilbild des Videosignals als zweites anzuzeigen ist. Andererseits gibt das Kennzeichen DSO in seinem 0-Zustand an, daß das zweite Teilbild des Videosignals des Vollbildes, zu dem das Kennzeichen gehört, zuerst anzuzeigen ist und das erste Teilbild als zweites anzuzeigen ist. Normalerweise ist das zuerst angezeigte Teilbild ein ungerades Teilbild.
Die Ratenkonversionsschaltung 103 erzeugt auch ein Anzahl der-angezeigten-Teilbilder- Code-Kennzeichen DFN, das angibt, ob das Vollbild, zu dem das Kennzeichen gehört, als zwei Teilbilder oder als drei Teilbilder anzuzeigen ist. Wiederum ist das DFN-Kennzeichen ein 1-Bit-Kennzeichen, das nur die Werte 0 oder I annehmen kann. In seinem I-Zustand gibt das Kennzeichen DFN an, daß das Vollbild, zu dem das Kennzeichen gehört, als drei Teilbilder anzuzeigen ist. Andererseits gibt das Kennzeichen DFN in seinem 0-Zustand an, daß das Vollbild, zu dem das Kennzeichen gehört, als zwei Teilbilder anzuzeigen ist.
Aus Fig. 10 geht hervor, daß die 2-3-Pulldown-Erfassungsschaltung 102 (Fig. 9) das Teilbildmodus-Änderungssignal erzeugt, wenn es die doppelten Teilbilder 4 und 9 erfaßt. Das Teilbild 0 ist ein oberes Teilbild, so daß in dem Ausgangsteilbild (a), entsprechend dem Filmquellenteilbild A, das oberes-Teilbild-zuerst-Kennzeichen DSO in seinem 1-Zustand ist und angibt, daß das erste Teilbild des Vollbildes zuerst anzuzeigen ist. Außerdem ist das Ausgangsvollbild (a) nur von zwei Teilbildern des Codierer-Eingangssignals VI abgeleitet, so daß das Anzahl von-anzuzeigenden-Teilbildern-Code-Kennzeichen DFN in seinen 0-Zustand gesetzt ist.
Das erste Teilbild (Teilbild 2) des Ausgangsvollbildes (b) entsprechend dem Filmquellen- Vollbild B ist ein oberes Teilbild, so daß das oberes-Teilbild-zuerst-Kennzeichen DSO in seinen 1-Zustand gesetzt ist und angibt, daß das erste Teilbild (Teilbild 2) des Vollbildes vor dem zweiten Teilbild (Teilbild 3) anzuzeigen ist. Das Ausgangsvollbild (b) ist von drei Teilbildern (Teilbildern 2, 3 und 4) des Codierer-Eingangssignals VI abgeleitet, so daß das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen DFN in seinen 1-Zustand gesetzt ist und angibt, daß das Ausgangsvollbild (b) als drei Teilbilder angezeigt werden muß.
Das erste Teilbild (Teilbild 5) des Ausgangsvollbildes (c) entsprechend dem Filmquellen- Vollbild C ist ein unteres Teilbild, so daß das oberes-Teilbild-zuerst-Kennzeichen DSO in seinen 0-Zustand gesetzt ist und angibt, daß das zweite Teilbild (Teilbild 6, ein oberes Teilbild) des Ausgangsvollbildes (c) nach dem ersten Teilbild (Teilbild S) anzuzeigen ist. Das Ausgangsvollbild (c) ist nur von zwei Teilbildern des Codierer-Eingangssignals VI abgeleitet, so daß das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen DFN in seinen 0-Zustand gesetzt ist und angibt, daß das Ausgangsvollbild (c) als zwei Teilbilder anzuzeigen ist.
Schließlich ist das erste Teilbild (Teilbild 7) des Ausgangsvollbildes (d) entsprechend dem Filmquellen-Vollbild D ein unteres Teilbild, so daß das oberes-Teilbild-zuerst-Kennzeichen DSO in seinen 0-Zustand gesetzt ist und angibt, daß das zweite Teilbild (Teilbild 8, ein oberes Teilbild) des Ausgangsvollbildes (d) nach dem ersten Teilbild (Teilbild 7) anzuzeigen ist. Das Ausgangsvollbild (d) wird von drei Teilbildern (Teilbilder 5, 6 und 7) des Codierer-Eingangssignals VI abgeleitet, so daß das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen DEN in seinen 1-Zustand gesetzt ist und angibt, daß das Ausgangsteilbild (d) als drei Teilbilder angezeigt werden muß.
Die Ratenkonversionsschaltung 103 liefert die Kennzeichen DSO und DFN an den Codierer 105 und die Teilbildreihenfolgen-Umordnungsschaltung 104.
Die Konstruktion der Teilbildreihenfolgen-Umordnungsschaltung 104 ist in Fig. 11 erläutert. Die Teilbildreihenfolgen-Umordnungsschaltung 104 besteht aus einem Satz von mehreren Teilbildspeichern 161 und der Adreßsteuerung 162.
Das Bildsignal von der Ratenkonversionsschaltung 103 wird der Teilbildreihenfolgen- Umordnungsschaltung 104 eingegeben und zuerst in den Teilbildspeichersatz 161 an einer durch die Adreßsteuerung 162 angegebenen Adresse eingespeichert. Dann wird das Bildsignal an der durch die Adreßsteuerung 162 angegebenen Adresse aus dem Teilbildspeichersatz 161 ausgelesen und dem Codierer 105 zugeführt.
Die Adreßsteuerung 162 erzeugt Adressen in Abhängigkeit von dem Bildcodiertypsignal PCT, der Makroblockadresse ABL und dem oberes-Teilbild-zuerst-Kennzeichen DSO. Das Bildcodiertypsignal PCT wird durch den Bildcodiertypgenerator 420 in dem Codierer 105 erzeugt. Die Makroblockadresse ABL wird durch die Blockbildungsschaltung 401, ebenfalls im Codierer 105 erzeugt. Das oberes-Teilbild-zuerst-Kennzeichen DSO wird durch den Ratenkonverter 103 erzeugt.
Der Teilbildspeichersatz 161 speichert verschiedene Teilbilder. Die Adreßsteuerung 162 bezieht sich auf die Signale PCT, ABL und DSO, erzeugt eine Adresse, wo ein von dem Ratenkonverter 103 empfangenes Bildsignal in den Teilbildspeichersatz 161 geschrieben wird und liefert die Adresse an den Speichersatz 161. Das von der Teilbildreihenfolgen- Umordnungsschaltung 104 empfangene Bildsignal wird dann in Übereinstimmung mit der Adresse in den Speichersatz 161 geschrieben.
Die Adreßsteuerung 162 nimmt auch Bezug auf die Signale PCT, ABL und DSO, erzeugt eine Adresse in dem Teilbildspeichersatz 161, wo der Makroblock des momentanen, dem Codierer 105 zuzuführenden Bildsignal aufgezeichnet ist und liefert die Adresse an den Speichersatz 161. Der Makroblock des in Übereinstimmung mit der Adresse aus dem Teilbildspeichersatz 161 ausgelesenen momentanen Bildsignals wird dem Codierer 105 zugeführt. Durch Änderung der Reihenfolge der Ausleseadressen relativ zu den Schreibeadressen können die von der Ratenkonversionsschaltung 103 empfangenen Teilbilder umgeordnet werden, um die Teilbildreihenfolge zu liefern, die der Codierer 105 benötigt. Ferner kann durch Lesen abwechselnder Zeilen von aufeinanderfolgenden Teilbildern die Teilbildreihenfolgen-Umordnungsschaltung zwei Zeilensprung-Teilbilder in ein einziges zeilensprungloses Vollbild zur Vollbildmodus-Codierung umwandeln.
Fig. 12 zeigt ein Blockdiagramm des Codierers 105 des zweiten Ausführungsbeispiels, bei dem Komponenten entsprechend denjenigen des oben unter Bezugnahme auf Fig. 6 erläuterten Codierers durch die gleichen Bezugszeichen bezeichnet sind.
In dem Codierer 105 erzeugt die Blockbildungsschaltung 401 die Adresse ABL jedes Makroblockes von vorzugsweise 16 · 16 Pixeln in dem Vollbild und liefert die Adresse der Teilbildreihenfolgen-Umordnungsschaltung 104. Die Teilbildreihenfolgen-Umordnungsschaltung 104 liest aus dem Teilbildspeichersatz 161 den durch jede Makroblockadresse ABL bezeichneten Makroblock von Pixeln aus und liefert den Makroblock von Pixeln als Eingangssignal VI4 an den Codierer 105. Das Signal VI4 gelangt über die Blockbildungsschaltung 401 und die Bewegungserfassungsschaltung 402 zu einem Eingang des Differenzdetektors 403.
Der Differenzdetektor 403 empfängt auch einen bewegungskompensierten Makroblock von Pixeln entsprechend jedem Makroblock von Pixeln in dem Eingangssignal VI4. Die bewegungskompensierten Makroblöcke von Pixeln werden durch den Teilbildspeichersatz mit Bewegungskompensation geliefert, der, wie oben unter Bezugnahme auf Fig. 6 beschrieben wurde, durch die Teilbildspeicher 411 bis 414 und die Vorhersageschaltung 415 gebildet wird. Der Differenzendetektor 403 bestimmt die Pixel-für-Pixel-Differenzen zwischen jedem Makroblock von Pixeln in dem Eingangssignal VI4 und dem entsprechenden bewegungskompensierten Makroblock von Pixeln, der von der Vorhersageschaltung 415 erhalten wird.
Die Makroblöcke der Bewegungsvorhersagefehler von dem Differenzdetektor 403 werden der DCT-Schaltung 404 zugeführt, die Blöcke von Bewegungsvorhersagefehlern orthogonal transformiert, die erhalten werden durch Aufteilung jedes Makroblockes in vier. Die DCT- Schaltung 404 führt vorzugsweise eine diskrete Cosinus-Transformation (DCT) für jeden Block aus. Die durch die DCT-Schaltung 404 gelieferten DCT-Koeffizienten werden dem Quantisierer 405 zugeführt, wo sie unter Verwendung einer adaptiv zugewiesenen Bitanzahl quantisiert werden. Die quantisierten DCT-Koeffizienten werden dann dem Variabellängen- Codierer zugeführt, wo eine Variabellängen-Codierung wie eine Huffman-Codierung oder eine lauflängenbeschränkte Codierung ausgeführt wird. Das Ausgangssignal des Variabellängen-Codierers 406 wird dem Codiererpuffer 407 eingegeben, der das komprimierte Ausgangssignal VC 1 gewöhnlich mit einer konstanten Bitrate liefert. Die Puffer-Überwachungsschaltung 1017, die unten beschrieben wird, vermeidet einen Überlauf oder Unterlauf des Codiererpuffers 407 durch Rückkopplung des Signals OVF an den Quantisierer 405, um die durch den Quantisierer 405 erzeugte Bitanzahl zu steuern.
Der Quantisierer 405 liefert auch die quantisierten DCT-Koeffizienten über den Dequantisierer 408, die inverse DCT-Schaltung 409, den Addierer 410 und die Auswahlschaltung 417 an die Teilbildspeicher 411 bis 414 mit Bewegungskompensation. Der Dequantisierer kehrt die durch den Quantisierer 405 ausgeführte Quantisierung um und die inverse DCT-Schaltung 409 kehrt die durch die DCT-Schaltung 404 ausgeführte DCT- Verarbeitung um. Der Addierer 410 rekonstruiert einen Makroblock des momentanen Bildes durch Addition jedes Makroblockes der rekonstruierten Bewegungsvorhersagefehler von der inversen DCT-Schaltung 408 zu einem bewegungskompensierten Makroblock eines Referenzbildes, das durch die Vorhersageschaltung 415 von einem oder mehreren früheren Bildern abgeleitet ist, die in den Teilbildspeichern 411 bis 415 gespeichert sind. Nachdem das momentane Bild vollständig rekonstruiert wurde, kann es dann in einem der Teilbildspeicher 411 bis 414, der durch die Auswahlschaltung 417 ausgewählt ist, gespeichert werden, um als Referenzbilder zur Codierung späterer Bilder zu dienen.
Die Makroblöcke des Eingangssignals VI4 werden auch der Bewegungserfassungsschaltung 402 zugeführt, die einen Bewegungsvektor für jeden Makroblock bestimmt und auch eine Absolutwertdifferenzensumme für jeden Makroblock erzeugt. Die Bewegungserfassungsschaltung 402 liefert eine Absolutwertdifferenzensumme an die Bewegungserfassungsmodus-Bestimmungsschaltung 418.
Die drei verfügbaren Bewegungsmodi werden wie oben unter Bezugnahme auf Fig. 6 erläutert ausgewählt.
Bei dem zweiten Ausführungsbeispiel liefert die Bewegungsvorhersagemodus-Bestimmungsschaltung 418 den Vorhersagemodus PM und den Bewegungsvektor MV an die Vorhersageschaltung 415 eines Teilbildspeichersatzes mit Bewegungskompensation und an die Leseadressen-Erzeugungsschaltung 1016. Die durch die Adreß-Erzeugungsschaltung 1016 in Übereinstimmung mit dem Vorhersagemodus PM und dem Bewegungsvektor MV erzeugte Leseadresse wird den Teilbildspeichern 411 bis 414 zugeführt. Die Adreß-Erzeugungsschaltung 1016 erzeugt Teilbildspeicheradressen, die von den Pixeladressen des momentanen Makroblockes um den durch den Bewegungsvektor MV spezifizierten Wert verschoben sind. Makroblöcke von Pixeln werden aus den Teilbildspeichern gemäß der durch die Leseadreß- Erzeugungsschaltung 1016 gelieferten Adressen ausgelesen und der Vorhersageschaltung 415 zugeführt, die eine Auswahl und Interpolation in Übereinstimmung mit dem Vorhersagemodus PM ausführt. So führen die Teilbildspeicher 411 bis 414 mit Bewegungskompensation und die Vorhersageschaltung 415 eine Bewegungskompensation unter Verwendung des Vorhersagemodus PM und des Bewegungsvektors MV aus.
In dem in Fig. 12 gezeigen zweiten Ausführungsbeispiel des Codierers 105 bestimmt die Bildcodiertyp-Erzeugungsschaltung 420, ob jedes Vollbild unter Verwendung von Intra- Vollbild-Codierung (I-Bild), Vorhersage-Codierung (P-Bild) oder bidirektionale Vorhersage- Codierung (B-Bild) codiert werden soll. Das durch die Bildcodiertyp-Erzeugungsschaltung 420 erzeugte Bildcodiertypsignal PCT gibt den Bildcodiertyp für jedes Vollbild an. Die Anzahl von Bildern zwischen aufeinanderfolgenden I-Bildern, zwischen aufeinanderfolgenden P-Bildern und zwischen einem I-Bild und dem ersten folgenden P-Bild kann zu geeigneten Werten gewählt werden. Beispielsweise kann ein I-Bild alle 15 Vollbilder und ein P-Bild alle 3 Vollbilder vorgesehen werden. Die beiden Vollbilder zwischen aufeinanderfolgenden P- Bildern oder zwischen einem I-Bild und dem ersten folgenden P-Bild sind B-Bilder. Alternativ kann die Anzahl von Bildern zwischen aufeinanderfolgenden I-Bildern, zwischen aufeinanderfolgenden P-Bildern und zwischen einem I-Bild und dem ersten folgenden P-Bild signalabhängig sein.
Die Bildcodiertyp-Erzeugungsschaltung 420 liefert den Bildcodiertyp an die Bewegungsvorhersagemodus-Bestimmungsschaltung 418, die Blockbildungsschaltung 401, den Variabellängen-Codierer 406 und die vorübergehende-Referenz-Erzeugungsschaltung 421. Die vorübergehende-Referenz-Erzeugungsschaltung erzeugt das vorübergehende Referenzsignal zur Lieferung an den Variabellängen-Codierer.
Das vorübergehende Referenzsignal ist ein dem Eingangsbild zugehöriges Signal und gibt die Reihenfolge an, in der die Bilder einer Gruppe von Bildern (GOP) anzuzeigen ist, wie im Detail später erläutert wird. Die vorübergehende Referenz wird von der vorübergehenden- Referenz-Erzeugungsschaltung 421 dem Variabellängen-Codierer 406 zugeführt.
Der Variabellängen-Codierer 406 des zweiten Ausführungsbeispiels wird nun beschrieben. Der Variabellängen-Codierer 406 fügt einen Kopfabschnitt an das codierte Videosignal für jedes Bild an, um ein Signal zur Aufzeichnung auf das Aufzeichnungsmedium 108 vorzubereiten. Wenn das auf dem Aufzeichnungsmedium 108 aufgezeichnete Signal eine Vollbildrate von 24 Hz hat und von einer Bewegtbild-Filmquelle über ein Videosignal mit einer 60- Hz-Teilbildrate, die durch 2-3-Pulldown erhalten ist, wie oben beschrieben abgeleitet ist, kann das Signal auf das Aufzeichnungsmedium 108 unter Verwendung einer der beiden folgenden Aufzeichnungsmethoden aufgezeichnet werden. (Ausführungsbeispiele der vorliegenden Erfindung verwenden das erste Verfahren, obwohl das zweite Verfahren aus Gründen der Vollständigkeit ebenfalls beschrieben wird).
Bei dem ersten Verfahren wird eines oder mehrere Steuersignale als Teil des auf das Aufzeichnungsmedium aufzuzeichnende Signal aufgezeichnet, um anzugeben, welches Teilbild welches Vollbildes wiederholt werden soll, wenn die Aufzeichnung wiedergegeben wird, um ein Videosignal mit einer Teilbildrate von 60 Hz auszugeben. Bei dem zweiten Verfahren wird kein solches Steuersignal aufgezeichnet und wenn die Aufzeichnung wiedergegeben wird, führt der Decoder einen automatischen 2-3-Pulldown-Prozeß aus, um ein Ausgangsvideosignal mit einer Teilbildrate von 60 Hz zu liefern.
Zwei Variationen des ersten Aufzeichnungsverfahrens, bei dem ein Kennzeichen oder ein Steuersignal angibt, welches Teilbild wiederholt werden soll, werden zunächst beschrieben.

Erstes Aufzeichnungsverfahren - Variation 1

Die 2-3-Pulldown-Erfassungsschaltung 102 setzt den Zustand des Teilbildmodus-Änderungssignals FMC jedesmal dann auf 1, wenn sie ein doppeltes Teilbild in dem Eingangsvideosignal erfaßt. Entsprechend wird bei der ersten Variation des ersten Aufzeichnungsverfahrens das FMC-Signal als das Steuersignal verwendet, um diejenigen Vollbilder in der Aufzeichnung anzugeben, von denen drei Teilbilder erzeugt werden sollen, wenn die Aufzeichnung wiedergegeben wird. Bei der ersten Variation des ersten Aufzeichnungsverfahrens wird das FMC-Signal dem Bild-Kopfabschnitt derjenigen Vollbilder hinzugefügt und zusammen mit diesen aufgezeichnet, von denen drei Teilbilder erzeugt werden sollen. Das FMC-Signal könnte in der Bildcodiererweiterung des Bild-Kopfabschnittes aufgezeichnet werden (diese Begriffe werden unten eingehender erläutert).
Bevor die zweite Variation des ersten Aufzeichnungsverfahrens und das zweite Aufzeichnungsverfahren beschrieben werden, wird eine Beschreibung eines Teils der Kopfabschnitts-Syntax und der Pufferanordnungen, wie sie in dem MPEG-2-Standard definiert sind, für die Codiervorrichtung und die Decodiervorrichtung beschrieben.
Die Syntax einer MPEG-2-Videosequenz ist in Tabelle 1 gezeigt (s. Tabellen 1 bis 8 am Ende der Beschreibung).
Die mathematischen Operatoren und die Syntax der Tabelle 1 sind ähnlich derjenigen, die bei der Programmsprache C verwendet werden. Die in Tabelle 1 verwendeten Begriffe werden in dem Arbeitsentwurf der ISO/hEC-Empfehlung H.26x für Generic Coding of Moving Pictures and Associated Audio beschrieben, die hier als Referenz mitumfaßt sind. Tabelle 2 zeigt die Syntax des MPEG-2-Sequenz-Kopfabschnitts, auf den in Tabelle 1 Bezug genommen wird und Tabelle 3 zeigt die Syntax der MPEG-2-Sequenzerweiterung, auf die in Tabelle 1 Bezug genommen wird.
Das Vollbildraten-Feld des in Tabelle 2 gezeigten Sequenz-Kopfabschnitts ist 4 Bit lang und definiert die Vollbildrate des Videosignals in der Videosequenz. Die möglichen Zustände des Vollbildraten-Feldes (frame rate field) sind in Tabelle 4 gezeigt.
In der in Tabelle 3 gezeigten Sequenzerweiterung enthalten ist das Nicht-Zeilensprung- Sequenz-Kennzeichen (non interlaced sequence flag), dessen Zustand angibt, ob das Videosignal in der Videosequenz mit Zeilensprüngen versehen oder fortlaufend (d. h. ohne Zeilensprünge) ist. Das Nicht-Zeilensprung-Sequenz-Kennzeichen wird in seinen 1-Zustand gesetzt, wenn die Videosequenz nur fortlaufende Bilder enthält und andernfalls wird das Nicht- Zeilensprung-Sequenz-Kennzeichen in seinen 0-Zustand gesetzt. Wenn die Nicht- Zeilensprung-Sequenz in ihrem 0-Zustand ist, repräsentiert die Vollbildrate (frame rate) die Anzahl von Vollbildern pro Sekunde der gewünschten Anzeigesequenz. Wenn die Nicht- Zeilensprung-Sequenz in ihrem 1-Zustand ist, gibt die Vollbildrate die Anzahl von Nicht- Zeilensprung-Vollbildern pro Sekunde und daher die Anzahl der fortlaufenden Bilder pro Sekunde an.
Der in Tabelle 2 gezeigte Sequenz-Kopfabschnitt und die in Tabelle 3 gezeigte Sequenzerweiterung enthalten auch das vbv-Puffergröße-Feld (vbvbuffer size fleld) bzw. das vbv- Puffergröße-Erweiterungsfeld (vbv_buffer_size extension field). Der Inhalt des vbv- Puffergröße-Feldes und des vbv-Puffergröße-Erweiterungsfeldes liefern zusammen Daten, von denen die Größe B des VBV-Puffers wie unten beschrieben berechnet werden kann. Der Videopufferverifizierer (VBV) ist ein hypothetischer Decoder, der konzeptuell mit dem Ausgang der Godiervorrichtung verbunden ist. Der VBV enthält einen hypothetischen Puffer mit einer durch die VBV-Puffergröße definierten Größe. Das Ausgangssignal von dem Codierer wird mit der verwendeten konstanten Bitrate dem VBV-Puffer zugeführt. Das Signal wird von dem VBV-Puffer gemäß den Regeln beseitigt, die später im Detail erläutert werden. Es ist eine Voraussetzung einer MPEG-Codiervorrichtung, daß der Bitstrom, den diese erzeugt, keinen Überlauf oder Unterlauf des VBV-Puffers hervorrufen soll. So definiert die VBV-Puffergröße B die notwendige minimale Puffergröße, um das durch die Codiervorrichtung erzeugte Ausgangssignal zu codieren. Mehr Information bezüglich des VB V ist in Anlage C des Arbeitsentwurfs der ISO/IEC-Empfehlung H.26x beschrieben.
Die zehn niedrigstwertigen Bits der vbv-Puffergröße sind in dem vbv-Puffergröße-Feld des in Tabelle 2 gezeigten Sequenz-Kopfabschnitts enthalten. Die fünf höchstwertigen Bits der vbv- Puffergröße sind in dem vbv-Puffergröße-Erweiterungsteilbild in der in Tabelle 3 gezeigten Sequenzerweiterung angeordnet.
Die fünf Bits von dem vbv-Puffergröße-Erweiterungsteilbild werden mit den zehn Bits von dem vbv-Puffergröße-Teilbild zusammengefügt, um eine ganze Zahl mit 15 Bit zu erzeugen, die vbv-Puffergröße (vbv_buffer_size) genannt wird. Die Größe B des vbv-Puffers wird dann aus der vbv-Puffergröße wie folgt berechnet:
B = 16 · 1.024 · vbv-Puffergröße
In der oben in Tabelle 1 definierten Videosequenz gehen ein Bild-Kopfabschnitt und eine Bild-Codiererweiterung mit jeweils mehreren Teilbildern dem Videosignal jedes Bildes voraus. Die Syntax des Bild-Kopfabschnitts und der Bild-Codiererweiterung ist in den Tabellen 5 bzw. 6 gezeigt.
Eine Anzahl von Teilbildern in dem in Tabelle 5 gezeigten Bild-Kopfabschnitt wird im folgenden erläutert.
Das Zeitreferenz-Feld (temporal_reference_field) ist ein 10-Bit-Feld, dessen Inhalt die Anzeigereihenfolge des Bildes angibt, zu welchem der Bild-Kopfabschnitt gehört (die Reihenfolge der Bilder in der Videosequenz ist nicht die gleiche wie die Reihenfolge, in der die Bilder angezeigt werden). Ein Bildzähler wird für jedes eingegebene Bild um 1 inkrementiert, um die Zeitreferenz zu liefern. Der Zeitreferenzzähler wird für das erste Bild jeder Gruppe von Bildern oder wenn er 1024 erreicht auf 0 zurückgesetzt. Wenn ein Vollbild als zwei Teilbilder codiert ist, ist die Zeitreferenz die gleiche für beide Teilbilder.
Der Bildcodiertyp-Code (picture_coding_type code) ist ein 3-Bit-Feld, dessen Inhalt identifiziert, wie das Bild, zu dem der Bild-Kopfabschnitt gehört, codiert wurde, d. h. ob das Bild unter Verwendung einer Inter-Bild-Codierung (I-Bild), einer Vorhersage-Codierung (P- Bild) oder einer bidirektionalen Vorhersage-Codierung (B-Bild) codiert wurde oder ob nur die DC-Komponenten resultierend von einer Intra-Bild-Codierung codiert wurden (D-Bild). Die möglichen Zustände des Bildcodiertyp-Felds sind in Tabelle 7 gezeigt. Kein D-Bild kann in einer Videosequenz zusammen mit einem Bild irgendeines anderen Typs sein.
Das vbv-Verzögerungs-Feld (vbv_delay_field) ist ein 16-Bit-Feld, dessen Inhalt verwendet wird, wenn der Codierer ein Ausgangssignal mit einer konstanten Bitrate erzeugt. Die vbv- Verzögerung definiert eine anfängliche Belegung des Decoderpuffers beim Beginn des Decodierens, um einen Unterlauf oder Überlauf des Decoderpuffers zu vermeiden. Die vbv- Verzögerung ist als die Zeit definiert, die benötigt wird, um den vbv-Puffer mit der Ziel- Bitrate R von einem ursprünglich leeren Zustand zu der gewünschten Anfangsbelegung zu füllen, bevor das Videosignal des momentanen Bildes von dem Puffer entfernt wird. Die vbv- Verzögerung ist die Anzahl von Zyklen des 90-kHz-Systemtaktes, welche der VBV nach Empfang des letzten Bytes des Bildstartcodes in dem Bild-Kopfabschnitt warten muß.
Die vbv-Verzögerung kann aus dem Zustand des VBV-Puffers wie folgt berechnet werden:
vbv-Verzögerungn = 90.000 · Bn*/R
In der obigen Gleichung ist:
n > 0,
Bn* die VBV-Pufferbelegung unmittelbar vor der Entfernung des Videosignals des Bildes n von dem Puffer, aber nach Entfernung jeglicher GOP-Schicht und Sequenz- Kopfabschnitts vor dem Bild n, und
R die durch die Bitrate (bit rate) in dem Sequenz-Kopfabschnitt angegebene Bitrate.
Eine Anzahl von Feldern der in Tabelle 6 gezeigten Bild-Codiererweiterung wird nun beschrieben.
Das Bildstrukturfeld (picture_structure field) ist ein 2-Bit-Feld, dessen Inhalt angibt, ob das Bild ein Vollbild oder andernfalls, ob das Bild das obere Teilbild oder das untere Teilbild eines Vollbildes bestehend aus zwei Teilbildern ist. Die möglichen Zustände des Bildstruktur- Teilbildes sind in Tabelle 8 gezeigt.
Die Signifikanz des Zustandes des oberes-Teilbild-zuerst-Kennzeichens (top_field_first flag) hängt von der durch das Bildstrukturfeld angegebenen Bildstruktur ab. Wenn die Bildstruktur angibt, daß das Bild ein Vollbild ist, ist das oberes-Teilbild-zuerst-Kennzeichen in seinem 1- Zustand und gibt an, daß das obere Teilbild des Vollbildes zuerst anzuzeigen ist. Andererseits gibt das oberes-Teilbild-zuerst-Kennzeichen in seinem 0-Zustand an, daß das untere Teilbild des Vollbildes zuerst anzuzeigen ist. In einem Teilbildstrukturbild oder einem fortlaufenden Vollbildstrukturbild, in dem das Nicht-Zeilensprung-Sequenz-Kennzeichen (non interlaced sequence flag) in seinen 1-Zustand gesetzt ist, ist das oberes-Teilbild-zuerst- Kennzeichen immer in seinen 0-Zustand gesetzt.
Das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen (number_of_field_displayed_ code flag) gibt die Anzahl von Teilbildern an, in denen das Bild anzuzeigen ist. Wenn das Kennzeichen in seinen 1-Zustand gesetzt ist, ist das Bild als drei Teilbilder anzuzeigen. Wenn das Kennzeichen in seinen 0-Zustand gesetzt ist, ist das Bild als zwei Teilbilder anzuzeigen. Wenn das Bild ein fortlaufendes Bild ist, für das das Bildstrukturcode-Feld (picture structure code) 11 und das Kein-Zeilensprung-Sequenz-Kennzeichen in seinem 1-Zustand ist, muß das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen in seinen 0-Zustand gesetzt sein. Ein Vollbild bestehend aus Teilbildern wird immer in zwei Teilbildern angezeigt.
Die Steuerung des Codiererpuffers durch die Puffer-Überwachungsschaltung 1017 wird nun unter Bezugnahme auf die Fig. 13, 14 und 15 erläutert.
Zunächst steuert, wie in Fig. 15 dargestellt ist, die Puffer-Überwachungsschaltung 1017 des zweiten Ausführungsbeispiels die Bitzuweisung in dem Variabellängen-Codierer 406, um einen Überlauf oder Unterlauf des Decoderpuffers 804 (entsprechend dem Puffer 701 in dem in Fig. 16 gezeigten Decoder) zu verhindern, wenn das durch die Codiervorrichtung erzeugte Ausgangssignal decodiert wird. Die Puffer-Überwachungsschaltung arbeitet durch hypothetisches Verbinden des oben erwähnten hypothetischen Videopufferverifizierer(VBV)- Puffers 811 mit dem Ausgang der Codiervorrichtung. Das durch die Codiervorrichtung erzeugte Ausgangssignal wird dem hypothetischen VBV-Puffer 811 zugeführt. Das Videosignal jedes in dem hypothetischen VBV-Puffer gespeicherten Bildes wird aus dem VBV- Puffer in Übereinstimmung mit den im folgenden beschriebenen Regeln und in Abhängigkeit von dem Inhalt des vbv-Verzögerungsfeldes ausgelesen. Die Puffer-Überwachungsschaltung 1017 überwacht den Zustand des hypothetischen Puffers 811 und steuert die Bitzuweisung in dem Variabellängen-Codierer, um einen Überlauf oder Unterlauf des hypothetischen VBV- Puffers zu vermeiden.
Die Puffer-Überwachungsschaltung steuert den Variabellängen-Codierer-Videobitstrom so, daß das Ausgangssignal der Codiervorrichtung die folgenden Videopufferverifizierer- Anforderungen erfüllt:
(1) Der VBV und die Codiervorrichtung haben die gleiche Taktfrequenz und die gleiche Bildrate und arbeiten synchron.
(2) Der VBV hat einen VBV-Puffer der Größe B, wobei B wie oben erläutert aus der vbv-Puffergröße in dem Sequenz-Kopfabschnitt und der vbv-Puffergrößenerweiterung in der Sequenzkopfabschnitt-Erweiterung berechnet wird.
(3) Der VBV ist anfänglich leer und wird mit dem Ausgangssignal von der Codiervorrichtung für die durch die vbv-Verzögerung in dem Bild-Kopfabschnitt angegebene Zeit gefüllt.
(4) Alle der Videosignale für das Bild, das am längsten in dem VBV-Puffer war, werden sofort entfernt. Dann werden nach einer Zeit t, die aus der Bildrate in dem Sequenz- Kopfabschnitt, der Bildstruktur in der Bild-Codiererweiterung und dem Anzahl von-angezeigten-Teilbildern-Code in dem Bild-Kopfabschnitt des letzten decodierten Bildes berechnet ist, alle Videosignale des Bildes, die zu der Zeit am längsten in dem Puffer gespeichert sind, sofort beseitigt. Die Zeitperiode t ist wie folgt definiert:
t = Teilbildzählwert / (Teilbilder pro Bild x P), wobei
Teilbilder pro Bild (field_per_picture) = 2, wenn Bildstruktur (picture structure) = 11 ist, d. h. im Falle einer Vollbildstruktur, oder
Teilbild pro Bild = 1, wenn die Bildstruktur einen anderen Wert als 11 hat;
P = die aus der Bildrate berechnete Anzahl von Bildern pro Sekunde; und
Teilbildzählwert (field count) die Anzahl von angezeigten Teilbildern ist, die berechnet ist aus dem Anzahl von angezeigten-Teilbildern-Code-Kennzeichen in dem Bild-Kopfabschnitt des letzten angezeigten Bildes.
Der Sequenz-Kopfabschnitt und der GOP-Kopfabschnitt, die einem Bild unmittelbar vorausgehen, werden simultan mit dem Bild entfernt. Der VBV wird unmittelbar bevor Daten oder ein Signal entfernt werden, geprüft. Jedesmal wenn der VBV-Puffer überprüft wird, muß seine Belegung zwischen 0 und H Bit liegen, wobei B die VBV-Puffergröße ist, die in Bits von der vbv-Puffergröße und der vbv-Puffergröße-Erweiterung wie oben beschrieben berechnet wird.
Die zweite Variation des ersten Aufzeichnungsverfahrens und das zweite Aufzeichnungsverfahren werden nun erläutert.

Erstes Aufzeichnungsverfahren - zweite Variation

Die MPEG-2-Syntax macht keine offizielle Zuweisung eines Feldes in dem Bild-Kopfabschnitt zur Speicherung des von der ersten Variation des ersten Aufzeichnungsverfahrens benötigten FMC-Signals. So verwendet die zweite Variation des ersten Aufzeichnungsverfahrens Steuersignale und Kennzeichen, die der offiziellen MPEG-2-Syntax entsprechen, um anzugeben, welche Teilbilder von welchen Vollbildern des aufgezeichneten Signals dupliziert werden sollen, wenn die Aufzeichnung als ein Zwischenbild-Videosignal mit einer 60-Hz-Teilbildrate wiedergegeben werden soll. In der MPEG-2-Syntax sind das Nicht- Zeilensprung-Sequenz-Kennzeichen (non interlaced sequence flag), das angibt, ob alle Bilder in der Videosequenz Nicht-Zeilensprung-Bilder sind oder nicht und das Vollbildraten- (frame rate)-Feld, dessen Inhalt die Bildrate angibt, Felder in dem Sequenz-Kopfabschnitt, mit der jede Videosequenz beginnt. Bei der zweiten Variation des ersten Aufzeichnungsverfahrens setzt der Variabellangen-Codierer 406 die Vollbildrate auf 24 Hz oder 23,976 Hz und setzt die Nicht-Zeilensprung-Sequenz auf 0.
Die zweite Variation des ersten Aufzeichnungsverfahrens verwendet die Kennzeichen DSO (oberes-Teilbild-zuerst; top_field_first) und DFN (Anzahl der-angezeigten-Teilbilder-Code; number_of_field_displayed_code), die durch die Ratenkonversionsschaltung 103 als Kennzeichen geliefert werden, um anzugeben, welches Teilbild in dem Decodiervorrichtungs- Ausgangssignal VO wiederholt werden soll. Die Ratenkonversionsschaltung 103 liefert die Kennzeichen DSO und DFV zu dem Variabelraten-Codierer 406, wo sie in die durch den MPEG-2-Standard zugewiesenen Teilbilder in jedem Bild-Kopfabschnitt in der Videosequenz eingefügt werden. In dem Bild-Kopfabschnitt gibt das Kennzeichen DSO in seinem 1-Zustand an, daß das erste Teilbild des Bildes zuerst anzuzeigen ist, während das Kennzeichen DSO in seinem 0-Zustand angibt, daß das zweite Teilbild des Bildes zuerst anzuzeigen ist. Weiterhin gibt das Kennzeichen DFN in seinem 0-Zustand an, daß das anzuzeigende Bild als zwei Teilbilder anzuzeigen ist, während das Kennzeichen DFN in seinem 0-Zustand angibt, daß das anzuzeigende Bild als drei Teilbilder anzuzeigen ist.

Zweites Aufzeichnungsverfahren

Das zweite Aufzeichnungsverfahren, das ein Signal liefert, das die Decodiervorrichtung durch automatische Ausführung eines 2-3-Pulldowns decodiert, wird nun beschrieben.
Das zweite Aufzeichnungsverfahren setzt das Nicht-Zeilensprung-Sequenz-Kennzeichen (non_interlaced_sequence_flag) in seinen 1-Zustand und die Vollbildrate (frame rate) auf 24 Hz oder 23,976 Hz. Aufgrund des Zustandes des Nicht-Zeilensprung-Sequenz-Kennzeichens wird das oberes-Teilbild-zuerst-Kennzeichen (top_field_first_flag) immer zu 0 gesetzt. Zusätzlich wird das Anzahl der-angezeigten-Teilbilder-Code-Kennzeichen (number of field displayed code flag) zu 0 gesetzt. Keine Signale sind in dem Codierer- Ausgangssignal enthalten, um anzugeben, welche Teilbilder in dem Decoder zu duplizieren sind. Wenn die Ratenkonversionsschaltung in dem Decoder diese Kombination des Nicht- Zeilensprung-Sequenz-Kennzeichens und der Vollbildrate erkennt, führt sie automatisch die 2-3-Pulldown-Verarbeitung aus, wie im folgenden erläutert wird.
Der Effekt des zweiten Aufzeichnungsverfahrens, in dem die Decodiervorrichtung automatisch das 2-3-Pulldown-Verfahren bezüglich der Eitrate des Ausgangssignals von dem Codierer ausführt, wird nun beschrieben.
Das zweite Aufzeichnungsverfahren steuert nicht den Zustand des Anzahl-der-angezeigten- Teilbilder-Code-Kennzeichens in dem Bild-Kopfabschnitt und die Decodiervorrichtung 101 führt automatisch eine 2-3-Pulldown-Verarbeitung aus, um ein Decodiervorrichtungs- Ausgangssignal mit einer 60-Hz-Teilbildrate zur Anzeige zu liefern. Daher werden, wie in Fig. 13 gezeigt ist, da das Ausgangssignal von dem Codierer eine unterschiedliche Anzahl von Bildern pro Sekunde von der Anzahl von Bildern pro Sekunde in dem Ausgangssignal des Decoders enthält, die wie oben beschriebenen Anforderungen des VBV-Puffers nicht erfüllt. Wenn daher die Puffer-Überwachungsschaltung 1017 den Quantisierer 405 in der Codiervorrichtung 100 basierend auf der Annahme, daß die Codiervorrichtung den VBV- Puffer versorgt, steuert, kann möglicherweise ein Überlauf oder Unterlauf in dem tatsächlichen Puffer in der Decodiervorrichtung 101 auftreten. Wenn daher das zweite Aufzeichnungsverfahren verwendet wird, müssen Gegenmaßnahmen in dem Codierer 101 getroffen werden, um einen möglichen Überlauf oder Unterlauf des Puffers der Decodiervorrichtung zu vermeiden.
Die Anforderungen zur Verwendung des zweiten Aufzeichnungsverfahrens sind:
(1) Die VBV-Puffergröße B muß berechnet werden unter Verwendung einer durch Multiplikation der vbv-Puffergröße (vbv_buffer_size) in dem Sequenz-Kopfabschnitt und der Sequenz-Erweiterung um 4/5 (4/5 entspricht dem Verhältnis der Vollbildrate zwischen der Codiervorrichtung und der Decodiervorrichtung) erhaltenen vbv-Puffergröße (vbv_buffer_size).
(2) Eine vbv-Verzögerung (vbv_delay) muß unter Berücksichtigung sowohl des Falles, in dem das Videosignal des ersten Vollbildes einer Videosequenz als drei Felder und des Falles, in dem das Videosignal des ersten Vollbildes als zwei Felder angezeigt wird, gewählt werden.
Die Fig. 13 und 14 werden nun beschrieben. Die Entfernung zwischen den durchgezogenen schrägen parallelen Linien in jeder Figur repräsentiert die Puffergröße. Die Steigung der parallelen Linien in jeder Figur repräsentiert die Bitrate des Ausgangssignal der Codervorrichtung oder des Eingangssignals der Decodiervorrichtung. Die durchgezogene Stufenlinie in jeder Figur zeigt, wie der Codierer 801 das Videosignal von jedem Bild in den Codierpuffer 802 transferiert. Wie oben beschrieben werden alle Videosignale für jedes Bild instantan in den Codierpuffer bei jeder Bildperiode von 24 Hz geschrieben. Die gestrichelten Stufenlinien in jeder Figur zeigen, wie der Decoder 805 das Videosignal von jedem Vollbild von dem Decoderpuffer 804 entfernt. Wie oben beschrieben werden nach einer durch die vbv- Verzögerung (vbv delay) definierten Zeit alle Videosignale für jedes Bild instantan von dem Decoderpuffer bei jeder Bildperiode von 30 Hz entfernt. Die Puffer-Überwachungsschaltung 1017 stellt sicher, daß jede durchgezogene Stufenlinie innerhalb der zugehörigen parallelen Linien bleibt.
Wenn das zweite Aufzeichnungsverfahren verwendet wird, repräsentiert die Entfernung zwischen den gestrichelten Linien in Fig. 14 eine Pufferkapazität B' (berechnet aus der vbv- Puffergröße (vbv_buffer_size) * 4/5). In diesem Fall wird die Puffersteuerung so ausgeführt, daß die Mittellinien der gestrichelten geneigten parallelen Linien und der durchgezogenen geneigten parallelen Linien miteinander übereinstimmen.
Auf diese Weise kann dadurch, daß die Puffer-Überwachungsschaltung 1017 die Größe des VBV-Puffers verglichen mit der Kapazität des tatsächlichen Decoderpuffers verringert, das zweite Aufzeichnungsverfahren ohne das Risiko eines Überlaufs oder Unterlaufs des Decoderpuffers verwendet werden. Jedoch kann die Verringerung der Größe des VBV- Puffers in einer geringeren Anzahl von Bits, die manchen Bildern zugewiesen werden, resultieren, als wenn die Bits basierend auf dem VBV-Puffer mit seiner vollen Größe zugewiesen würden. Dies kann zu einer gewissen Verschlechterung der Bildqualität führen.
Der Decoder 112 des zweiten Ausführungsbeispiels wird nun unter Bezugnahme auf das in Fig. 16 gezeigte Blockdiagramm erläutert. Komponenten in Fig. 16, die Komponenten des in Fig. 8 gezeigen Decoders, der oben beschrieben wurde, entsprechen, werden durch die gleichen Bezugszeichen bezeichnet. Das Eingangssignal VD3 von der ECC-Decoderschaltung 111 wird wie oben beschrieben vorübergehend in dem Decoderpuffer 701 gespeichert. Von dem Decoderpuffer 701 gelangt das Eingangssignal durch den Variabellängen-Decoder 702, wo wenigstens ein Steuersignal von den verschiedenen Kopfabschnitten in dem Eingangssignal VD3 extrahiert wird, wie später beschrieben wird. Der Variabellängen-Decoder kehrt auch die Variabellängen-Codierung der DCT-Koeffizienten um, die in dem Variabellängen- Codierer 406 in der Codiervorrichtung ausgeführt wurde.
Dann wird jeder Block quantisierter DCT-Koeffizienten in dem Signal von dem Variabellängen-Decoder durch den Dequantisierer 703 unter Verwendung von von dem Eingangssignal VD3 durch den Variabellängen-Decoder 702 extrahierter Information dequantisiert. Jeder resultierende Block von DCT-KoefEzienten wird dann durch die inverse DCT- Schaltung 704 orthogonal transformiert, die vorzugsweise eine inverse DCT ausführt. Der Dequantisierer 703 und die inverse DCT-Schaltung 704 sind so ausgebildet, daß sie Charakteristiken komplementär zu denjenigen des Quantisierers 405 bzw. der DCT-Schaltung 404 des in Fig. 12 gezeigten Codierers aufweisen.
Jeder Makroblock von Bewegungsvorhersagefehlern von dem Ausgangssignal von der DCT- Schaltung 704 wird dem Addierer 705 zugeführt, wo er mit einem von einem oder mehreren durch die Vorhersageschaltung 711 abgeleiteten Referenzbildern zusammengefügt wird, um einen Makroblock des momentanen Bildes wiederzugewinnen. Der resultierende Makroblock des momentanen Bildes wird den Teilbildspeichern 707 bis 710 in Übereinstimmung mit einer Adresse von der Anzeigeadressen-Erzeugungsschaltung 713 zugeführt. In den Teilbildspeichern 707 bis 710 gespeicherte vollständig rekonstruierte Bilder werden zu geeigneter Zeit durch die Anzeigeadreß-Erzeugungsschaltung 713 an die Auswahlschaltung 706 ausgelesen, die das ausgelesene Bild als Teil des Decoder-Ausgangssignals VOl liefert.
Der Variabellängen-Decoder 702 extrahiert von den Kopfabschnitten in dem Eingangssignal VD3 auch verschiedene oben beschriebene Steuersignale, die dieser der Teilbildadreß- Erzeugungsschaltung 721 zuführt. Wenn das von dem Aufzeichnungsmedium 109 wiedergegebene Signal unter Verwendung des ersten Aufzeichnungsverfahrens aufgezeichnet wurde und die Steuersignale angeben, daß ein Teilbild von dem Codierer-Eingangssignal entfernt wurde, führt das dazu, daß die Teilbildadressen-Erzeugungsschaltung 721 das rekonstruierte Bild, das zwei Bilder vorher ausgelesen wurde, erneut von einem der Teilbildspeicher 707 bis 710 ausliest. Das wiederholt ausgelesene Bild wird der Auswahlschaltung 706 zugeführt, die das ausgelesene Bild als Teil des Decodervorrichtungs-Ausgangssignals VO liefert. Auf diese Weise sorgt das Steuersignal dafür, daß der Decoder ein decodiertes Teilbild wiederholt, um jedes Teilbild zu rekonstruieren, das von dem Codierer-Eingangssignal entfernt worden ist.
Die Ratenkonversionsschaltung 113 des zweiten Ausführungsbeispiels der in Fig. 9 gezeigten Decodiervorrichtung wird nun unter Bezugnahme auf Fig. 16 erläutert.
In der Ratenkonversionsschaltung 113 empfängt die Teilbildadressen-Steuerung 721 eines oder mehrere Steuersignale, die von dem Eingangssignal VD3 zu dem Decoder 112 durch den Variabellängen-Decoder 702 extrahiert wurden, d. h. die Teilbildadreß-Steuerung empfängt entweder das FMC-Signal oder das Nicht-Zeilensprung-Sequenz-Kennzeichen, Vollbildraten-, oberes-Teilbild-zuerst-Kennzeichen und das Anzahl von angezeigten- Teilbildern-Code-Kennzeichen. Der Teilbildadreßgenerator 721 liefert Adressen zu der Auswahlschaltung 706, um die Auswahlschaltung zu veranlassen, die Videosignale der in dem Teilbildspeichersatz 707 bis 710 gespeicherten rekonstruierten Bilder dem Decodervorrichtungs-Ausgangssignal VO zuzuführen.
Der Teilbildadreßgenerator 721 empfängt auch das Zeitreferenzsignal von dem Variabellängen-Decoder 702, welches den Teilbildadreßgenerator 721 in die Lage versetzt, die Auswahlschaltung 706 so zu steuern, daß die Reihenfolge der Teilbilder in dem Decodervorrichtungs-Ausgangssignal VO die gleiche wie diejenige in dem Codierer-Eingangssignal VI ist.
Wenn das auf dem Aufzeichnungsmedium 109 aufgezeichnete Signal unter Verwendung der ersten Variation des ersten beschriebenen Aufzeichnungsverfahrens aufgezeichnet wurde, extrahiert der Variabellängen-Decoder 702 das Teilbildmodus-Änderungssignal FMC von dem Bild-Kopfabschnitt und liefert es der Ratenkonversionsschaltung 113 als das Steuersignal. Von den Vollbildern, für die das FMC-Signal in seinem 1-Zustand ist, bewirkt der Teilbildadreßgenerator 72I, daß die Auswahlschaltung 706 das Videosignal des ersten Teilbildes von dem Vollbild von einem der Teilbildspeicher 707 bis 710 zu dem Decodervorrichtungs-Ausgangssignal ein zweitesmal liefert, so daß das Vollbild drei Teilbilder des Decodervorrichtungs-Ausgangssignals VO liefert. Andernfalls veranlaßt der Teilbildadreßgenerator die Auswahlschaltung 706, zwei Teilbilder des Decodiervorrichtungs-Ausgangssignals VO von dem Vollbild zu liefern. Wenn das FMC des ersten Vollbildes in der Sequenz in seinem 0-Zustand ist, werden zwei Teilbilder von dem Vollbild abgeleitet, wie für das Vollbild A in Fig. 17 gezeigt ist. Wenn das FMC des ersten Vollbildes in der Sequenz jedoch in dem I-Zustand ist, werden die drei Teilbilder von dem Vollbild abgeleitet, wie für das Vollbild B von Fig. 17 gezeigt ist.
Wenn das Signal auf das Aufzeichnungsmedium 109 in Übereinstimmung mit dem MPEG-2- Standard aufgezeichnet wurde, kann das Signal unter Verwendung der zweiten Variation des ersten Aufzeichnungsverfahrens oder unter der Verwendung des zweiten Aufzeichnungsverfahrens aufgezeichnet worden sein. Der Variabellängen-Decoder 702 extrahiert das Nicht- Zeilensprung-Sequenz-, das Vollbildraten-, das oberes-Teilbild-zuerst-Kennzeichen, das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen und die Zeitreferenz von dem Bild- Kopfabschnitt und liefert diese Steuersignale an den Teilbildadreßgenerator 721.
Wenn die Nicht-Zeilensprung-Sequenz 1 ist und die Vollbildrate 24 Hz oder 23,976 Hz ist, gibt dies an, daß das auf das Aufzeichnungsmedium 109 aufgezeichnete Signal unter Verwendung der zweiten Variation des ersten Aufzeichnungsverfahrens aufgezeichnet wurde. Entsprechend überwacht die Teilbildadreß-Erzeugungsschaltung 721 den Zustand des oberes- Teilbild-zuerst-Kennzeichens und den Zustand des Anzahl der-angezeigten-Teilbilder-Code- Kennzeichens, um zu bestimmen, welches Teilbild welches Vollbildes in dem Decodiervorrichtungs-Ausgangssignal VO dupliziert werden soll.
Fig. 18 illustriert, wie die zwei von dem Bild-Kopfabschnitt jedes Bildes in dem Signal mit der 24-Hz-Vollbildrate, das von dem Aufzeichnungsmedium 109 wiedergegeben wurde, extrahierten Kennzeichensignale die Erzeugung des Decodiervorrichtungs-Ausgangssignals mit einer 60-Hz-Teilbildrate steuern. Wenn das von dem Bild-Kopfabschnitt extrahierte oberes-Teilbild-zuerst-Kennzeichen (DSO) in seinem 1-Zustand ist, und das Anzahl-von- angezeigten-Teilbildern-Code-Kennzeichen, das von dem Bild-Kopfabschnitt extrahiert ist, in seinem 0-Zustand ist, veranlaßt der Teilbildadreßgenerator 721 die Auswahlschaltung 706, zwei Bilder von dem Bildsignal, das dem Bild-Kopfabschnitt folgt, dem Decodervorrichtungs- Ausgangssignal VO zu liefern. Die Reihenfolge, in der die Auswahlschaltung ausgewählte der Teilbildspeicher 707 bis 710 liest ist so, daß das erste Teilbild des Ausgangssignals dem oberen Teilbild des Bildsignals entspricht.
Wenn das oberes-Teilbild-zuerst-Kennzeichen (DSO) in seinem 1-Zustand ist und das Anzahl- von-angezeigten-Teilbildern-Code-Kennzeichen in seinem 1-Zustand ist, veranlaßt der Teilbildadreßgenerator 721 die Auswahlschaltung 706, drei Teilbilder von dem dem Bild- Kopfabschnitt folgenden Bildsignal dem Decodiervorrichtungs-Ausgangssignal VO zu liefern. Die Reihenfolge, in welcher die Auswahlschaltung ausgewählte der Teilbildspeicher 707 bis 710 ausliest, ist so, daß die ersten und dritten Teilbilder des Ausgangssignals dem oberen Teilbild des Bildsignals entsprechen.
Wenn das oberes-Teilbild-zuerst-Kennzeichen (DSO) in seinem 0-Zustand ist und das Anzahl- der-angezeigten-Teilbilder-Code-Kennzeichen in seinem 0-Zustand ist, veranlaßt der Teilbildadreßgenerator 721 die Auswahlschaltung 706, zwei Teilbilder von dem dem Bild-Kopfabschnitt folgenden Bildsignal dem Decodiervorrichtungs-Ausgangssignal VO zu liefern. Jedoch ist die Reihenfolge, in der die Auswahlschaltung ausgewählte der Teilbildspeicher 707 bis 710 ausliest so, daß das erste Teilbild des Ausgangssignals dem unteren Teilbild des Bildsignals entspricht.
Wenn schließlich das oberes-Teilbild-zuerst-Kennzeichen (DSO) in seinem 0-Zustand ist und das Anzahl von angezeigten-Teilbildern-Code-Kennzeichen in seinem 1-Zustand ist, veranlaßt der Teilbildadreßgenerator 721 die Auswahlschaltung 706, drei Teilbilder von dem dem Bild- Kopfabschnitt folgenden Bildsignal dem Decodiervorrichtungs-Ausgangssignal VO zu liefern. Die Reihenfolge, in der die Auswahlschaltung ausgewählte der Teilbildspeicher 707 bis 710 ausliest, ist so, daß das erste und dritte Teilbild des Ausgangssignals dem unteren Teilbild des Bildsignals entspricht.
Wenn der Zustand des Nicht-Zeilensprung-Sequenz-Kennzeichens 0 ist und die Vollbildrate 24 Hz oder 23,976 Hz ist, gibt dies dem Teilbildadreßgenerator 721 an, daß das auf dem Aufzeichnungsmedium 109 aufgezeichnete Signal unter Verwendung des zweiten Aufzeichnungsverfahrens aufgezeichnet wurde. In diesem Fall bleibt das oberes-Teilbildzuerst-Kennzeichen (DSO) konstant in seinem 0-Zustand und das Anzahl von angezeigten- Teilbildern-Code-Kennzeichen bleibt auch konstant in seinem 0-Zustand. Infolge dieser Kombination von Steuersignalen erzeugt der Adreßgenerator eine Adreßsequenz, die die Auswahlschaltung 706 veranlaßt, ein 2-3-Pulldown-Verfahren ohne Referenz zu irgendeinem Steuersignal von dem Decoder auszuführen. Wenn der Teilbildadreßgenerator die Auswahlschaltung veranlaßt, ein Teilbild abwechselnder Vollbilder dem Decodiervorrichtungs- Ausgangssignal VO zur Ausführung des 2-3-Pulldown-Verfahrens zuzuführen, können die duplizierten Teilbilder in dem Decodervorrichtungs-Ausgangssignal VO die gleichen Teilbilder wie die duplizierten Teilbilder in dem Codierer-Eingangssignal VI sein oder auch nicht.
Schließlich enthalten die durch erfindungsgemäße Ausführungsbeispiele gemachten oder wiedergegebenen Videosignalaufzeichnungen 108 oder 109 als Daten betreffend die Entfernung eines duplizierten Feldes wenigstens ein Teilbildmodus-Änderungssignal (FMC) oder Telecine-Konversionsrateninformation (Nicht-Zeilensprung-Sequenz und Vollbildrate).
Bilder, von denen duplizierte Teilbilder entfernt wurden, können durch Verwendung des Teilbildmodus-Änderungssignals oder durch das Anzahl von angezeigten-Bildern-Code- Kennzeichen identifiziert werden. Die Identifikation solcher Bilder vermeidet die Notwendigkeit, die Größe des VBV-Puffers zu verringern, um ein Überlaufen oder Unterlaufen des Decoderpuffers zu vermeiden.
Die Aufzeichnungen können auf Aufzeichnungsmedien wie beispielsweise scheibenförmigen Aufzeichnungsmedien (optische Platten, beschreibbare optische Platten, Festplatten usw.), bandbasierten Aufzeichnungsmedien, Halbleiterspeichern, IC-Karten usw. gemacht werden. Ferner kann das durch die Codiervorrichtung erzeugte Signal als Rundfunksignal oder über ein Verteilersystem wie ein Kabelsystem oder ein Telefonnetzwerk gesendet werden.

Claims

1. Verfahren zur Codierung eines Eingangs-Zeilensprung-Videosignals mit einer Teilbildrate von 60 Hz, das von einer Bewegtbild-Filmquelle unter Verwendung einer 2-3-Pulldown- Umwandlung abgeleitet ist, wobei zwei Teilbilder in einer Zehn-Teilbild-Sequenz des Eingangssignals doppelt sind, wobei das Verfahren die Schritte aufweist:

Erfassung der durch den 2-3-Pulldown-Prozeß erzeugten doppelten Teilbilder in dem Eingangsvideosignal;

Beseitigung der doppelten Teilbilder von dem Eingangsvideosignal und der Zeilensprungpaare der verbleibenden, von den Vollbildern der gleichen Filmquelle abgeleiteten Teilbilder, um ein fortschreitendes Videosignal mit mehreren Vollbildern mit einer Vollbildrate von 24 Hz zu erzeugen; und

Codierung des fortschreitenden Videosignals, um ein codiertes Videosignal zu erzeugen;

gekennzeichnet durch die Erzeugung eines Steuersignals (FMC; DSO, DEN) infolge einer Erfassung jedes doppelten Teilbildes, wobei das Steuersignal (FMC; DSO, DEN) in dem codierten Videosignal enthalten ist, um zu verdoppelnde Teilbilder anzugeben, wenn das codierte Videosignal decodiert wird, um das 60 Hz-Eingangsvideosignal wiederzugeben.

2. Verfahren nach Anspruch 1, wobei der Schritt der Codierung des fortschreitenden Videosignals ein codiertes Videosignal mit mehreren Vollbildern erzeugt und eine Hinzufügung eines Bild-Kopfabschnittes an jedes Vollbild des codierten Videosignals umfaßt, wobei jedes Steuersignal (FMC; DSO, DFN) in einem Bild-Kopfabschnitt enthalten ist.

3. Verfahren nach Anspruch 2, wobei das Steuersignal (FMC; DSO, DFN) in dem Bild-Kopfabschnitt jedes codierten Vollbildes enthalten ist, das ein Teilbild entsprechend einem beseitigten doppelten Teilbild enthält.

4. Verfahren nach Anspruch 2 oder 3, wobei das Steuersignal (DSO, DFN) die Anzahl von aus dem Vollbild abzuleitenden Teilbildern und die Reihenfolge von aus dem codierten Vollbild abzuleitenden ungeraden und geraden Teilbildern angibt.

5. Verfahren nach einem der vorangehenden Ansprüche, wobei der Codierschritt aufweist:

Orthogonal-Transformation eines Vollbildes eines fortschreitenden Videosignals, um Transformationskoefflzienten zu erzeugen;

lokale Decodierung der Transformationskoefflzienten unter Verwendung einer inversen Orthogonal-Transformation, um ein lokal decodiertes Bild zu erzeugen; und

Unterwerfung von Vollbildern des fortschreitenden Videosignals einer Vorhersage-Codierung unter Verwendung des lokal decodierten Bildes als Referenzbild.

6. Verfahren nach einem der vorangehenden Ansprüche, aufweisend die Schritte: Ableitung eines Aufzeichnungssignals aus dem codierten Videosignal; und Aufzeichnung des Aufzeichnungssignals auf ein Aufzeichnungsmedium (108).

7. Codiervorrichtung ausgebildet zur Codierung eines Eingangs-Zeilensprung-Videosignals mit einer Teilbildrate von 60 Hz, das von einer Bewegtbild-Filmquelle unter Verwendung einer 2-3-Pulldown-Umwandlung abgeleitet ist, wobei zwei Teilbilder in einer Zehn-Teilbild- Sequenz des Eingangssignals doppelt sind, wobei die Vorrichtung aufweist:

eine Erfassungseinrichtung (102) zur Erfassung der durch den 2-3-Pulldown-Prozeß erzeugten doppelten Teilbilder in dem Eingangsvideosignal;

eine Beseitigungseinrichtung (103, 104) zur Beseitigung der doppelten Teilbilder aus dem Eingangsvideosignal und der Zeilensprungpaare der verbleibenden von dem Vollbild der gleichen Filmquelle abgeleiteten Teilbilder, um ein fortschreitendes Videosignal mit mehreren Vollbildern mit einer Vollbildrate von 24 Hz zu erzeugen; und

eine Codiereinrichtung (105) zur Codierung des fortschreitenden Videosignals, um ein codiertes Videosignal zu erzeugen;

gekennzeichnet durch eine Einrichtung (103) zur Erzeugung eines Steuersignals (FMC; DSO, DFN) infolge einer Erfassung jedes solchen doppelten Teilbildes, wobei die Codiereinrichtung (105) ausgebildet ist, das Steuersignal (FMC; DSO, DFN) in das codierte Videosignal zur Angabe der zu duplizierenden Teilbilder einzufügen, wenn das codierte Videosignal decodiert wird, um das 60 Hz-Eingangsvideosignal wiederzugeben.

8. Vorrichtung nach Anspruch 7, wobei die Codiereinrichtung (105) ausgebildet ist, ein codiertes Videosignal mit mehreren Vollbildern zu erzeugen und einen Bild-Kopfabschnitt jedem Vollbild des codierten Videosignals hinzuzufügen, wobei jedes Steuersignal (FMC; DSO, DFN) in einem Bild-Kopfabschnitt enthalten ist.

9. Vorrichtung nach Anspruch 8, wobei die Codiereinrichtung (105) ausgebildet ist, ein Steuersignal (FMC; DSO, DFN) in dem Bild-Kopfabschnitt jedes codierten Vollbildes einzufügen, das ein Teilbild entsprechend einem durch die Beseitigungseinrichtung (103) beseitigten doppelten Teilbild enthält.

10. Vorrichtung nach einem der Ansprüche 7 bis 9, wobei die Codiereinrichtung (105) aufweist:

eine Transformationseinrichtung (104) zur Orthogonal-Transformation eines Vollbildes des fortschreitenden Videosignals, um Transformationskoefflzienten zu erzeugen;

eine Decodiereinrichtung (409) zur Lokal-Decodierung der Transformationskoeffizienten unter Verwendung einer inversen Orthogonal-Transformation, um ein lokal decodiertes Bild zu erzeugen; und

eine Einrichtung (410-418), um Vollbilder des fortschreitenden Videosignals unter Verwendung des lokal decodierten Bildes als Referenzbild einer Vorhersage-Codierung zu unterwerfen.

11. Vorrichtung nach einem der Ansprüche 7 bis 10, aufweisend:

eine Einrichtung (107) zur Ableitung eines Aufzeichnungssignals aus dem codierten Signal; und

eine Einrichtung zur Aufzeichnung des Aufzeichnungssignals auf ein Aufzeichnungsmedium (108).

12. System aufweisend eine Codiereinrichtung nach einem der Ansprüche 7 bis 11 und eine Decodiervorrichtung mit:

einer Decodiereinrichtung (l 12) zur Decodierung des codierten Videosignals, um das fortschreitende Videosignal zu erzeugen;

einer Extraktionseinrichtung (702) zur Extraktion des Steuersignals (FMC; DSO, DFN) aus dem codierten Signal; und

einer Teilbild-Ableitungseinrichtung (113) zur Ableitung von drei Teilbildern des 60 Hz- Zeilensprung-Videosignals aus denjenigen Vollbildern des fortschreitenden Videosignals, die durch die Steuersignale (FMC; DSO, DFN) als ein zu duplizierendes Teilbild enthaltende Vollbilder bezeichnet sind, und Ableitung von zwei Teilbildern des Zeilensprung-Videosignals aus den anderen Vollbildern des fortschreitenden Videosignals.

13. System nach Anspruch 12,

wobei die Codiervorrichtung wie in Anspruch 10 beansprucht ausgebildet ist und die Decodiereinrichtung aufweist:

eine Einrichtung (707-711) zur Erzeugung eines Referenzbildes entsprechend einem oder dem lokal decodierten Bild;

eine Einrichtung (703) zur Ableitung der Transformationskoeffizienten aus dem codierten Videosignal;

eine Einrichtung (704), um die Transformationskoeffizienten einer inversen Orthogonal- Transformation zu unterwerfen, um Bewegungsvorhersagefehler zu liefern; und

eine Einrichtung (705-715) zur Rekonstruktion eines Bildes aus dem Referenzbild und den Bewegungsvorhersagefehlern, wobei das Referenzbild aus den Teilbildern von vorher rekonstruierten Bildern abgeleitet wird.