DE69320630T2

DE69320630T2 - Offset-Verminderung in einer Nulldetektorschaltung

Info

Publication number: DE69320630T2
Application number: DE69320630T
Authority: DE
Inventors: Giorgio I-20129 Milano Betti; Paolo I-56018 Tirrenia Gadducci; Moloney David I-20010 Cornaredo Moloney David
Original assignee: SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1993-09-14
Filing date: 1993-09-14
Publication date: 1999-01-14
Anticipated expiration: 2013-09-15
Also published as: DE69320630D1; JPH07115355A; EP0643484A1; US5623220A; EP0643484B1

Description

HINTERGRUND DER ERFINDUNG

Nulldurchgangsdetektoren umfassen im allgemeinen einen einzelnen Komparator oder mehrere kaskadierte Komparatoren, deren Ausgang jedesmal dann den Zustand ändert, wenn das Eingangssignal den Nullpegel kreuzt. Diese Schaltungen sind in digitalen Systemen und in Analog-Digital-Systemen weit verbreitet. Die Güteparameter dieser Schaltungen sind typischerweise: Geschwindigkeit, Verstärkungsfaktor und der äquivalente Eingangs-Offset.
In Kommunikationssystemen, die eine Spitzendetektortechnik verwenden, wird gewöhnlich eine erste Ableitung eines Eingangssignals in einen Nulldurchgangsdetektor eingespeist. Auf diese Weise kann ein Digitalsignal erhalten werden, das mit den Nulldurchgängen desjenigen Signals, das die erste Ableitung des Eingangssignals darstellt, und somit mit den positiven und negativen Spitzen des Eingangssignals exakt synchronisiert ist.
Bei dieser und bei anderen Anwendungen erzeugt ein möglicher Offset der Nulldurchgangsdetektorschaltung einen Synchronisationsfehler, der gewöhnlich als "Impulspaarung" bezeichnet wird. Diese Erscheinung ist in Fig. 1 graphisch dargestellt. Wie aus Fig. 1 deutlich wird, erzeugt bei einem sinusförmigen Eingangssignal der Frequenz f und der Amplitude Vp ein äquivalenter Eingangs-Offset ΔV eine "Impulspaarung", deren Wert τ durch den folgenden Ausdruck gegeben ist:
τ = [1/(πf)] · sin&supmin;¹(ΔV/Vp)
Es ist klar, daß der Fehler, ausgedrückt als "Tastverhältnis" des Ausgangssignals, von der Impulspaarungserscheinung hervorgerufen wird. Im dargestellten Beispiel enthält das "Tastverhältnis" des Ausgangssignals einen Fehler, der äquivalent ist zu 2τ.
Wie oben erwähnt, kann eine Nulldurchgangsdetektorschaltung einen einzelnen Komparator umfassen, wie z. B. in Fig. 3 gezeigt ist. Aufgrund der Verstärkungsanforderungen umfaßt die Schaltung jedoch meist mehrere Komparatoren, die in einer Kaskade verbunden sind. Zum Beispiel kann die Schaltung zwei Komparatoren G1 und G2 in Kaskade umfassen, wie in Fig. 2 schematisch gezeigt ist. Selbstverständlich können die zwei Komparatorstufen G1 und G2 eine identische Schaltung aufweisen, wie diejenige, die in Fig. 3 gezeigt ist.
Für eine Komparatorschaltung, wie sie in Fig. 3 gezeigt ist, ist die Standardabweichung des äquivalenten Eingangs-Offsets gegeben durch:
σoffset = {Vtr1,2² + Vtr3,4² + [(ΔR/3R) · Vt]²}1/2
wobei:
- Vtrj,k die Standardabweichung des Offsets bezüglich der Differentialpaare T1-T2 und T3-T4 ist;
- ΔR/3R die Standardabweichung des prozentualen Fehlers bezüglich des Lastwiderstandes R ist;
- Vt eine sogenannte Thermalspannung ist, die bei Zimmertemperatur ungefähr 26 mV beträgt.
Unter der Annahme identischer Stufen G1 und G2 der Schaltung der Fig. 2 besitzen diese die gleiche kleine Signalverstärkung Gj, die gegeben ist durch:
Gj = gmR = IR/(2Vt)
Der äquivalente Eingangsoffset der Schaltung ist durch den folgenden Ausdruck gegeben:
σoffset = [σoffset1² + (σoffset2/G&sub1;)²]1/2 input
Es ist zu beachten, daß der Offset eines Differentialpaares von Transistoren in erster Linie von der Emitterfläche der Transistoren und vom Vorspannungsstrom abhängt. Im Fall eines fortschrittlichen CMOS-Prozesses für hohe Frequenzen kann z. B. die Abhängigkeit des Offsets von dieser Emitterfläche aus den Kurven der Fig. 4 quantitativ abgeleitet werden, die den Wert der Standardabweichung des Offsets (uV) als Funktion der Stromdichte (uA/um²) und jeweils für eine minimale Emitterfläche (25 um²), für eine Emitterfläche gleich dem zehnfachen (10x) der minimalen Fläche (250 um²) und für eine Emitterfläche gleich dem hundertfachen (100x) der minimalen Emitterfläche (2500 um²) zeigen. Die gleichen Kurven sind in halblogarithmischer Form in Fig. 5 gezeigt, in der der Referenzpegel von 0 dB den Offset einer minimalen Emitterfläche (25 um²) bei geringer Stromdichte darstellt (der in diesem Fall mit 212 uV gezeigt ist).
Auf der Grundlage der obigen Beispieldaten kann unter der Annahme von:
Flächetr = 25 um² I&sub1; = 100 uA I&sub2; = 50 uA
R = 4080 Ω ΔR/R = ±0,5%
Vtr1,2 = Vtr2,3= 424 uV
Eine Standardabweichung des äquivalenten Eingangs-Offsets berechnet werden zu:
σoffset = 601 uV, mit Voffset = 3 σoffset = 1,8 mV
Durch Verwenden der obigen Formel zur Berechnung der Impulspaarung mit Vp = 100 mV, f = 9 MHz, erhält man:
Impulspaarung = 637 ps.
In vielen Anwendungen, z. B. in Lese/Schreib-Kanälen eines Massenspeichersystems wie z. B. eines Festplattensystems, ist die Betriebsfrequenz der Schaltung häufig niedriger als 9 MHz, z. B. 4 MHz, wobei das Eingangssignal eine beträchtliche Amplitude, z. B. in der Größenordnung von 500 mVp, aufweisen kann. In einer relativ entspannten Situation wie dieser, würde eine Schaltung, wie die oben analysierte, eine Impulspaarung von ungefähr 286 ps erzeugen, die annehmbar wäre. Im Gegensatz hierzu können im Fall von Hochleistungsanwendungen und von Lese/Schreib-Kanalspezifikationen für fortschrittliche Systeme restriktivere Bedingungen für die Impulspaarung vorgegeben sein als die obenerwähnten. Die Anforderungen der Lese/Schreib- Kanalspezifikationen von Systemen der neuen Generation können z. B. Betriebsbedingungen von Vp = 100 mV, fmin = 9 MHz und eine maximale Impulspaarungsgrenze von 250 ps aufweisen.
Diese Anforderungen verlangen einen maximalen äquivalenten Eingangs- Offsetwert von 700 uV.
Unter der Annahme von:
I&sub1; = 100 uA I&sub2; = 50 uA
R = 4080 Ω ΔR/R = ±0,5
und einer Genauigkeit der Stromspiegel, die die zwei Emitterfolger der Komparatorschaltung der Fig. 3 speisen, von 1% und durch Vernachlässigen des Beitrags einer möglichen zweiten Komparatorstufe ergibt sich die Standardabweichung des Offsets der Differentialpaare, die geeignet sind, die obenerwähnten Spezifikationen zu erfüllen, zu:
Vtr1,2 = Vtr3,4 = 150 uV
Folglich ist die Emitterfläche, die benötigt wird, um eine solche Eingangs- Offsetgrenze bei einem Vorspannungsstrom von 50 uA sicherzustellen, gegeben durch:
Flächetr = 100 um²
Unter der Annahme, daß die Nulldurchgangsdetektorschaltung in einer Mischtechnologievorrichtung integriert ist, die durch die Ausbildung von Bipolarstrukturen und CMOS-Strukturen auf dem gleichen Halbleitersubstrat gekennzeichnet ist, für die die Verbesserung der Anwendungstechniken eine Verringerung der minimalen Definitionsgrößen von 2 um für CMOS-Gatter und 25 um² für NPN-Emitter auf 0,7 um bzw. 1 um² ermöglicht hat, müßte eine Emitterfläche verwirklicht werden, die hundert mal größer ist als die minimale Fläche.
Während in einem Mature-Herstellungsprozeß die geforderte Erhöhung der Emitterfläche ungefähr dem vierfachen der minimalen Emitterfläche ent spricht, wäre die Verwirklichung von 8 NPNs (vier für jede Komparatorstufe der Fig. 3), um den Offset-Pegel sicherzustellen, der von den Spezifikationen gefordert wird, äquivalent zu 800 minimalen Emitterflächen.
Der extreme Aufwand, den ein solches Verfahren des Haltens des Offsets innerhalb der Grenzen, die durch die Systemspezifikationen vorgegeben sind, im Fall von integrierten Schaltungen, die mit fortschrittlichen Herstellungsprozessen hergestellt werden, hinsichtlich der Flächenanforderungen ergeben würde, ist offensichtlich.
Das Dokument US-A-4 138 649 offenbart einen zweistufigen Niedrigpegel- Gleichspannungverstärker, bei dem der äquivalente Offsetsignalausgang von der ersten Stufe des Verstärkers mittels eines zweipoligen elektronischen Umschalters ausgemittelt wird, der die zwei Eingänge der ersten Stufe synchron mit einem zweiten zweipoligen Umschalter umschaltet, der die zwei Ausgänge der ersten Stufe des Verstärkers umschaltet. Ein Takt treibt die zwei Schalter mit einer vorgegebenen Taktfrequenz an, wobei ein Filter am Ausgang der zweiten Verstärkerstufe Hochfrequenzstörungen einschließlich der Taktfrequenzstörung entfernt.
Alternative Wege zur Reduzierung des Offsets wurden vorgeschlagen, z. B. durch Verwirklichen paralleler Differentialpaare, von denen eines veränderlich ist, so daß es durch eine spezielle Routine zum Steuern des Offsets periodisch abgestimmt werden kann. Diese Systeme sind jedoch ihrerseits komplex und teuer in der Verwirklichung.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein effektives Verfahren und eine Schaltung mit einfacher Implementierung zu schaffen, um den äquivalenten Eingangs-Offset einer Komparatorstufe einer Nulldurchgangsdetektorschaltung für Systeme zu beseitigen oder zu reduzieren, die die Nulldurchgänge eines Eingangssignals zum Erzeugen von Zeitbasisreferenzen verwenden.
Das Verfahren der Erfindung umfaßt grundsätzlich das zyklische Invertieren der Verbindung der zwei Eingangsanschlüsse des Komparators, in die das Eingangssignal eingespeist wird, nach jedem erfaßten Nulldurchgang, während verhindert wird, daß die Vorzeichenumkehrung des Eingangssignals des Komparators einen Übergang des Ausgangs hervorruft. Dies wird sichergestellt durch Speichern des Ausgangszustands, der vom Komparator nach der Erfassung eines Nulldurchgangs angenommen wird, für eine definierte Zeitperiode, die im wesentlichen kürzer ist als das minimale Intervall zwischen irgendwelchen zwei aufeinanderfolgenden Nulldurchgängen des Eingangssignals. Zu diesem Zweck kann in zufriedenstellender Weise eine bistabile Schaltung verwendet werden, die für einen einzigen Typ von Flanken eines Abtastsignals (Zeitgebersignals) empfindlich ist, welches das Ausgangssignal des Komparators oder eine Replika hiervon sein kann.
Selbstverständlich kann das Verfahren der Erfindung in einem beliebigen System implementiert werden, indem ein solches minimales Intervall zwischen zwei aufeinanderfolgenden Nulldurchgängen des Eingangssignals ausreichend lang ist, so daß die Schaltung der Erfindung korrekt "folgen" kann, wie durch die spezielle Herstellungstechnologie der integrierten Schaltung vorgegeben ist.
Gemäß den fortschrittlichen Herstellungstechnologien, wie sie derzeit in der Industrie verwendet werden, kann die Schaltung der Erfindung den Eingangssignalen korrekt "folgen", die eine Frequenz in der Größenordnung von MHz aufweisen, z. B. bis zu 70-90 MHz.
In der Praxis beruht die Wirksamkeit des Verfahrens der Erfindung auf der Kunst der Erfassung der Durchgänge des Nullpegels immer in der gleichen Richtung. Auf diese Weise ist es möglich, den Offset im wesentlichen "zu beseitigen". Die einzige Nebenwirkung, die praktisch vernachlässigt werden kann, besteht darin, daß eine "Verschiebung" längs der Zeitachse des Ausgangssignals (d. h. eine Laufzeitverzögerung) um ein Maß hervorgerufen wird, das äquivalent ist zum Impulspaarungswert (τ&sub2;). Dieser "Verzögerungs"-Effekt beeinträchtigt in keiner Weise die Funktion der Schaltung zum Erzeugen von Zeitachsenreferenzen, die perfekt mit den Nulldurchgängen des Eingangssignals synchronisiert sind.
Wenn der Nulldurchgangsdetektor mehrere Komparatorstufen umfaßt, ist es selbstverständlich neben der Invertierung der Eingänge der ersten (Eingangs)- Komparatorstufe erforderlich, gleichzeitig auch die Differentialausgänge einer Stufe an irgendeinem Punkt der mehrstufigen Anwendungskette zu invertieren, um eine Kohärenz des Ausgangssignals mit dem Eingangssignal zu bewahren.
Gemäß einer Ausführungsform der Erfindung kann das Umschalten (oder das gleichzeitige Umschalten im Fall einer mehrstufigen Schaltung) in zwei Schritten durchgeführt werden, um zu vermeiden, daß das Umschalten den Zustand der Detektorschaltung stören kann. Nach dem Durchgang des Nullpegels seitens des Eingangssignals (Übergang des Komparators) kann eine dedizierte Schaltung einen Impuls mit einer vorgegebenen Dauer (τ&sub1;) erzeugen, der durch Freigeben eines Registers das Speichern des Ausgangszustands der Nulldurchgangsdetektorschaltung sicherstellt, um diese für eine anschließend angewiesene Eingangsumkehrung unempfindlich zu machen.
Nach einer bestimmten Verzögerung (τ&sub2;), die vernünftigerweise in der Größenordnung von ungefähr τ1/2 eingestellt sein kann, kann das Umschalten der Eingangsverbindungen (und möglicherweise auch der Ausgänge eines der Komparatoren einer mehrstufigen Schaltung) stattfinden.
Der einzige Restbeitrag zur Impulspaarungserscheinung stammt vom äquivalenten Eingangsoffset einer möglichen Komparatorstufe, die in der Kette einem eventuellen Umschalten der Ausgänge einer Komparatorstufe, die in einer mehrstufigen Kette vorangeht, folgt. Ein solcher Offset wird jedoch durch den Verstärkungsfaktor der nachfolgenden Komparatorstufen effektiv dividiert und besitzt daher einen im wesentlichen vernachlässigbaren Wert. Wie oben erwähnt, wird im Gegensatz hierzu der Offset der Eingangskomparatorstufe in eine reine Laufzeitverzögerung "transformiert".

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die unterschiedlichen Aspekte und Vorteile der Schaltung der Erfindung werden deutlicher beim Lesen der folgenden Beschreibung mehrerer Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; in welchen:
Fig. 1 eine schematische Erläuterung der oben beschriebenen Impulspaarungserscheinung;
Fig. 2 ein funktionelles Schaubild eines Nulldurchgangsdetektors ist, der wie oben beschrieben aus zwei Komparatorstufen in Kaskade besteht;
Fig. 3 ein Schaltbild einer Komparatorstufe zeigt, die in einem Nulldurchgangsdetektor wie oben beschrieben verwendet werden kann;
Fig. 4 und 5 Schaubilder sind, die die Standardabweichung des Offsets und die Funktion der Größe der Emitterfläche in Beziehung setzen, wie bereits beschrieben worden ist;
Fig. 6 ein funktionelles Schaubild eines Nulldurchgangsdetektors ist, der gemäß der vorliegenden Erfindung hergestellt ist und ein Flip-Flop und eine Ableitungsvorrichtung verwendet;
Fig. 7 ein funktionelles Schaubild eines Nulldurchgangsdetektors der Erfindung ist, der einen Zwischenspeicher und zwei Ableitungsvorrichtungen verwendet;
Fig. 8 die Zeitablaufdiagramme der Nulldurchgangsdetektorschaltungen der Erfindung zeigt, die in den Fig. 6 bzw. 7 dargestellt sind;
Fig. 9 ein funktionelles Schaubild einer schaltenden CMOS-Zelle ist, die in der Schaltung der Erfindung verwendet werden kann;
Fig. 10 ein Schaltbild eines Abweichungsverstärkerblocks ist, der mit einer sogenannten Gilbert-Zelle hergestellt ist;
Fig. 10 bis ein Äquivalenzschaltbild der Gilbert-Zelle der Fig. 10 zeigt.

BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

Gemäß einer ersten Ausführungsform der Erfindung, von der in Fig. 6 ein funktionelles Schaubild gezeigt ist, kann die Schaltung unter Verwendung einer Ableitungsvorrichtung D verwirklicht werden, die die Eingangsverbindungen eines Komparators G1 umschalten kann, dessen Ausgangssignal S2 in einen Takteingangsanschluß (CK) eines Flip-Flops eingespeist wird, das zum Speichern des Ausgangszustands verwendet wird. Ein flankengetriggertes D- Flip-Flop des ECL-Typs (emittergekoppelte Logik) kann verwendet werden. Ein Ausgang (Q) des Flip-Flops bildet den Ausgang der Nulldurchgangsdetektorschaltung der Erfindung, während der komplementäre Ausgang ( ) des Flip-Flops in dessen Eingang (D) zurückgeführt wird.
Ein so konfiguriertes Flip-Flop ist empfindlich für Übergänge in nur einer Richtung. Im gezeigten Fall ist das Flip-Flop nur empfindlich für Niedrig- Hoch-Übergänge seines Taktsignals S2 (d. h. für steigende Flanken des S2- Signals) und unempfindlich für Übergänge entgegengesetzten Vorzeichens (d. h. für fallende Flanken des S2-Signals).
Die Ableitungsvorrichtung D wird mit einem Signal S7 angesteuert, das eine Replika des Ausgangssignals OUT ist und um ein vorgegebenes Zeitintervall -r mittels einer Verzögerungsschaltung verzögert ist.
Die Operation der Schaltung, wie sie mit den relativen Zeitablaufdiagrammen der Fig. 8 beispielhaft gezeigt ist, ist folgende.
Beispielsweise wird angenommen, daß Anfangs der Ausgang des Flip-Flops sich in einem Niedrigpegelzustand befindet und daß eine Änderung des Zustands nur zusammenfallend mit einer steigenden Flanke des Taktes, d. h. des S2-Signals, stattfindet.
Sobald das Eingangssignal IN (im Beispiel in Form eines sinusförmigen Signals gezeigt), das anfangs negativ ist, den Nullpegel durchquert (minus der Offsetspannung +ΔV), ändert der Komparator (G1) den Zustand, wodurch eine steigende Flanke am Takteingang CK des Flip-Flops erzeugt wird. Zusammenfallend mit einer solchen steigenden Flanke des S2-Signals nimmt der Ausgang Q des Flip-Flops einen logischen Hochpegel an.
Nach einer vorgegebenen Verzögerung τ, die vom Verzögerungsblock erzeugt wird, um dem Komparator G1 und dem Flip-Flop zu ermöglichen, einen stabilen Zustand korrekt zu erreichen (im obenbeschriebenen Fall ist der stabile Zustand für den Komparator G1 als auch für das Flip-Flop ein logischer Hochpegel sowohl), werden die Eingänge des Komparators G1 umgeschaltet, d. h. das Eingangssignal S1 wird virtuell im Vorzeichen umgekehrt, wodurch eine neue Änderung des Zustands des Ausgangssignals 52 des Komparators G1 veranlaßt wird (d. h. eine fallende Flanke des Signals S2). Hinsichtlich der Tatsache, daß das Flip-Flop nur für einen Niedrig-Hoch-Übergang an seinem Takteingang empfindlich ist und nicht für einen entgegengesetzten Übergang, bleibt der Zustand des Ausgangs Q unverändert (gespeichert), bis zum Auftreten eines neuen Nulldurchgangs im Eingangssignal S1.
In der Schlußfolgerung wird die Änderung des Zustands des Nulldurchgangsdetektors ausschließlich bestimmt durch Nulldurchgänge des Signals, die am Eingang des Komparators G1 vorhanden sind und durch eine positive erste Ableitung gekennzeichnet sind (d. h. durch Übergänge, die in der gleichen Richtung stattfinden).
Unter der Annahme eines vernachlässigbaren Offsets, der von der Ableitungsvorrichtung D hervorgerufen wird, ist hinsichtlich der Tatsache, daß die Schalter, die die Ableitungsvorrichtung implementieren, mit extrem geringen Strömen operieren, da sie praktisch nur den Basisstrom des Eingangstransistorpaares des Komparators führen, der einzige Offset-Beitrag zur Impulspaarungserscheinung der Offset des Differentialpaares von Transistoren, das den Takt des Flip-Flops ansteuert, dividiert durch den Verstärkungsfaktor des Komparators G1. Es ist somit möglich, durch Erhöhen des Verstärkungsfaktors die Impulspaarungsfigur der Nulldurchgangsdetektorschaltung auf einen praktisch vernachlässigbaren Wert erheblich zu reduzieren.
Gemäß einer alternativen Ausführungsform der Erfindung, die in Fig. 7 gezeigt ist, kann eine Nulldurchgangsdetektorschaltung der Erfindung einen Einzelimpulsgenerator A enthalten, der vom Signal S5 oder durch irgendeine andere Replika des Ausgangssignals (OUT) angesteuert werden kann und der einen Impuls mit vordefinierter Dauer (τ&sub1;) erzeugt.
Wie in den relativen Schaubildern der Fig. 8 deutlich gezeigt ist, erzeugt der Einzelimpulsgenerator A bei jedem Übergang des Ausgangssignals S5 einen Impuls mit vordefinierter Dauer τ&sub1;, der verwendet wird, um eine Zwischenspeicherschaltung freizugeben, die geeignet ist, den neuen Ausgangszustand der Schaltung zu speichern, wodurch jede nachfolgende Veränderung des Zustands für die gesamte Dauer des Freigabeimpulses τ&sub1; (Maskierungsperiode) verhindert wird.
Das gleiche Signal S5, das den Einzel-Impulsgenerator A auslöst, wird auch in eine Verzögerungsschaltung C eingespeist, die eine Laufzeitverzögerung τ&sub2; des Signals bestimmt, die einen definierten Wert aufweist, der kleiner ist als die Maskierungsperiode τ&sub1;. Normalerweise ist eine Verzögerung von τ&sub2; = 1/2 τ&sub1; ausreichend. Das verzögerte Signal S7 steuert eine erste Ableitungsvorrichtung D1 an, die die Eingangsverbindungen der Eingangskomparatorstufe G1 der Schaltung invertiert, sowie eine zweite Ableitungsvorrichtug D2, die die Ausgänge irgendeiner der kaskadierten Stufen (G1, G2, ...), die in der Nulldurchgangsdetektorschaltung verwendet werden können, invertiert, wodurch eine korrekte Kohärenz der Vorzeichen der Signale wiederhergestellt wird.
Bei jedem Übergang des Ausgangssignals S5 wird der neue Zustand vom Zwischenspeicher B für die Dauer eines Maskierungsintervalls τ&sub1; unverändert gehalten. Nach einer Verzögerung τ&sub2; nach dem Schaltzeitpunkt des Ausgangs der Schaltung, die von der Verzögerungsschaltung C hervorgerufen wird, ändern die Ableitungsvorrichtungen D1 und D2 den Zustand. Dies bewirkt eine virtuelle Umkehrung des Vorzeichens des Eingangssignals S 1 des Komparators G1, wobei eine gleichzeitige Umkehrung der zweiten Ableitungsvorrichtung G2 erzeugt wird. Hinsichtlich der Tatsache, daß S3 logisch identisch ist mit S4, bewirken diese Schaltvorgänge keinen Übergang des Signals, das an den Ausgangsanschlüssen OUT+ und OUT- der Nulldurchgangsdetektorschaltung anliegt, da diese Ereignisse für das gesamte Intervall τ&sub1;, während dem der Zwischenspeicher B freigegeben ist, maskiert sind. Somit findet der nachfolgende Nulldurchgang des Eingangssignals S 1 virtuell in derselben Richtung des vorangehenden Nulldurchgangs statt, in dem das Signal durch Umkehren der Ausgangsverbindungen des Komparators G1 während des Maskierungsintervalls τ&sub1; virtuell invertiert werden.
Unabhängig von der genauen Schaltungsimplementierung, die verwendet wird, wie z. B. diejenige, die in den Fig. 6 oder 7 gezeigt ist, findet der Nulldurchgang virtuell immer in derselben Richtung statt, was bewirkt, das der Offset des Eingangskomparators sich selbst zu einer reinen Laufzeitverzögerung des Ausgangssignals (OUT) umwandelt, was andererseits eine perfekte Synchronisierung mit der Folge der Nulldurchgänge des Eingangssignals aufrechterhält, trotz der Tatsache, daß das Eingangsdifferentialpaar des Komparators G1 einen nicht zu vernachlässigenden Offset (ΔV) aufweisen kann.
Die Zeitsteuerungssignale für ein bestimmtes Eingangssignal im Fall der Schaltung der Fig. 6 und im Fall der Schaltung der Fig. 7 sind jeweils in Fig. 8 gezeigt.
Im Fall einer Schaltung, wie sie in Fig. 6 gezeigt ist, ändert der Komparator G1 bei jedem Durchgang des Nullpegels (+ΔV des Offsets im betrachteten Beispiel) den Zustand, wodurch ein Ausgangssignal S2 erzeugt wird. Das Flip- Flop, das den Ausgangszustand (Q OUT) speichert, ist empfindlich für einen Übergang in nur einer Richtung (im betrachteten Beispiel von einem negativen Wert zu einem positiven Wert des Signals S2). Nach einer bestimmten Verzögerung τ bewirkt der Übergang des Signals S7 das Umschalten der Eingangsverbindungen (Signal S1), ohne irgendeine Zustandsänderung des Ausgangssignals hervorzurufen. Die Übergänge des Ausgangssignals finden immer in derselben Richtung zusammenfallend mit den Nulldurchgängen des Signals S1 statt, das am Eingang des Komparators G1 anliegt.
Im Fall einer Schaltung, wie sie in Fig. 7 gezeigt ist, wird bei jedem Übergang des Ausgangssignals (S5 OUT) ein Impuls S7 mit einer vorgegebenen Dauer τ&sub1; erzeugt, wobei dieser Impuls S6 die Speicherschaltung B freigibt, so daß der vom Ausgangssignal angenommene Wert (S5 OUT) bewahrt wird. Zu einem dazwischenliegenden Zeitpunkt (τ&sub2;) des Intervalls τ&sub1;, wie er von der Verzögerungsschaltung C bestimmt wird, wird das Umschalten der Eingänge des Komparators G1 vom verzögerten Signal S7 befohlen. Dies ist äquivalent zu einer Umkehrung des Vorzeichens des Signals S1 (im betrachteten Beispiel in Form eines sinusförmigen Signals gezeigt), das in die Eingänge des Komparators G1 eingespeist wird. Gleichzeitig mit der Umkehrung der Eingänge des Komparators G1 wird ferner eine Umkehrung der Ausgänge desselben Komparators G1 von der zweiten Ableitungsvorrichtung G2 bewirkt. Die Formen der Signale S1, S2, S3 und S4 (das im wesentlichen äquivalent ist zum Signal S3) sind in Fig. 8 gezeigt. Die Übergänge der Signale S2, S3 und S4, die der Umkehrung der Eingänge folgen, die von der Ableitungsvorrichtung D1 bestimmt wird, sind für die gesamte Dauer des Intervalls τ&sub1; des Signals S6 maskiert, wodurch die Speicherschaltung B den Ausgangswert (S5 OUT) freigibt.
Selbstverständlich kann zwischen den Stufen G1 und G2 eine beliebige Anzahl von Verstärkerstufen vorhanden sein, die in Kaskade geschaltet sind.
Die Ableitungsvorrichtungen (D, D1 und D2) können in unterschiedlichen Formen implementiert sein.
Zum Beispiel können die Ableitungsvorrichtungen mit CMOS-Strukturen verwirklicht sein, wie diejenige, die in Fig. 9 gezeigt ist. Selbstverständlich kann eine Ableitungsvorrichtung (D, D1 oder D2) verwirklicht werden unter Verwendung zweier Schaltblöcke ähnlich demjenigen, der in Fig. 9 gezeigt ist.
Alternativ kann eine Schaltung verwendet werden, die allgemein als Gilbert- Zelle bekannt ist, wie in Fig. 10 schematisch gezeigt ist, um sowohl die Ableitungsvorrichtung als auch die Differentialverstärkerstufe zu bilden, wie im Äquivalenzschaltbild der Fig. 10 bis dargestellt ist.

Claims

1. Verfahren zum Reduzieren des äquivalenten Eingangsoffsets einer Nulldurchgangsdetektorschaltung mit wenigstens einem Komparator, in dessen Eingänge ein bestimmtes Eingangssignal eingespeist wird, gekennzeichnet durch die Schritte:

Invertieren der Eingänge des Komparators nach einer bestimmten Verzögerung nach einem erfaßten Nulldurchgang;

Speichern des Ausgangszustands der Nulldurchgangsdetektorschaltung zum Zeitpunkt des erfaßten Nulldurchgangs für ein Zeitintervall, das länger ist als die Verzögerung und kürzer als das minimale Zeitintervall zwischen zwei beliebigen aufeinanderfolgenden Nulldurchgängen des Eingangssignals.

2. Nulldurchgangsdetektorschaltung mit wenigstens einem Komparator, gekennzeichnet durch

eine Verzögerungsschaltung, die funktionell mit einem Ausgang der Schaltung verbunden ist und ein Ausgangssignal mit einer definierten Verzögerung weiterleiten kann, die kürzer ist als das minimale Zeitintervall zwischen zwei beliebigen aufeinanderfolgenden Nulldurchgängen eines in die Eingänge des Komparators eingespeisten Signals;

eine Ableitungsvorrichtung, die vom verzögerten Ausgangssignal gesteuert wird und die die Eingänge des Komparators nach einem Übergang des Ausgangssignals invertieren kann;

eine bistabile Schaltung, die empfindlich ist für Übergänge in einer einzigen Richtung des vom Komprator erzeugten Signals, das in einen Eingang der bistabilen Schaltung eingespeist wird, und die einen Ausgang besitzt, der funktionell den Ausgang der Nulldurchgangsdetektorschaltung bildet.

3. Schaltung nach Anspruch 2, in der die bistabile Schaltung ein flankengetriggertes D-Typ-Flip-Flop ist, dessen erster Ausgang den Ausgang der Schaltung bildet und dessen zweiter komplementärer Ausgang mit einem Eingang des Flip-Flops verbunden ist, wobei der Takteingang des Flip-Flops mit dem Ausgang des Komparators verbunden ist.

4. Schaltung nach Anspruch 2, gekennzeichnet durch mehrere Komparatoren in Kaskade und wenigstens eine zweite Ableitungsvorrichtung, die die Ausgänge irgendeines Komparators der mehreren Komparatoren gleichzeitig mit der Eingangsumkehrung umkehren kann.

5. Schaltung nach Anspruch 4, bei der die zweite Ableitungsvorrichtung von einer Gilbert-Zelle gebildet wird.