DE69309311T2

DE69309311T2 - Lineares spannungsgesteuertes widerstandselement

Info

Publication number: DE69309311T2
Application number: DE69309311T
Authority: DE
Inventors: Yannis Tsividis
Original assignee: Columbia University in the City of New York
Current assignee: Columbia University in the City of New York
Priority date: 1992-11-12
Filing date: 1993-10-12
Publication date: 1997-07-10
Anticipated expiration: 2013-10-13
Also published as: WO1994011903A1; EP0691035A4; CA2149250A1; KR950704817A; DE69309311D1; US5293058A; EP0691035B1; JP3343255B2; KR100277387B1; JPH08503576A; EP0691035A1

Description

Diese Erfindung bezieht sich im allgemeinen auf Halbleitervorrichtungen, insbesondere auf eine Vorrichtung zur Linearisierung des Kanalwiderstandes eines Feldeffekttransistors und damit zur Verbesserung seiner Eignung als spannungsgesteuertes Widerstandselement.
Bestimmte Eigenschaften des Feldeffekttransistors, insbesondere des wohlbekannten Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET), bieten einen Anreiz für dessen Einsatz als spannungsgesteuertes Widerstandselement in Festkörperschaltungen. Der MOSFET ist eine spannungsgesteuerte Vorrichtung, in welcher der Widerstand zwischen Source- und Drain-Elektrode durch die an der Gate-Elektrode angelegte Spannung gesteuert werden kann. Die Vorrichtung umfaßt typischerweise zwei relativ hoch dotierte, beabstandete Bereiche des einen Leitungstyps, die in der Oberfläche eines Halbleiterkörperbereichs des anderen Leitungstyps ausgebildet sind. Diese zwei beabstandeten Bereiche werden als Source bzw. als Drain bezeichnet. Eine dünne Schicht aus isolierendem Material, üblicherweise eine thermisch aufgewachsene natürliche Oxidschicht, ist über der Oberfläche des Halbleiterkörperbereichs zwischen dem Source- und dem Drain-Bereich ausgebildet, um das Gate-Dielektrikum zu erzeugen, während eine Schicht aus leitendem Material, wie z. B. ein Metall oder ein polykristalliner Halbleiter, auf dem Gate-Dielektrikum zwischen den Source- und Drain-Bereichen ausgebildet ist, um als Gate-Elektrode zu dienen. Durch das Anbringen eigener Kontakte an die Source- und Drain-Bereiche werden Source- und Drain-Elektroden geschaffen.
Ist der Körperbereich mit einem Bezugspotential verbunden, wie z. B. Masse, steuert die an die Gate-Elektrode angelegte Spannung die Anzahl der Ladungsträger in einem Kanal, der an der Oberfläche des Körperbereichs zwischen dem Source- und dem Drain-Bereich entsteht. Zum Beispiel verändert in einem p-Kanal-MOSFET, der in einem n-Typ- Siliciumsubstrat ausgebildet ist und p-Typ-Source- und Drain-Bereiche besitzt, eine negative Vorspannung, die an die Gate-Elektrode angelegt wird, die Verhältnisse in der Oberfläche des Siliciumsubstrats. Mit steigender Höhe dieser negativen Vorspannung unterliegt die Gate-Elektrode zunächst einer Verarmung, gefolgt von einer schwachen und schließlich einer immer stärker werdenden Inversion. Tritt in der Siliciumoberfläche in der Nähe der Gate-Elektrode eine Inversion auf, dehnt sich eine p-Typ- Inversionsschicht oder ein Kanal zwischen den p-Typ- Source- und Drain-Bereichen des MOSFET aus. So kann ein geeignetes Spannungssignal an der Gate-Elektrode die Anzahl der Ladungsträger in der Kanal-Elektrode steuern, so daß bei einer gegebenen Spannung zwischen Source- und Drain-Elektrode die Gate-Elektrode den Stromfluß im Kanal steuert. Bei konstanter Gate-Spannung bewirkt eine Erhöhung der Spannung zwischen der Source- und Drain-Elektrode eine Erhöhung des Kanalstroms, was wiederum eine Erhöhung des ohmschen Spannungsabfalls (IR) entlang des Kanals zur Folge hat. Dieser Spannungsabfall erzeugt ein elektrisches Feld, das dem elektrischen Feld in der Siliciumoberfläche, das infolge der Gate-Vorspannung entsteht, entgegengerichtet ist. Wenn dieser Spannungsabfall an einem beliebigen Punkt entlang des Kanals einen Wert erreicht, der ausreicht, das elektrische Restfeld in der Siliciumoberfläche so zu schwächen, daß es nahe dem Grenzwert liegt, der für eine Inversion benötigt wird, tritt ein "Abschnüren" des Kanals ein, und der Drain- Strom erreicht den "Sättigungsbereich" mit einem relativ konstanten Wert, der weitgehend unabhängig von der Spannung zwischen Source- und Drain-Elektrode der MOSFET- Vorrichtung ist.
Gerade die Steuerbarkeit des Kanalwiderstandes, dessen Wert abhängig von seinen Abmessungen zwischen einigen Megaohm und einigen hundert oder einigen zehn Ohm liegen kann, die angelegten Spannungen, sowie die eingesetzten Materialien und Prozesse bei der Herstellung der Vorrichtung ermöglichen den Einsatz der MOSFET-Vorrichtung als ein spannungsgesteuertes Widerstands-Schaltungselement. Aufgrund dieser und anderer Eigenschaften des MOSFET eignet er sich für zahlreiche Anwendungen, wie z. B. als spannungsgesteuerter Festkörperwiderstand in Geräten, wie z. B. RC-Schaltungen mit veränderlicher RC-Zeitkonstante und spannungsgesteuerte Dämpfungsglieder. Da der Kanalwiderstand, der als das Verhältnis der Spannung über den Kanal zum Strom, der durch den Kanal fließt, definiert ist, mit der Spannung zwischen der Source- und Drain- Elektrode schwankt, kann er jedoch bei vielen Anwendungsfällen nicht eingesetzt werden, die ein Widerstandselement erfordern, das von der Richtung (oder Polarität) sowie der Größe der Spannung und des Stroms durch das Element unabhängig ist. Kurzum sollte der Wert des steuerbaren Widerstandes des Elements von der Spannung zwischen den beiden Anschlüssen des Elements unabhängig sein.
Es sind Techniken zur Linearisierung des Kanalwiderstandes eines Isolierschicht-Feldeffekttransistors vorgeschlagen worden. Typischerweise handelt es sich bei diesen um Schaltungstechniken, die den Transistor in seinem Trioden-Betriebsbereich (nicht gesättigten-Betriebsbereich) betreiben. Einige dieser Techniken sind in einem Artikel mit dem Titel "Continuous-Time MOSFET-C Filter in VSLI" von Y. Tsividis, M. Banu und J. Khoury, IEEE Transactions, Circuit-Systems, Bd. CAS-33, Nr. 2, S. 125-140, Februar 1986, beschrieben. Die in diesem Artikel beschriebenen Schaltungen umfassen Vorrichtungen, die in der Weise arbeiten, die in Fig. 1A oder Fig. 1B, welche schematisch einen MOSFET in seinem Trioden- Betriebsbereich (nicht gesättigten-Betriebsbereich) veranschaulichen, der an seinem Gate mit einer Steuerspannung VC verbunden ist, gezeigt sind. Die Steuerspannung VC kann von einem automatischen Einstellsystem (nicht gezeigt) erzeugt werden. Der Körper des MOSFET ist mit einer festen Gleichstrom-Vorspannung VB verbunden. Es wird angenommen, daß die Source- und Drain-Spannungen VS und VD ausreichend niedrig bleiben, um einen Betrieb im nicht gesättigten Bereich zu ermöglichen. Der Kanalstrom I des Transistors läßt sich in der Form I = iL-iN schreiben, wobei iN eine nichtlineare Funktion von VS und VD, und iL eine lineare Funktion, gegeben durch iL = G(VD-VS) mit G als Kanalleitfähigkeit, bezeichnet. Die Nichtlinearitäten im Strom I sind im Gegensatz zu VS-VD im wesentlichen von zweiter Ordnung und werden auf verschiedene Arten beseitigt, z. B. durch das Einstellen von VD = -VS in der Anordnung von Fig. 1A, durch die Bildung von VC aus geeigneten Funktionen von VS und VD, oder durch den Einsatz zweier Vorrichtungen , die wie in Fig. 1A oder 1B geschaltet sind, sowie durch Differenzbildung der Ströme durch die beiden Vorrichtungen, wenn die Vorrichtungen im Gleichgewicht betrieben werden.
Alle vorgeschlagenen Verfahren, die im obengenannten Artikel beschrieben werden, unterliegen folgenden Einschränkungen:
(a) Falls die als Paar eingesetzten Vorrichtungen nicht vollständig abgeglichen sind, kann keine vollkommene Beseitigung der Nichtlinearitäten zweiter Ordnung erreicht werden; das gleiche Problem tritt auf, falls die verwendeten Steuersignale nicht vollkommen ausgeglichen sind.
(b) Die ungeraden Anteile werden infolge der Beweglichkeitsschwankungen, die durch Veränderungen im Gate-Feld entlang des Kanals verursacht werden, und des Körpereffekts, der durch Veränderungen des Substratfeldes entlang des Kanals verursacht wird, nicht beseitigt.
Unter den Techniken, die zur Beseitigung der ungeraden nichtlinearen Anteile des Kanalstroms, die durch den Körpereffekt bedingt sind, vorgeschlagen wurden, findet sich jene, die in US-Patent Nr. 4,710,726 an Z. Czarnul beschrieben und beansprucht ist und die zudem in einem Artikel mit dem Titel "Modification of Banu-Tsividis Continuous-Time Integrator Structure" von Z. Czarnul, IEEE-Transactions on Circuits and Systems, Bd. CAS-33, Nr. 7, S. 714-716, Juli 1986, beschrieben wird. Die Czarnul-Schaltung ist ein MOS-Widerstandsnetzwerk, das mit vier abgeglichenen MOS-Transistoren arbeitet, die alle in ihrem nicht gesättigten Bereich betrieben werden. Während diese Schaltung Nichtlinearitäten beseitigt, die durch den Körpereffekt verursacht werden, beseitigt sie nicht die Nichtlinearitäten, die durch die Beweglichkeitsschwankungen entstehen. Weitere Verfahren, die dazu dienen, lineare V-I-Kennlinien zu erlangen und dem Oberbegriff des Anspruchs 1 entsprechen, sind in Technical Digest of the 1974 Int. Electr. Dev. Meeting, 9. - 11. Dezember , 1974, Washington D.C., S. 533-536, und in US-A-3 968 452 vorgeschlagen worden.
Eine Aufgabe der vorliegenden Erfindung ist, einen hochlineares, spannungsgesteuertes Feldeffekttransistor- Widerstandselement zu schaffen, das die Nachteile der bekannten Techniken zur Linearisierung des Kanalwiderstand-Feldeffekttransistor-Bauelements nicht mehr aufweist.

Zusammenfassung der Erfindung

Der Kanalwiderstand eines Feldeffekttransistors, bevorzugt eines MOSFET, wird in bezug auf die Spannung zwischen Source- und Drain-Elektrode VS-VD hochlinear durch Anlegen einer ersten Offset-Spannung zwischen die Source- bzw. Drain-Elektrode und das jeweilige Ende der Gate- Elektrode in der Umgebung des Source- bzw. Drain-Bereichs, sowie durch Anlegen einer zweiten Offset-Spannung zwischen die Source- bzw. Drain-Elektrode und den jeweiligen Abschnitt des Halbleiter-Körperbereichs in der Umgebung des Source- bzw. Drain-Bereichs. Diese Anordnung ruft den Spannungsabfall VS-VD über der Länge der Gate- Elektrode, der Länge des Kanals sowie der Länge des Körpers unterhalb des Kanals hervor, wobei in allen drei über ihrer Länge ein linearer Spannungsabfall erreicht wird. Auf diese Weise werden die Kanal-Gate- bzw. Körper- Kanal-Potentiale über der gesamten Länge des Kanals konstant und Schwankungen der Trägerbeweglichkeit und des Körpereffekts werden vermieden, die sich anderenfalls nachteilig auf die Linearität des Kanalwiderstands auswirken. Die erste und die zweite Offset-Spannung kann innerhalb jeweiliger Grenzen verändert werden, um den Kanalwiderstand einzustellen. Die Offset-Spannungen werden bevorzugt durch entsprechende Puffer- und Pegelverschiebungseinrichtungen erzeugt, die zwischen Source- bzw. Drain-Elektrode und dem jeweiligen Ende der Gate- Elektrode in der Umgebung des Source- bzw. Drain-Bereichs sowie zwischen der Source- bzw. Drain-Elektrode und dem jeweiligen Abschnitt des Körperbereichs in der Umgebung des Source- bzw. Drain-Bereichs angeschlossen sind.

Kurzbeschreibung der Zeichnungen

Die Erfindung wird mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen:
Fig. 1A und 1B, auf die schon Bezug genommen wurde, schematisch bekannte Schaltungsverfahren für den Einsatz eines Feldeffekttransistors als spannungsgesteuertes Widerstandselement schematisch veranschaulichen,
Fig. 2 eine Querschnittsansicht durch einen idealisierten p-Kanal-MOS-Feldeffekttransistor und eine schematische Veranschaulichung einer Anordnung, die dem Erreichen eines linearen Kanalwiderstandes im Transistor gemäß der Erfindung dient, ist,
Fig. 3 eine schematische Darstellung der Vorrichtung nach Fig. 2 ist,
Fig. 4 eine Draufsicht auf das Layout einer MOSFET-Vorrichtung gemäß der Erfindung mit Kontakten zum jeweiligen Abschnitt des Körperbereichs in der Umgebung des Source- bzw. Drain-Bereichs und zum jeweiligen Ende der Gate- Elektrode in der Umgebung des Source- bzw. Drain-Bereichs ist,
Fig. 4A einen schematische Darstellung ist, die die Verbindung der Puffer- und Pegelverschiebungsschaltung mit der Anordnung in Fig. 4 zeigt, ist,
Fig. 5 eine vereinfachte Draufsicht auf das Layout einer MOSFET-Vorrichtung, die eine alternative Anordnung der Kontakte zum jeweiligen Abschnitt des Körperbereichs in der Umgebung des Source- bzw. Drain-Bereichs in der Vorrichtung gemäß der Erfindung zeigt, ist,
Fig. 6 eine alternative Anordnung, die dem Erreichen eines linearen Kanalwiderstandes in einem MOSFET gemäß der Erfindung dient, schematisch veranschaulicht,
Fig. 7A, 7B, 7C und 7D Schaltpläne sind, die vier unterschiedliche Verfahren zur Erzeugung einer Pufferung und Pegelverschiebung in den Vorrichtung der Fig. 2, 3, und 6 zeigen, und
Fig. 8 ein Schaltplan ist, der eine weitere Technik zur Erzeugung einer Pufferung und Pegelverschiebung in den Vorrichtungsanordnungen der Fig. 2, 3 und 6 zeigt.

Beschreibung der bevorzugten Ausführung der Erfindung

In den Zeichnungen veranschaulichen die Fig. 1A sowie Fig. 1B schematisch einen MOS-Transistor 10 mit zwei Stromelektroden, Source- bzw. Drain-Elektrode genannt, an die Schaltungsspannungen VS bzw. VD angelegt werden, und einer Gate-Elektrode G, die der Steuerung der Leitfähigkeit des Transistor-Kanals dient. In der üblichen Ausführung der MOS-Transistoren sind die Rollen von Source- und Drain-Elektrode bekanntlich vertauschbar wobei die Bezeichnung der Source- bzw. Drain-Elekrode von der Richtung des Stromflusses zwischen den beiden abhängig ist. In Fig. 1A ist eine Steuerspannung VC zwischen die Gate- Elektrode G und eine Referenzspannung geschaltet, die in diesem Fall die Masse ist, und in Fig. 1B ist die Steuerspannung V'C zwischen die Gate- und die Source-Elektrode geschaltet.
In der Anordnung nach Fig. 1A bewirkt eine Veränderung der Source-Spannung VS sowohl eine Änderung der Gate- Source-Spannung VGS als auch der Körper-Source-Spannung VBS, die ihrerseits eine Veränderung der Anzahl der Ladungsträger und der Ladungsträgerbeweglichkeit (aufgrund einer Veränderung der Gate-Kanal-Spannung) sowie des Körpereffekts im Kanal in der Umgebung der Source-Elektrode hervorruft. In den Anordnungen nach Fig. 1A und 1B bewirkt eine Veränderung der Drain-Spannung VD sowohl eine Änderung der Gate-Drain-Spannung VGD als auch der Körper-Drain-Spannung VBD, die ihrerseits eine Veränderung der Anzahl der Ladungsträger und der Ladungsträgerbeweglichkeit (aufgrund einer Veränderung der Gate-Kanal-Spannung) sowie des Körpereffekts im Kanal in der Umgebung der Drain-Elektrode hervorruft. Wie oben erläutert, bewirken Veränderungen der Ladungsträgerzahl, der Ladungsträgerbeweglichkeit und des Körpereffekts im Kanal Nichtlinearitäten des Kanalstroms. Die vorliegende Erfindung vermeidet derartige Nichtlinearitäten des Kanalstroms durch Konstanthalten sowohl der Gate-Kanal- Spannung als auch der Körper-Kanal-Spannung über der Länge des Kanals, so daß Veränderungen von VS oder VD keine Veränderungen der Ladungsträgerzahl, der Ladungsträgerbeweglichkeit und des Körpereffekts im Kanal hervorrufen.
Fig. 2 zeigt einen Querschnitt durch einen idealisierten p-Kanal-MOSFET, wobei eine n-Typ-Wanne 32 auf einer Oberfläche eines p-Typ-Substrats 18, das aus Silicium oder anderem geeigneten Halbleitermaterial besteht, ausgebildet ist. Zwei relativ hoch dotierte, beabstandete Bereiche vom p+-Typ 20 und 22 sind in der Oberfläche der n-Typ-Wanne 32 ausgebildet und dienen als Source- bzw. Drain-Bereich des MOSFET. Leitende Kontakte S und D sind auf dem Source-Bereich 20 bzw. dem Drain-Bereich ausgebildet und bilden einen Teil der Source- bzw. Drain- Elektrode, an die VS bzw. VD angelegt wird. Eine Gate- Elektrode aus einem geeigneten, leitenden Material, wie z. B. polykristallines Silicium oder Metall ist auf einer dünnen Schicht aus isolierendem Material 26, wie z. B. Siliciumdioxid ausgebildet. Diese isolierende Schicht 26 liegt über der Oberfläche der n-Typ-Wanne 32 zwischen dem Source-Bereich 20 und dem Drain-Bereich 22. Wenn eine ausreichend große Vorspannung an die Gate-Elektrode 24 angelegt wird, invertiert das resultierende elektrische Feld die Oberfläche in der Umgebung der Gate-Elektrode, wobei es einen p-Typ-Kanal 30 erzeugt, der sich zwischen den Source- bzw. Drain-Bereichen 20 und 22 des p-Typs ausbreitet. Die Kanalbildung ermöglicht einen Stromfluß zwischen Source- und Drain-Elektrode S und D, wie durch den mit "I" gekennzeichneten Pfeil angedeutet wird.
Gemäß der Erfindung ist die Source-Elektrode S mit dem Ende der Gate-Elektrode 24 in der Umgebung des Source- Bereichs 20 über einen Puffer 34 mit Verstärkungsfaktor 1 bekannter Bauart und eine Pegelverschiebungseinrichtung 36, die als Batterie dargestellt ist, verbunden, um eine negative Offset-Spannung -VZ zwischen dem Ende der Gate- Elektrode 24 in der Umgebung des Source-Bereichs 20 und dem Source-Bereich zu erzeugen. Die Source-Elektrode ist ebenfalls mit einem Abschnitt der n-Typ-Wanne 32 in der Umgebung des Source-Bereichs 20 über einen zweiten Puffer 38 mit Verstärkungsfaktor 1 bekannter Bauart und eine Pegelverschiebungseinrichtung 40, die als Batterie dargestellt ist, verbunden, um eine positive Offset-Spannung VY zwischen dem Abschnitt der n-Typ-Wanne 32 in der Umgebung des Source-Bereichs 20 und dem Source-Bereich zu erzeugen. Entsprechend ist die Drain-Elektrode D mit dem Ende der Gate-Elektrode 24 und dem Abschnitt der n-Typ- Wanne 32 in der Umgebung des Drain-Bereichs 22 über entsprechende Puffer mit Verstärkungsfaktor 1 42 und 44 und zugehörigen Pegelverschiebungseinrichtungen 46 und 48, die durch Batterien dargestellt sind, verbunden, um eine negative Offset-Spannung -VZ zwischen dem Ende der Gate-Elektrode 24 in der Umgebung des Drain-Bereichs 22 und dem Drain-Bereich zu erzeugen. Diese Anordnung bewirkt nicht nur einen Source-Drain-Spannungsabfall VS-VD über dem Kanals 30, sondern auch über der Länge der Gate- Elektrode 24 sowie über dem Abschnitt der n-Typ-Wanne 32 in der Nähe des Kanals. Aufgrund der Spannungsabfälle über dem Kanal verhält sich die Gate-Elektrode bzw. die n-Typ-Wanne auf ihrer Länge linear ferner werden die Kanal-Gate-Spannung sowie die Körper-Kanal-Spannung über der gesamten Länge des Kanals konstant gehalten. Auf diese Weise werden Veränderungen der Ladungsträgerzahl, der Ladungsträgerbeweglichkeit und des Körpereffekts im Kanal im wesentlichen vermieden, wobei ein linearer Kanalwiderstand erwirkt wird.
Dies kann anhand des schematischen Schaltplans der Fig. 3 aufgezeigt werden, die ein Schaltungsmodell der Anordnung nach Fig. 2 darstellt, worin ähnliche Teile mit den gleichen Bezugszeichen versehen sind. In Fig. 3 ist der Gate- bzw. Körperwiderstand jeweils durch einen eindimensional verteilten Widerstand mit einem konstanten spezifischen Widerstand dargestellt. Diese verteilten Widerstände besitzen die gleiche Länge L, die der Länge des Kanals 30 entspricht. Die äußeren linken Enden der beiden Widerstände sind mit x = 0 gekennzeichnet, die äußeren rechten Enden mit x = L. Die Gate-Spannung VG, die Kanal- Spannung VCH und die Körper-Spannung VB können an jedem beliebigen Punkt x entlang der Länge des Kanals als eine Funktion von x wie folgt ausgedrückt werden:
VG(x) = VS - VX + X/L(VD - VS) (1)
VB(x) = VS + VY + X/L(VD - VS) und (2)
VCH(x) = VS + X/L(VD - VS) (3)
wobei Gleichung (3) voraussetzt, daß sich die Spannung VCH(x)-VS entlang des Kanals linear ändert. Subtraktion der Gleichung (3) von Gleichung (1) sowie Gleichung (2) ergibt:
VG(x) - VCH(x) = -VZ und (4)
VB(x) - VCH(x) = VY (5)
womit gezeigt ist, daß VG-VCH und VB-VCH über die Länge des Kanals konstant sind. Der Kanalwiderstand 30 kann durch Verändern der Offset-Spannungen VZ und/oder VY eingestellt werden.
Die Vorrichtung nach Fig. 2 wird bevorzugt in Planartechnik hergestellt. Da bei der Planartechnik die Kontakte zu Gate, Kanal, und Körper nicht wie in Fig. 2 dargestellt plaziert werden können, werden diese besser auf der obenliegenden Oberfläche der Vorrichtung ausgebildet. Im realen Layout, das in Fig. 4 dargestellt ist, sind die beabstandeten Source- und Drain-Bereiche 20 und 22 in der obenliegenden Oberfläche der n-Typ-Wanne 32 ausgebildet. Die entgegengesetzt orientierten Enden der Gate-Elektrode überlappen teilweise den Source- und den Drain-Bereich 20 bzw. 22, sind aber nicht elektrisch mit diesen verbunden. Die Gate-Elektrode, die im Beispiel eine T-Forrn aufweist, ist von der n-Typ-Wanne 32 durch eine Schicht aus isolierendem Material 26 getrennt, welche die Oberfläche der Wanne zwischen dem Source- und dem Drain-Bereich 20 bzw. 22 bedeckt. Zwei Kontaktfensterpaare 1 und 1' sind an den Enden der Gate-Elektrode 24 in der Umgebung des Source- bzw. Drain-Bereichs 20 und 22 ausgebildet. Die Kontaktfenster 2 und 2' sind über dem Source- bzw. Drain-Bereich ausgebildet. Ein Kontaktfensterpaar 3 im Source-Bereich 20 und ein Kontaktfensterpaar 3' im Drain-Bereich sind über den Abschnitten der n-Typ-Wanne 32 in der Umgebung des Source- bzw. des Drain-Bereichs ausgebildet. Ein erstes, metallisches Leiterpaar 13 und 13' ist über zugehörige Kontaktfenster 1 mit den entgegengesetzt orientierten Enden des "T"s am Ende der Gate-Elektrode in der Umgebung des Source-Bereichs 20 verbunden, und ein zweites, metallisches Leiterpaar 14 und 14' ist über zugehörige Kontaktfenster 1' mit den entgegengesetzt orientierten Enden des "T"s am Ende der Gate-Elektrode in der Umgebung des Drain-Bereichs 20 verbunden. Die Leiter 13 und 13' sind, obwohl einfachheitshalber nicht dargestellt, ebenso wie die Leiter 14 und 14' mittels bekannter Techniken (z. B. Überkreuzung oder Unterkreuzung) elektrisch verbunden. Zwei metallische Leiterpaare sind mit der Wanne 32 verbunden. Ein Paar 5 und 5' ist mit dem Abschnitt der Wanne in der Umgebung des Source-Bereichs über entsprechende Kontaktfenster, die auf beiden Seiten der Verbindung des metallischen Leiters 11 mit dem Source-Bereich angeordnet sind, verbunden, während ein zweites Paar 6 und 6' mit dem Abschnitt der Wanne in der Umgebung des Drain-Bereichs 22 über Kontaktfenster 3', die auf beiden Seiten der Verbindung des metallischen Leiters 12 mit dem Drain-Bereich angeordnet sind, verbunden ist. Die Leiterpaare 5 und 5' sind ebenso wie die Leiter 6 und 6' mittels bekannter Techniken elektrisch verbunden. Die alternative Anordnung besitzt drei Wannen- Kontakte an jedem Ende des Kanals, zwei auf beiden Seiten des Source- bzw. Drain-Bereichs und eine dritte auf der nach außen gerichteten Seite des Source- bzw. Drain- Bereichs, wobei die drei Kontakte an jedem Ende wie gezeigt elektrisch verbunden sind. Andere Kontaktanordnungen können von Fachleuten in Übereinstimmung mit der Erfindung verwendet werden. Vorteilhafte Plazierungen der Kontakte können experimentell oder mittels dreidimensionaler Computersimulation der Vorrichtung bestimmt werden.
Die Anordnung, die in Fig. 4 dargestellt ist, ist mit der Treiberschaltung auf die in Fig. 4A gezeigte Weise verbunden. Die Source-Elektrode S der Vorrichtung ist über die Puffer 34 und die Pegelverschiebungseinrichtungen 36 mit den Gate-Leitern 13 und 13' verbunden. Die Source- Elektrode S ist außerdem über die Puffer 38 und die Pegelverschiebungseinrichtungen 40 mit den Wanne-Leitern 5 und 5' verbunden. Entsprechend ist die Drain Elektrode D der Vorrichtung über die Puffer 42 und die Pegelverschiebungseinrichtungen 46 mit den Gate-Leitern 14 und 14' verbunden. Die Drain-Elektrode D ist außerdem über die Puffer 44 und die Pegelverschiebungseinrichtungen 48 mit den Wanne-Leitern 6 und 6' verbunden.
Die Pufferpaare (34, 38 und 42, 44), die wie in Fig. 3 dargestellt an die entgegengesetzt orientierten Enden des Kanals angeschlossen sind, können jeweils wie in Fig. 6 dargestellt durch einen einzigen Puffer ersetzt sein. Das heißt, die Source-Elektrode S kann mit dem Eingang eines einzigen Puffers 80 mit Verstärkungsfaktor 1, anstelle der beiden in Fig. 3 dargestellten verbunden werden. Der Ausgang des Puffers 80 ist dann an das Ende der Gate-Elektrode und den Abschnitt der n-Typ-Wanne in der Umgebung des Source-Bereichs über Pegelverschiebungseinrichtungen 36' bzw. 40' angeschlossen. Entsprechend kann die Drain-Elektrode D mit dem Eingang eines einzigen Puffers 82 mit Verstärkungsfaktor 1 verbunden werden. Der Ausgang des Puffers 82 ist dann an das Ende der Gate- Elektrode und den Abschnitt der n-Typ-Wanne in der Umgebung des Drain-Bereichs über Pegelverschiebungseinrichtungen 46' bzw. 48' angeschlossen. In besonderen Ausführungen, in denen keine bestimmte Richtung des Kanalstroms an einem Ende des Kanals erforderlich ist, kann der Puffer bzw. können die Puffer an diesem Ende gänzlich weggelassen werden.
Die Puffer und Pegelverschiebungseinrichtungen in den offenbarten Ausführungsformen der Erfindung können herkömmliche Schaltungen sein, welche diese Funktionen zum Erreichen der gewünschten Linearität des Kanals bieten.
Darüber hinaus ist es wünschenswert, daß die verwendeten Puffer- und Pegelverschiebungsschaltungen in den gleichen Halbleiterchip wie die Feldeffekttransistor-Vorrichtung, deren Kanalwiderstand linearisiert wird, integriert werden können. Unter den bekannten Schaltungsverfahren für die Puffer- und Pegelverschiebungsfunktion für die Spannung VY befindet sich der in Fig. 7A dargestellte Emitterfolger, bei dem der Kollektor eines bipolaren npn- Transistors z. B. mit einer Spannungsquelle VEE und die Basis mit einer Spannung VS an der Source-Elektrode S verbunden ist, um am Emitterausgang eine Potential VS+VY zu erzeugen, wobei VY die Emitter-Basis-Spannung des Transistors im aktiven Betriebsbereich bezeichnet. Eine ähnliche Schaltung für diese Aufgabe ist der in Fig. 7B dargestellte Darlington-Paar-Ermitterfolger, der am Emitterausgang ein Potential VS+VY erzeugt, wobei VY zwei Emitter-Basis-Spannungsabfälle verkörpert.
Ein anders bekanntes Verfahren ist die in Fig. 7C dargestellte hybride MOS-bipolar-Folgeschaltung, die dazu dient, eine Spannungsverschiebung VZ zu erzeugen, in der die in Kaskade geschalteten bipolaren Transistorglieder über einen MOS-Transistor, dessen Gate mit der Spannung an der Source-Elektrode S verbunden ist, betrieben werden. Diese Schaltung erzeugt eine Offset-Spannung VZ, die der Summe aus der Gate-Source-Spannung der MOS-Stufe und den Basis-Emitter-Spannungen der bipolaren Transistoren entspricht. Durch den Einsatz einer ausreichenden Anzahl bipolarer Transistoren kann die gewünschte Offset- Spannung bereitgestellt werden. Eine Veränderung des Stroms durch die MOS-Stufe ändert den Wert von VZ, womit der Kanalwiderstand der Vorrichtung eingestellt wird.
Die Puffer und Pegelverschiebungseinrichtungen können, wie in Fig. 7D dargestellt ist, auch als Operationsverstärker herkömmlicher Bauart ausgeführt werden. Nach Fig. 7D ist die Spannung VS an der Source-Elektrode S an den nichtinvertierenden Eingang des Verstärkers angelegt, während eine Pegelverschiebung VZ mit der dargestellten Polarität zwischen dem Ausgang und dem invertierenden Eingang angeschlossen ist, um eine Ausgangsspannung VS-VZ zu erzeugen. Die spannungsverschiebung VZ kann auch über einen stromabhängigen Spannungsabfall durch einen Widerstand oder Transistor erzeugt werden, wobei der Strom, der durch die Vorrichtung fließt, verändert werden kann, um VZ zu ändern und somit den Kanalwiderstand der Feldeffekttransistorvorrichtung einzustellen.
Es ist klar, daß die Schaltungen in den Fig. 7A-D, die zur Erzeugung einer Offset-Spannung VZ zwischen den Source- und Drain-Bereichen und den Enden der Gate-Elektrode in der Umgebung der Source- bzw. Drain-Bereichen beschrieben wurden, nach Abwandlungen, die den Fachleuten bekannt sind, auch geeignet sind, eine Offset-Spannung VY zwischen dem Source- und Drain-Bereich und dem zugehörigen Abschnitt des Körpers in der Umgebung des Source- bzw. Drain-Bereichs zu erzeugen.
Eine nochmals weitere Puffer- und Pegelverschiebungsschaltung mit Verstärkungsfaktor 1, die sich dafür eignet, Offset-Spannungen zwischen dem Source- und Drain- Bereich und den Enden der Gate-Elektrode und den Abschnitten des Körpers in der Umgebung des Source- bzw. Drain-Bereichs zu erzeugen, stellt die in Fig. 8 gezeigte Schaltung dar. Diese Schaltung besteht aus zwei MOS- Transistorpaaren T&sub1;, T&sub2; und T&sub3;, T&sub4;, die jeweils mit einer zugehörigen Stromquelle 90 und 92 zwischen Versorgungsspannungen +VDD und -VSS in Reihe geschaltet sind. Der Gate-Anschluß von T&sub1; ist mit dem gemeinsamen Knoten von T&sub1; und T&sub2; verbunden, während der Gate-Anschluß von T&sub3; mit dem gemeinsamen Knoten von T&sub1; und T&sub2; verbunden ist. Die Spannungen an den Source- und Drain-Elektroden VS und VD der Feldeffekttransistor-Widerstandsvorrichtung liegen an den Gate-Anschlüssen von T&sub2; bzw. T&sub4; an, während die verschobenen Spannungen VS+VY und VD+VY an den Source- Anschlüssen von T&sub3; bzw. T&sub1; bereitgestellt werden. Die Offset-Spannung VY kann durch die folgende Beziehung dargestellt werden:
VY = VSG(I&sub1;) + VSG(I&sub3;) (6)
wobei VSG die Source-Gate-Spannung von T&sub2; und T&sub3; bzw. von T&sub4; und T&sub1;, I&sub1; den Strom durch T&sub1; und T&sub2; und I&sub3; den Strom durch T&sub3; und T&sub4; bezeichnet. Das bedeutet, daß die Verschiebungen von VS und VD wie gefordert gleich groß sind. Andere Schaltungen mit MOS- oder bipolaren Vorrichtungen oder Kombinationen von Vorrichtungstypen zur Erzeugung der erforderlichen Puffer- und Pegelverschiebungsfunktionen gemäß der Erfindung sind den Fachleuten bekannt.
Während die Erfindung mit Bezug auf mehrere beispielhafte Ausführungsformen beschrieben wurde, ist es für Fachleute klar, daß daran verschiedene Veränderungen der Form, der Einzelheiten oder der Gestalt vorgenommen werden können. Zum Beispiel kann der Feldeffekttransistor der Widerstandsvorrichtung vom Verarmungstyp sein, wobei in diesem Fall VZ entgegengesetzt gepolt wäre, oder der Transistor kann eine n-Kanal-Vorrichtung darstellen, in der der Source- bzw. Drain-Bereich aus n-Typ-Halbleitermaterial besteht. Darüber hinaus muß der Feldeffekttransistor nicht von dem Typ sein, der eine isolierte Gate-Elektrode besitzt, sondern kann statt dessen ein Sperrschichttransistor (JFET) sein, bei dem die Gate-Elektrode einen Oberflächenbereich eines Leitungstyps darstellt, der in einem Kanalbereich des gegensätzlichen Leitungstyps ausgebildet ist, und die Source- und Drain-Bereiche an den Enden des Kanalbereichs vom entgegengesetzten Leitungstyp sind und der Körperbereich, welcher der Gate- Elektrode gegenüberliegt, wiederum vom ersten Leitungstyp ist. Falls der Feldeffekttransistor ein JFET ist, besitzen VZ und VY die gleiche Polarität.

Claims

1. Spannungsgesteuertes, lineares Widerstandselement, mit:

einem Feldeffekttransistor mit beabstandeten Source- und Drain-Bereichen (20, 22), die in einem Halbleiterkörperbereich (32) ausgebildet sind, einer ersten Elektrode zum Anlegen eines ersten Spannungssignals an den Source-Bereich, einer zweiten Elektrode zum Anlegen eines zweiten Spannungssignals an den Drain-Bereich sowie einer Gate-Elektrode (24), die über dem Körperbereich zwischen den Source- und Drain-Bereichen liegt, wobei die Gate-Elektrode ein dem Source-Bereich benachbartes erstes Ende und ein dem Drain-Bereich benachbartes zweites Ende besitzt;

einer ersten Einrichtung (34, 42), die zwischen dem Source-Bereich und dem ersten Ende der Gate-Elektrode sowie zwischen dem Drain-Bereich und dem zweiten Ende der Gate-Elektrode eine erste Offset-Spannung anlegt;

gekennzeichnet durch

eine zweite Einrichtung (38, 44), die zwischen dem Source-Bereich und einem Abschnitt des Körperbereichs in der Umgebung des Source-Bereichs sowie zwischen dem Drain-Bereich und einem Abschnitt des Körperbereichs in der Umgebung des Drain-Bereichs eine zweite Offset-Spannung anlegt,

wobei der Widerstand zwischen der ersten und der zweiten Elektrode bezüglich der Spannung über der ersten und der zweiten Elektrode im wesentlichen konstant ist.

2. Vorrichtung nach Anspruch 1, in der die erste Einrichtung eine erste Puffer- (38) und Pegelverschiebungs-Schaltungseinrichtung (40) besitzt, die zwischen der ersten Elektrode und wenigstens einem Kontakt mit dem ersten Ende der Gate-Elektrode sowie zwischen der zweiten Elektrode und wenigstens einem Kontakt mit dem zweiten Ende der Gate-Elektrode angeschlossen ist; und in der die zweite Einrichtung eine zweite Puffer- (42) und Pegelverschiebungs-Schaltungseinrichtung (46) besitzt, die zwischen der ersten Elektrode und wenigstens einem Kontakt mit dem Abschnitt des Körperbereichs in der Umgebung des Source-Bereichs sowie zwischen der zweiten Elektrode und wenigstens einem Kontakt mit dem Abschnitt des Körperbereichs in der Umgebung des Drain-Bereichs angeschlossen ist.

3. Vorrichtung nach Anspruch 2, in der die ersten und zweiten Puffer und die ersten und zweiten Pegelverschiebungs-Schaltungseinrichtungen wenigstens zwei Verstärker mit Verstärkungsfaktor 1 umfassen.

4. Vorrichtung nach Anspruch 2, in der die erste und die zweite Puffer- und Pegelverschiebungs-Schaltungseinrichtung versehen sind mit einem ersten Verstärker mit Verstärkungsfaktor 1, der einen mit der ersten Elektrode verbundenen Eingangsanschluß und einen Ausgangsanschluß besitzt, und einer ersten und einer zweiten Pegelverschiebungseinrichtung, die zwischen dem Ausgangsanschluß des ersten Verstärkers mit Verstärkungsfaktor 1 und dem wenigstens einen Kontakt mit dem ersten Ende der Gate- Elektrode bzw. dem wenigstens einen Kontakt mit dem Abschnitt des Körpers in der Umgebung des Source-Bereichs angeschlossen sind, um an das erste Ende der Gate-Elektrode und an den Abschnitt des Körperbereichs in der Umgebung des Source-Bereichs Spannungen anzulegen, die gegenüber der Spannung an der ersten Elektrode um einen ersten bzw. um einen zweiten Wert versetzt sind, sowie einem zweiten Verstärker mit Verstärkungsfaktor 1, der einen mit der zweiten Elektrode verbundenen Eingangsanschluß und einen Ausgangsanschluß besitzt, und einer dritten und einer vierten Pegelverschiebungseinrichtung, die zwischen dem Ausgangsanschluß des zweiten Einheitsverstärkers und dem wenigstens einen Kontakt mit dem zweiten Ende der Gate-Elektrode bzw. dem wenigstens einen Kontakt mit dem Abschnitt des Körpers in der Umgebung des Drain-Bereichs angeschlossen sind, um an das zweite Ende der Gate-Elektrode und an den Abschnitt des Körperbereichs neben dem Drain-Bereich Spannungen anzulegen, die gegenüber der Spannung an der zweiten Elektrode um den ersten bzw. um den zweiten Wert versetzt sind.

5. Vorrichtung nach Anspruch 2, in der die erste Puffer- und Pegelverschiebungs-Schaltungseinrichtung einen ersten und einen zweiten Verstärker mit Verstärkungsfaktor 1, die jeweils einen mit der ersten bzw. der zweiten Elektrode verbundenen Eingangsanschluß und jeweils einen Ausgangsanschluß besitzen, sowie die erste und die zweite Pegelverschiebungseinrichtung umfaßt, die zwischen den Ausgangsanschlüssen des ersten und des zweiten Verstärkers mit Verstärkungsfaktor 1 und dem wenigstens einen Kontakt mit dem ersten Ende bzw. dem wenigstens einen Kontakt mit dem zweiten Ende der Gate- Elektrode angeschlossen sind, um an das erste und das zweite Ende der Gate-Elektroden Spannungen anzulegen, die gegenüber den Spannungen an der ersten bzw. an der zweiten Elektrode um einen ersten Wert versetzt sind, und in der die zweite Puffer- und Pegelverschiebungs-Schaltungseinrichtung einen dritten und einen vierten Verstärker mit Verstärkungsfaktor 1, die jeweils einen mit der ersten bzw. mit der zweiten Elektrode verbundenen Eingangsanschluß und jeweils einen Ausgangsanschluß besitzen, und eine dritte und eine vierte Pegelverschiebungseinrichtung umfaßt, die zwischen den Ausgangsanschlüssen des dritten bzw. des vierten Verstärkers mit Verstärkungsfaktor 1 und dem wenigstens einen Kontakt mit dem Abschnitt des Körperbereichs in der Umgebung des Source- Bereichs bzw. dem wenigstens einen Kontakt mit dem Abschnitt des Körperbereichs in der Umgebung des Drain- Bereichs angeschlossen sind, um an die Abschnitte des Körperbereichs in der Umgebung des Source- bzw. des Drain-Bereichs Spannungen anzulegen, die gegenüber den Spannungen an der ersten bzw. an der zweiten Elektrode um einen zweiten Wert versetzt sind.

6. Vorrichtung nach Anspruch 1, in der wenigstens eine der ersten und zweiten Einrichtungen eine Einrichtung zum Verändern wenigstens einer der ersten und zweiten Offset-Spannungen enthält, um den Widerstand zwischen der ersten und der zweiten Elektrode einzustellen.

7. Vorrichtung nach Anspruch 4, in der wenigstens eine der ersten, zweiten, dritten und vierten Pegelverschiebungseinrichtungen eine Einrichtung zum Verändern wenigstens eines der ersten und zweiten Werte der von der ersten und der zweiten Pegelverschiebungseinrichtung bzw. von der dritten und der vierten Pegelverschiebungseinrichtung erzeugten Offset-Spannungen enthält, um den Widerstand zwischen der ersten und der zweiten Elektrode einzustellen.

8. Vorrichtung nach Anspruch 5, in der wenigstens eine der ersten, zweiten, dritten und vierten Pegelverschiebungseinrichtungen eine Einrichtung zum Verändern wenigstens eines der ersten und zweiten Werte der von der ersten und der zweiten Pegelverschiebungseinrichtung bzw. von der dritten und der vierten Pegelverschiebungseinrichtung erzeugten Offset-Spannungen enthält, um den Widerstand zwischen der ersten und der zweiten Elektrode einzustellen.

9. Vorrichtung nach Anspruch 1, in der der Transistor ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSEET) ist.